[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2987372B2 - Electron-emitting device - Google Patents

Electron-emitting device

Info

Publication number
JP2987372B2
JP2987372B2 JP17542090A JP17542090A JP2987372B2 JP 2987372 B2 JP2987372 B2 JP 2987372B2 JP 17542090 A JP17542090 A JP 17542090A JP 17542090 A JP17542090 A JP 17542090A JP 2987372 B2 JP2987372 B2 JP 2987372B2
Authority
JP
Japan
Prior art keywords
layer
electron
emitting device
emitter
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17542090A
Other languages
Japanese (ja)
Other versions
JPH0465047A (en
Inventor
順司 伊藤
正剛 金丸
茂生 伊藤
辰雄 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Futaba Corp filed Critical Agency of Industrial Science and Technology
Priority to JP17542090A priority Critical patent/JP2987372B2/en
Publication of JPH0465047A publication Critical patent/JPH0465047A/en
Application granted granted Critical
Publication of JP2987372B2 publication Critical patent/JP2987372B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界放出型の電子放出素子に関するもので
ある。
Description: TECHNICAL FIELD The present invention relates to a field emission type electron-emitting device.

〔従来の技術〕[Conventional technology]

電界放出型の電子放出素子は、薄型ディスプレイの電
子源や微小真空管用として注目されている。特に、第12
図に示すような平面形の電子放出素子は、製造の容易さ
から実用化の可能性が高いものとして検討されている。
2. Description of the Related Art Field emission electron-emitting devices have attracted attention as electron sources for thin displays and for micro vacuum tubes. In particular, the twelfth
Planar electron-emitting devices as shown in the figure have been studied as having high possibility of practical use due to ease of production.

この電子放出素子の構造を第12図によって説明する
と、まず絶縁基板100上には、複数の突端部101がくし歯
状に形成されたエミッタ102が設けられている。このエ
ミッタ102に隣接して、前記各突端部101に対応する開口
部103を備えたゲート104が設けられている。そして、こ
のゲート104を間にして前記エミッタ102と反対側の絶縁
基板100上には、ゲート104と平行にアノード105が設け
られている。
The structure of the electron-emitting device will be described with reference to FIG. 12. First, on an insulating substrate 100, an emitter 102 having a plurality of protruding portions 101 formed in a comb shape is provided. A gate 104 having an opening 103 corresponding to each of the protruding ends 101 is provided adjacent to the emitter 102. An anode 105 is provided in parallel with the gate 104 on the insulating substrate 100 opposite to the emitter 102 with the gate 104 therebetween.

ここで、エミッタ102とゲート104の間、及びゲート10
4とアノード105との間にそれぞれ所定の電位差を付与す
ると、エミッタ102の突端部101から電子が放出され、こ
れら電子はゲート104の開口部103を経てアノード105に
射突する。
Here, between the emitter 102 and the gate 104, and the gate 10
When a predetermined potential difference is applied between the anode 4 and the anode 105, electrons are emitted from the tip 101 of the emitter 102, and these electrons strike the anode 105 through the opening 103 of the gate 104.

このような平面形の電子放出素子を形成する従来の一
般的な工程について、第8図〜第11図によって説明す
る。
Conventional general steps for forming such a planar electron-emitting device will be described with reference to FIGS.

第8図に示すように、例えばガラス基板10上にタング
ステン11(W11)等の高融点金属を1μm程度の厚さで
蒸着する。
As shown in FIG. 8, a high melting point metal such as tungsten 11 (W11) is deposited on a glass substrate 10 to a thickness of about 1 μm.

前記W11の上にホトレジストをコーティングし、さら
にプリベーク、マスク露光、現像、ポストベークを行っ
て、第9図に示すように所望パターンのレジスト層12を
得る。
A photoresist is coated on the W11, and prebaking, mask exposure, development, and postbaking are performed to obtain a resist layer 12 having a desired pattern as shown in FIG.

次に、第10図に示すようにW11をドライエッチングす
る。その後レジスト層12を剥離すれば、第11図に示すよ
うに所定パタンに形成されたエミッタやゲートから成る
平面形の電子放出素子が得られる。
Next, as shown in FIG. 10, W11 is dry-etched. Thereafter, when the resist layer 12 is peeled off, a planar electron-emitting device comprising an emitter and a gate formed in a predetermined pattern as shown in FIG. 11 is obtained.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

前述したような、電極部がW層のみで構成された従来
構造の電子放出素子によれば、くし歯状のパターンに形
成したエミッタの先端を十分に尖らせることができず、
電子放出開始電圧が高くなって電流を大きくとれなくな
ってしまうという問題点があった。これは、第10図に示
すエッチング工程で、レジスト層12の耐性が十分でない
ために、W層の先端付近がエッチングされて第11図に示
すように丸くなり易いからであると考えられる。
According to the electron-emitting device having the conventional structure in which the electrode portion is formed only of the W layer as described above, the tip of the emitter formed in a comb-like pattern cannot be sufficiently sharpened,
There has been a problem that the electron emission start voltage becomes high and a large current cannot be obtained. This is presumably because in the etching step shown in FIG. 10, because the resistance of the resist layer 12 is not sufficient, the vicinity of the tip of the W layer is easily etched and rounded as shown in FIG.

本発明は、上記の問題点に鑑みてなされたものであ
り、電子が放出されるエミッタの平面パターンにおける
突端部を、十分に尖らせることのできる構造の電子放出
素子を提供することを目的としている。
The present invention has been made in view of the above-described problems, and has as its object to provide an electron-emitting device having a structure capable of sufficiently sharpening a tip of a planar pattern of an emitter from which electrons are emitted. I have.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の電子放出素子は、絶縁基板上にWとSiNとAl
を順次積層して構成されている。
The electron-emitting device of the present invention has a structure in which W, SiN, and Al are formed on an insulating substrate.
Are sequentially laminated.

〔作用〕[Action]

製作工程中のドライエッチングにおいて、Alがマスク
となるのでWの縁部が鋭利になる。また、AlとWの間に
はバッファ層としてSiNがあるので、AlとWが化合物を
形成してしまうことはない。
In dry etching during the manufacturing process, the edge of W becomes sharp because Al serves as a mask. Also, since there is SiN as a buffer layer between Al and W, Al and W do not form a compound.

〔実施例〕〔Example〕

本発明の一実施例である電子放出素子の構造を、第1
図〜第7図に示す製造工程に従って説明する。
The structure of the electron-emitting device according to one embodiment of the present invention
The description will be made according to the manufacturing steps shown in FIGS.

石英又はガラス等から成る絶縁基板1を洗浄した後、
第1図に示すように、その表面にタングステン層2(W
層2)と窒化シリコン層3(SiN層3)とアルミニウム
層4(Al層4)とを順次に蒸着する。本実施例では、W
層2は1μm、SiN層は10nm、Al層は100nmの厚さとし
た。
After cleaning the insulating substrate 1 made of quartz, glass, or the like,
As shown in FIG. 1, a tungsten layer 2 (W
Layer 2), silicon nitride layer 3 (SiN layer 3) and aluminum layer 4 (Al layer 4) are sequentially deposited. In this embodiment, W
The thickness of the layer 2 was 1 μm, the thickness of the SiN layer was 10 nm, and the thickness of the Al layer was 100 nm.

Al層4の表面にホトレジスト5を塗布して露光・現像
し、第2図に示すように電子放出素子の平面形状にパタ
ーニングする。
A photoresist 5 is applied to the surface of the Al layer 4, exposed and developed, and patterned into a planar shape of the electron-emitting device as shown in FIG.

第3図(A),(B)に示すように、上層のAl層4を
ウェットエッチングによってえぐり込むようにパタニン
グする。ここで、Al層4とW層2は、SiN層3によって
隔てられているので、AlとWが固溶してAl層4のウェッ
トエッチングが行えないという不都合は生じない。
As shown in FIGS. 3 (A) and 3 (B), patterning is performed so that the upper Al layer 4 is etched by wet etching. Here, since the Al layer 4 and the W layer 2 are separated from each other by the SiN layer 3, there is no inconvenience that the Al and W form a solid solution and the wet etching of the Al layer 4 cannot be performed.

第4図(A),(B)に示すように、SF6を用いたRIE
(Reactive Ion Etching)により、下層のW層2をドラ
イエッチングする。ここで、上層のAl層4は、ドライエ
ッチングに対して十分な耐性を有するマスクとして作用
している。このため、下層のW層2は、縁部に丸みがつ
くことはなく、Al層4のパターンに対応してエッチング
されるので、エミッタの平面状のくし歯状パターンは鋭
利になる。
FIG. 4 (A), as shown in (B), RIE using SF 6
(Reactive Ion Etching) dry-etches the lower W layer 2. Here, the upper Al layer 4 functions as a mask having sufficient resistance to dry etching. Therefore, the lower W layer 2 is not rounded at the edges and is etched corresponding to the pattern of the Al layer 4, so that the planar comb-like pattern of the emitter becomes sharp.

第5図(A),(B)に示すように、バッファードHF
によって絶縁基板1をエッチングする。
As shown in FIGS. 5 (A) and (B), buffered HF
Is used to etch the insulating substrate 1.

第6図(A),(B)に示すように、レジスト層5を
剥離して電子放出素子が得られる。
As shown in FIGS. 6A and 6B, the resist layer 5 is peeled off to obtain an electron-emitting device.

第7図(A),(B)に示す様にAl層4、SiN層3を
除去してWのみによる電子放出素子とすることもでき
る。
As shown in FIGS. 7 (A) and (B), the Al layer 4 and the SiN layer 3 can be removed to form an electron-emitting device using only W.

以上のようにして構成された本実施例の電子放出素子
によれば、くし歯状のエミッタの先端の半径を0.3μm
に形成でき、ゲートとエミッタの間隔が10μmの時に20
0Vから電子放出を得ることができた。
According to the electron-emitting device of the present embodiment configured as described above, the radius of the tip of the comb-shaped emitter is 0.3 μm
When the distance between the gate and the emitter is 10 μm.
Electron emission was obtained from 0V.

上記実施例と比較するため、SiNを除いて他は実施例
と同じ構造の素子を作ってみると、AlとWが固溶してし
まうためにAl層のウェットエッチングが行なえず、パタ
ーニングすることができなかった。
For comparison with the above embodiment, when an element having the same structure as that of the embodiment except for SiN was made, it was found that Al and W were dissolved in a solid solution, so that the Al layer could not be wet-etched and was patterned. Could not.

さらに、上記実施例と比較するため、W層を1μm厚
に蒸着し、これをSF6によるドライエッチングでパター
ニングして従来のような単層構造の素子を作ってみる
と、エミッタのくし歯の先端は半径が0.5μmで前記実
施例よりもかなり丸くなっており、ゲートとエミッタの
間隔が10μmの時には、前記実施例の2倍の電圧である
400Vの電位差を与えないと電子放出が得られなかった。
即ち、実施例の方が電子放出開始電圧が低下しているこ
とが実証された。
Further, in order to make a comparison with the above embodiment, a W layer was deposited to a thickness of 1 μm, and this was patterned by dry etching with SF 6 to produce an element having a single-layer structure as in the prior art. The tip has a radius of 0.5 μm, which is considerably rounder than that of the above-described embodiment. When the distance between the gate and the emitter is 10 μm, the voltage is twice that of the above-described embodiment.
Unless a potential difference of 400 V was applied, electron emission could not be obtained.
That is, it was demonstrated that the electron emission start voltage was lower in the example.

〔発明の効果〕〔The invention's effect〕

本発明の電子放出素子は、絶縁基板上にWとSiNとAl
を順次積層した構成になっているので、次のような効果
が得られる。
The electron-emitting device of the present invention has a structure in which W, SiN, and Al are formed on an insulating substrate.
Are sequentially laminated, the following effects can be obtained.

1)SiNによってAlとWの反応が防止され、Alのエッチ
ングが通常のように行える。
1) The reaction between Al and W is prevented by SiN, and Al etching can be performed as usual.

2)上層にあるAlがマスクとなり、下層にあるWの形状
が所定パターンに維持されるため、尖った平面パターン
のエミッタを得ることができる。
2) Since Al in the upper layer serves as a mask and the shape of W in the lower layer is maintained in a predetermined pattern, an emitter having a sharp planar pattern can be obtained.

3)2)から、電界放出開始電圧を低減できる。3) From 2), the field emission start voltage can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図、第2図、第3図(A)、第4図(A)、第5図
(A)、第6図(A)及び第7図(A)は、それぞれ本
発明の一実施例の製造工程を示す断面図、第3図
(B)、第4図(B)、第5図(B)、第6図(B)及
び第7図(B)は、それぞれ第3図(A)、第4図
(A)、第5図(A)、第6図(A)及び第7図(A)
の部分拡大断面図、第8図、第9図、第10図及び第11図
は、それぞれ従来の電子放出素子の製造工程の一例を示
す断面図、第12図は従来の電子放出素子の一例を示す平
面図である。 1……絶縁基板、 2……タングステン(W)から成るタングステン層(W
層)、 3……窒化シリコン(SiN)から成る窒化シリコン層(S
iN層)、 4……アルミニウム(Al)から成るアルミニウム層(Al
層)。
FIGS. 1, 2, 3 (A), 4 (A), 5 (A), 6 (A) and 7 (A) each show one embodiment of the present invention. 3 (B), FIG. 4 (B), FIG. 5 (B), FIG. 6 (B), and FIG. 7 (B) each show a manufacturing process of the example in FIG. A), FIG. 4 (A), FIG. 5 (A), FIG. 6 (A) and FIG. 7 (A)
8, 9, 10 and 11 are cross-sectional views each showing an example of a manufacturing process of a conventional electron-emitting device, and FIG. 12 is an example of a conventional electron-emitting device. FIG. 1. Insulating substrate 2. Tungsten layer (W) made of tungsten (W)
3) Silicon nitride layer (S) composed of silicon nitride (SiN)
iN layer), 4 ... Aluminum layer (Al) made of aluminum (Al)
layer).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山浦 辰雄 千葉県茂原市大芝629 双葉電子工業株 式会社内 審査官 小島 寛史 (56)参考文献 特開 平4−56040(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01J 1/30 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tatsuo Yamaura 629 Oshiba, Mobara-shi, Chiba Examiner at Futaba Electronics Co., Ltd. ) Surveyed field (Int.Cl. 6 , DB name) H01J 1/30

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁基板上にWとSiNとAlを順次積層した
構成の電界放出素子。
1. A field emission device having a structure in which W, SiN, and Al are sequentially laminated on an insulating substrate.
JP17542090A 1990-07-04 1990-07-04 Electron-emitting device Expired - Fee Related JP2987372B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17542090A JP2987372B2 (en) 1990-07-04 1990-07-04 Electron-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17542090A JP2987372B2 (en) 1990-07-04 1990-07-04 Electron-emitting device

Publications (2)

Publication Number Publication Date
JPH0465047A JPH0465047A (en) 1992-03-02
JP2987372B2 true JP2987372B2 (en) 1999-12-06

Family

ID=15995787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17542090A Expired - Fee Related JP2987372B2 (en) 1990-07-04 1990-07-04 Electron-emitting device

Country Status (1)

Country Link
JP (1) JP2987372B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232549A (en) * 1992-04-14 1993-08-03 Micron Technology, Inc. Spacers for field emission display fabricated via self-aligned high energy ablation

Also Published As

Publication number Publication date
JPH0465047A (en) 1992-03-02

Similar Documents

Publication Publication Date Title
US5228877A (en) Field emission devices
JP2574500B2 (en) Manufacturing method of planar cold cathode
JP3226238B2 (en) Field emission cold cathode and method of manufacturing the same
JP3249288B2 (en) Micro vacuum tube and method of manufacturing the same
JP2918637B2 (en) Micro vacuum tube and manufacturing method thereof
JPH0982213A (en) Field emission type cold cathode device and its manufacture
JP3388870B2 (en) Micro triode vacuum tube and method of manufacturing the same
JP2987372B2 (en) Electron-emitting device
JPH06196086A (en) Electric field emission negative electrode and its forming method
JPH03295131A (en) Electric field emission element and manufacture thereof
JPH0574327A (en) Electron emitter
JP3295864B2 (en) Field emission cathode and method of manufacturing the same
JP3184890B2 (en) Electron emitting device and method of manufacturing the same
JPH0465048A (en) Electron emitting element
JPH04284325A (en) Electric field emission type cathode device
JP3625297B2 (en) Micro vacuum tube and manufacturing method thereof
JP2846988B2 (en) Field emission type electron emission element
KR100199924B1 (en) Method of manufacturing diamond tri-polar field emitter using method of mold
JP3405584B2 (en) Manufacturing method of micro multi-pole vacuum tube
JPH05225895A (en) Manufacture of electric-field emission cathode electrode
JPH06290703A (en) Electron emitting element and manufacture thereof
JPH0541152A (en) Manufacture of electric field emission cathode
JP2956565B2 (en) Method of manufacturing field emission cold cathode
JP3143679B2 (en) Electron emitting device and method of manufacturing the same
JPH0612976A (en) Forming method for field emission cathode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees