JP2982948B2 - 無線受信装置 - Google Patents
無線受信装置Info
- Publication number
- JP2982948B2 JP2982948B2 JP7351244A JP35124495A JP2982948B2 JP 2982948 B2 JP2982948 B2 JP 2982948B2 JP 7351244 A JP7351244 A JP 7351244A JP 35124495 A JP35124495 A JP 35124495A JP 2982948 B2 JP2982948 B2 JP 2982948B2
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- code
- bch
- address
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
- H04W88/022—Selective call receivers
- H04W88/025—Selective call decoders
- H04W88/026—Selective call decoders using digital address codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無線によって伝送
されるデジタルデータを受信する無線受信装置、特に、
ページングシステムのページャ受信機に関するものであ
る。
されるデジタルデータを受信する無線受信装置、特に、
ページングシステムのページャ受信機に関するものであ
る。
【０００２】
【従来の技術】無線によるデジタルデータの伝送は、有
線の場合に比べ、外部ノイズの影響を受け易く、実効上
の伝送速度が遅いため、これまで、その対象は、比較
的、全体の容量が小さいデジタルデータに限られてい
た。特に、ページャでは、ページャ受信機自体が小さい
こともあり、数10文字程度の数字列しか伝送できなかっ
た。
線の場合に比べ、外部ノイズの影響を受け易く、実効上
の伝送速度が遅いため、これまで、その対象は、比較
的、全体の容量が小さいデジタルデータに限られてい
た。特に、ページャでは、ページャ受信機自体が小さい
こともあり、数10文字程度の数字列しか伝送できなかっ
た。
【０００３】しかし近年、効率的なデジタル変調方式
や、ノイズに強い通信プロトコルが開発され、無線でも
高速なデジタルデータの伝送が可能になった。例えば、
ページャでは、長い文章や画像などの容量の大きなデー
タの伝送が、技術的には可能になった。
や、ノイズに強い通信プロトコルが開発され、無線でも
高速なデジタルデータの伝送が可能になった。例えば、
ページャでは、長い文章や画像などの容量の大きなデー
タの伝送が、技術的には可能になった。
【０００４】ところが、このような高速なデータ通信を
可能にする通信プロトコルは、プロトコル自体が複雑で
あり、ページャ受信機には、その複雑なプロトコルを、
解析する機能が求められるようになった。例えば、ある
方式では、外部ノイズの影響を軽減するために、伝送す
るデジタルデータを、ＢＣＨ符号にエンコードし、さら
に、それをインターリーブして送信する。この場合、ペ
ージャ受信機には、受信したデータのインターリーブを
解除し、さらに、ＢＣＨ符号をデコードする機能が求め
られる。
可能にする通信プロトコルは、プロトコル自体が複雑で
あり、ページャ受信機には、その複雑なプロトコルを、
解析する機能が求められるようになった。例えば、ある
方式では、外部ノイズの影響を軽減するために、伝送す
るデジタルデータを、ＢＣＨ符号にエンコードし、さら
に、それをインターリーブして送信する。この場合、ペ
ージャ受信機には、受信したデータのインターリーブを
解除し、さらに、ＢＣＨ符号をデコードする機能が求め
られる。
【０００５】このような機能の実現方法としては、2つ
のアプローチがある。一つは、ページャ受信機に、これ
らの機能を実現する専用ハードウェアを付加する方法で
あり、もう一つは、この複雑なプロトコルを解析するソ
フトウェア・プログラムを、ページャ受信機のＣＰＵ(C
entral Processing Unit)に実行させる方法である。ま
ず、前者のアプローチに当る従来のページャ受信機につ
いて説明する。図２６に、従来のページャ受信機のブロ
ック構成図を示す。
のアプローチがある。一つは、ページャ受信機に、これ
らの機能を実現する専用ハードウェアを付加する方法で
あり、もう一つは、この複雑なプロトコルを解析するソ
フトウェア・プログラムを、ページャ受信機のＣＰＵ(C
entral Processing Unit)に実行させる方法である。ま
ず、前者のアプローチに当る従来のページャ受信機につ
いて説明する。図２６に、従来のページャ受信機のブロ
ック構成図を示す。
【０００６】図２６において、ＲＯＭ(Read Only Memor
y)2601は、ＣＰＵ2600が実行するプログラムを格納し、
ＲＡＭ(Randam Access Memory)2602は、受信データを格
納する。ＣＰＵ(Central Processing Unit)2600は、Ｒ
ＯＭ2601に格納されたプログラムにしたがって受信デー
タを処理する。ビット同期部2603は、デジタル信号と基
準クロックとのビット同期を取る。インターリーブ解除
部2604は、受信データのインターリーブを解除する。ア
ドレス照合部2605は、アドレスの照合を行なう。データ
デコード部2606は、受信データのＢＣＨ符号をデコード
する。受信部2608は、アンテナ2607の出力信号をデジタ
ル信号に変換する。LCDドライバ2609は、液晶ディスプ
レイ(LCD)2610をドライブする。ドライバ2611は、スピ
ーカ2612をドライブする。以下において、図２６に示す
ページャ受信機の動作について説明する。
y)2601は、ＣＰＵ2600が実行するプログラムを格納し、
ＲＡＭ(Randam Access Memory)2602は、受信データを格
納する。ＣＰＵ(Central Processing Unit)2600は、Ｒ
ＯＭ2601に格納されたプログラムにしたがって受信デー
タを処理する。ビット同期部2603は、デジタル信号と基
準クロックとのビット同期を取る。インターリーブ解除
部2604は、受信データのインターリーブを解除する。ア
ドレス照合部2605は、アドレスの照合を行なう。データ
デコード部2606は、受信データのＢＣＨ符号をデコード
する。受信部2608は、アンテナ2607の出力信号をデジタ
ル信号に変換する。LCDドライバ2609は、液晶ディスプ
レイ(LCD)2610をドライブする。ドライバ2611は、スピ
ーカ2612をドライブする。以下において、図２６に示す
ページャ受信機の動作について説明する。
【０００７】アンテナ2607は、ページングシステムの基
地局から送信される無線電波を、アナログ信号に変換
し、受信部2608は、そのアナログ信号をデジタル信号に
変換して、ビット同期部2603へ供給する。ビット同期部
2603は、受信部2608から供給されるデジタル信号と基準
クロックとの同期を取り、デジタルデータとして、イン
ターリーブ解除部2604へ供給する。
地局から送信される無線電波を、アナログ信号に変換
し、受信部2608は、そのアナログ信号をデジタル信号に
変換して、ビット同期部2603へ供給する。ビット同期部
2603は、受信部2608から供給されるデジタル信号と基準
クロックとの同期を取り、デジタルデータとして、イン
ターリーブ解除部2604へ供給する。
【０００８】インターリーブ解除部2604は、ビット同期
部2603から供給されるデジタルデータをインターリーブ
解除し、受信データとして、アドレス照合部2605と、デ
ータデコード部2606へ供給する。アドレス照合部2605
は、ＢＣＨコードの誤り訂正可能ビット数に相当するビ
ット数のマージンをもって、受信データの中のアドレス
の部分と、ページャ受信機のアドレスとを照合する。ア
ドレスが一致した場合、データデコード部2606は、受信
データのメッセージの部分のＢＣＨ符号を、デコードし
て、エラーを訂正する。そして、エラーを訂正した受信
メッセージをＣＰＵ2600へ供給する。
部2603から供給されるデジタルデータをインターリーブ
解除し、受信データとして、アドレス照合部2605と、デ
ータデコード部2606へ供給する。アドレス照合部2605
は、ＢＣＨコードの誤り訂正可能ビット数に相当するビ
ット数のマージンをもって、受信データの中のアドレス
の部分と、ページャ受信機のアドレスとを照合する。ア
ドレスが一致した場合、データデコード部2606は、受信
データのメッセージの部分のＢＣＨ符号を、デコードし
て、エラーを訂正する。そして、エラーを訂正した受信
メッセージをＣＰＵ2600へ供給する。
【０００９】ＣＰＵ2600は、データデコード部2606から
供給される受信メッセージを、一旦、ＲＡＭ2602に格納
する。そして、受信メッセージの格納を終了すると、そ
の受信メッセージを、LCDドライバ2609を介して、LCD26
10上に表示し、さらに、ドライバ2611を介して、スピー
カ2612を鳴音させて、ユーザにメッセージを受信したこ
とを知らせる。
供給される受信メッセージを、一旦、ＲＡＭ2602に格納
する。そして、受信メッセージの格納を終了すると、そ
の受信メッセージを、LCDドライバ2609を介して、LCD26
10上に表示し、さらに、ドライバ2611を介して、スピー
カ2612を鳴音させて、ユーザにメッセージを受信したこ
とを知らせる。
【００１０】以上のように、従来の技術では、ページャ
受信機に、インターリーブ解除部2604、データデコード
部2606、アドレス照合部2605といった専用ハードウェア
を備えることによって、受信データのインターリーブ解
除機能、および、ＢＣＨ符号のデコード機能を実現して
いた。この従来の技術に関連する特許としては、米国特
許第5,311,516号明細書や、特開昭63-87031号公報があ
る。
受信機に、インターリーブ解除部2604、データデコード
部2606、アドレス照合部2605といった専用ハードウェア
を備えることによって、受信データのインターリーブ解
除機能、および、ＢＣＨ符号のデコード機能を実現して
いた。この従来の技術に関連する特許としては、米国特
許第5,311,516号明細書や、特開昭63-87031号公報があ
る。
【００１１】
【発明が解決しようとする課題】ページャは、携帯性に
優れ、利用コストが安く、何よりも、ページャ受信機自
体が廉価である点が、ユーザにとって最大の魅力であ
る。しかし、従来の技術では、プロトコル解析のための
専用のハードウェアが必要になる。さらに通信プロトコ
ルが複雑になれば、それを解析するハードウェアも複雑
になり、その分のコストによって、ページャの廉価性が
損なわれてしまう。
優れ、利用コストが安く、何よりも、ページャ受信機自
体が廉価である点が、ユーザにとって最大の魅力であ
る。しかし、従来の技術では、プロトコル解析のための
専用のハードウェアが必要になる。さらに通信プロトコ
ルが複雑になれば、それを解析するハードウェアも複雑
になり、その分のコストによって、ページャの廉価性が
損なわれてしまう。
【００１２】それに対して、後者のアプローチの場合、
複雑なプロトコルの解析は、ＣＰＵが行なうので、ペー
ジャの廉価性が損なわれることはない。しかし、この場
合、受信データのインターリーブ解除や、ＢＣＨ符号の
デコードといった処理を、ＣＰＵが行なわなければなら
ない。例えば、ＢＣＨ(31、21)のＢＣＨ符号をデコード
する処理を行なう場合、ＣＰＵは、31ビットのＢＣＨ符
号を、11ビットの生成多項式で除算しなければならな
い。
複雑なプロトコルの解析は、ＣＰＵが行なうので、ペー
ジャの廉価性が損なわれることはない。しかし、この場
合、受信データのインターリーブ解除や、ＢＣＨ符号の
デコードといった処理を、ＣＰＵが行なわなければなら
ない。例えば、ＢＣＨ(31、21)のＢＣＨ符号をデコード
する処理を行なう場合、ＣＰＵは、31ビットのＢＣＨ符
号を、11ビットの生成多項式で除算しなければならな
い。
【００１３】ところで、ページャに使用するＣＰＵは、
8ビット程度のＣＰＵであり、処理能力はあまり高くな
い。また、低消費電力化と、ＣＰＵが発生する幅射の影
響を考慮して、ＣＰＵは、できる限り低い周波数で動作
させるのが一般的である。特に、ＢＣＨ符号のデコード
における除算演算は、8ビットのＣＰＵには負担が大き
い。ＣＰＵの動作周波数を高くする方法も考えられる
が、消費電力の増大や、ＣＰＵが発生する幅射による受
信感度の低下という新たな問題が発生する。
8ビット程度のＣＰＵであり、処理能力はあまり高くな
い。また、低消費電力化と、ＣＰＵが発生する幅射の影
響を考慮して、ＣＰＵは、できる限り低い周波数で動作
させるのが一般的である。特に、ＢＣＨ符号のデコード
における除算演算は、8ビットのＣＰＵには負担が大き
い。ＣＰＵの動作周波数を高くする方法も考えられる
が、消費電力の増大や、ＣＰＵが発生する幅射による受
信感度の低下という新たな問題が発生する。
【００１４】さらに、後者のアプローチの場合、受信中
のＣＰＵの負担が大きくなるために、ページャの操作性
が損なわれる場合がある。具体的には、ページャが受信
処理をしている間、ページャのスイッチ操作に対する反
応が、著しく遅れるといった現象が起こる。これは、伝
送データのプロトコルを解析する処理と、スイッチ操作
に対する処理の複数の処理を、同時に実行することが難
しいために起こる。
のＣＰＵの負担が大きくなるために、ページャの操作性
が損なわれる場合がある。具体的には、ページャが受信
処理をしている間、ページャのスイッチ操作に対する反
応が、著しく遅れるといった現象が起こる。これは、伝
送データのプロトコルを解析する処理と、スイッチ操作
に対する処理の複数の処理を、同時に実行することが難
しいために起こる。
【００１５】以上のように、従来の技術では、高速なデ
ータ通信を可能にする通信プロトコルを解析することが
できる無線受信装置を、廉価に提供することが難しいと
いう課題があった。
ータ通信を可能にする通信プロトコルを解析することが
できる無線受信装置を、廉価に提供することが難しいと
いう課題があった。
【００１６】本発明は、上記従来技術の課題を解決する
もので、高速なデータ通信を可能にする通信プロトコル
をＣＰＵの動作周波数を上げることなく解析することが
でき、しかも、廉価な無線受信装置を提供することを目
的とする。
もので、高速なデータ通信を可能にする通信プロトコル
をＣＰＵの動作周波数を上げることなく解析することが
でき、しかも、廉価な無線受信装置を提供することを目
的とする。
【００１７】
【課題を解決するための手段】この目的を達成するため
に、本発明は、無線電波を受信し、復調して得られたデ
ジタルデータに対して、アドレスに相当する部分のイン
ターリーブを解除し、ＢＣＨ符号をデコードし、インタ
ーリーブ解除され、ＢＣＨ符号をデコードされたアドレ
ス部分と固有のアドレスとを照合し、アドレスが一致し
た場合、まず、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分のインターリー
ブを解除し、ＢＣＨ符号をデコードし、インターリーブ
解除され、ＢＣＨ符号をデコードされた、一致したアド
レスに対応する伝送データの、デジタルデータ内の位置
を示す部分から、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を特定し、次に、特定し
た部分のデジタルデータのインターリーブを解除し、Ｂ
ＣＨ符号をデコードし、一致したアドレスに対応する伝
送データを再生するようにしたものである。
に、本発明は、無線電波を受信し、復調して得られたデ
ジタルデータに対して、アドレスに相当する部分のイン
ターリーブを解除し、ＢＣＨ符号をデコードし、インタ
ーリーブ解除され、ＢＣＨ符号をデコードされたアドレ
ス部分と固有のアドレスとを照合し、アドレスが一致し
た場合、まず、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分のインターリー
ブを解除し、ＢＣＨ符号をデコードし、インターリーブ
解除され、ＢＣＨ符号をデコードされた、一致したアド
レスに対応する伝送データの、デジタルデータ内の位置
を示す部分から、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を特定し、次に、特定し
た部分のデジタルデータのインターリーブを解除し、Ｂ
ＣＨ符号をデコードし、一致したアドレスに対応する伝
送データを再生するようにしたものである。
【００１８】これにより、高速なデータ通信を可能にす
る通信プロトコルをＣＰＵの動作周波数を上げることな
く解析することができ、しかも、廉価な無線受信装置が
得られる。
る通信プロトコルをＣＰＵの動作周波数を上げることな
く解析することができ、しかも、廉価な無線受信装置が
得られる。
【００１９】
【発明の実施の形態】請求項１に記載の発明は、無線電
波を受信し、復調して得られたデジタルデータに対し
て、アドレスに相当する部分のインターリーブを解除
し、インターリーブ解除されたアドレス部分と固有のア
ドレスとを照合し、アドレスが一致した場合、まず、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分のインターリーブを解除し、イン
ターリーブ解除された、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を示す部分から、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を特定し、次に、特定した部分のデジタル
データのインターリーブを解除し、一致したアドレスに
対応する伝送データを再生するようにしたものであり、
解析処理において必要なデータのみを、インターリーブ
を解除するようにして、伝送データを再生するという作
用を有する。
波を受信し、復調して得られたデジタルデータに対し
て、アドレスに相当する部分のインターリーブを解除
し、インターリーブ解除されたアドレス部分と固有のア
ドレスとを照合し、アドレスが一致した場合、まず、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分のインターリーブを解除し、イン
ターリーブ解除された、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を示す部分から、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を特定し、次に、特定した部分のデジタル
データのインターリーブを解除し、一致したアドレスに
対応する伝送データを再生するようにしたものであり、
解析処理において必要なデータのみを、インターリーブ
を解除するようにして、伝送データを再生するという作
用を有する。
【００２０】請求項２に記載の発明は、無線電波からア
ナログ電気信号を生成するアンテナと、前記アンテナが
生成したアナログ電気信号を復調してデジタル電気信号
を生成する受信手段と、前記受信手段が生成したデジタ
ル電気信号と基準クロック信号とのビット同期を取り、
デジタルデータを生成する同期手段と、前記同期手段が
生成したデジタルデータを処理する中央処理装置と、前
記中央処理装置の動作を制御する制御プログラムを蓄積
する第１蓄積手段と、前記中央処理装置が前記デジタル
データを処理した結果を示す出力手段と、前記中央処理
装置が処理するデータを蓄積する第２蓄積手段によって
構成され、前記第２蓄積手段の中に、基地局から送信さ
れるデータのインターリーブのブロックと同じ容量のバ
ッファ領域が、複数個存在し、前記第１蓄積手段には、
前記同期手段が生成したデジタルデータを、インターリ
ーブのブロック毎に、バッファ領域を切替えて蓄積しな
がら、一方で、バッファ領域に蓄積されたデジタルデー
タに対して、アドレスに相当する部分を、バッファ領域
から読み出して、インターリーブを解除し、インターリ
ーブ解除されたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分を、バッファ領域から読み出して、インターリー
ブを解除し、インターリーブ解除された、一致したアド
レスに対応する伝送データの、デジタルデータ内の位置
を示す部分から、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を特定し、次に、特定し
た部分のデジタルデータを、バッファ領域から読み出し
て、インターリーブを解除し、一致したアドレスに対応
する伝送データを再生して前記第２蓄積手段に蓄積し、
次に、前記出力手段を駆動して、前記同期手段が生成し
たデジタルデータの処理結果を使用者に示す制御プログ
ラムが蓄積されるようにしたものであり、無線受信装置
の解析処理において必要なデータのみを、受信バッファ
から取り出すことによって、インターリーブを解除する
ようにして、伝送データを再生するという作用を有す
る。
ナログ電気信号を生成するアンテナと、前記アンテナが
生成したアナログ電気信号を復調してデジタル電気信号
を生成する受信手段と、前記受信手段が生成したデジタ
ル電気信号と基準クロック信号とのビット同期を取り、
デジタルデータを生成する同期手段と、前記同期手段が
生成したデジタルデータを処理する中央処理装置と、前
記中央処理装置の動作を制御する制御プログラムを蓄積
する第１蓄積手段と、前記中央処理装置が前記デジタル
データを処理した結果を示す出力手段と、前記中央処理
装置が処理するデータを蓄積する第２蓄積手段によって
構成され、前記第２蓄積手段の中に、基地局から送信さ
れるデータのインターリーブのブロックと同じ容量のバ
ッファ領域が、複数個存在し、前記第１蓄積手段には、
前記同期手段が生成したデジタルデータを、インターリ
ーブのブロック毎に、バッファ領域を切替えて蓄積しな
がら、一方で、バッファ領域に蓄積されたデジタルデー
タに対して、アドレスに相当する部分を、バッファ領域
から読み出して、インターリーブを解除し、インターリ
ーブ解除されたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分を、バッファ領域から読み出して、インターリー
ブを解除し、インターリーブ解除された、一致したアド
レスに対応する伝送データの、デジタルデータ内の位置
を示す部分から、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を特定し、次に、特定し
た部分のデジタルデータを、バッファ領域から読み出し
て、インターリーブを解除し、一致したアドレスに対応
する伝送データを再生して前記第２蓄積手段に蓄積し、
次に、前記出力手段を駆動して、前記同期手段が生成し
たデジタルデータの処理結果を使用者に示す制御プログ
ラムが蓄積されるようにしたものであり、無線受信装置
の解析処理において必要なデータのみを、受信バッファ
から取り出すことによって、インターリーブを解除する
ようにして、伝送データを再生するという作用を有す
る。
【００２１】請求項４に記載の発明は、無線電波を受信
し、復調して得られたデジタルデータの中のＢＣＨ符号
に対し、ＢＣＨ符号の生成多項式から生成した数値テー
ブルを参照して、排他的論理和演算を繰り返す処理を施
すことにより、前記ＢＣＨ符号をＢＣＨ符号の生成多項
式で除算し、次に、前記の除算演算の剰余の値から、誤
りビットのビット位置を求め、前記ＢＣＨ符号の誤りビ
ットに相当するビットの値を反転して、ＢＣＨ符号をデ
コードするようにしたものであり、無線電波を受信し、
復調して得られたデジタルデータの中のＢＣＨ符号をデ
コードし、ＢＣＨ符号をデコードしたデジタルデータに
対して、アドレス部分と固有のアドレスとを照合し、ア
ドレスが一致した場合、一致したアドレスに対応する伝
送データを再生するという作用を有する。
し、復調して得られたデジタルデータの中のＢＣＨ符号
に対し、ＢＣＨ符号の生成多項式から生成した数値テー
ブルを参照して、排他的論理和演算を繰り返す処理を施
すことにより、前記ＢＣＨ符号をＢＣＨ符号の生成多項
式で除算し、次に、前記の除算演算の剰余の値から、誤
りビットのビット位置を求め、前記ＢＣＨ符号の誤りビ
ットに相当するビットの値を反転して、ＢＣＨ符号をデ
コードするようにしたものであり、無線電波を受信し、
復調して得られたデジタルデータの中のＢＣＨ符号をデ
コードし、ＢＣＨ符号をデコードしたデジタルデータに
対して、アドレス部分と固有のアドレスとを照合し、ア
ドレスが一致した場合、一致したアドレスに対応する伝
送データを再生するという作用を有する。
【００２２】請求項５に記載の発明は、無線電波からア
ナログ電気信号を生成するアンテナと、前記アンテナが
生成したアナログ電気信号を復調してデジタル電気信号
を生成する受信手段と、前記受信手段が生成したデジタ
ル電気信号と基準クロック信号とのビット同期を取り、
デジタルデータを生成する同期手段と、前記同期手段が
生成したデジタルデータを処理する中央処理装置と、前
記中央処理装置の動作を制御する制御プログラムを蓄積
する第１蓄積手段と、前記中央処理装置が前記デジタル
データを処理した結果を示す出力手段と、前記中央処理
装置が処理するデータを蓄積する第２蓄積手段によって
構成され、前記第１蓄積手段には、前記同期手段が生成
したデジタルデータの中のＢＣＨ符号に対し、ＢＣＨ符
号の生成多項式から生成した数値テーブルを参照して、
排他的論理和演算を繰り返す処理を施すことにより、前
記ＢＣＨ符号をＢＣＨ符号の生成多項式で除算し、次
に、前記の除算演算の剰余の値から、誤りビットのビッ
ト位置を求め、前記ＢＣＨ符号の誤りビットに相当する
ビットの値を反転して、ＢＣＨ符号をデコードし、次
に、ＢＣＨ符号をデコードしたデジタルデータに対し
て、アドレス部分と固有のアドレスとを照合し、アドレ
スが一致した場合、一致したアドレスに対応する伝送デ
ータを再生して前記第２蓄積手段に蓄積し、次に、前記
出力手段を駆動して、前記同期手段が生成したデジタル
データの処理結果を使用者に示す制御プログラムが蓄積
されるようにしたものであり、無線受信装置において、
復調して得られたデジタルデータの中のＢＣＨ符号をデ
コードし、ＢＣＨ符号をデコードしたデジタルデータに
対して、アドレス部分と固有のアドレスとを照合し、ア
ドレスが一致した場合、一致したアドレスに対応する伝
送データを再生するという作用を有する。
ナログ電気信号を生成するアンテナと、前記アンテナが
生成したアナログ電気信号を復調してデジタル電気信号
を生成する受信手段と、前記受信手段が生成したデジタ
ル電気信号と基準クロック信号とのビット同期を取り、
デジタルデータを生成する同期手段と、前記同期手段が
生成したデジタルデータを処理する中央処理装置と、前
記中央処理装置の動作を制御する制御プログラムを蓄積
する第１蓄積手段と、前記中央処理装置が前記デジタル
データを処理した結果を示す出力手段と、前記中央処理
装置が処理するデータを蓄積する第２蓄積手段によって
構成され、前記第１蓄積手段には、前記同期手段が生成
したデジタルデータの中のＢＣＨ符号に対し、ＢＣＨ符
号の生成多項式から生成した数値テーブルを参照して、
排他的論理和演算を繰り返す処理を施すことにより、前
記ＢＣＨ符号をＢＣＨ符号の生成多項式で除算し、次
に、前記の除算演算の剰余の値から、誤りビットのビッ
ト位置を求め、前記ＢＣＨ符号の誤りビットに相当する
ビットの値を反転して、ＢＣＨ符号をデコードし、次
に、ＢＣＨ符号をデコードしたデジタルデータに対し
て、アドレス部分と固有のアドレスとを照合し、アドレ
スが一致した場合、一致したアドレスに対応する伝送デ
ータを再生して前記第２蓄積手段に蓄積し、次に、前記
出力手段を駆動して、前記同期手段が生成したデジタル
データの処理結果を使用者に示す制御プログラムが蓄積
されるようにしたものであり、無線受信装置において、
復調して得られたデジタルデータの中のＢＣＨ符号をデ
コードし、ＢＣＨ符号をデコードしたデジタルデータに
対して、アドレス部分と固有のアドレスとを照合し、ア
ドレスが一致した場合、一致したアドレスに対応する伝
送データを再生するという作用を有する。
【００２３】請求項７に記載の発明は、請求項４に記載
の発明を、ＢＣＨ(31、21)符号のデコード処理におい
て、更に望ましい方式にしたものであり、128種類の7ビ
ットの任意のビットパターンと、ＢＣＨ(31、21)符号の
生成多項式(11101101001)とのモジュロ2の乗算演算をし
た場合の17ビットの演算結果の上位7ビットの部分に対
応して、下位10ビットの部分をテーブル化した数値テー
ブルを参照して、デジタルデータの中のＢＣＨ(31、21)
符号に対し、排他的論理和演算を3回繰り返すことによ
って、前記ＢＣＨ(31、21)符号を、ＢＣＨ(31、21)符号
の生成多項式で除算し、次に、前記の除算演算の剰余の
値から、誤りビットのビット位置を求め、前記ＢＣＨ(3
1、21)符号の誤りビットに相当するビットの値を反転し
て、ＢＣＨ(31、21)符号をデコードするようにしたもの
であり、無線電波を受信し、復調して得られたデジタル
データの中のＢＣＨ符号をデコードし、ＢＣＨ符号をデ
コードしたデジタルデータに対して、アドレス部分と固
有のアドレスとを照合し、アドレスが一致した場合、一
致したアドレスに対応する伝送データを再生するという
作用を有する。
の発明を、ＢＣＨ(31、21)符号のデコード処理におい
て、更に望ましい方式にしたものであり、128種類の7ビ
ットの任意のビットパターンと、ＢＣＨ(31、21)符号の
生成多項式(11101101001)とのモジュロ2の乗算演算をし
た場合の17ビットの演算結果の上位7ビットの部分に対
応して、下位10ビットの部分をテーブル化した数値テー
ブルを参照して、デジタルデータの中のＢＣＨ(31、21)
符号に対し、排他的論理和演算を3回繰り返すことによ
って、前記ＢＣＨ(31、21)符号を、ＢＣＨ(31、21)符号
の生成多項式で除算し、次に、前記の除算演算の剰余の
値から、誤りビットのビット位置を求め、前記ＢＣＨ(3
1、21)符号の誤りビットに相当するビットの値を反転し
て、ＢＣＨ(31、21)符号をデコードするようにしたもの
であり、無線電波を受信し、復調して得られたデジタル
データの中のＢＣＨ符号をデコードし、ＢＣＨ符号をデ
コードしたデジタルデータに対して、アドレス部分と固
有のアドレスとを照合し、アドレスが一致した場合、一
致したアドレスに対応する伝送データを再生するという
作用を有する。
【００２４】請求項８に記載の発明は、請求項５に記載
の発明を、ＢＣＨ(31、21)符号のデコード処理におい
て、更に望ましい形態にしたものであり、128種類の7ビ
ットの任意のビットパターンと、ＢＣＨ(31、21)符号の
生成多項式(11101101001)とのモジュロ2の乗算演算をし
た場合の17ビットの演算結果の上位7ビットの部分に対
応して、下位10ビットの部分をテーブル化した数値テー
ブルが、制御プログラムの一部として、第１蓄積手段の
中に存在し、前記数値テーブルを参照して、同期手段が
生成したデジタルデータの中のＢＣＨ(31、21)符号に対
し、排他的論理和演算を3回繰り返すことによって、前
記ＢＣＨ(31、21)符号を、ＢＣＨ(31、21)符号の生成多
項式で除算し、次に、前記の除算演算の剰余の値から、
誤りビットのビット位置を求め、前記ＢＣＨ(31、21)符
号の誤りビットに相当するビットの値を反転して、ＢＣ
Ｈ(31、21)符号をデコードし、次に、ＢＣＨ(31、21)符
号をデコードしたデジタルデータに対して、アドレス部
分と固有のアドレスとを照合し、アドレスが一致した場
合、一致したアドレスに対応する伝送データを再生して
第２蓄積手段に蓄積し、次に、出力手段を駆動して、同
期手段が生成したデジタルデータの処理結果を使用者に
示す制御プログラムが、第１蓄積手段に蓄積されるよう
にしたものであり、無線受信装置において、復調して得
られたデジタルデータの中のＢＣＨ符号をデコードし、
ＢＣＨ符号をデコードしたデジタルデータに対して、ア
ドレス部分と固有のアドレスとを照合し、アドレスが一
致した場合、一致したアドレスに対応する伝送データを
再生するという作用を有する。
の発明を、ＢＣＨ(31、21)符号のデコード処理におい
て、更に望ましい形態にしたものであり、128種類の7ビ
ットの任意のビットパターンと、ＢＣＨ(31、21)符号の
生成多項式(11101101001)とのモジュロ2の乗算演算をし
た場合の17ビットの演算結果の上位7ビットの部分に対
応して、下位10ビットの部分をテーブル化した数値テー
ブルが、制御プログラムの一部として、第１蓄積手段の
中に存在し、前記数値テーブルを参照して、同期手段が
生成したデジタルデータの中のＢＣＨ(31、21)符号に対
し、排他的論理和演算を3回繰り返すことによって、前
記ＢＣＨ(31、21)符号を、ＢＣＨ(31、21)符号の生成多
項式で除算し、次に、前記の除算演算の剰余の値から、
誤りビットのビット位置を求め、前記ＢＣＨ(31、21)符
号の誤りビットに相当するビットの値を反転して、ＢＣ
Ｈ(31、21)符号をデコードし、次に、ＢＣＨ(31、21)符
号をデコードしたデジタルデータに対して、アドレス部
分と固有のアドレスとを照合し、アドレスが一致した場
合、一致したアドレスに対応する伝送データを再生して
第２蓄積手段に蓄積し、次に、出力手段を駆動して、同
期手段が生成したデジタルデータの処理結果を使用者に
示す制御プログラムが、第１蓄積手段に蓄積されるよう
にしたものであり、無線受信装置において、復調して得
られたデジタルデータの中のＢＣＨ符号をデコードし、
ＢＣＨ符号をデコードしたデジタルデータに対して、ア
ドレス部分と固有のアドレスとを照合し、アドレスが一
致した場合、一致したアドレスに対応する伝送データを
再生するという作用を有する。
【００２５】請求項１０に記載の発明は、請求項４に記
載の発明を、更に望ましい方式にしたものであり、無線
電波を受信し、復調して得られたデジタルデータに対し
て、アドレスに相当する部分のＢＣＨ符号をデコード
し、ＢＣＨ符号をデコードしたアドレス部分と固有のア
ドレスとを照合し、アドレスが一致した場合、まず、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分のＢＣＨ符号をデコードし、ＢＣ
Ｈ符号をデコードした、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を示す部分から、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を特定し、次に、特定した部分のデジタル
データのＢＣＨ符号をデコードして、一致したアドレス
に対応する伝送データの再生に必要な部分のデジタルデ
ータのＢＣＨ符号のみを、デコードするようにしたもの
であり、無線電波を受信し、復調して得られたデジタル
データの中のＢＣＨ符号をデコードし、アドレス部分と
固有のアドレスとを照合し、アドレスが一致した場合、
一致したアドレスに対応する伝送データを再生するとい
う作用を有する。
載の発明を、更に望ましい方式にしたものであり、無線
電波を受信し、復調して得られたデジタルデータに対し
て、アドレスに相当する部分のＢＣＨ符号をデコード
し、ＢＣＨ符号をデコードしたアドレス部分と固有のア
ドレスとを照合し、アドレスが一致した場合、まず、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分のＢＣＨ符号をデコードし、ＢＣ
Ｈ符号をデコードした、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を示す部分から、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を特定し、次に、特定した部分のデジタル
データのＢＣＨ符号をデコードして、一致したアドレス
に対応する伝送データの再生に必要な部分のデジタルデ
ータのＢＣＨ符号のみを、デコードするようにしたもの
であり、無線電波を受信し、復調して得られたデジタル
データの中のＢＣＨ符号をデコードし、アドレス部分と
固有のアドレスとを照合し、アドレスが一致した場合、
一致したアドレスに対応する伝送データを再生するとい
う作用を有する。
【００２６】請求項１１に記載の発明は、請求項５に記
載の発明を、更に望ましい形態にしたものであり、同期
手段が生成したデジタルデータに対して、アドレスに相
当する部分のＢＣＨ符号をデコードし、ＢＣＨ符号をデ
コードしたアドレス部分と固有のアドレスとを照合し、
アドレスが一致した場合、まず、一致したアドレスに対
応する伝送データの、デジタルデータ内の位置を示す部
分のＢＣＨ符号をデコードし、ＢＣＨ符号をデコードし
た、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分から、一致したアドレスに
対応する伝送データの、デジタルデータ内の位置を特定
し、次に、特定した部分のデジタルデータのＢＣＨ符号
をデコードして、一致したアドレスに対応する伝送デー
タの再生に必要な部分のデジタルデータのＢＣＨ符号の
みを、デコードする制御プログラムが、第１蓄積手段に
蓄積されるようにしたものであり、無線受信装置におい
て、復調して得られたデジタルデータの中のＢＣＨ符号
をデコードし、アドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、一致したアドレスに対応
する伝送データを再生するという作用を有する。
載の発明を、更に望ましい形態にしたものであり、同期
手段が生成したデジタルデータに対して、アドレスに相
当する部分のＢＣＨ符号をデコードし、ＢＣＨ符号をデ
コードしたアドレス部分と固有のアドレスとを照合し、
アドレスが一致した場合、まず、一致したアドレスに対
応する伝送データの、デジタルデータ内の位置を示す部
分のＢＣＨ符号をデコードし、ＢＣＨ符号をデコードし
た、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分から、一致したアドレスに
対応する伝送データの、デジタルデータ内の位置を特定
し、次に、特定した部分のデジタルデータのＢＣＨ符号
をデコードして、一致したアドレスに対応する伝送デー
タの再生に必要な部分のデジタルデータのＢＣＨ符号の
みを、デコードする制御プログラムが、第１蓄積手段に
蓄積されるようにしたものであり、無線受信装置におい
て、復調して得られたデジタルデータの中のＢＣＨ符号
をデコードし、アドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、一致したアドレスに対応
する伝送データを再生するという作用を有する。
【００２７】請求項１３に記載の発明は、無線電波を受
信し、復調して得られたデジタルデータに対して、アド
レスに相当する部分のインターリーブを解除し、ＢＣＨ
符号をデコードし、インターリーブを解除しＢＣＨ符号
をデコードしたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分のインターリーブを解除し、ＢＣＨ符号をデコー
ドし、インターリーブを解除しＢＣＨ符号をデコードし
た、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分から、一致したアドレスに
対応する伝送データの、デジタルデータ内の位置を特定
し、次に、特定した部分のデジタルデータのインターリ
ーブを解除し、ＢＣＨ符号をデコードして、一致したア
ドレスに対応する伝送データの再生に必要な部分のデジ
タルデータのみ、インターリーブを解除し、ＢＣＨ符号
をデコードし、また、前記のＢＣＨ符号のデコードで
は、デコードするＢＣＨ符号に対し、ＢＣＨ符号の生成
多項式から生成した数値テーブルを参照して、排他的論
理和演算を繰り返す処理を施すことにより、前記ＢＣＨ
符号をＢＣＨ符号の生成多項式で除算し、次に、前記の
除算演算の剰余の値から、誤りビットのビット位置を求
め、前記ＢＣＨ符号の誤りビットに相当するビットの値
を反転して、ＢＣＨ符号をデコードするようにしたもの
であり、無線電波を受信し、復調して得られたデジタル
データに対して、インターリーブを解除し、ＢＣＨ符号
をデコードし、アドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、一致したアドレスに対応
する伝送データを再生するという作用を有する。
信し、復調して得られたデジタルデータに対して、アド
レスに相当する部分のインターリーブを解除し、ＢＣＨ
符号をデコードし、インターリーブを解除しＢＣＨ符号
をデコードしたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分のインターリーブを解除し、ＢＣＨ符号をデコー
ドし、インターリーブを解除しＢＣＨ符号をデコードし
た、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分から、一致したアドレスに
対応する伝送データの、デジタルデータ内の位置を特定
し、次に、特定した部分のデジタルデータのインターリ
ーブを解除し、ＢＣＨ符号をデコードして、一致したア
ドレスに対応する伝送データの再生に必要な部分のデジ
タルデータのみ、インターリーブを解除し、ＢＣＨ符号
をデコードし、また、前記のＢＣＨ符号のデコードで
は、デコードするＢＣＨ符号に対し、ＢＣＨ符号の生成
多項式から生成した数値テーブルを参照して、排他的論
理和演算を繰り返す処理を施すことにより、前記ＢＣＨ
符号をＢＣＨ符号の生成多項式で除算し、次に、前記の
除算演算の剰余の値から、誤りビットのビット位置を求
め、前記ＢＣＨ符号の誤りビットに相当するビットの値
を反転して、ＢＣＨ符号をデコードするようにしたもの
であり、無線電波を受信し、復調して得られたデジタル
データに対して、インターリーブを解除し、ＢＣＨ符号
をデコードし、アドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、一致したアドレスに対応
する伝送データを再生するという作用を有する。
【００２８】請求項１４に記載の発明は、無線電波から
アナログ電気信号を生成するアンテナと、前記アンテナ
が生成したアナログ電気信号を復調してデジタル電気信
号を生成する受信手段と、前記受信手段が生成したデジ
タル電気信号と基準クロック信号とのビット同期を取
り、デジタルデータを生成する同期手段と、前記同期手
段が生成したデジタルデータを処理する中央処理装置
と、前記中央処理装置の動作を制御する制御プログラム
を蓄積する第１蓄積手段と、前記中央処理装置が前記デ
ジタルデータを処理した結果を示す出力手段と、前記中
央処理装置が処理するデータを蓄積する第２蓄積手段に
よって構成され、前記第２蓄積手段の中に、基地局から
送信されるデータのインターリーブのブロックと同じ容
量のバッファ領域が、複数個存在し、前記第１蓄積手段
には、前記同期手段が生成したデジタルデータを、イン
ターリーブのブロック毎に、バッファ領域を切替えて蓄
積しながら、一方で、バッファ領域に蓄積されたデジタ
ルデータに対して、アドレスに相当する部分を、バッフ
ァ領域から読み出して、インターリーブを解除し、ＢＣ
Ｈ符号をデコードし、インターリーブを解除しＢＣＨ符
号をデコードしたアドレス部分と固有のアドレスとを照
合し、アドレスが一致した場合、まず、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
示す部分を、バッファ領域から読み出して、インターリ
ーブを解除し、ＢＣＨ符号をデコードし、インターリー
ブを解除しＢＣＨ符号をデコードした、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
示す部分から、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を特定し、次に、特定した
部分のデジタルデータを、バッファ領域から読み出し
て、インターリーブを解除し、ＢＣＨ符号をデコード
し、一致したアドレスに対応する伝送データを再生して
前記第２蓄積手段に蓄積し、次に、前記出力手段を駆動
して、前記同期手段が生成したデジタルデータの処理結
果を使用者に示し、また、前記のＢＣＨ符号のデコード
では、デコードするＢＣＨ符号に対し、ＢＣＨ符号の生
成多項式から生成した数値テーブルを参照して、排他的
論理和演算を繰り返す処理を施すことにより、前記ＢＣ
Ｈ符号をＢＣＨ符号の生成多項式で除算し、次に、前記
の除算演算の剰余の値から、誤りビットのビット位置を
求め、前記ＢＣＨ符号の誤りビットに相当するビットの
値を反転して、ＢＣＨ符号をデコードする制御プログラ
ムが蓄積されるようにしたものであり、無線受信装置に
おいて、復調して得られたデジタルデータに対して、イ
ンターリーブを解除し、ＢＣＨ符号をデコードし、アド
レス部分と固有のアドレスとを照合し、アドレスが一致
した場合、一致したアドレスに対応する伝送データを再
生するという作用を有する。
アナログ電気信号を生成するアンテナと、前記アンテナ
が生成したアナログ電気信号を復調してデジタル電気信
号を生成する受信手段と、前記受信手段が生成したデジ
タル電気信号と基準クロック信号とのビット同期を取
り、デジタルデータを生成する同期手段と、前記同期手
段が生成したデジタルデータを処理する中央処理装置
と、前記中央処理装置の動作を制御する制御プログラム
を蓄積する第１蓄積手段と、前記中央処理装置が前記デ
ジタルデータを処理した結果を示す出力手段と、前記中
央処理装置が処理するデータを蓄積する第２蓄積手段に
よって構成され、前記第２蓄積手段の中に、基地局から
送信されるデータのインターリーブのブロックと同じ容
量のバッファ領域が、複数個存在し、前記第１蓄積手段
には、前記同期手段が生成したデジタルデータを、イン
ターリーブのブロック毎に、バッファ領域を切替えて蓄
積しながら、一方で、バッファ領域に蓄積されたデジタ
ルデータに対して、アドレスに相当する部分を、バッフ
ァ領域から読み出して、インターリーブを解除し、ＢＣ
Ｈ符号をデコードし、インターリーブを解除しＢＣＨ符
号をデコードしたアドレス部分と固有のアドレスとを照
合し、アドレスが一致した場合、まず、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
示す部分を、バッファ領域から読み出して、インターリ
ーブを解除し、ＢＣＨ符号をデコードし、インターリー
ブを解除しＢＣＨ符号をデコードした、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
示す部分から、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を特定し、次に、特定した
部分のデジタルデータを、バッファ領域から読み出し
て、インターリーブを解除し、ＢＣＨ符号をデコード
し、一致したアドレスに対応する伝送データを再生して
前記第２蓄積手段に蓄積し、次に、前記出力手段を駆動
して、前記同期手段が生成したデジタルデータの処理結
果を使用者に示し、また、前記のＢＣＨ符号のデコード
では、デコードするＢＣＨ符号に対し、ＢＣＨ符号の生
成多項式から生成した数値テーブルを参照して、排他的
論理和演算を繰り返す処理を施すことにより、前記ＢＣ
Ｈ符号をＢＣＨ符号の生成多項式で除算し、次に、前記
の除算演算の剰余の値から、誤りビットのビット位置を
求め、前記ＢＣＨ符号の誤りビットに相当するビットの
値を反転して、ＢＣＨ符号をデコードする制御プログラ
ムが蓄積されるようにしたものであり、無線受信装置に
おいて、復調して得られたデジタルデータに対して、イ
ンターリーブを解除し、ＢＣＨ符号をデコードし、アド
レス部分と固有のアドレスとを照合し、アドレスが一致
した場合、一致したアドレスに対応する伝送データを再
生するという作用を有する。
【００２９】請求項１６に記載の発明は、請求項１３に
記載の発明を、ＢＣＨ(31、21)符号のデコード処理にお
いて、更に望ましい形態にしたものであり、128種類の7
ビットの任意のビットパターンと、ＢＣＨ(31、21)符号
の生成多項式(11101101001)とのモジュロ2の乗算演算を
した場合の17ビットの演算結果の上位7ビットの部分に
対応して、下位10ビットの部分をテーブル化した数値テ
ーブルを参照して、デジタルデータの中のＢＣＨ(31、2
1)符号に対し、排他的論理和演算を3回繰り返すことに
よって、前記ＢＣＨ(31、21)符号を、ＢＣＨ(31、21)符
号の生成多項式で除算し、次に、前記の除算演算の剰余
の値から、誤りビットのビット位置を求め、前記ＢＣＨ
(31、21)符号の誤りビットに相当するビットの値を反転
して、ＢＣＨ(31、21)符号をデコードするようにしたも
のであり、無線電波を受信し、復調して得られたデジタ
ルデータに対して、インターリーブを解除し、ＢＣＨ符
号をデコードし、アドレス部分と固有のアドレスとを照
合し、アドレスが一致した場合、一致したアドレスに対
応する伝送データを再生するという作用を有する。
記載の発明を、ＢＣＨ(31、21)符号のデコード処理にお
いて、更に望ましい形態にしたものであり、128種類の7
ビットの任意のビットパターンと、ＢＣＨ(31、21)符号
の生成多項式(11101101001)とのモジュロ2の乗算演算を
した場合の17ビットの演算結果の上位7ビットの部分に
対応して、下位10ビットの部分をテーブル化した数値テ
ーブルを参照して、デジタルデータの中のＢＣＨ(31、2
1)符号に対し、排他的論理和演算を3回繰り返すことに
よって、前記ＢＣＨ(31、21)符号を、ＢＣＨ(31、21)符
号の生成多項式で除算し、次に、前記の除算演算の剰余
の値から、誤りビットのビット位置を求め、前記ＢＣＨ
(31、21)符号の誤りビットに相当するビットの値を反転
して、ＢＣＨ(31、21)符号をデコードするようにしたも
のであり、無線電波を受信し、復調して得られたデジタ
ルデータに対して、インターリーブを解除し、ＢＣＨ符
号をデコードし、アドレス部分と固有のアドレスとを照
合し、アドレスが一致した場合、一致したアドレスに対
応する伝送データを再生するという作用を有する。
【００３０】請求項１７に記載の発明は、請求項１４に
記載の発明を、ＢＣＨ(31、21)符号のデコード処理にお
いて、更に望ましい形態にしたものであり、128種類の7
ビットの任意のビットパターンと、ＢＣＨ(31、21)符号
の生成多項式(11101101001)とのモジュロ2の乗算演算を
した場合の17ビットの演算結果の上位7ビットの部分に
対応して、下位10ビットの部分をテーブル化した数値テ
ーブルが、制御プログラムの一部として、第１蓄積手段
の中に存在し、ＢＣＨ(31、21)符号のデコードにおいて
は、デコードするＢＣＨ(31、21)符号に対し、前記数値
テーブルを参照して、排他的論理和演算を3回繰り返す
ことによって、前記ＢＣＨ(31、21)符号を、ＢＣＨ(3
1、21)符号の生成多項式で除算し、次に、前記の除算演
算の剰余の値から、誤りビットのビット位置を求め、前
記ＢＣＨ(31、21)符号の誤りビットに相当するビットの
値を反転して、ＢＣＨ(31、21)符号をデコードする制御
プログラムが、第１蓄積手段に蓄積されるようにしたも
のであり、無線受信装置において、復調して得られたデ
ジタルデータに対して、インターリーブを解除し、ＢＣ
Ｈ符号をデコードし、アドレス部分と固有のアドレスと
を照合し、アドレスが一致した場合、一致したアドレス
に対応する伝送データを再生するという作用を有する。
記載の発明を、ＢＣＨ(31、21)符号のデコード処理にお
いて、更に望ましい形態にしたものであり、128種類の7
ビットの任意のビットパターンと、ＢＣＨ(31、21)符号
の生成多項式(11101101001)とのモジュロ2の乗算演算を
した場合の17ビットの演算結果の上位7ビットの部分に
対応して、下位10ビットの部分をテーブル化した数値テ
ーブルが、制御プログラムの一部として、第１蓄積手段
の中に存在し、ＢＣＨ(31、21)符号のデコードにおいて
は、デコードするＢＣＨ(31、21)符号に対し、前記数値
テーブルを参照して、排他的論理和演算を3回繰り返す
ことによって、前記ＢＣＨ(31、21)符号を、ＢＣＨ(3
1、21)符号の生成多項式で除算し、次に、前記の除算演
算の剰余の値から、誤りビットのビット位置を求め、前
記ＢＣＨ(31、21)符号の誤りビットに相当するビットの
値を反転して、ＢＣＨ(31、21)符号をデコードする制御
プログラムが、第１蓄積手段に蓄積されるようにしたも
のであり、無線受信装置において、復調して得られたデ
ジタルデータに対して、インターリーブを解除し、ＢＣ
Ｈ符号をデコードし、アドレス部分と固有のアドレスと
を照合し、アドレスが一致した場合、一致したアドレス
に対応する伝送データを再生するという作用を有する。
【００３１】請求項１９に記載の発明は、請求項２に記
載の発明を、更に望ましい形態にしたものであり、無線
電波からアナログ電気信号を生成するアンテナと、前記
アンテナが生成したアナログ電気信号を復調してデジタ
ル電気信号を生成する受信手段と、前記受信手段が生成
したデジタル電気信号と基準クロック信号とのビット同
期を取り、デジタルデータを生成する同期手段と、前記
同期手段が生成したデジタルデータを処理する中央処理
装置と、前記中央処理装置の動作を制御する制御プログ
ラムを蓄積する第１蓄積手段と、前記中央処理装置が前
記デジタルデータを処理した結果を示す出力手段と、前
記中央処理装置が処理するデータを蓄積する第２蓄積手
段によって構成され、前記第２蓄積手段の中には、前記
中央処理装置のスタック領域と、基地局から送信される
データのインターリーブのブロックと同じ容量のバッフ
ァ領域が、それぞれ複数個存在し、また、前記第１蓄積
手段には、前記スタック領域の中の特定のスタック領域
を用いて、前記同期手段が生成したデジタルデータを、
インターリーブのブロック毎に、バッファ領域を切替え
て蓄積しながら、一方で、バッファ領域に蓄積されたデ
ジタルデータに対して、アドレスに相当する部分を、バ
ッファ領域から読み出して、インターリーブを解除し、
インターリーブ解除されたアドレス部分と固有のアドレ
スとを照合し、アドレスが一致した場合、まず、一致し
たアドレスに対応する伝送データの、デジタルデータ内
の位置を示す部分を、バッファ領域から読み出して、イ
ンターリーブを解除し、インターリーブ解除された、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分から、一致したアドレスに対応す
る伝送データの、デジタルデータ内の位置を特定し、次
に、特定した部分のデジタルデータを、バッファ領域か
ら読み出して、インターリーブを解除し、一致したアド
レスに対応する伝送データを再生して前記第２蓄積手段
に蓄積し、次に、他のスタック領域を用いて、前記出力
手段を駆動して、前記同期手段が生成したデジタルデー
タの処理結果を使用者に示し、また、前者のスタック領
域を用いている時に、インターリーブを解除する部分の
データが、バッファ領域に格納されていない場合は、一
旦、後者のスタック領域に、前記中央処理装置のスタッ
クを切替え、インターリーブを解除する部分のデータが
バッファ領域に格納され次第、前者のスタック領域を用
いてインターリーブを解除する制御プログラムが蓄積さ
れるようにしたものであり、無線受信装置の解析処理に
おいて必要なデータのみを、受信バッファから取り出す
ことによって、インターリーブを解除するようにして、
伝送データを再生するという作用を有する。
載の発明を、更に望ましい形態にしたものであり、無線
電波からアナログ電気信号を生成するアンテナと、前記
アンテナが生成したアナログ電気信号を復調してデジタ
ル電気信号を生成する受信手段と、前記受信手段が生成
したデジタル電気信号と基準クロック信号とのビット同
期を取り、デジタルデータを生成する同期手段と、前記
同期手段が生成したデジタルデータを処理する中央処理
装置と、前記中央処理装置の動作を制御する制御プログ
ラムを蓄積する第１蓄積手段と、前記中央処理装置が前
記デジタルデータを処理した結果を示す出力手段と、前
記中央処理装置が処理するデータを蓄積する第２蓄積手
段によって構成され、前記第２蓄積手段の中には、前記
中央処理装置のスタック領域と、基地局から送信される
データのインターリーブのブロックと同じ容量のバッフ
ァ領域が、それぞれ複数個存在し、また、前記第１蓄積
手段には、前記スタック領域の中の特定のスタック領域
を用いて、前記同期手段が生成したデジタルデータを、
インターリーブのブロック毎に、バッファ領域を切替え
て蓄積しながら、一方で、バッファ領域に蓄積されたデ
ジタルデータに対して、アドレスに相当する部分を、バ
ッファ領域から読み出して、インターリーブを解除し、
インターリーブ解除されたアドレス部分と固有のアドレ
スとを照合し、アドレスが一致した場合、まず、一致し
たアドレスに対応する伝送データの、デジタルデータ内
の位置を示す部分を、バッファ領域から読み出して、イ
ンターリーブを解除し、インターリーブ解除された、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分から、一致したアドレスに対応す
る伝送データの、デジタルデータ内の位置を特定し、次
に、特定した部分のデジタルデータを、バッファ領域か
ら読み出して、インターリーブを解除し、一致したアド
レスに対応する伝送データを再生して前記第２蓄積手段
に蓄積し、次に、他のスタック領域を用いて、前記出力
手段を駆動して、前記同期手段が生成したデジタルデー
タの処理結果を使用者に示し、また、前者のスタック領
域を用いている時に、インターリーブを解除する部分の
データが、バッファ領域に格納されていない場合は、一
旦、後者のスタック領域に、前記中央処理装置のスタッ
クを切替え、インターリーブを解除する部分のデータが
バッファ領域に格納され次第、前者のスタック領域を用
いてインターリーブを解除する制御プログラムが蓄積さ
れるようにしたものであり、無線受信装置の解析処理に
おいて必要なデータのみを、受信バッファから取り出す
ことによって、インターリーブを解除するようにして、
伝送データを再生するという作用を有する。
【００３２】請求項２１に記載の発明は、請求項１９に
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタルデ
ータを生成する度に、割り込み信号を出力する同期手段
と、前記同期手段が生成したデジタルデータを処理する
中央処理装置と、前記中央処理装置の動作を制御する制
御プログラムを蓄積する第１蓄積手段と、前記中央処理
装置が前記デジタルデータを処理した結果を示す出力手
段と、前記中央処理装置が処理するデータを蓄積する第
２蓄積手段によって構成され、前記第２蓄積手段の中に
は、前記中央処理装置のスタック領域と、基地局から送
信されるデータのインターリーブのブロックと同じ容量
のバッファ領域が、それぞれ複数個存在し、また、前記
第１蓄積手段には、前記スタック領域の中の特定のスタ
ック領域を用いて、前記同期手段から割り込み信号が出
力される度に、前記同期手段が生成したＮビットのデジ
タルデータを、インターリーブのブロック毎に、バッフ
ァ領域を切替えて蓄積しながら、一方で、バッファ領域
に蓄積されたデジタルデータに対して、アドレスに相当
する部分を、バッファ領域から読み出して、インターリ
ーブを解除し、インターリーブ解除されたアドレス部分
と固有のアドレスとを照合し、アドレスが一致した場
合、まず、一致したアドレスに対応する伝送データの、
デジタルデータ内の位置を示す部分を、バッファ領域か
ら読み出して、インターリーブを解除し、インターリー
ブ解除された、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分から、一致した
アドレスに対応する伝送データの、デジタルデータ内の
位置を特定し、次に、特定した部分のデジタルデータ
を、バッファ領域から読み出して、インターリーブを解
除し、一致したアドレスに対応する伝送データを再生し
て前記第２蓄積手段に蓄積し、次に、他のスタック領域
を用いて、前記出力手段を駆動して、前記同期手段が生
成したデジタルデータの処理結果を使用者に示し、ま
た、前者のスタック領域を用いている時に、インターリ
ーブを解除する部分のデータが、バッファ領域に格納さ
れていない場合は、一旦、後者のスタック領域に、前記
中央処理装置のスタックを切替え、前記同期手段から割
り込み信号が出力される度に、前者のスタック領域に、
前記中央処理装置のスタックを切替えて、インターリー
ブを解除する部分のデータがバッファ領域に格納される
まで、前記中央処理装置のスタックを前者と後者のスタ
ック領域の間で切替えて、インターリーブを解除する部
分のデータがバッファ領域に格納され次第、前者のスタ
ック領域を用いてインターリーブを解除する制御プログ
ラムが蓄積されるようにしたものであり、無線受信装置
の解析処理において必要なデータのみを、受信バッファ
から取り出すことによって、インターリーブを解除する
ようにして、伝送データを再生するという作用を有す
る。
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタルデ
ータを生成する度に、割り込み信号を出力する同期手段
と、前記同期手段が生成したデジタルデータを処理する
中央処理装置と、前記中央処理装置の動作を制御する制
御プログラムを蓄積する第１蓄積手段と、前記中央処理
装置が前記デジタルデータを処理した結果を示す出力手
段と、前記中央処理装置が処理するデータを蓄積する第
２蓄積手段によって構成され、前記第２蓄積手段の中に
は、前記中央処理装置のスタック領域と、基地局から送
信されるデータのインターリーブのブロックと同じ容量
のバッファ領域が、それぞれ複数個存在し、また、前記
第１蓄積手段には、前記スタック領域の中の特定のスタ
ック領域を用いて、前記同期手段から割り込み信号が出
力される度に、前記同期手段が生成したＮビットのデジ
タルデータを、インターリーブのブロック毎に、バッフ
ァ領域を切替えて蓄積しながら、一方で、バッファ領域
に蓄積されたデジタルデータに対して、アドレスに相当
する部分を、バッファ領域から読み出して、インターリ
ーブを解除し、インターリーブ解除されたアドレス部分
と固有のアドレスとを照合し、アドレスが一致した場
合、まず、一致したアドレスに対応する伝送データの、
デジタルデータ内の位置を示す部分を、バッファ領域か
ら読み出して、インターリーブを解除し、インターリー
ブ解除された、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分から、一致した
アドレスに対応する伝送データの、デジタルデータ内の
位置を特定し、次に、特定した部分のデジタルデータ
を、バッファ領域から読み出して、インターリーブを解
除し、一致したアドレスに対応する伝送データを再生し
て前記第２蓄積手段に蓄積し、次に、他のスタック領域
を用いて、前記出力手段を駆動して、前記同期手段が生
成したデジタルデータの処理結果を使用者に示し、ま
た、前者のスタック領域を用いている時に、インターリ
ーブを解除する部分のデータが、バッファ領域に格納さ
れていない場合は、一旦、後者のスタック領域に、前記
中央処理装置のスタックを切替え、前記同期手段から割
り込み信号が出力される度に、前者のスタック領域に、
前記中央処理装置のスタックを切替えて、インターリー
ブを解除する部分のデータがバッファ領域に格納される
まで、前記中央処理装置のスタックを前者と後者のスタ
ック領域の間で切替えて、インターリーブを解除する部
分のデータがバッファ領域に格納され次第、前者のスタ
ック領域を用いてインターリーブを解除する制御プログ
ラムが蓄積されるようにしたものであり、無線受信装置
の解析処理において必要なデータのみを、受信バッファ
から取り出すことによって、インターリーブを解除する
ようにして、伝送データを再生するという作用を有す
る。
【００３３】請求項２３に記載の発明は、請求項１１に
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、デジタルデータを生成する同期手段と、前
記同期手段が生成したデジタルデータを処理する中央処
理装置と、前記中央処理装置の動作を制御する制御プロ
グラムを蓄積する第１蓄積手段と、前記中央処理装置が
前記デジタルデータを処理した結果を示す出力手段と、
前記中央処理装置が処理するデータを蓄積する第２蓄積
手段によって構成され、前記第２蓄積手段の中には、前
記中央処理装置のスタック領域が複数個存在し、また、
前記第１蓄積手段には、前記スタック領域の中の特定の
スタック領域を用いて、前記同期手段が生成したデジタ
ルデータに対して、アドレスに相当する部分のＢＣＨ符
号をデコードし、ＢＣＨ符号をデコードしたアドレス部
分と固有のアドレスとを照合し、アドレスが一致した場
合、まず、一致したアドレスに対応する伝送データの、
デジタルデータ内の位置を示す部分のＢＣＨ符号をデコ
ードし、ＢＣＨ符号をデコードした、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分から、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を特定し、次に、特定した
部分のデジタルデータのＢＣＨ符号をデコードし、一致
したアドレスに対応する伝送データを再生して前記第２
蓄積手段に蓄積し、次に、他のスタック領域を用いて、
前記出力手段を駆動して、前記同期手段が生成したデジ
タルデータの処理結果を使用者に示し、また、前者のス
タック領域を用いている時に、ＢＣＨ符号をデコードす
るデジタルデータが、まだ、前記同期手段によって生成
されていない場合は、一旦、後者のスタック領域に、前
記中央処理装置のスタックを切替え、ＢＣＨ符号をデコ
ードするデジタルデータが、前記同期手段によって生成
され次第、前者のスタック領域を用いてＢＣＨ符号をデ
コードし、また、前記のＢＣＨ符号のデコードでは、デ
コードするＢＣＨ符号に対し、ＢＣＨ符号の生成多項式
から生成した数値テーブルを参照して、排他的論理和演
算を繰り返す処理を施すことにより、前記ＢＣＨ符号を
ＢＣＨ符号の生成多項式で除算し、次に、前記の除算演
算の剰余の値から、誤りビットのビット位置を求め、前
記ＢＣＨ符号の誤りビットに相当するビットの値を反転
して、ＢＣＨ符号をデコードする制御プログラムが蓄積
されるようにしたものであり、無線受信装置において、
復調して得られたデジタルデータに対してＢＣＨ符号を
デコードし、アドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、一致したアドレスに対応
する伝送データを再生するという作用を有する。
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、デジタルデータを生成する同期手段と、前
記同期手段が生成したデジタルデータを処理する中央処
理装置と、前記中央処理装置の動作を制御する制御プロ
グラムを蓄積する第１蓄積手段と、前記中央処理装置が
前記デジタルデータを処理した結果を示す出力手段と、
前記中央処理装置が処理するデータを蓄積する第２蓄積
手段によって構成され、前記第２蓄積手段の中には、前
記中央処理装置のスタック領域が複数個存在し、また、
前記第１蓄積手段には、前記スタック領域の中の特定の
スタック領域を用いて、前記同期手段が生成したデジタ
ルデータに対して、アドレスに相当する部分のＢＣＨ符
号をデコードし、ＢＣＨ符号をデコードしたアドレス部
分と固有のアドレスとを照合し、アドレスが一致した場
合、まず、一致したアドレスに対応する伝送データの、
デジタルデータ内の位置を示す部分のＢＣＨ符号をデコ
ードし、ＢＣＨ符号をデコードした、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分から、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を特定し、次に、特定した
部分のデジタルデータのＢＣＨ符号をデコードし、一致
したアドレスに対応する伝送データを再生して前記第２
蓄積手段に蓄積し、次に、他のスタック領域を用いて、
前記出力手段を駆動して、前記同期手段が生成したデジ
タルデータの処理結果を使用者に示し、また、前者のス
タック領域を用いている時に、ＢＣＨ符号をデコードす
るデジタルデータが、まだ、前記同期手段によって生成
されていない場合は、一旦、後者のスタック領域に、前
記中央処理装置のスタックを切替え、ＢＣＨ符号をデコ
ードするデジタルデータが、前記同期手段によって生成
され次第、前者のスタック領域を用いてＢＣＨ符号をデ
コードし、また、前記のＢＣＨ符号のデコードでは、デ
コードするＢＣＨ符号に対し、ＢＣＨ符号の生成多項式
から生成した数値テーブルを参照して、排他的論理和演
算を繰り返す処理を施すことにより、前記ＢＣＨ符号を
ＢＣＨ符号の生成多項式で除算し、次に、前記の除算演
算の剰余の値から、誤りビットのビット位置を求め、前
記ＢＣＨ符号の誤りビットに相当するビットの値を反転
して、ＢＣＨ符号をデコードする制御プログラムが蓄積
されるようにしたものであり、無線受信装置において、
復調して得られたデジタルデータに対してＢＣＨ符号を
デコードし、アドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、一致したアドレスに対応
する伝送データを再生するという作用を有する。
【００３４】請求項２５に記載の発明は、請求項２３に
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタルデ
ータを生成する度に、割り込み信号を出力する同期手段
と、前記同期手段が生成したデジタルデータを処理する
中央処理装置と、前記中央処理装置の動作を制御する制
御プログラムを蓄積する第１蓄積手段と、前記中央処理
装置が前記デジタルデータを処理した結果を示す出力手
段と、前記中央処理装置が処理するデータを蓄積する第
２蓄積手段によって構成され、前記第２蓄積手段の中に
は、前記中央処理装置のスタック領域が複数個存在し、
また、前記第１蓄積手段には、前記スタック領域の中の
特定のスタック領域を用いて、前記同期手段から割り込
み信号が出力される度に、前記同期手段が生成したＮビ
ットのデジタルデータを前記第２蓄積手段に蓄積しなが
ら、一方で、第２蓄積手段に蓄積された同期手段が生成
したデジタルデータに対して、アドレスに相当する部分
のＢＣＨ符号をデコードし、ＢＣＨ符号をデコードした
アドレス部分と固有のアドレスとを照合し、アドレスが
一致した場合、まず、一致したアドレスに対応する伝送
データの、デジタルデータ内の位置を示す部分のＢＣＨ
符号をデコードし、ＢＣＨ符号をデコードした、一致し
たアドレスに対応する伝送データの、デジタルデータ内
の位置を示す部分から、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を特定し、次に、
特定した部分のデジタルデータのＢＣＨ符号をデコード
し、一致したアドレスに対応する伝送データを再生して
前記第２蓄積手段に蓄積し、次に、他のスタック領域を
用いて、前記出力手段を駆動して、前記同期手段が生成
したデジタルデータの処理結果を使用者に示し、また、
前者のスタック領域を用いている時に、ＢＣＨ符号をデ
コードするデジタルデータが、前記同期手段によって生
成されていない場合は、一旦、後者のスタック領域に、
前記中央処理装置のスタックを切替え、前記同期手段か
ら割り込み信号が出力される度に、前者のスタック領域
に、前記中央処理装置のスタックを切替えて、ＢＣＨ符
号をデコードするデジタルデータが前記同期手段によっ
て生成されるまで、中央処理装置のスタックを前者と後
者のスタック領域の間で切替えて、ＢＣＨ符号をデコー
ドするデジタルデータが、前記同期手段によって生成さ
れ次第、前者のスタック領域を用いてＢＣＨ符号をデコ
ードし、また、前記のＢＣＨ符号のデコードでは、デコ
ードするＢＣＨ符号に対し、ＢＣＨ符号の生成多項式か
ら生成した数値テーブルを参照して、排他的論理和演算
を繰り返す処理を施すことにより、前記ＢＣＨ符号をＢ
ＣＨ符号の生成多項式で除算し、次に、前記の除算演算
の剰余の値から、誤りビットのビット位置を求め、前記
ＢＣＨ符号の誤りビットに相当するビットの値を反転し
て、ＢＣＨ符号をデコードする制御プログラムが蓄積さ
れるようにしたものであり、無線受信装置において、復
調して得られたデジタルデータに対してＢＣＨ符号をデ
コードし、アドレス部分と固有のアドレスとを照合し、
アドレスが一致した場合、一致したアドレスに対応する
伝送データを再生するという作用を有する。
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタルデ
ータを生成する度に、割り込み信号を出力する同期手段
と、前記同期手段が生成したデジタルデータを処理する
中央処理装置と、前記中央処理装置の動作を制御する制
御プログラムを蓄積する第１蓄積手段と、前記中央処理
装置が前記デジタルデータを処理した結果を示す出力手
段と、前記中央処理装置が処理するデータを蓄積する第
２蓄積手段によって構成され、前記第２蓄積手段の中に
は、前記中央処理装置のスタック領域が複数個存在し、
また、前記第１蓄積手段には、前記スタック領域の中の
特定のスタック領域を用いて、前記同期手段から割り込
み信号が出力される度に、前記同期手段が生成したＮビ
ットのデジタルデータを前記第２蓄積手段に蓄積しなが
ら、一方で、第２蓄積手段に蓄積された同期手段が生成
したデジタルデータに対して、アドレスに相当する部分
のＢＣＨ符号をデコードし、ＢＣＨ符号をデコードした
アドレス部分と固有のアドレスとを照合し、アドレスが
一致した場合、まず、一致したアドレスに対応する伝送
データの、デジタルデータ内の位置を示す部分のＢＣＨ
符号をデコードし、ＢＣＨ符号をデコードした、一致し
たアドレスに対応する伝送データの、デジタルデータ内
の位置を示す部分から、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を特定し、次に、
特定した部分のデジタルデータのＢＣＨ符号をデコード
し、一致したアドレスに対応する伝送データを再生して
前記第２蓄積手段に蓄積し、次に、他のスタック領域を
用いて、前記出力手段を駆動して、前記同期手段が生成
したデジタルデータの処理結果を使用者に示し、また、
前者のスタック領域を用いている時に、ＢＣＨ符号をデ
コードするデジタルデータが、前記同期手段によって生
成されていない場合は、一旦、後者のスタック領域に、
前記中央処理装置のスタックを切替え、前記同期手段か
ら割り込み信号が出力される度に、前者のスタック領域
に、前記中央処理装置のスタックを切替えて、ＢＣＨ符
号をデコードするデジタルデータが前記同期手段によっ
て生成されるまで、中央処理装置のスタックを前者と後
者のスタック領域の間で切替えて、ＢＣＨ符号をデコー
ドするデジタルデータが、前記同期手段によって生成さ
れ次第、前者のスタック領域を用いてＢＣＨ符号をデコ
ードし、また、前記のＢＣＨ符号のデコードでは、デコ
ードするＢＣＨ符号に対し、ＢＣＨ符号の生成多項式か
ら生成した数値テーブルを参照して、排他的論理和演算
を繰り返す処理を施すことにより、前記ＢＣＨ符号をＢ
ＣＨ符号の生成多項式で除算し、次に、前記の除算演算
の剰余の値から、誤りビットのビット位置を求め、前記
ＢＣＨ符号の誤りビットに相当するビットの値を反転し
て、ＢＣＨ符号をデコードする制御プログラムが蓄積さ
れるようにしたものであり、無線受信装置において、復
調して得られたデジタルデータに対してＢＣＨ符号をデ
コードし、アドレス部分と固有のアドレスとを照合し、
アドレスが一致した場合、一致したアドレスに対応する
伝送データを再生するという作用を有する。
【００３５】請求項２７に記載の発明は、請求項１４に
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、デジタルデータを生成する同期手段と、前
記同期手段が生成したデジタルデータを処理する中央処
理装置と、前記中央処理装置の動作を制御する制御プロ
グラムを蓄積する第１蓄積手段と、前記中央処理装置が
前記デジタルデータを処理した結果を示す出力手段と、
前記中央処理装置が処理するデータを蓄積する第２蓄積
手段によって構成され、前記第２蓄積手段の中には、前
記中央処理装置のスタック領域と、基地局から送信され
るデータのインターリーブのブロックと同じ容量のバッ
ファ領域が、それぞれ複数個存在し、また、前記第１蓄
積手段には、前記スタック領域の中の特定のスタック領
域を用いて、前記同期手段が生成したデジタルデータ
を、インターリーブのブロック毎に、バッファ領域を切
替えて蓄積しながら、一方で、バッファ領域に蓄積され
たデジタルデータに対して、アドレスに相当する部分
を、バッファ領域から読み出して、インターリーブを解
除し、ＢＣＨ符号をデコードし、インターリーブを解除
しＢＣＨ符号をデコードしたアドレス部分と固有のアド
レスとを照合し、アドレスが一致した場合、まず、一致
したアドレスに対応する伝送データの、デジタルデータ
内の位置を示す部分を、バッファ領域から読み出して、
インターリーブを解除し、ＢＣＨ符号をデコードし、イ
ンターリーブを解除しＢＣＨ符号をデコードした、一致
したアドレスに対応する伝送データの、デジタルデータ
内の位置を示す部分から、一致したアドレスに対応する
伝送データの、デジタルデータ内の位置を特定し、次
に、特定した部分のデジタルデータを、バッファ領域か
ら読み出して、インターリーブを解除し、ＢＣＨ符号を
デコードし、一致したアドレスに対応する伝送データを
再生して前記第２蓄積手段に蓄積し、次に、他のスタッ
ク領域を用いて、前記出力手段を駆動して、前記同期手
段が生成したデジタルデータの処理結果を使用者に示
し、また、前者のスタック領域を用いている時に、イン
ターリーブを解除する部分のデータが、バッファ領域に
格納されていない場合は、一旦、後者のスタック領域
に、前記中央処理装置のスタックを切替え、インターリ
ーブを解除する部分のデータがバッファ領域に格納され
次第、前者のスタック領域を用いてインターリーブを解
除し、また、前記のＢＣＨ符号のデコードでは、デコー
ドするＢＣＨ符号に対し、ＢＣＨ符号の生成多項式から
生成した数値テーブルを参照して、排他的論理和演算を
繰り返す処理を施すことにより、前記ＢＣＨ符号をＢＣ
Ｈ符号の生成多項式で除算し、次に、前記の除算演算の
剰余の値から、誤りビットのビット位置を求め、前記Ｂ
ＣＨ符号の誤りビットに相当するビットの値を反転し
て、ＢＣＨ符号をデコードする制御プログラムが蓄積さ
れるようにしたものであり、無線受信装置において、復
調して得られたデジタルデータに対して、インターリー
ブを解除し、ＢＣＨ符号をデコードし、アドレス部分と
固有のアドレスとを照合し、アドレスが一致した場合、
一致したアドレスに対応する伝送データを再生するとい
う作用を有する。
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、デジタルデータを生成する同期手段と、前
記同期手段が生成したデジタルデータを処理する中央処
理装置と、前記中央処理装置の動作を制御する制御プロ
グラムを蓄積する第１蓄積手段と、前記中央処理装置が
前記デジタルデータを処理した結果を示す出力手段と、
前記中央処理装置が処理するデータを蓄積する第２蓄積
手段によって構成され、前記第２蓄積手段の中には、前
記中央処理装置のスタック領域と、基地局から送信され
るデータのインターリーブのブロックと同じ容量のバッ
ファ領域が、それぞれ複数個存在し、また、前記第１蓄
積手段には、前記スタック領域の中の特定のスタック領
域を用いて、前記同期手段が生成したデジタルデータ
を、インターリーブのブロック毎に、バッファ領域を切
替えて蓄積しながら、一方で、バッファ領域に蓄積され
たデジタルデータに対して、アドレスに相当する部分
を、バッファ領域から読み出して、インターリーブを解
除し、ＢＣＨ符号をデコードし、インターリーブを解除
しＢＣＨ符号をデコードしたアドレス部分と固有のアド
レスとを照合し、アドレスが一致した場合、まず、一致
したアドレスに対応する伝送データの、デジタルデータ
内の位置を示す部分を、バッファ領域から読み出して、
インターリーブを解除し、ＢＣＨ符号をデコードし、イ
ンターリーブを解除しＢＣＨ符号をデコードした、一致
したアドレスに対応する伝送データの、デジタルデータ
内の位置を示す部分から、一致したアドレスに対応する
伝送データの、デジタルデータ内の位置を特定し、次
に、特定した部分のデジタルデータを、バッファ領域か
ら読み出して、インターリーブを解除し、ＢＣＨ符号を
デコードし、一致したアドレスに対応する伝送データを
再生して前記第２蓄積手段に蓄積し、次に、他のスタッ
ク領域を用いて、前記出力手段を駆動して、前記同期手
段が生成したデジタルデータの処理結果を使用者に示
し、また、前者のスタック領域を用いている時に、イン
ターリーブを解除する部分のデータが、バッファ領域に
格納されていない場合は、一旦、後者のスタック領域
に、前記中央処理装置のスタックを切替え、インターリ
ーブを解除する部分のデータがバッファ領域に格納され
次第、前者のスタック領域を用いてインターリーブを解
除し、また、前記のＢＣＨ符号のデコードでは、デコー
ドするＢＣＨ符号に対し、ＢＣＨ符号の生成多項式から
生成した数値テーブルを参照して、排他的論理和演算を
繰り返す処理を施すことにより、前記ＢＣＨ符号をＢＣ
Ｈ符号の生成多項式で除算し、次に、前記の除算演算の
剰余の値から、誤りビットのビット位置を求め、前記Ｂ
ＣＨ符号の誤りビットに相当するビットの値を反転し
て、ＢＣＨ符号をデコードする制御プログラムが蓄積さ
れるようにしたものであり、無線受信装置において、復
調して得られたデジタルデータに対して、インターリー
ブを解除し、ＢＣＨ符号をデコードし、アドレス部分と
固有のアドレスとを照合し、アドレスが一致した場合、
一致したアドレスに対応する伝送データを再生するとい
う作用を有する。
【００３６】請求項２９に記載の発明は、請求項２７に
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタルデ
ータを生成する度に、割り込み信号を出力する同期手段
と、前記同期手段が生成したデジタルデータを処理する
中央処理装置と、前記中央処理装置の動作を制御する制
御プログラムを蓄積する第１蓄積手段と、前記中央処理
装置が前記デジタルデータを処理した結果を示す出力手
段と、前記中央処理装置が処理するデータを蓄積する第
２蓄積手段によって構成され、前記第２蓄積手段の中に
は、前記中央処理装置のスタック領域と、基地局から送
信されるデータのインターリーブのブロックと同じ容量
のバッファ領域が、それぞれ複数個存在し、また、前記
第１蓄積手段には、前記スタック領域の中の特定のスタ
ック領域を用いて、前記同期手段から割り込み信号が出
力される度に、前記同期手段が生成したＮビットのデジ
タルデータを、インターリーブのブロック毎に、バッフ
ァ領域を切替えて蓄積しながら、一方で、バッファ領域
に蓄積されたデジタルデータに対して、アドレスに相当
する部分を、バッファ領域から読み出して、インターリ
ーブを解除し、ＢＣＨ符号をデコードし、インターリー
ブを解除しＢＣＨ符号をデコードしたアドレス部分と固
有のアドレスとを照合し、アドレスが一致した場合、ま
ず、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分を、バッファ領域から読み
出して、インターリーブを解除し、ＢＣＨ符号をデコー
ドし、インターリーブを解除しＢＣＨ符号をデコードし
た、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分から、ＢＣＨ符号をデコー
ドし、一致したアドレスに対応する伝送データの、デジ
タルデータ内の位置を特定し、次に、特定した部分のデ
ジタルデータを、バッファ領域から読み出して、インタ
ーリーブを解除し、一致したアドレスに対応する伝送デ
ータを再生して前記第２蓄積手段に蓄積し、次に、他の
スタック領域を用いて、前記出力手段を駆動して、前記
同期手段が生成したデジタルデータの処理結果を使用者
に示し、また、前者のスタック領域を用いている時に、
インターリーブを解除する部分のデータが、バッファ領
域に格納されていない場合は、一旦、後者のスタック領
域に、前記中央処理装置のスタックを切替え、前記同期
手段から割り込み信号が出力される度に、前者のスタッ
ク領域に、前記中央処理装置のスタックを切替えて、イ
ンターリーブを解除する部分のデータがバッファ領域に
格納されるまで、前記中央処理装置のスタックを前者と
後者のスタック領域の間で切替えて、インターリーブを
解除する部分のデータがバッファ領域に格納され次第、
前者のスタック領域を用いてインターリーブを解除し、
また、前記のＢＣＨ符号のデコードでは、デコードする
ＢＣＨ符号に対し、ＢＣＨ符号の生成多項式から生成し
た数値テーブルを参照して、排他的論理和演算を繰り返
す処理を施すことにより、前記ＢＣＨ符号をＢＣＨ符号
の生成多項式で除算し、次に、前記の除算演算の剰余の
値から、誤りビットのビット位置を求め、前記ＢＣＨ符
号の誤りビットに相当するビットの値を反転して、ＢＣ
Ｈ符号をデコードする制御プログラムが蓄積されるよう
にしたものであり、無線受信装置において、復調して得
られたデジタルデータに対して、インターリーブを解除
し、ＢＣＨ符号をデコードし、アドレス部分と固有のア
ドレスとを照合し、アドレスが一致した場合、一致した
アドレスに対応する伝送データを再生するという作用を
有する。
記載の発明を、更に望ましい形態にしたものであり、無
線電波からアナログ電気信号を生成するアンテナと、前
記アンテナが生成したアナログ電気信号を復調してデジ
タル電気信号を生成する受信手段と、前記受信手段が生
成したデジタル電気信号と基準クロック信号とのビット
同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタルデ
ータを生成する度に、割り込み信号を出力する同期手段
と、前記同期手段が生成したデジタルデータを処理する
中央処理装置と、前記中央処理装置の動作を制御する制
御プログラムを蓄積する第１蓄積手段と、前記中央処理
装置が前記デジタルデータを処理した結果を示す出力手
段と、前記中央処理装置が処理するデータを蓄積する第
２蓄積手段によって構成され、前記第２蓄積手段の中に
は、前記中央処理装置のスタック領域と、基地局から送
信されるデータのインターリーブのブロックと同じ容量
のバッファ領域が、それぞれ複数個存在し、また、前記
第１蓄積手段には、前記スタック領域の中の特定のスタ
ック領域を用いて、前記同期手段から割り込み信号が出
力される度に、前記同期手段が生成したＮビットのデジ
タルデータを、インターリーブのブロック毎に、バッフ
ァ領域を切替えて蓄積しながら、一方で、バッファ領域
に蓄積されたデジタルデータに対して、アドレスに相当
する部分を、バッファ領域から読み出して、インターリ
ーブを解除し、ＢＣＨ符号をデコードし、インターリー
ブを解除しＢＣＨ符号をデコードしたアドレス部分と固
有のアドレスとを照合し、アドレスが一致した場合、ま
ず、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分を、バッファ領域から読み
出して、インターリーブを解除し、ＢＣＨ符号をデコー
ドし、インターリーブを解除しＢＣＨ符号をデコードし
た、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分から、ＢＣＨ符号をデコー
ドし、一致したアドレスに対応する伝送データの、デジ
タルデータ内の位置を特定し、次に、特定した部分のデ
ジタルデータを、バッファ領域から読み出して、インタ
ーリーブを解除し、一致したアドレスに対応する伝送デ
ータを再生して前記第２蓄積手段に蓄積し、次に、他の
スタック領域を用いて、前記出力手段を駆動して、前記
同期手段が生成したデジタルデータの処理結果を使用者
に示し、また、前者のスタック領域を用いている時に、
インターリーブを解除する部分のデータが、バッファ領
域に格納されていない場合は、一旦、後者のスタック領
域に、前記中央処理装置のスタックを切替え、前記同期
手段から割り込み信号が出力される度に、前者のスタッ
ク領域に、前記中央処理装置のスタックを切替えて、イ
ンターリーブを解除する部分のデータがバッファ領域に
格納されるまで、前記中央処理装置のスタックを前者と
後者のスタック領域の間で切替えて、インターリーブを
解除する部分のデータがバッファ領域に格納され次第、
前者のスタック領域を用いてインターリーブを解除し、
また、前記のＢＣＨ符号のデコードでは、デコードする
ＢＣＨ符号に対し、ＢＣＨ符号の生成多項式から生成し
た数値テーブルを参照して、排他的論理和演算を繰り返
す処理を施すことにより、前記ＢＣＨ符号をＢＣＨ符号
の生成多項式で除算し、次に、前記の除算演算の剰余の
値から、誤りビットのビット位置を求め、前記ＢＣＨ符
号の誤りビットに相当するビットの値を反転して、ＢＣ
Ｈ符号をデコードする制御プログラムが蓄積されるよう
にしたものであり、無線受信装置において、復調して得
られたデジタルデータに対して、インターリーブを解除
し、ＢＣＨ符号をデコードし、アドレス部分と固有のア
ドレスとを照合し、アドレスが一致した場合、一致した
アドレスに対応する伝送データを再生するという作用を
有する。
【００３７】請求項３１に記載の発明は、請求項２９に
記載の発明を、ＢＣＨ(31、21)符号のデコード処理にお
いて、更に望ましい形態にしたものであり、128種類の7
ビットの任意のビットパターンと、ＢＣＨ(31、21)符号
の生成多項式(11101101001)とのモジュロ2の乗算演算を
した場合の17ビットの演算結果の上位7ビットの部分に
対応して、下位10ビットの部分をテーブル化した数値テ
ーブルが、制御プログラムの一部として、第１蓄積手段
の中に存在し、ＢＣＨ(31、21)符号のデコードにおいて
は、デコードするＢＣＨ(31、21)符号に対し、前記数値
テーブルを参照して、排他的論理和演算を3回繰り返す
ことによって、前記ＢＣＨ(31、21)符号を、ＢＣＨ(3
1、21)符号の生成多項式で除算し、次に、前記の除算演
算の剰余の値から、誤りビットのビット位置を求め、前
記ＢＣＨ(31、21)符号の誤りビットに相当するビットの
値を反転して、ＢＣＨ(31、21)符号をデコードする制御
プログラムが、第１蓄積手段に蓄積されるようにしたも
のであり、無線受信装置において、復調して得られたデ
ジタルデータに対して、インターリーブを解除し、ＢＣ
Ｈ符号をデコードし、アドレス部分と固有のアドレスと
を照合し、アドレスが一致した場合、一致したアドレス
に対応する伝送データを再生するという作用を有する。
記載の発明を、ＢＣＨ(31、21)符号のデコード処理にお
いて、更に望ましい形態にしたものであり、128種類の7
ビットの任意のビットパターンと、ＢＣＨ(31、21)符号
の生成多項式(11101101001)とのモジュロ2の乗算演算を
した場合の17ビットの演算結果の上位7ビットの部分に
対応して、下位10ビットの部分をテーブル化した数値テ
ーブルが、制御プログラムの一部として、第１蓄積手段
の中に存在し、ＢＣＨ(31、21)符号のデコードにおいて
は、デコードするＢＣＨ(31、21)符号に対し、前記数値
テーブルを参照して、排他的論理和演算を3回繰り返す
ことによって、前記ＢＣＨ(31、21)符号を、ＢＣＨ(3
1、21)符号の生成多項式で除算し、次に、前記の除算演
算の剰余の値から、誤りビットのビット位置を求め、前
記ＢＣＨ(31、21)符号の誤りビットに相当するビットの
値を反転して、ＢＣＨ(31、21)符号をデコードする制御
プログラムが、第１蓄積手段に蓄積されるようにしたも
のであり、無線受信装置において、復調して得られたデ
ジタルデータに対して、インターリーブを解除し、ＢＣ
Ｈ符号をデコードし、アドレス部分と固有のアドレスと
を照合し、アドレスが一致した場合、一致したアドレス
に対応する伝送データを再生するという作用を有する。
【００３８】以下、本発明の実施の形態について、図面
を参照しながら説明する。図１は本発明の実施の形態に
おける無線受信装置のブロック構成図である。
を参照しながら説明する。図１は本発明の実施の形態に
おける無線受信装置のブロック構成図である。
【００３９】図１において、ＲＯＭ(Read Only Memory)
101は、ＣＰＵ100が実行するプログラムを格納し、ＲＡ
Ｍ(Randam Access Memory)102は、受信データを格納す
る。ＣＰＵ(Central Processing Unit)100は、ＲＯＭ10
1に格納されたプログラムにしたがって受信データを処
理する。受信部104は、アンテナ105の出力信号をデジタ
ル信号に変換する。制御ロジック部103は、デジタル信
号を32ビットずつＣＰＵ100に供給し、メッセージを受
信した時に、スピーカ108や、ＬＥＤ109をドライブし、
さらに、スイッチ操作に対応してＣＰＵ100に割り込み
処理を要求する。ＥＥＰＲＯＭ(Electric Erasable Pro
grammable Read Only Memory)112は、無線システムにお
けるＩＤ番号を格納する。ＬＣＤドライバ106は、液晶
ディスプレイ(ＬＣＤ)107をドライブする。パワースイ
ッチ110は、電源をオン、オフし、ファンクションスイ
ッチ111は、既に受信したメッセージをＬＣＤ107に再表
示（リコール表示）させる。113〜131は、100〜112の間
で交わされる電気信号を示し、100〜112は、電気信号11
3〜131に対応する信号線によって接続される。
101は、ＣＰＵ100が実行するプログラムを格納し、ＲＡ
Ｍ(Randam Access Memory)102は、受信データを格納す
る。ＣＰＵ(Central Processing Unit)100は、ＲＯＭ10
1に格納されたプログラムにしたがって受信データを処
理する。受信部104は、アンテナ105の出力信号をデジタ
ル信号に変換する。制御ロジック部103は、デジタル信
号を32ビットずつＣＰＵ100に供給し、メッセージを受
信した時に、スピーカ108や、ＬＥＤ109をドライブし、
さらに、スイッチ操作に対応してＣＰＵ100に割り込み
処理を要求する。ＥＥＰＲＯＭ(Electric Erasable Pro
grammable Read Only Memory)112は、無線システムにお
けるＩＤ番号を格納する。ＬＣＤドライバ106は、液晶
ディスプレイ(ＬＣＤ)107をドライブする。パワースイ
ッチ110は、電源をオン、オフし、ファンクションスイ
ッチ111は、既に受信したメッセージをＬＣＤ107に再表
示（リコール表示）させる。113〜131は、100〜112の間
で交わされる電気信号を示し、100〜112は、電気信号11
3〜131に対応する信号線によって接続される。
【００４０】アンテナ105が無線電波を電気信号に変換
して生成するアナログ信号131は、受信部104に入力され
る。受信部104がアナログ信号131を復調して生成するデ
ジタル信号113は、制御ロジック部103に入力される。制
御信号114は、制御ロジック部103から受信部104に入力
される。制御信号115は、パワースイッチ110から制御ロ
ジック部103に入力される。制御信号116は、ファンクシ
ョンスイッチ111から制御ロジック部103に入力される。
オーディオ信号117は、制御ロジック部103からスピーカ
108に入力され、スピーカ108からアラート音を発生させ
る。制御信号118は、制御ロジック部103からＬＥＤ109
に入力され、ＬＥＤを点滅させる。アドレス信号119
は、ＣＰＵ100から制御ロジック部103に入力される。デ
ータ信号120は、ＣＰＵ100が119をアドレス信号とし
て、制御ロジック部103の内部レジスタをリード、ライ
トする際に得られる。割り込み信号121、122は、制御ロ
ジック部103からＣＰＵ100に入力される。表示信号123
は、ＣＰＵ100からＬＣＤドライバ106に入力される。表
示信号124は、ＬＣＤドライバ106からＬＣＤ107に入力
される。アドレス信号125は、ＣＰＵ100からＲＡＭ102
に入力される。データ信号126は、ＣＰＵ100が125をア
ドレス信号として、ＲＡＭ102をリード、ライトする際
に得られる。アドレス信号127は、ＣＰＵ100からＲＯＭ
101に入力される。データ信号128は、ＣＰＵ100が127を
アドレス信号として、ＲＯＭ101をリードする際に得ら
れる。アドレス信号129は、ＣＰＵ100からＥＥＰＲＯＭ
112に入力される。データ信号130は、ＣＰＵ100が129を
アドレス信号として、ＥＥＰＲＯＭ112をリード、ライ
トする際に得られる。
して生成するアナログ信号131は、受信部104に入力され
る。受信部104がアナログ信号131を復調して生成するデ
ジタル信号113は、制御ロジック部103に入力される。制
御信号114は、制御ロジック部103から受信部104に入力
される。制御信号115は、パワースイッチ110から制御ロ
ジック部103に入力される。制御信号116は、ファンクシ
ョンスイッチ111から制御ロジック部103に入力される。
オーディオ信号117は、制御ロジック部103からスピーカ
108に入力され、スピーカ108からアラート音を発生させ
る。制御信号118は、制御ロジック部103からＬＥＤ109
に入力され、ＬＥＤを点滅させる。アドレス信号119
は、ＣＰＵ100から制御ロジック部103に入力される。デ
ータ信号120は、ＣＰＵ100が119をアドレス信号とし
て、制御ロジック部103の内部レジスタをリード、ライ
トする際に得られる。割り込み信号121、122は、制御ロ
ジック部103からＣＰＵ100に入力される。表示信号123
は、ＣＰＵ100からＬＣＤドライバ106に入力される。表
示信号124は、ＬＣＤドライバ106からＬＣＤ107に入力
される。アドレス信号125は、ＣＰＵ100からＲＡＭ102
に入力される。データ信号126は、ＣＰＵ100が125をア
ドレス信号として、ＲＡＭ102をリード、ライトする際
に得られる。アドレス信号127は、ＣＰＵ100からＲＯＭ
101に入力される。データ信号128は、ＣＰＵ100が127を
アドレス信号として、ＲＯＭ101をリードする際に得ら
れる。アドレス信号129は、ＣＰＵ100からＥＥＰＲＯＭ
112に入力される。データ信号130は、ＣＰＵ100が129を
アドレス信号として、ＥＥＰＲＯＭ112をリード、ライ
トする際に得られる。
【００４１】本発明の実施の形態は、ページングシステ
ムのサービス地域において、ページングシステムのペー
ジャ受信機として動作する。ページングシステムの基地
局から無線電波が送信されると、アンテナ105が無線電
波をアナログ信号131に変換し、そして、受信部104がデ
ジタル信号113に変換して、それを制御ロジック部103が
受信データとしてＣＰＵ100に供給する。ＣＰＵ100は、
ＲＯＭ101に格納されているプログラムにしたがって、
制御ロジック部103から供給される受信データを解析
し、それが自分宛（本発明の実施の形態宛）のメッセー
ジであった場合、そのメッセージデータをＲＡＭ102に
格納する。そして、表示信号123を出力して、ＬＣＤ107
に受信したメッセージを表示し、さらに、制御ロジック
部103の内部レジスタをアクセスして、スピーカ108を鳴
音させ、ＬＥＤ109を点滅させて、ユーザにメッセージ
を受信したことを知らせる。
ムのサービス地域において、ページングシステムのペー
ジャ受信機として動作する。ページングシステムの基地
局から無線電波が送信されると、アンテナ105が無線電
波をアナログ信号131に変換し、そして、受信部104がデ
ジタル信号113に変換して、それを制御ロジック部103が
受信データとしてＣＰＵ100に供給する。ＣＰＵ100は、
ＲＯＭ101に格納されているプログラムにしたがって、
制御ロジック部103から供給される受信データを解析
し、それが自分宛（本発明の実施の形態宛）のメッセー
ジであった場合、そのメッセージデータをＲＡＭ102に
格納する。そして、表示信号123を出力して、ＬＣＤ107
に受信したメッセージを表示し、さらに、制御ロジック
部103の内部レジスタをアクセスして、スピーカ108を鳴
音させ、ＬＥＤ109を点滅させて、ユーザにメッセージ
を受信したことを知らせる。
【００４２】また、パワースイッチ110を操作して電源
をオフすると、ＣＰＵ100に制御ロジック部103から割り
込みが入り、ＣＰＵ100は、ＲＯＭ101に格納されている
プログラムにしたがって、電源オフの処理を行ない、本
発明の実施の形態はパワーオフ状態になる。また、パワ
ースイッチ110を操作して電源をオンすると、ＣＰＵ100
に制御ロジック部103から割り込みが入り、ＣＰＵ100
は、ＲＯＭ101に格納されているプログラムにしたがっ
て、初期化処理を行ない、本発明の実施の形態はパワー
オン状態、つまり、メッセージが受信可能な状態にな
る。同様に、ファンクションスイッチ111によって、リ
コール表示させる操作を行なうと、ＣＰＵ100に制御ロ
ジック部103から割り込みが入り、ＣＰＵ100は、ＲＯＭ
101に格納されているプログラムにしたがって、ＲＡＭ1
02に格納されているメッセージを、ＬＣＤ107上に表示
させる。
をオフすると、ＣＰＵ100に制御ロジック部103から割り
込みが入り、ＣＰＵ100は、ＲＯＭ101に格納されている
プログラムにしたがって、電源オフの処理を行ない、本
発明の実施の形態はパワーオフ状態になる。また、パワ
ースイッチ110を操作して電源をオンすると、ＣＰＵ100
に制御ロジック部103から割り込みが入り、ＣＰＵ100
は、ＲＯＭ101に格納されているプログラムにしたがっ
て、初期化処理を行ない、本発明の実施の形態はパワー
オン状態、つまり、メッセージが受信可能な状態にな
る。同様に、ファンクションスイッチ111によって、リ
コール表示させる操作を行なうと、ＣＰＵ100に制御ロ
ジック部103から割り込みが入り、ＣＰＵ100は、ＲＯＭ
101に格納されているプログラムにしたがって、ＲＡＭ1
02に格納されているメッセージを、ＬＣＤ107上に表示
させる。
【００４３】本発明の実施の形態の詳細な動作を説明す
る前に、まず、本発明の実施の形態がページャ受信機と
して動作するページングシステムの伝送データのフォー
マットについて説明する。ページングシステムの伝送デ
ータのフォーマットを図２〜図７に示す。
る前に、まず、本発明の実施の形態がページャ受信機と
して動作するページングシステムの伝送データのフォー
マットについて説明する。ページングシステムの伝送デ
ータのフォーマットを図２〜図７に示す。
【００４４】ページングシステムの各ページャ受信機に
は、フレームというタイムスロット(1フレームは1875ms
ec)が割り当てられている。各ページャ受信機に対する
伝送データは、割り当てられたフレームにおいて送信さ
れる。図２に示すように、各フレームには、フレーム0
からフレーム127までの名前が付けられており、フレー
ム0、フレーム1、フレーム2の順に送信され、フレーム1
27が送信されると、また、フレーム0から順に送信され
る。つまり、フレーム0〜フレーム127の128個のフレー
ムを1サイクル(240sec)として、伝送データの送信が行
なわれる。
は、フレームというタイムスロット(1フレームは1875ms
ec)が割り当てられている。各ページャ受信機に対する
伝送データは、割り当てられたフレームにおいて送信さ
れる。図２に示すように、各フレームには、フレーム0
からフレーム127までの名前が付けられており、フレー
ム0、フレーム1、フレーム2の順に送信され、フレーム1
27が送信されると、また、フレーム0から順に送信され
る。つまり、フレーム0〜フレーム127の128個のフレー
ムを1サイクル(240sec)として、伝送データの送信が行
なわれる。
【００４５】ページングシステムは、1フレームの間
に、そのフレームが割り当てられた複数のページャ受信
機に対して、メッセージを送信する。これは、1フレー
ムの間に、メッセージデータと、メッセージの宛先とな
るページャ受信機を一意的に示すアドレスデータとを、
対応付けて送信することによって実現される。つまり、
各ページャ受信機には、ページングシステムによって、
フレーム番号とアドレスが割り当てられている。本発明
の実施の形態には、フレームＮ(0≦Ｎ≦127)とアドレス
A(0≦A≦2097151)が割り当てられており、フレーム番号
ＮとアドレスAは、ID番号として、ＥＥＰＲＯＭ112上に
格納されている。
に、そのフレームが割り当てられた複数のページャ受信
機に対して、メッセージを送信する。これは、1フレー
ムの間に、メッセージデータと、メッセージの宛先とな
るページャ受信機を一意的に示すアドレスデータとを、
対応付けて送信することによって実現される。つまり、
各ページャ受信機には、ページングシステムによって、
フレーム番号とアドレスが割り当てられている。本発明
の実施の形態には、フレームＮ(0≦Ｎ≦127)とアドレス
A(0≦A≦2097151)が割り当てられており、フレーム番号
ＮとアドレスAは、ID番号として、ＥＥＰＲＯＭ112上に
格納されている。
【００４６】また、各フレームの伝送データは、図３に
示すように、ヘッダフィールド300と、アドレスフィー
ルド301、メッセージフィールド302によって構成され
る。ヘッダフィールド300の長さは115msecであり、常に
1600bpsの伝送レートで送信され、データ容量は一定で
ある。それに対して、アドレスフィールド301とメッセ
ージフィールド302は、両フィールドの長さを合計した
時間は、1760msec固定であるが、アドレスフィールド30
1とメッセージフィールド302のそれぞれの長さは可変で
ある。また、アドレスフィールド301とメッセージフィ
ールド302は、1600bps、3200bps、6400bpsのいずれかの
伝送レートで送信され、さらに、32ビットのデータを単
位として、n次のインターリーブされたデータが送信さ
れる。インターリーブの次数nは、伝送レートに対応し
ており、伝送レートが1600bps、3200bps、6400bpsの場
合のインターリーブの次数nは、それぞれ、8、16、32で
ある。インターリーブを行なう単位、つまり、n個の32
ビットのデータを1つのデータブロックとすると、アド
レスフィールド301とメッセージフィールド302を合わせ
て、11ブロックのデータが送信される。
示すように、ヘッダフィールド300と、アドレスフィー
ルド301、メッセージフィールド302によって構成され
る。ヘッダフィールド300の長さは115msecであり、常に
1600bpsの伝送レートで送信され、データ容量は一定で
ある。それに対して、アドレスフィールド301とメッセ
ージフィールド302は、両フィールドの長さを合計した
時間は、1760msec固定であるが、アドレスフィールド30
1とメッセージフィールド302のそれぞれの長さは可変で
ある。また、アドレスフィールド301とメッセージフィ
ールド302は、1600bps、3200bps、6400bpsのいずれかの
伝送レートで送信され、さらに、32ビットのデータを単
位として、n次のインターリーブされたデータが送信さ
れる。インターリーブの次数nは、伝送レートに対応し
ており、伝送レートが1600bps、3200bps、6400bpsの場
合のインターリーブの次数nは、それぞれ、8、16、32で
ある。インターリーブを行なう単位、つまり、n個の32
ビットのデータを1つのデータブロックとすると、アド
レスフィールド301とメッセージフィールド302を合わせ
て、11ブロックのデータが送信される。
【００４７】ヘッダフィールド300は、アドレスフィー
ルド301以降の伝送レートと、そのフレームのフレーム
番号を示すフィールドである。図４にヘッダフィールド
300の中の詳細なフィールド構成を示す。
ルド301以降の伝送レートと、そのフレームのフレーム
番号を示すフィールドである。図４にヘッダフィールド
300の中の詳細なフィールド構成を示す。
【００４８】同期フィールド０400は、112ビットのヘッ
ダフィールドの伝送レート(1600bps)の同期パターンの
フィールドである。同期パターンには、3種類のパター
ンがあり、そのパターンの種類によって、アドレスフィ
ールド301以降の伝送レートを示す。フレーム情報フィ
ールド401は、フレーム番号を示す情報を含む32ビット
のフィールドである。同期フィールド１402は、アドレ
スフィールド以降の伝送レート(1600bps、3200bps、640
0bps)の同期パターンのフィールドである。アドレスフ
ィールド以降の伝送レートが1600bpsの場合は40ビッ
ト、3200bpsの場合は80ビット、6400bpsの場合は160ビ
ットの異なる同期パターンが送信される。
ダフィールドの伝送レート(1600bps)の同期パターンの
フィールドである。同期パターンには、3種類のパター
ンがあり、そのパターンの種類によって、アドレスフィ
ールド301以降の伝送レートを示す。フレーム情報フィ
ールド401は、フレーム番号を示す情報を含む32ビット
のフィールドである。同期フィールド１402は、アドレ
スフィールド以降の伝送レート(1600bps、3200bps、640
0bps)の同期パターンのフィールドである。アドレスフ
ィールド以降の伝送レートが1600bpsの場合は40ビッ
ト、3200bpsの場合は80ビット、6400bpsの場合は160ビ
ットの異なる同期パターンが送信される。
【００４９】また、フレーム情報フィールド401は、図
５に示す符号データの形式になっている。ビット0〜ビ
ット30は、ＢＣＨ(31、21)のＢＣＨ符号であり、ビット
0〜ビット20が情報ビット500、ビット21〜ビット30が検
査ビット501になっている。ビット31は、ビット0〜ビッ
ト30のパリティビット502である。よって、受信したＢ
ＣＨ符号をデコードすることにより、2ビットまでのエ
ラーを訂正することができ、さらに、パリティチェック
を行なうことにより、3ビットまでのエラーを検出する
ことができる。(以下では、この形式の32ビットの符号
データを「コードワード」と呼ぶ。)メッセージフィー
ルド302は、そのフレームにおいて送信される複数のメ
ッセージの内容を示すフィールドである。アドレスフィ
ールド301は、メッセージフィールド302が始まる位置
と、そのフレームにおいて送信されるメッセージの宛
先、つまり、ページャ受信機に割り当てられたアドレス
と、それに対応するメッセージのフレーム内での位置を
示すフィールドである。図６に、アドレスフィールドと
メッセージフィールドのインターリーブを解除した場合
の伝送データの一例を示す。
５に示す符号データの形式になっている。ビット0〜ビ
ット30は、ＢＣＨ(31、21)のＢＣＨ符号であり、ビット
0〜ビット20が情報ビット500、ビット21〜ビット30が検
査ビット501になっている。ビット31は、ビット0〜ビッ
ト30のパリティビット502である。よって、受信したＢ
ＣＨ符号をデコードすることにより、2ビットまでのエ
ラーを訂正することができ、さらに、パリティチェック
を行なうことにより、3ビットまでのエラーを検出する
ことができる。(以下では、この形式の32ビットの符号
データを「コードワード」と呼ぶ。)メッセージフィー
ルド302は、そのフレームにおいて送信される複数のメ
ッセージの内容を示すフィールドである。アドレスフィ
ールド301は、メッセージフィールド302が始まる位置
と、そのフレームにおいて送信されるメッセージの宛
先、つまり、ページャ受信機に割り当てられたアドレス
と、それに対応するメッセージのフレーム内での位置を
示すフィールドである。図６に、アドレスフィールドと
メッセージフィールドのインターリーブを解除した場合
の伝送データの一例を示す。
【００５０】アドレスフィールドの0ワード目は、メッ
セージフィールドが始まるワードの番号(ＫMS)を示す。
1ワード目は、ページャ受信機Aのアドレスを示し、2ワ
ード目は、ページャ受信機A宛のメッセージの先頭のワ
ードの番号と、メッセージのワード数を示す。3ワード
目は、ページャ受信機Bのアドレスを示し、4ワード目
は、ページャ受信機B宛のアドレスに対応するメッセー
ジの先頭のワードの番号と、メッセージのワード数を示
す。このように、1ワード目以降は、1つのメッセージに
対して、2ワードのデータによって、ページャ受信機の
アドレスと、メッセージのフレーム内における位置を示
す。
セージフィールドが始まるワードの番号(ＫMS)を示す。
1ワード目は、ページャ受信機Aのアドレスを示し、2ワ
ード目は、ページャ受信機A宛のメッセージの先頭のワ
ードの番号と、メッセージのワード数を示す。3ワード
目は、ページャ受信機Bのアドレスを示し、4ワード目
は、ページャ受信機B宛のアドレスに対応するメッセー
ジの先頭のワードの番号と、メッセージのワード数を示
す。このように、1ワード目以降は、1つのメッセージに
対して、2ワードのデータによって、ページャ受信機の
アドレスと、メッセージのフレーム内における位置を示
す。
【００５１】また、アドレスフィールドとメッセージフ
ィールドにおいて送信されるデータは、インターリーブ
を行なう前は、コードワードの形式になっている。つま
り、アドレスフィールドとメッセージフィールドの各コ
ードワードのビットデータは、インターリーブの次数が
8、16、32の場合について、それぞれ、図７(Ａ)、
(Ｂ)、(Ｃ)の矢印が示す順序で送信される。したがっ
て、アドレスフィールドとメッセージフィールドのデー
タを解析する際には、まず、ブロック単位でインターリ
ーブを解除し、次に、コードワード単位でＢＣＨ符号を
デコードし、エラーを訂正してから、データを解析す
る。
ィールドにおいて送信されるデータは、インターリーブ
を行なう前は、コードワードの形式になっている。つま
り、アドレスフィールドとメッセージフィールドの各コ
ードワードのビットデータは、インターリーブの次数が
8、16、32の場合について、それぞれ、図７(Ａ)、
(Ｂ)、(Ｃ)の矢印が示す順序で送信される。したがっ
て、アドレスフィールドとメッセージフィールドのデー
タを解析する際には、まず、ブロック単位でインターリ
ーブを解除し、次に、コードワード単位でＢＣＨ符号を
デコードし、エラーを訂正してから、データを解析す
る。
【００５２】次に、このようなフォーマットの伝送デー
タを受信する本発明の実施の形態の動作について説明す
る。
タを受信する本発明の実施の形態の動作について説明す
る。
【００５３】アンテナ105は、ページングシステムの基
地局から送信される無線電波をアナログ信号131に変換
し、受信部104に入力する。
地局から送信される無線電波をアナログ信号131に変換
し、受信部104に入力する。
【００５４】受信部104は、制御信号114がローレベルの
時、アンテナ105からのアナログ信号131を復調し、さら
に、デジタル信号113に変換して、受信データを制御ロ
ジック部103に供給する。制御信号114がハイレベルの時
は、アナログ信号131の復調はせず、受信データを制御
ロジック部103には供給しない。この時、デジタル信号1
13のレベルはハイ・インピーダンスになる。つまり、受
信部104の動作は、制御信号114のレベルによって決ま
る。
時、アンテナ105からのアナログ信号131を復調し、さら
に、デジタル信号113に変換して、受信データを制御ロ
ジック部103に供給する。制御信号114がハイレベルの時
は、アナログ信号131の復調はせず、受信データを制御
ロジック部103には供給しない。この時、デジタル信号1
13のレベルはハイ・インピーダンスになる。つまり、受
信部104の動作は、制御信号114のレベルによって決ま
る。
【００５５】制御信号114のレベルは、制御ロジック部1
03が制御する。図８(Ｂ)に示すように、制御ロジック部
103は、本発明の実施の形態に割り当てられたフレーム
Ｎが、基地局から送信されるタイミングで、制御信号11
4をローレベルにする。そして、割り込み信号121のレベ
ルを変化させ、ＣＰＵ100に割り込み処理を要求するこ
とによって、フレームＮの部分の受信データをＣＰＵ10
0に供給する。
03が制御する。図８(Ｂ)に示すように、制御ロジック部
103は、本発明の実施の形態に割り当てられたフレーム
Ｎが、基地局から送信されるタイミングで、制御信号11
4をローレベルにする。そして、割り込み信号121のレベ
ルを変化させ、ＣＰＵ100に割り込み処理を要求するこ
とによって、フレームＮの部分の受信データをＣＰＵ10
0に供給する。
【００５６】制御ロジック部103の詳細な動作を説明す
るために、まず、制御ロジック部103の内部構成につい
て説明する。図９に制御ロジック部103の内部のブロッ
ク構成図を示す。
るために、まず、制御ロジック部103の内部構成につい
て説明する。図９に制御ロジック部103の内部のブロッ
ク構成図を示す。
【００５７】図９に示される制御ロジック部は、デジタ
ル信号113と基準クロックの同期を取るビット同期部90
0、フレーム番号の比較をするフレーム番号比較部901、
ヘッダフィールドの中のアドレスフィールド以降の伝送
レートを示す情報を検出する伝送レート検出部902、受
信データを内部レジスタに格納する受信データ格納部90
3、ＣＰＵ100の割り込み処理の要因となるスイッチ操作
を検出する割り込み１検出部904、スピーカ108とＬＥＤ
109の動作を制御するアラーム制御部905およびビット同
期部、伝送レート比較部、受信データ格納部の動作を制
御し、また、ＣＰＵ100とのインターフェイスを制御す
る制御部906から構成される。
ル信号113と基準クロックの同期を取るビット同期部90
0、フレーム番号の比較をするフレーム番号比較部901、
ヘッダフィールドの中のアドレスフィールド以降の伝送
レートを示す情報を検出する伝送レート検出部902、受
信データを内部レジスタに格納する受信データ格納部90
3、ＣＰＵ100の割り込み処理の要因となるスイッチ操作
を検出する割り込み１検出部904、スピーカ108とＬＥＤ
109の動作を制御するアラーム制御部905およびビット同
期部、伝送レート比較部、受信データ格納部の動作を制
御し、また、ＣＰＵ100とのインターフェイスを制御す
る制御部906から構成される。
【００５８】フレーム番号比較部901の内部には、受信
するフレームの番号を示す起動フレームレジスタ(FRAM
E)907と、送信データのフレームの番号を示すフレーム
カウンタ908があり、フレームカウンタ908は、1フレー
ム(1875msec)毎にカウントアップする7ビットカウンタ
である。
するフレームの番号を示す起動フレームレジスタ(FRAM
E)907と、送信データのフレームの番号を示すフレーム
カウンタ908があり、フレームカウンタ908は、1フレー
ム(1875msec)毎にカウントアップする7ビットカウンタ
である。
【００５９】伝送レート検出部902の内部には、アドレ
スフィールド以降の伝送レートを示す伝送レートレジス
タ(RATE)909があり、受信データ格納部903には、受信デ
ータを格納する受信データレジスタ０(BYTE0)910、受信
データレジスタ１(BYTE1)911、受信データレジスタ２(B
YTE2)912、受信データレジスタ３(BYTE3)913があり、受
信データレジスタ０-３910-913は、4個合わせて32ビッ
ト(1ロングワード)の受信データを格納する。
スフィールド以降の伝送レートを示す伝送レートレジス
タ(RATE)909があり、受信データ格納部903には、受信デ
ータを格納する受信データレジスタ０(BYTE0)910、受信
データレジスタ１(BYTE1)911、受信データレジスタ２(B
YTE2)912、受信データレジスタ３(BYTE3)913があり、受
信データレジスタ０-３910-913は、4個合わせて32ビッ
ト(1ロングワード)の受信データを格納する。
【００６０】割り込み１検出部904には、スイッチ操作
によって、ＣＰＵ100に要求される処理の内容を示す割
り込み１レジスタ(INTR1)914があり、アラーム制御部90
5には、スピーカ108と、ＬＥＤ109の動作を設定するア
ラームレジスタ(ALARM)915がある。
によって、ＣＰＵ100に要求される処理の内容を示す割
り込み１レジスタ(INTR1)914があり、アラーム制御部90
5には、スピーカ108と、ＬＥＤ109の動作を設定するア
ラームレジスタ(ALARM)915がある。
【００６１】また、ビット同期部900が同期を取ってデ
ジタル信号113をサンプリングした受信データ信号916
は、伝送レート検出部902と受信データ格納部903に入力
される。そして、受信データ信号916に対する同期パル
ス信号917は、伝送レート検出部902と、受信データ格納
部903、制御部906に入力され、伝送レート検出部902と
受信データ格納部903は、この同期パルス信号917を用い
て、受信データ信号916をラッチする。
ジタル信号113をサンプリングした受信データ信号916
は、伝送レート検出部902と受信データ格納部903に入力
される。そして、受信データ信号916に対する同期パル
ス信号917は、伝送レート検出部902と、受信データ格納
部903、制御部906に入力され、伝送レート検出部902と
受信データ格納部903は、この同期パルス信号917を用い
て、受信データ信号916をラッチする。
【００６２】フレーム番号比較部901から制御部906に入
力されるローアクティブの制御信号918は、フレームカ
ウンタ908の値が、起動フレームレジスタ907が示すフレ
ーム番号に一致したことを示す。
力されるローアクティブの制御信号918は、フレームカ
ウンタ908の値が、起動フレームレジスタ907が示すフレ
ーム番号に一致したことを示す。
【００６３】伝送レート検出部902が検出したアドレス
フィールド以降の伝送レートを示す制御信号919は、ビ
ット同期部900と受信データ格納部903に入力される。受
信データ格納部903が受信データレジスタ０-３910-913
に、32ビットの受信データを格納したことを示すローア
クティブの制御信号920は、制御部906に入力される。割
り込み１検出部904がＣＰＵ100の割り込み処理の要因と
なるスイッチ操作を検出したことを示すローアクティブ
の制御信号921は、制御部906に入力される。
フィールド以降の伝送レートを示す制御信号919は、ビ
ット同期部900と受信データ格納部903に入力される。受
信データ格納部903が受信データレジスタ０-３910-913
に、32ビットの受信データを格納したことを示すローア
クティブの制御信号920は、制御部906に入力される。割
り込み１検出部904がＣＰＵ100の割り込み処理の要因と
なるスイッチ操作を検出したことを示すローアクティブ
の制御信号921は、制御部906に入力される。
【００６４】ビット同期部900、伝送レート検出部902、
受信データ格納部903のそれぞれの動作を制御する制御
信号922、923、924は、制御部906が生成し、それぞれ、
ビット同期部900、伝送レート検出部902、受信データ格
納部903に入力される。
受信データ格納部903のそれぞれの動作を制御する制御
信号922、923、924は、制御部906が生成し、それぞれ、
ビット同期部900、伝送レート検出部902、受信データ格
納部903に入力される。
【００６５】制御信号922は、ヘッダフィールドの伝送
レートでの動作と、アドレスフィールド以降の伝送レー
トでの動作との、ビット同期部900の同期動作の切り替
えをし、ビット同期部900は、制御信号922がハイレベル
の時、ヘッダフィールドの伝送レート(1600bps)での動
作を、ローレベルの時、アドレスフィールド以降の伝送
レートでの動作をする。
レートでの動作と、アドレスフィールド以降の伝送レー
トでの動作との、ビット同期部900の同期動作の切り替
えをし、ビット同期部900は、制御信号922がハイレベル
の時、ヘッダフィールドの伝送レート(1600bps)での動
作を、ローレベルの時、アドレスフィールド以降の伝送
レートでの動作をする。
【００６６】ローアクティブの制御信号923は、伝送レ
ート検出部902が、アドレスフィールド以降の伝送レー
トを検出する動作を行なうタイミングを示す。制御信号
924は、受信データ格納部903の受信データを格納する動
作を制御し、受信データ格納部903は、制御信号924がハ
イレベルの時、受信データを格納する動作を実行なし、
ローレベルの時、動作を停止する。
ート検出部902が、アドレスフィールド以降の伝送レー
トを検出する動作を行なうタイミングを示す。制御信号
924は、受信データ格納部903の受信データを格納する動
作を制御し、受信データ格納部903は、制御信号924がハ
イレベルの時、受信データを格納する動作を実行なし、
ローレベルの時、動作を停止する。
【００６７】選択信号925-933は、それぞれ、起動フレ
ームレジスタ907、フレームカウンタ908、伝送レートレ
ジスタ909、受信データレジスタ０-３910-913、割り込
み１要因レジスタ914、アラームレジスタ915をローアク
ティブのとき選択する。ＣＰＵ100から制御ロジック部1
03の内部のレジスタやカウンタへのアクセスは、全て、
制御部906を介して行なう。この時、制御部906は、ＣＰ
Ｕ100がアクセスするレジスタ、または、カウンタに対
応する選択信号のみをローレベルにし、データバス934
を介して、データのリード、ライトを行なう。
ームレジスタ907、フレームカウンタ908、伝送レートレ
ジスタ909、受信データレジスタ０-３910-913、割り込
み１要因レジスタ914、アラームレジスタ915をローアク
ティブのとき選択する。ＣＰＵ100から制御ロジック部1
03の内部のレジスタやカウンタへのアクセスは、全て、
制御部906を介して行なう。この時、制御部906は、ＣＰ
Ｕ100がアクセスするレジスタ、または、カウンタに対
応する選択信号のみをローレベルにし、データバス934
を介して、データのリード、ライトを行なう。
【００６８】次に、制御ロジック部103の動作について
説明する。起動フレームレジスタ907には、本発明の実
施の形態が受信するフレームのフレーム番号が、ＣＰＵ
100によって設定されている。また、フレームカウンタ9
08は、1フレーム(1875msec)毎にカウントアップし、そ
の値が起動フレームレジスタ907のフレーム番号と一致
すると、フレーム番号比較部901は、制御信号918をアサ
ートし、制御部906は、制御信号114のレベルをローレベ
ルにする（図８の(ａ)参照）。すると、ビット同期部90
0には、受信部104からデジタル信号113が入力され、ビ
ット同期部900は、ヘッダフィールドの伝送レート(1600
bps)で同期動作を開始し、受信データ信号916と同期パ
ルス信号917を出力する(この時、制御信号922のレベル
はハイレベル)。
説明する。起動フレームレジスタ907には、本発明の実
施の形態が受信するフレームのフレーム番号が、ＣＰＵ
100によって設定されている。また、フレームカウンタ9
08は、1フレーム(1875msec)毎にカウントアップし、そ
の値が起動フレームレジスタ907のフレーム番号と一致
すると、フレーム番号比較部901は、制御信号918をアサ
ートし、制御部906は、制御信号114のレベルをローレベ
ルにする（図８の(ａ)参照）。すると、ビット同期部90
0には、受信部104からデジタル信号113が入力され、ビ
ット同期部900は、ヘッダフィールドの伝送レート(1600
bps)で同期動作を開始し、受信データ信号916と同期パ
ルス信号917を出力する(この時、制御信号922のレベル
はハイレベル)。
【００６９】制御部906は、ヘッダフィールドの同期フ
ィールド０400の部分で、制御信号923をアサートする。
すると、伝送レート検出部902は、同期パルス信号917を
用いて、同期パターンをラッチし、そのパターンの種類
によって、アドレスフィールド以降の伝送レートの種類
を検出し、その伝送レートの種類を示すコードを伝送レ
ートレジスタ909に設定し、制御信号919を出力する。
ィールド０400の部分で、制御信号923をアサートする。
すると、伝送レート検出部902は、同期パルス信号917を
用いて、同期パターンをラッチし、そのパターンの種類
によって、アドレスフィールド以降の伝送レートの種類
を検出し、その伝送レートの種類を示すコードを伝送レ
ートレジスタ909に設定し、制御信号919を出力する。
【００７０】次に、制御部906は、ヘッダフィールドの
フレーム情報フィールド401の部分で、制御信号924をア
サートする。すると、受信データ格納部903は、同期パ
ルス信号917を用いて、フレーム情報フィールド401の部
分の受信データ信号916をラッチして、受信データレジ
スタ０-３910-913に格納し、制御信号920をアサートす
る。制御部906は、割り込み信号121をハイレベルからロ
ーレベルにして（図８の(ｂ)参照）、ＣＰＵ100に割り
込み処理を要求する。この時、ＣＰＵ100の割り込み処
理では、伝送レートレジスタ909と、受信データレジス
タ０-３910-913がリードされる。(以下では、この割り
込み処理を、「割り込み０処理」と呼ぶ。)受信データ
格納部903は、受信データレジスタ０-３910-913がリー
ドされると、制御信号920をネゲートする。制御部906
は、割り込み信号121をローレベルからハイレベルにリ
セットする。この間に、制御部906は、同期フィールド
１402の部分から、制御信号922のレベルをハイレベルか
らローレベルに切替える。すると、ビット同期部900
は、制御信号919に基づいて、アドレスフィールド以降
の伝送レートで同期動作を行ない、受信データ信号916
と同期パルス信号917の出力を開始する。
フレーム情報フィールド401の部分で、制御信号924をア
サートする。すると、受信データ格納部903は、同期パ
ルス信号917を用いて、フレーム情報フィールド401の部
分の受信データ信号916をラッチして、受信データレジ
スタ０-３910-913に格納し、制御信号920をアサートす
る。制御部906は、割り込み信号121をハイレベルからロ
ーレベルにして（図８の(ｂ)参照）、ＣＰＵ100に割り
込み処理を要求する。この時、ＣＰＵ100の割り込み処
理では、伝送レートレジスタ909と、受信データレジス
タ０-３910-913がリードされる。(以下では、この割り
込み処理を、「割り込み０処理」と呼ぶ。)受信データ
格納部903は、受信データレジスタ０-３910-913がリー
ドされると、制御信号920をネゲートする。制御部906
は、割り込み信号121をローレベルからハイレベルにリ
セットする。この間に、制御部906は、同期フィールド
１402の部分から、制御信号922のレベルをハイレベルか
らローレベルに切替える。すると、ビット同期部900
は、制御信号919に基づいて、アドレスフィールド以降
の伝送レートで同期動作を行ない、受信データ信号916
と同期パルス信号917の出力を開始する。
【００７１】次に、制御部906は、アドレスフィールド
とメッセージフィールドの部分で、制御信号924をアサ
ートする。受信データ格納部903は、同期パルス信号917
を用いて、アドレスフィールド以降の受信データ信号91
6をラッチし、32ビットラッチする度に、受信データレ
ジスタ０-３910-913へ格納し、制御信号920をアサート
する。その度に、制御部906は、割り込み信号121をハイ
レベルからローレベルにして（図８のタイミング(ｃ)）
ＣＰＵ100に割り込み処理を要求する。この時のＣＰＵ1
00の割り込み処理では、受信データレジスタ０-３910-9
13がリードされ、その度に、受信データ格納部903は、
制御信号920をネゲートし、制御部906は、割り込み信号
121をローレベルからハイレベルにリセットする。この
ように、制御ロジック部103は、割り込み０処理によっ
て、受信するフレームの受信データを、32ビットずつ、
ＣＰＵ100に供給する。
とメッセージフィールドの部分で、制御信号924をアサ
ートする。受信データ格納部903は、同期パルス信号917
を用いて、アドレスフィールド以降の受信データ信号91
6をラッチし、32ビットラッチする度に、受信データレ
ジスタ０-３910-913へ格納し、制御信号920をアサート
する。その度に、制御部906は、割り込み信号121をハイ
レベルからローレベルにして（図８のタイミング(ｃ)）
ＣＰＵ100に割り込み処理を要求する。この時のＣＰＵ1
00の割り込み処理では、受信データレジスタ０-３910-9
13がリードされ、その度に、受信データ格納部903は、
制御信号920をネゲートし、制御部906は、割り込み信号
121をローレベルからハイレベルにリセットする。この
ように、制御ロジック部103は、割り込み０処理によっ
て、受信するフレームの受信データを、32ビットずつ、
ＣＰＵ100に供給する。
【００７２】ＣＰＵ100は、新たな受信データの供給を
受ける必要がなくなると、改めて、受信するフレームの
フレーム番号を起動フレームレジスタ907に設定する。
すると、制御部906は、制御信号924をネゲートし、制御
信号114と制御信号922のレベルをハイレベルにし、フレ
ーム番号比較部901は、制御信号918をネゲートする。こ
れにより、制御ロジック部103は、ＣＰＵ100への受信デ
ータの供給を停止する。つまり、制御ロジック部103
は、ＣＰＵ100によって、改めて、受信するフレーム番
号が起動フレームレジスタ907に設定されるまで、繰り
返しＣＰＵ100に割り込み処理を要求し、受信データを
ＣＰＵ100へ供給する。
受ける必要がなくなると、改めて、受信するフレームの
フレーム番号を起動フレームレジスタ907に設定する。
すると、制御部906は、制御信号924をネゲートし、制御
信号114と制御信号922のレベルをハイレベルにし、フレ
ーム番号比較部901は、制御信号918をネゲートする。こ
れにより、制御ロジック部103は、ＣＰＵ100への受信デ
ータの供給を停止する。つまり、制御ロジック部103
は、ＣＰＵ100によって、改めて、受信するフレーム番
号が起動フレームレジスタ907に設定されるまで、繰り
返しＣＰＵ100に割り込み処理を要求し、受信データを
ＣＰＵ100へ供給する。
【００７３】また、ＣＰＵ100は、フレーム情報フィー
ルド401の部分の受信データを解析し、そのフレーム情
報フィールド401が示すフレーム番号が、ＣＰＵ100が起
動フレームレジスタ907に設定したフレーム番号と異な
っていた場合、フレームカウンタ908の値が間違ってい
ると判定し、フレーム情報フィールド401が示すフレー
ム番号をフレームカウンタ908に設定し、改めて、次に
受信するフレームのフレーム番号を起動フレームレジス
タ907に設定する。この場合も、制御部906は、制御信号
924をネゲートし、制御信号114と制御信号922のレベル
をハイレベルにし、フレーム番号比較部901は、制御信
号918をネゲートする。これにより、制御ロジック部103
は、ＣＰＵ100への受信データの供給を停止する。
ルド401の部分の受信データを解析し、そのフレーム情
報フィールド401が示すフレーム番号が、ＣＰＵ100が起
動フレームレジスタ907に設定したフレーム番号と異な
っていた場合、フレームカウンタ908の値が間違ってい
ると判定し、フレーム情報フィールド401が示すフレー
ム番号をフレームカウンタ908に設定し、改めて、次に
受信するフレームのフレーム番号を起動フレームレジス
タ907に設定する。この場合も、制御部906は、制御信号
924をネゲートし、制御信号114と制御信号922のレベル
をハイレベルにし、フレーム番号比較部901は、制御信
号918をネゲートする。これにより、制御ロジック部103
は、ＣＰＵ100への受信データの供給を停止する。
【００７４】また、パワースイッチ110によって電源の
オン／オフや、ファンクションスイッチ111によって、
リコール表示させる操作を行なうと、制御ロジック部10
3は、割り込み信号122のレベルをハイレベルからローレ
ベルに変化させて、ＣＰＵ100に割り込み処理を要求す
る。この時、ＣＰＵ100の割り込み処理では、割り込み
１レジスタがリードされる。(以下では、この割り込み
処理を、「割り込み１処理」と呼ぶ。)割り込み１レジ
スタは、ＣＰＵ100に要求される処理の内容を示すレジ
スタである。割り込み１レジスタの各ビットの意味付け
を、図１０(Ａ)に示す。
オン／オフや、ファンクションスイッチ111によって、
リコール表示させる操作を行なうと、制御ロジック部10
3は、割り込み信号122のレベルをハイレベルからローレ
ベルに変化させて、ＣＰＵ100に割り込み処理を要求す
る。この時、ＣＰＵ100の割り込み処理では、割り込み
１レジスタがリードされる。(以下では、この割り込み
処理を、「割り込み１処理」と呼ぶ。)割り込み１レジ
スタは、ＣＰＵ100に要求される処理の内容を示すレジ
スタである。割り込み１レジスタの各ビットの意味付け
を、図１０(Ａ)に示す。
【００７５】割り込み１レジスタのビット7は、パワー
オン処理要求であり、このビットが1の時、パワーオン
処理が要求されていることを示す。割り込み１レジスタ
のビット6は、リコール表示処理要求であり、このビッ
トが1の時、リコール表示処理が要求されていることを
示す。割り込み１レジスタのビット4は、パワーオフ処
理要求であり、このビットが1の時、パワーオフ処理が
要求されていることを示す。割り込み１レジスタのビッ
ト３は、パワー表示であり、このビットが１の時、パワ
ースイッチがパワーオンの状態であることを示し、この
ビットが0の時、パワースイッチがパワーオフの状態で
あることを示す。割り込み１レジスタのビット5、ビッ
ト2〜ビット0は、意味付けされておらず、常に0を示
す。
オン処理要求であり、このビットが1の時、パワーオン
処理が要求されていることを示す。割り込み１レジスタ
のビット6は、リコール表示処理要求であり、このビッ
トが1の時、リコール表示処理が要求されていることを
示す。割り込み１レジスタのビット4は、パワーオフ処
理要求であり、このビットが1の時、パワーオフ処理が
要求されていることを示す。割り込み１レジスタのビッ
ト３は、パワー表示であり、このビットが１の時、パワ
ースイッチがパワーオンの状態であることを示し、この
ビットが0の時、パワースイッチがパワーオフの状態で
あることを示す。割り込み１レジスタのビット5、ビッ
ト2〜ビット0は、意味付けされておらず、常に0を示
す。
【００７６】割り込み１検出部904は、パワースイッチ1
10からの制御信号115と、ファンクションスイッチ111か
らの制御信号116のレベルの変化から、ＣＰＵ100の割り
込み処理の要因となるスイッチ操作を検出し、ＣＰＵ10
0に要求する処理を割り込み１レジスタに設定して、制
御信号921をアサートする。
10からの制御信号115と、ファンクションスイッチ111か
らの制御信号116のレベルの変化から、ＣＰＵ100の割り
込み処理の要因となるスイッチ操作を検出し、ＣＰＵ10
0に要求する処理を割り込み１レジスタに設定して、制
御信号921をアサートする。
【００７７】例えば、パワースイッチ110によって電源
のオンの操作を行なった場合には、割り込み１検出部90
4は、割り込み１レジスタのビット7とビット3に1を設定
し、電源のオフの操作を行なった場合には、ビット4に1
を、ビット3に0を設定する。ファンクションスイッチ11
1によって、リコール表示させる操作を行なった場合に
は、ビット5に1を設定する。しかし、パワースイッチ11
0がパワーオフの状態の時は、ファンクションスイッチ1
11の操作は無効になる。つまり、パワーオフの状態の時
に、ファンクションスイッチ111によって、リコール表
示させる操作を行なっても、ビット5に1は設定されな
い。
のオンの操作を行なった場合には、割り込み１検出部90
4は、割り込み１レジスタのビット7とビット3に1を設定
し、電源のオフの操作を行なった場合には、ビット4に1
を、ビット3に0を設定する。ファンクションスイッチ11
1によって、リコール表示させる操作を行なった場合に
は、ビット5に1を設定する。しかし、パワースイッチ11
0がパワーオフの状態の時は、ファンクションスイッチ1
11の操作は無効になる。つまり、パワーオフの状態の時
に、ファンクションスイッチ111によって、リコール表
示させる操作を行なっても、ビット5に1は設定されな
い。
【００７８】制御信号921をアサートすると、制御部906
は、割り込み信号122のレベルをハイレベルからローレ
ベルに変化させて、ＣＰＵ100に割り込み１処理を要求
する。ＣＰＵ100によって、割り込み１レジスタがリー
ドされると、割り込み１検出部904は、割り込み１レジ
スタのビット7〜ビット4をゼロにクリアして、制御信号
921をネゲートし、さらに、制御部906は、割り込み信号
122のレベルをローレベルからハイレベルにリセットす
る。このようにして、制御ロジック部103は、スイッチ
操作によってＣＰＵ100に要求する処理の内容を、割り
込み１処理によってＣＰＵ100に伝える。
は、割り込み信号122のレベルをハイレベルからローレ
ベルに変化させて、ＣＰＵ100に割り込み１処理を要求
する。ＣＰＵ100によって、割り込み１レジスタがリー
ドされると、割り込み１検出部904は、割り込み１レジ
スタのビット7〜ビット4をゼロにクリアして、制御信号
921をネゲートし、さらに、制御部906は、割り込み信号
122のレベルをローレベルからハイレベルにリセットす
る。このようにして、制御ロジック部103は、スイッチ
操作によってＣＰＵ100に要求する処理の内容を、割り
込み１処理によってＣＰＵ100に伝える。
【００７９】制御ロジック部103は、割り込み信号121の
レベルをハイレベルからローレベルに変化させて、割り
込み０処理をＣＰＵ100に要求し、割り込み信号122のレ
ベルをハイレベルからローレベルに変化させて、割り込
み１処理をＣＰＵ100に要求する。制御部906は、割り込
み信号121と割り込み信号122のレベルを、ハイレベルか
らローレベルに変化させるタイミングを、それぞれ制御
して、必ず、2.5msec以上のインターバルをおいて、そ
れぞれの割り込み信号が、ハイレベルからローレベルに
なるようにする。また、制御部906は、制御信号920と制
御信号921では、制御信号920の方を優先し、制御信号92
0と制御信号921が、同時にアサートされた場合には、割
り込み信号121の方を先に、ハイレベルからローレベル
に変化させ、2.5msec後に、割り込み信号122のレベルを
ハイレベルからローレベルに変化させる（図８のタイミ
ング(ｄ)参照）。この場合、ＣＰＵ100は、制御ロジッ
ク部103からの割り込み処理要求に応じて、割り込み０
処理、割り込み１処理の順に割り込み処理を行なう。こ
のように、割り込み０処理と、割り込み１処理の要因が
同時に発生した場合でも、制御ロジック部103は、受信
するフレームの受信データをＣＰＵ100に供給し、スイ
ッチ操作によってＣＰＵ100に要求される処理の内容
を、ＣＰＵ100に伝える。
レベルをハイレベルからローレベルに変化させて、割り
込み０処理をＣＰＵ100に要求し、割り込み信号122のレ
ベルをハイレベルからローレベルに変化させて、割り込
み１処理をＣＰＵ100に要求する。制御部906は、割り込
み信号121と割り込み信号122のレベルを、ハイレベルか
らローレベルに変化させるタイミングを、それぞれ制御
して、必ず、2.5msec以上のインターバルをおいて、そ
れぞれの割り込み信号が、ハイレベルからローレベルに
なるようにする。また、制御部906は、制御信号920と制
御信号921では、制御信号920の方を優先し、制御信号92
0と制御信号921が、同時にアサートされた場合には、割
り込み信号121の方を先に、ハイレベルからローレベル
に変化させ、2.5msec後に、割り込み信号122のレベルを
ハイレベルからローレベルに変化させる（図８のタイミ
ング(ｄ)参照）。この場合、ＣＰＵ100は、制御ロジッ
ク部103からの割り込み処理要求に応じて、割り込み０
処理、割り込み１処理の順に割り込み処理を行なう。こ
のように、割り込み０処理と、割り込み１処理の要因が
同時に発生した場合でも、制御ロジック部103は、受信
するフレームの受信データをＣＰＵ100に供給し、スイ
ッチ操作によってＣＰＵ100に要求される処理の内容
を、ＣＰＵ100に伝える。
【００８０】次に、ＣＰＵ100の動作について説明す
る。ＣＰＵ100は、ＲＯＭ101に格納されたプログラムに
したがって処理を行なう。図１１に、ＣＰＵ100が行な
う処理の流れを示す。
る。ＣＰＵ100は、ＲＯＭ101に格納されたプログラムに
したがって処理を行なう。図１１に、ＣＰＵ100が行な
う処理の流れを示す。
【００８１】ＣＰＵ100が実行するプログラムでは、メ
インプロセス1100と受信プロセス1111の2つのプロセス
がある。ＲＡＭ102上にメインプロセスのスタック領域
と受信プロセスのスタック領域を定義して、スタックポ
インタを、それぞれのスタック領域へのポインタに切替
えることによって、ＣＰＵ100はメインプロセス1100と
受信プロセス1111の間をスイッチする。メインプロセス
1100は、パワーオン／パワーオフや、新着メッセージの
表示、リコール表示する処理を行なうプロセスであり、
受信プロセス1111は、メッセージを受信して、メッセー
ジデータをＲＡＭ102上に定義したメッセージ領域に格
納する処理を行なうプロセスである。ＣＰＵ100は、メ
ッセージを受信している間は、メインプロセス1100と受
信プロセス1111の処理を実行し、それ以外の期間は、メ
インプロセス1100のみを実行する。
インプロセス1100と受信プロセス1111の2つのプロセス
がある。ＲＡＭ102上にメインプロセスのスタック領域
と受信プロセスのスタック領域を定義して、スタックポ
インタを、それぞれのスタック領域へのポインタに切替
えることによって、ＣＰＵ100はメインプロセス1100と
受信プロセス1111の間をスイッチする。メインプロセス
1100は、パワーオン／パワーオフや、新着メッセージの
表示、リコール表示する処理を行なうプロセスであり、
受信プロセス1111は、メッセージを受信して、メッセー
ジデータをＲＡＭ102上に定義したメッセージ領域に格
納する処理を行なうプロセスである。ＣＰＵ100は、メ
ッセージを受信している間は、メインプロセス1100と受
信プロセス1111の処理を実行し、それ以外の期間は、メ
インプロセス1100のみを実行する。
【００８２】まずメインプロセスでは、ステップ1101
で、パワーオン処理要求があるか否かを判定し、パワー
オン処理要求が無い場合は、ステップ1103へ進み、パワ
ーオン処理要求がある場合は、パワーオン処理1102を実
行し、ステップ1103へ進む。
で、パワーオン処理要求があるか否かを判定し、パワー
オン処理要求が無い場合は、ステップ1103へ進み、パワ
ーオン処理要求がある場合は、パワーオン処理1102を実
行し、ステップ1103へ進む。
【００８３】ステップ1103では、新着メッセージ表示処
理要求があるか否かを判定し、新着メッセージ表示処理
要求が無い場合は、ステップ1105へ進み、新着メッセー
ジ表示処理要求がある場合は、新着メッセージ表示処理
1104を実行し、ステップ1105へ進む。
理要求があるか否かを判定し、新着メッセージ表示処理
要求が無い場合は、ステップ1105へ進み、新着メッセー
ジ表示処理要求がある場合は、新着メッセージ表示処理
1104を実行し、ステップ1105へ進む。
【００８４】ステップ1105では、リコール表示処理要求
があるか否かを判定し、リコール表示処理要求が無い場
合は、ステップ1107へ進み、リコール表示処理要求があ
る場合は、リコール表示処理1106を実行し、ステップ11
07へ進む。
があるか否かを判定し、リコール表示処理要求が無い場
合は、ステップ1107へ進み、リコール表示処理要求があ
る場合は、リコール表示処理1106を実行し、ステップ11
07へ進む。
【００８５】ステップ1107では、パワーオフ処理要求が
あるか否かを判定し、パワーオフ処理要求が無い場合
は、ステップ1109へ進み、パワーオフ処理要求がある場
合は、パワーオフ処理1108を実行し、ステップ1109へ進
む。
あるか否かを判定し、パワーオフ処理要求が無い場合
は、ステップ1109へ進み、パワーオフ処理要求がある場
合は、パワーオフ処理1108を実行し、ステップ1109へ進
む。
【００８６】ステップ1109では、パワーオン処理要求、
新着メッセージ表示処理要求、リコール表示処理要求、
パワーオフ処理要求の各種要求があるか否かを判定し、
いずれの処理要求も無い場合は、ステップ1110へ進み、
いずれかの処理要求がある場合は、ステップ1101へ戻
り、処理要求が無くなるまで、ステップ1101〜1109を繰
り返す。
新着メッセージ表示処理要求、リコール表示処理要求、
パワーオフ処理要求の各種要求があるか否かを判定し、
いずれの処理要求も無い場合は、ステップ1110へ進み、
いずれかの処理要求がある場合は、ステップ1101へ戻
り、処理要求が無くなるまで、ステップ1101〜1109を繰
り返す。
【００８７】ステップ1110では、ホルト処理を実行し、
ＣＰＵ100をホルトモードに移行させる。ホルトモード
では、ＣＰＵ100は、割り込み信号121がハイレベルから
ローレベルに変化して割り込み０処理1117が要求される
か、割り込み信号122がハイレベルからローレベルに変
化して割り込み１処理1118が要求されるまで、プログラ
ムの実行を停止し、割り込み０処理1117、または、割り
込み１処理1118が要求されると、ＣＰＵ100はホルトモ
ードから通常の動作モードへ移行し、それぞれ、割り込
み０処理1117、または、割り込み１処理1118を実行し、
割り込み処理からメインプロセスに戻ってくると、ま
た、ステップ1101へ戻る。
ＣＰＵ100をホルトモードに移行させる。ホルトモード
では、ＣＰＵ100は、割り込み信号121がハイレベルから
ローレベルに変化して割り込み０処理1117が要求される
か、割り込み信号122がハイレベルからローレベルに変
化して割り込み１処理1118が要求されるまで、プログラ
ムの実行を停止し、割り込み０処理1117、または、割り
込み１処理1118が要求されると、ＣＰＵ100はホルトモ
ードから通常の動作モードへ移行し、それぞれ、割り込
み０処理1117、または、割り込み１処理1118を実行し、
割り込み処理からメインプロセスに戻ってくると、ま
た、ステップ1101へ戻る。
【００８８】各ステップ1101、1103、1105、1107、1109
の判定は、実際には、ＲＡＭ102上に定義したバイトsta
tusの値を参照することによって行なう。図１０(Ｂ)
に、statusの各ビットの意味付けを示す。
の判定は、実際には、ＲＡＭ102上に定義したバイトsta
tusの値を参照することによって行なう。図１０(Ｂ)
に、statusの各ビットの意味付けを示す。
【００８９】statusのビット7は、パワーオン処理要求
であり、このビットが1の時、パワーオン処理が要求さ
れていることを示す。statusのビット６は、新着メッセ
ージ表示処理要求であり、このビットが1の時、新着メ
ッセージ表示処理が要求されていることを示す。status
のビット5は、リコール表示処理要求であり、このビッ
トが1の時、リコール表示処理が要求されていることを
示す。statusのビット４は、パワーオフ処理要求であ
り、このビットが1の時、パワーオフ処理が要求されて
いることを示す。statusのビット３は、パワー表示であ
り、このビットが１の時、パワースイッチがパワーオン
の状態であることを示し、このビットが０の時、パワー
スイッチがパワーオフの状態であることを示す。status
のビット２は、意味付けされておらず、常に0が設定さ
れている。statusのビット１は、カレントプロセス表示
であり、ＣＰＵ100が現在実行してるプロセスを示す。
このビットが０の時、現在ＣＰＵ100がメインプロセス1
100の処理を実行していることを示し、このビットが１
の時、現在ＣＰＵ100が受信プロセス1111の処理を実行
していることを示す。statusのビット０は、受信プロセ
ス表示であり、このビットが１の時、受信プロセス1111
の処理を実行している途中であることを示す。
であり、このビットが1の時、パワーオン処理が要求さ
れていることを示す。statusのビット６は、新着メッセ
ージ表示処理要求であり、このビットが1の時、新着メ
ッセージ表示処理が要求されていることを示す。status
のビット5は、リコール表示処理要求であり、このビッ
トが1の時、リコール表示処理が要求されていることを
示す。statusのビット４は、パワーオフ処理要求であ
り、このビットが1の時、パワーオフ処理が要求されて
いることを示す。statusのビット３は、パワー表示であ
り、このビットが１の時、パワースイッチがパワーオン
の状態であることを示し、このビットが０の時、パワー
スイッチがパワーオフの状態であることを示す。status
のビット２は、意味付けされておらず、常に0が設定さ
れている。statusのビット１は、カレントプロセス表示
であり、ＣＰＵ100が現在実行してるプロセスを示す。
このビットが０の時、現在ＣＰＵ100がメインプロセス1
100の処理を実行していることを示し、このビットが１
の時、現在ＣＰＵ100が受信プロセス1111の処理を実行
していることを示す。statusのビット０は、受信プロセ
ス表示であり、このビットが１の時、受信プロセス1111
の処理を実行している途中であることを示す。
【００９０】パワーオン処理要求、リコール表示処理要
求、パワーオフ処理要求のセット、つまり、ＲＡＭ102
上のバイトstatusのビット７、ビット５、ビット４に、
１を設定する処理は、割り込み１処理1118によって行な
われる。割り込み１処理1118は、制御ロジック部103
が、割り込み信号122をハイレベルからローレベルにし
て、ＣＰＵ100に割り込み１処理を要求することによっ
て行なわれる。ＣＰＵ100がメインプロセスの処理をし
ている時に、割り込み１処理が要求されると、ＣＰＵ10
0は、メインプロセスのスタックに、ＣＰＵ100のプログ
ラムカウンタの値を格納して、割り込み１処理を行な
う。割り込み１処理の手順を図１２に示す。
求、パワーオフ処理要求のセット、つまり、ＲＡＭ102
上のバイトstatusのビット７、ビット５、ビット４に、
１を設定する処理は、割り込み１処理1118によって行な
われる。割り込み１処理1118は、制御ロジック部103
が、割り込み信号122をハイレベルからローレベルにし
て、ＣＰＵ100に割り込み１処理を要求することによっ
て行なわれる。ＣＰＵ100がメインプロセスの処理をし
ている時に、割り込み１処理が要求されると、ＣＰＵ10
0は、メインプロセスのスタックに、ＣＰＵ100のプログ
ラムカウンタの値を格納して、割り込み１処理を行な
う。割り込み１処理の手順を図１２に示す。
【００９１】まず、ステップ1200で、制御ロジック部10
3の内部の割り込み１レジスタの値をリードする。そし
て、ステップ1201で、リードした割り込み１レジスタの
値とstatusの値とのＯＲ演算を行ない、その結果の上位
４ビット(ビット７〜ビット４)をstatusの上位4ビット
に格納する。次に、ステップ1202で、リードした割り込
み１レジスタのビット３の値を、statusのビット３にコ
ピーし、ステップ1203でstatusのビット3の値を判定
し、その値が０、つまり、パワーオフ状態の場合は、ス
テップ1204に進み、statusのビット７〜ビット５を０に
クリアする。その後、ＣＰＵ100は、リターンコマンド
を実行して、割り込み１処理から復帰する。この時、メ
インプロセスのスタックに格納されていた値が、プログ
ラムカウンタに設定され、ＣＰＵ100は、メインプロセ
スのプログラムの実行を再開する。
3の内部の割り込み１レジスタの値をリードする。そし
て、ステップ1201で、リードした割り込み１レジスタの
値とstatusの値とのＯＲ演算を行ない、その結果の上位
４ビット(ビット７〜ビット４)をstatusの上位4ビット
に格納する。次に、ステップ1202で、リードした割り込
み１レジスタのビット３の値を、statusのビット３にコ
ピーし、ステップ1203でstatusのビット3の値を判定
し、その値が０、つまり、パワーオフ状態の場合は、ス
テップ1204に進み、statusのビット７〜ビット５を０に
クリアする。その後、ＣＰＵ100は、リターンコマンド
を実行して、割り込み１処理から復帰する。この時、メ
インプロセスのスタックに格納されていた値が、プログ
ラムカウンタに設定され、ＣＰＵ100は、メインプロセ
スのプログラムの実行を再開する。
【００９２】同様に、ＣＰＵ100が受信プロセスの処理
をしている時に、割り込み１処理が要求されると、ＣＰ
Ｕ100は、受信プロセスのスタックに、ＣＰＵ100のプロ
グラムカウンタの値を格納して、1200〜1204の割り込み
１処理を行なう。その後、ＣＰＵ100は、リターンコマ
ンドを実行して、割り込み１処理から復帰する。この
時、受信プロセスのスタックに格納されていた値が、プ
ログラムカウンタに設定され、ＣＰＵ100は、受信プロ
セスのプログラムの実行を再開する。
をしている時に、割り込み１処理が要求されると、ＣＰ
Ｕ100は、受信プロセスのスタックに、ＣＰＵ100のプロ
グラムカウンタの値を格納して、1200〜1204の割り込み
１処理を行なう。その後、ＣＰＵ100は、リターンコマ
ンドを実行して、割り込み１処理から復帰する。この
時、受信プロセスのスタックに格納されていた値が、プ
ログラムカウンタに設定され、ＣＰＵ100は、受信プロ
セスのプログラムの実行を再開する。
【００９３】例えば、パワースイッチ110をオンする
と、制御ロジック部103は、割り込み１レジスタのビッ
ト７とビット３に１を設定し、割り込み信号122をハイ
レベルからローレベルに変化させる。すると、ＣＰＵ10
0は、割り込み１処理1118を実行し、結果的に、status
のビット７とビット３に１を設定する。
と、制御ロジック部103は、割り込み１レジスタのビッ
ト７とビット３に１を設定し、割り込み信号122をハイ
レベルからローレベルに変化させる。すると、ＣＰＵ10
0は、割り込み１処理1118を実行し、結果的に、status
のビット７とビット３に１を設定する。
【００９４】また、パワースイッチ110をオフすると、
制御ロジック部103は、割り込み１レジスタのビット４
に１を、ビット３に０を設定し、割り込み信号122をハ
イレベルからローレベルに変化させる。すると、ＣＰＵ
100は、割り込み１処理1118を実行し、結果的に、statu
sのビット４に１を、ビット３に０を設定し、さらに、s
tatusのビット７〜ビット５を０にクリアする。
制御ロジック部103は、割り込み１レジスタのビット４
に１を、ビット３に０を設定し、割り込み信号122をハ
イレベルからローレベルに変化させる。すると、ＣＰＵ
100は、割り込み１処理1118を実行し、結果的に、statu
sのビット４に１を、ビット３に０を設定し、さらに、s
tatusのビット７〜ビット５を０にクリアする。
【００９５】また、パワーオンの状態で、ファンクショ
ンスイッチ111によって、リコール表示させる操作を行
なうと、制御ロジック部103は、割り込み１レジスタの
ビット５に１を設定し、割り込み信号122をハイレベル
からローレベルに変化させる。すると、ＣＰＵ100は、
割り込み１処理1118を実行し、statusのビット５に１を
設定し、ビット３に、割り込み１レジスタのビット３の
値を設定する。この時、statusのビット３の値が０の場
合(リコール表示の操作を行なった後、ＣＰＵ100が割り
込み１処理を実行する前に、パワースイッチ110をオフ
した場合)、ＣＰＵ100は、statusのビット７〜ビット５
を０にクリアする。
ンスイッチ111によって、リコール表示させる操作を行
なうと、制御ロジック部103は、割り込み１レジスタの
ビット５に１を設定し、割り込み信号122をハイレベル
からローレベルに変化させる。すると、ＣＰＵ100は、
割り込み１処理1118を実行し、statusのビット５に１を
設定し、ビット３に、割り込み１レジスタのビット３の
値を設定する。この時、statusのビット３の値が０の場
合(リコール表示の操作を行なった後、ＣＰＵ100が割り
込み１処理を実行する前に、パワースイッチ110をオフ
した場合)、ＣＰＵ100は、statusのビット７〜ビット５
を０にクリアする。
【００９６】パワーオン処理1102、新着メッセージ表示
処理1104、リコール表示処理1106、パワーオフ処理1108
の各処理の具体的な内容を以下に示す。
処理1104、リコール表示処理1106、パワーオフ処理1108
の各処理の具体的な内容を以下に示す。
【００９７】パワーオン処理1102では、まず、statusの
ビット7(パワーオン処理要求)を0にクリアする。次に、
ＥＥＰＲＯＭ112から、本発明の実施の形態に割り当て
られたフレーム番号ＮとアドレスＡを読みだし、それぞ
れ、ＲＡＭ102上に定義したフレーム番号とアドレスの
格納領域に設定し、さらに、制御ロジック部103の起動
フレームレジスタ907にＮを設定する。
ビット7(パワーオン処理要求)を0にクリアする。次に、
ＥＥＰＲＯＭ112から、本発明の実施の形態に割り当て
られたフレーム番号ＮとアドレスＡを読みだし、それぞ
れ、ＲＡＭ102上に定義したフレーム番号とアドレスの
格納領域に設定し、さらに、制御ロジック部103の起動
フレームレジスタ907にＮを設定する。
【００９８】新着メッセージ表示処理1104では、まず、
statusのビット６(新着メッセージ表示処理要求)を０に
クリアする。次に、ＲＡＭ102上のメッセージ領域に格
納された新着メッセージを、表示信号123として、ＬＣ
Ｄドライバ106に出力する。すると、ＬＣＤドライバ106
は、表示信号124を、ＬＣＤ107に出力して、ＬＣＤ107
にメッセージが表示される。次に、制御ロジック部103
のアラームレジスタ915をアクセスして、スピーカ108を
鳴音させ、ＬＥＤ109を点滅させて、ユーザにメッセー
ジを受信したことを知らせる。
statusのビット６(新着メッセージ表示処理要求)を０に
クリアする。次に、ＲＡＭ102上のメッセージ領域に格
納された新着メッセージを、表示信号123として、ＬＣ
Ｄドライバ106に出力する。すると、ＬＣＤドライバ106
は、表示信号124を、ＬＣＤ107に出力して、ＬＣＤ107
にメッセージが表示される。次に、制御ロジック部103
のアラームレジスタ915をアクセスして、スピーカ108を
鳴音させ、ＬＥＤ109を点滅させて、ユーザにメッセー
ジを受信したことを知らせる。
【００９９】リコール表示処理1106では、まず、status
のビット５(リコール表示処理要求)を０にクリアする。
次に、ＲＡＭ102上のメッセージ領域に格納された既に
受信したメッセージを、表示信号123として、ＬＣＤド
ライバ106に出力する。すると、ＬＣＤドライバ106は、
表示信号124を、ＬＣＤ107に出力して、ＬＣＤ107にメ
ッセージが表示される。
のビット５(リコール表示処理要求)を０にクリアする。
次に、ＲＡＭ102上のメッセージ領域に格納された既に
受信したメッセージを、表示信号123として、ＬＣＤド
ライバ106に出力する。すると、ＬＣＤドライバ106は、
表示信号124を、ＬＣＤ107に出力して、ＬＣＤ107にメ
ッセージが表示される。
【０１００】パワーオフ処理1108では、まず、statusの
ビット０(受信プロセス表示)の値が１の場合に、制御ロ
ジック部103の起動フレームレジスタ907に、起動フレー
ム番号を設定し、さらに、ＲＡＭ102上に定義した受信
プロセスのスタックポインタの退避領域に、受信プロセ
スのスタックのトップへのポインタの値を設定し、stat
usのビット０(受信プロセス表示)を０にクリアする。次
に、statusのビット４(パワーオフ処理要求)を０にクリ
アし、ＬＣＤ107の表示を消去し、制御ロジック部103の
アラームレジスタ915をアクセスして、スピーカ108を鳴
音停止状態、ＬＥＤ109を消灯状態に設定する。そし
て、statusのビット３(パワー表示)の値を調べて、stat
usのビット３が０(パワーオフ状態)の場合には、status
をオール0にクリアし、statusのビット３が１(パワーオ
ン状態)の場合には、statusのビット７(パワーオン処理
要求)に１を設定する。
ビット０(受信プロセス表示)の値が１の場合に、制御ロ
ジック部103の起動フレームレジスタ907に、起動フレー
ム番号を設定し、さらに、ＲＡＭ102上に定義した受信
プロセスのスタックポインタの退避領域に、受信プロセ
スのスタックのトップへのポインタの値を設定し、stat
usのビット０(受信プロセス表示)を０にクリアする。次
に、statusのビット４(パワーオフ処理要求)を０にクリ
アし、ＬＣＤ107の表示を消去し、制御ロジック部103の
アラームレジスタ915をアクセスして、スピーカ108を鳴
音停止状態、ＬＥＤ109を消灯状態に設定する。そし
て、statusのビット３(パワー表示)の値を調べて、stat
usのビット３が０(パワーオフ状態)の場合には、status
をオール0にクリアし、statusのビット３が１(パワーオ
ン状態)の場合には、statusのビット７(パワーオン処理
要求)に１を設定する。
【０１０１】次に、受信プロセス1111では、まず、ステ
ップ1112で、受信プロセスのプログラムで使用する変数
の初期化を行なう受信プロセス初期化処理を行なう。次
に、ステップ1113で、起動フレーム番号の照合と、イン
ターリーブの次数の設定を行なうヘッダフィールド解析
処理を行なう。起動したフレームの番号が正しい場合に
はステップ1114へ進み、間違っている場合にはステップ
1116へ進む。
ップ1112で、受信プロセスのプログラムで使用する変数
の初期化を行なう受信プロセス初期化処理を行なう。次
に、ステップ1113で、起動フレーム番号の照合と、イン
ターリーブの次数の設定を行なうヘッダフィールド解析
処理を行なう。起動したフレームの番号が正しい場合に
はステップ1114へ進み、間違っている場合にはステップ
1116へ進む。
【０１０２】ステップ1114では、アドレスフィールドの
アドレスと自己アドレスとの照合を行なうアドレスフィ
ールド解析処理を行なう。アドレスが一致した場合に
は、ステップ1115へ進み、一致しなかった場合には、ス
テップ1116へ進む。
アドレスと自己アドレスとの照合を行なうアドレスフィ
ールド解析処理を行なう。アドレスが一致した場合に
は、ステップ1115へ進み、一致しなかった場合には、ス
テップ1116へ進む。
【０１０３】ステップ1115では、メッセージフィールド
の中の一致したアドレスに対応するメッセージデータ
を、ＲＡＭ102上に定義したメッセージ領域へ格納する
メッセージフィールド解析処理を行なう。次に、ステッ
プ1116で、制御ロジック部103の起動フレームレジスタ9
07に、次に起動するフレーム番号を設定して、受信プロ
セスの処理を終了する受信プロセス終了処理を行ない、
メインプロセスへ戻る。
の中の一致したアドレスに対応するメッセージデータ
を、ＲＡＭ102上に定義したメッセージ領域へ格納する
メッセージフィールド解析処理を行なう。次に、ステッ
プ1116で、制御ロジック部103の起動フレームレジスタ9
07に、次に起動するフレーム番号を設定して、受信プロ
セスの処理を終了する受信プロセス終了処理を行ない、
メインプロセスへ戻る。
【０１０４】メインプロセス1100から受信プロセス1111
への移行は、割り込み０処理1117によって行なわれる。
割り込み０処理は、制御ロジック部103がＣＰＵ100に割
り込み０処理を要求することによって行なわれる。ＣＰ
Ｕ100がメインプロセスの処理をしている時に、割り込
み０処理が要求されると、ＣＰＵ100は、メインプロセ
スのスタックに、ＣＰＵ100のプログラムカウンタの値
を格納して、割り込み０処理1117を開始する。同様に、
ＣＰＵ100が受信プロセスの処理をしている時に、割り
込み０処理が要求されると、ＣＰＵ100は、受信プロセ
スのスタックに、ＣＰＵ100のプログラムカウンタの値
を格納して、割り込み０処理1117を開始する。割り込み
０処理の手順を図１３に示す。
への移行は、割り込み０処理1117によって行なわれる。
割り込み０処理は、制御ロジック部103がＣＰＵ100に割
り込み０処理を要求することによって行なわれる。ＣＰ
Ｕ100がメインプロセスの処理をしている時に、割り込
み０処理が要求されると、ＣＰＵ100は、メインプロセ
スのスタックに、ＣＰＵ100のプログラムカウンタの値
を格納して、割り込み０処理1117を開始する。同様に、
ＣＰＵ100が受信プロセスの処理をしている時に、割り
込み０処理が要求されると、ＣＰＵ100は、受信プロセ
スのスタックに、ＣＰＵ100のプログラムカウンタの値
を格納して、割り込み０処理1117を開始する。割り込み
０処理の手順を図１３に示す。
【０１０５】割り込み０処理1117では、まず、ステップ
1300で、statusのビット1(カレントプロセス表示)の値
を調べて、カレントプロセスが受信プロセスか否かを判
定する。カレントプロセスが受信プロセスである場合(s
tatusのビット1の値が1の場合)は、ステップ1303の受信
データ獲得処理へ進み、メインプロセスである場合(sta
tusのビット1の値が０の場合)は、ステップ1301へ進
む。ステップ1301では、現在のスタックポインタの値
を、ＲＡＭ102上に定義したメインプロセスのスタック
ポインタの退避領域にコピーし、受信プロセスのスタッ
クポインタの退避領域に格納されている値を、スタック
ポインタにコピーし、さらに、statusのビット1に1を設
定して、プロセスを受信プロセスにスイッチする。次
に、ステップ1302で、statusのビット０(受信プロセス
表示)の値を調べて、受信プロセスのプログラムを実行
中であるか否かを判定する。受信プロセス実行中である
場合(statusのビット0が1の場合)には、ステップ1303の
受信データ獲得処理へ進み、まだ受信プロセス実行中で
ない場合(statusのビット0が0の場合)は1304へ進み、そ
の後、受信プロセス初期化処理1112へ進む。ステップ13
02の判定においてステップ1304へ進むのは、1フレーム
の最初の割り込み０処理、つまり、フレーム情報フィー
ルド401を受信した時の割り込み０処理（図８の(ｂ)参
照）の場合である。ステップ1304では、制御ロジック部
103の伝送レートレジスタ909をリードして、ＲＡＭ102
上に定義したバイトrate_codeに格納し、受信データレ
ジスタ０-３910-913をリードして、それぞれＲＡＭ上に
定義したバイトcw[0:7]、cw[8:15]、cw[16:23]、cw[24:
31]に格納する。この時、rate_codeには、伝送レートの
種類を示すコードが、cw[0:31]には、フレーム情報フィ
ールド401の部分の受信データが、それぞれ格納され
る。
1300で、statusのビット1(カレントプロセス表示)の値
を調べて、カレントプロセスが受信プロセスか否かを判
定する。カレントプロセスが受信プロセスである場合(s
tatusのビット1の値が1の場合)は、ステップ1303の受信
データ獲得処理へ進み、メインプロセスである場合(sta
tusのビット1の値が０の場合)は、ステップ1301へ進
む。ステップ1301では、現在のスタックポインタの値
を、ＲＡＭ102上に定義したメインプロセスのスタック
ポインタの退避領域にコピーし、受信プロセスのスタッ
クポインタの退避領域に格納されている値を、スタック
ポインタにコピーし、さらに、statusのビット1に1を設
定して、プロセスを受信プロセスにスイッチする。次
に、ステップ1302で、statusのビット０(受信プロセス
表示)の値を調べて、受信プロセスのプログラムを実行
中であるか否かを判定する。受信プロセス実行中である
場合(statusのビット0が1の場合)には、ステップ1303の
受信データ獲得処理へ進み、まだ受信プロセス実行中で
ない場合(statusのビット0が0の場合)は1304へ進み、そ
の後、受信プロセス初期化処理1112へ進む。ステップ13
02の判定においてステップ1304へ進むのは、1フレーム
の最初の割り込み０処理、つまり、フレーム情報フィー
ルド401を受信した時の割り込み０処理（図８の(ｂ)参
照）の場合である。ステップ1304では、制御ロジック部
103の伝送レートレジスタ909をリードして、ＲＡＭ102
上に定義したバイトrate_codeに格納し、受信データレ
ジスタ０-３910-913をリードして、それぞれＲＡＭ上に
定義したバイトcw[0:7]、cw[8:15]、cw[16:23]、cw[24:
31]に格納する。この時、rate_codeには、伝送レートの
種類を示すコードが、cw[0:31]には、フレーム情報フィ
ールド401の部分の受信データが、それぞれ格納され
る。
【０１０６】ステップ1303の受信データ獲得処理では、
制御ロジック部103の受信データレジスタに格納された
アドレスフィールド、または、メッセージフィールドの
32ビットの受信データをリードして、ＲＡＭ102上に定
義した受信バッファへ格納する。受信データ獲得処理13
03については、後で詳しく説明する。受信データ獲得処
理1303を終了すると、ＣＰＵ100は、リターンコマンド
を実行して、割り込み処理から復帰する。この時、受信
プロセスのスタックに格納されていた値が、プログラム
カウンタに設定され、ＣＰＵ100は、受信プロセスのプ
ログラムの実行を開始する。
制御ロジック部103の受信データレジスタに格納された
アドレスフィールド、または、メッセージフィールドの
32ビットの受信データをリードして、ＲＡＭ102上に定
義した受信バッファへ格納する。受信データ獲得処理13
03については、後で詳しく説明する。受信データ獲得処
理1303を終了すると、ＣＰＵ100は、リターンコマンド
を実行して、割り込み処理から復帰する。この時、受信
プロセスのスタックに格納されていた値が、プログラム
カウンタに設定され、ＣＰＵ100は、受信プロセスのプ
ログラムの実行を開始する。
【０１０７】受信プロセス1111からメインプロセス1100
への移行は、受信プロセス終了処理1116によって行なわ
れる。また、伝送データの内容によって、アドレスフィ
ールド解析処理1114の実行中や、メッセージフィールド
解析処理1115の実行中に、受信プロセス1111からメイン
プロセス1100への移行が行なわれる場合があるが、これ
らの場合については、後で詳しく説明する。
への移行は、受信プロセス終了処理1116によって行なわ
れる。また、伝送データの内容によって、アドレスフィ
ールド解析処理1114の実行中や、メッセージフィールド
解析処理1115の実行中に、受信プロセス1111からメイン
プロセス1100への移行が行なわれる場合があるが、これ
らの場合については、後で詳しく説明する。
【０１０８】以下において、受信プロセス1111の受信プ
ロセス初期化処理1112、ヘッダフィールド解析処理111
3、アドレスフィールド解析処理1114、メッセージフィ
ールド解析処理1115、受信プロセス終了処理1116の詳細
について説明する。
ロセス初期化処理1112、ヘッダフィールド解析処理111
3、アドレスフィールド解析処理1114、メッセージフィ
ールド解析処理1115、受信プロセス終了処理1116の詳細
について説明する。
【０１０９】まず、受信プロセス初期化処理1112につい
て説明する。受信プロセス初期化処理では、受信プロセ
スのプログラムで使用する変数の初期化を行なう。受信
プロセス初期化処理の手順を図１４に示す。
て説明する。受信プロセス初期化処理では、受信プロセ
スのプログラムで使用する変数の初期化を行なう。受信
プロセス初期化処理の手順を図１４に示す。
【０１１０】まず、ステップ1400で、statusのビット0
(受信プロセス表示)に１を設定して、受信プロセスを実
行中であることを示す。次に、ステップ1401で、ＲＡＭ
102上に定義した変数kを０に初期化する。ｋは、受信プ
ロセスにおいて次に必要なコードワードのワード番号
(０以上の整数)を示す。次に、ステップ1402で、ＲＡＭ
102上に定義した変数bnを0に初期化する。bnは、現在受
信バッファに格納しているデータのインターリーブのブ
ロックの番号(０以上の整数)を示す。さらに、ステップ
1403で、受信バッファへのライトポインタを示す変数wp
を、buf0に初期化し、ステップ1404で、受信バッファの
終端のバイトのアドレスを示す変数buf_bottomに、buf0
+127を設定して、受信プロセス初期化処理を終了する。
ここで、受信バッファとは、割り込み０処理1117の中の
受信データ獲得処理1303において、受信データを一時的
に格納する領域のことであり、ＲＡＭ102上に、受信バ
ッファ０と受信バッファ１の２つの受信バッファを定義
している。受信バッファ０と受信バッファ１のＲＡＭ10
2上のバイトアドレスを図１５(Ａ)、(Ｂ)に示す。受信
バッファ０は、アドレスがbuf0からbuf0+127までの128
バイトの連続した領域、受信バッファ１は、アドレスが
buf1からbuf1+127までの128バイトの連続した領域であ
る。つまり、受信プロセス初期化処理1112では、受信バ
ッファとして、まず、受信バッファ０を設定する。
(受信プロセス表示)に１を設定して、受信プロセスを実
行中であることを示す。次に、ステップ1401で、ＲＡＭ
102上に定義した変数kを０に初期化する。ｋは、受信プ
ロセスにおいて次に必要なコードワードのワード番号
(０以上の整数)を示す。次に、ステップ1402で、ＲＡＭ
102上に定義した変数bnを0に初期化する。bnは、現在受
信バッファに格納しているデータのインターリーブのブ
ロックの番号(０以上の整数)を示す。さらに、ステップ
1403で、受信バッファへのライトポインタを示す変数wp
を、buf0に初期化し、ステップ1404で、受信バッファの
終端のバイトのアドレスを示す変数buf_bottomに、buf0
+127を設定して、受信プロセス初期化処理を終了する。
ここで、受信バッファとは、割り込み０処理1117の中の
受信データ獲得処理1303において、受信データを一時的
に格納する領域のことであり、ＲＡＭ102上に、受信バ
ッファ０と受信バッファ１の２つの受信バッファを定義
している。受信バッファ０と受信バッファ１のＲＡＭ10
2上のバイトアドレスを図１５(Ａ)、(Ｂ)に示す。受信
バッファ０は、アドレスがbuf0からbuf0+127までの128
バイトの連続した領域、受信バッファ１は、アドレスが
buf1からbuf1+127までの128バイトの連続した領域であ
る。つまり、受信プロセス初期化処理1112では、受信バ
ッファとして、まず、受信バッファ０を設定する。
【０１１１】次に、ヘッダフィールド解析処理1113につ
いて説明する。ヘッダフィールド解析処理では、フレー
ム番号の照合と、インターリーブの次数を示す変数nの
設定を行なう。変数nは、ＲＡＭ102上に定義されたバイ
トである。ヘッダフィールド解析処理1113の手順を図１
６に示す。
いて説明する。ヘッダフィールド解析処理では、フレー
ム番号の照合と、インターリーブの次数を示す変数nの
設定を行なう。変数nは、ＲＡＭ102上に定義されたバイ
トである。ヘッダフィールド解析処理1113の手順を図１
６に示す。
【０１１２】まず、ステップ1600で、cw[0:31]に格納さ
れているフレーム情報フィールド401の部分の受信デー
タのＢＣＨデコード処理を行なう。ＢＣＨデコード処理
の手順については、後で詳しく説明する。次に、ステッ
プ1601で、ＢＣＨデコードしたフレーム情報フィールド
401の中のフレーム番号と起動フレームレジスタ907に設
定したフレーム番号とを比較して、現在のフレームが、
起動フレームであるか否かを判定する。起動フレームで
あった場合には、ステップ1602へ進み、起動フレームで
なかった場合には、ステップ1606へ進む。
れているフレーム情報フィールド401の部分の受信デー
タのＢＣＨデコード処理を行なう。ＢＣＨデコード処理
の手順については、後で詳しく説明する。次に、ステッ
プ1601で、ＢＣＨデコードしたフレーム情報フィールド
401の中のフレーム番号と起動フレームレジスタ907に設
定したフレーム番号とを比較して、現在のフレームが、
起動フレームであるか否かを判定する。起動フレームで
あった場合には、ステップ1602へ進み、起動フレームで
なかった場合には、ステップ1606へ進む。
【０１１３】ステップ1606では、制御ロジック部103の
フレームカウンタ908の値が誤っていたと判断して、フ
レーム情報フィールド401の中のフレーム番号を、フレ
ームカウンタ908に設定し、ヘッダフィールド解析処理
を終了する。ヘッダフィールド解析処理した後は、受信
プロセス終了処理1116へ進む。
フレームカウンタ908の値が誤っていたと判断して、フ
レーム情報フィールド401の中のフレーム番号を、フレ
ームカウンタ908に設定し、ヘッダフィールド解析処理
を終了する。ヘッダフィールド解析処理した後は、受信
プロセス終了処理1116へ進む。
【０１１４】また、ステップ1602では、rate_codeに格
納されている値を判定して、伝送レートが1600bpsの場
合にはステップ1603へ進み、3200bpsの場合にはステッ
プ1604へ、6400bpsの場合にはステップ1605へ進む。ス
テップ1603、1604、1605では、インターリーブの次数を
示す変数ｎに、それぞれ8、16、32を設定し、ヘッダフ
ィールド解析処理を終了する。ヘッダフィールド解析処
理した後は、アドレスフィールド解析処理1114へ進む。
納されている値を判定して、伝送レートが1600bpsの場
合にはステップ1603へ進み、3200bpsの場合にはステッ
プ1604へ、6400bpsの場合にはステップ1605へ進む。ス
テップ1603、1604、1605では、インターリーブの次数を
示す変数ｎに、それぞれ8、16、32を設定し、ヘッダフ
ィールド解析処理を終了する。ヘッダフィールド解析処
理した後は、アドレスフィールド解析処理1114へ進む。
【０１１５】次に、アドレスフィールド解析処理1114に
ついて説明する前に、割り込み０処理1117の受信データ
獲得処理1303について説明する。
ついて説明する前に、割り込み０処理1117の受信データ
獲得処理1303について説明する。
【０１１６】アドレスフィールドとメッセージフィール
ドの部分では、コードワードがインターリーブされたデ
ータが送信されるので、受信データのインターリーブを
解除する必要がある。本発明の実施の形態では、一旦、
受信データをインターリーブのブロック単位に、インタ
ーリーブ解除し易い形で受信バッファに格納し、アドレ
スフィールド解析処理1114、または、メッセージフィー
ルド解析処理1116において、必要なデータのみを、受信
バッファから取り出すことによって、インターリーブを
解除する。受信データ獲得処理1303では、この時の受信
データを受信バッファへ格納する処理、具体的には、割
り込み０処理1117の度に、制御ロジック部103から供給
される32ビットの受信データを、受信バッファに格納す
る処理を行なう。受信データ獲得処理1303では、ＣＰＵ
100は、受信バッファ０に、インターリーブの偶数番目
(0、2、4、6、8、10番目)のブロックのデータを格納
し、受信バッファ１に、インターリーブの奇数番目(1、
3、5、7、9番目)のブロックのデータを格納する。受信
データ獲得処理1303の手順を図１７に示す。
ドの部分では、コードワードがインターリーブされたデ
ータが送信されるので、受信データのインターリーブを
解除する必要がある。本発明の実施の形態では、一旦、
受信データをインターリーブのブロック単位に、インタ
ーリーブ解除し易い形で受信バッファに格納し、アドレ
スフィールド解析処理1114、または、メッセージフィー
ルド解析処理1116において、必要なデータのみを、受信
バッファから取り出すことによって、インターリーブを
解除する。受信データ獲得処理1303では、この時の受信
データを受信バッファへ格納する処理、具体的には、割
り込み０処理1117の度に、制御ロジック部103から供給
される32ビットの受信データを、受信バッファに格納す
る処理を行なう。受信データ獲得処理1303では、ＣＰＵ
100は、受信バッファ０に、インターリーブの偶数番目
(0、2、4、6、8、10番目)のブロックのデータを格納
し、受信バッファ１に、インターリーブの奇数番目(1、
3、5、7、9番目)のブロックのデータを格納する。受信
データ獲得処理1303の手順を図１７に示す。
【０１１７】まず、ステップ1700でインターリーブの次
数を示す変数ｎの値を判定する。ｎ＝8の場合はステッ
プ1701へ進み、ｎ＝16の場合はステップ1705へ進み、ｎ
＝32の場合はステップ1709へ進む。
数を示す変数ｎの値を判定する。ｎ＝8の場合はステッ
プ1701へ進み、ｎ＝16の場合はステップ1705へ進み、ｎ
＝32の場合はステップ1709へ進む。
【０１１８】インターリーブの次数が８の場合には、ス
テップ1701〜1704の手順で、32ビットの受信データを受
信バッファに格納する。ステップ1701では、受信バッフ
ァへのライトポインタwpが示すバイトに、制御ロジック
部103の受信データレジスタ０の値をコピーし、wpに4を
加算して、ステップ1702へ進む。ステップ1702では、wp
が示すバイトに受信データレジスタ１の値をコピーし、
wpに4を加算して、ステップ1703へ進む。ステップ1703
では、wpが示すバイトに受信データレジスタ２の値をコ
ピーし、wpに４を加算して、ステップ1704へ進む。ステ
ップ1704では、wpが示すバイトに受信データレジスタ３
の値をコピーし、wpに４を加算して、ステップ1713へ進
む。
テップ1701〜1704の手順で、32ビットの受信データを受
信バッファに格納する。ステップ1701では、受信バッフ
ァへのライトポインタwpが示すバイトに、制御ロジック
部103の受信データレジスタ０の値をコピーし、wpに4を
加算して、ステップ1702へ進む。ステップ1702では、wp
が示すバイトに受信データレジスタ１の値をコピーし、
wpに4を加算して、ステップ1703へ進む。ステップ1703
では、wpが示すバイトに受信データレジスタ２の値をコ
ピーし、wpに４を加算して、ステップ1704へ進む。ステ
ップ1704では、wpが示すバイトに受信データレジスタ３
の値をコピーし、wpに４を加算して、ステップ1713へ進
む。
【０１１９】インターリーブの次数が16の場合には、ス
テップ1705〜1708の手順で、32ビットの受信データを受
信バッファに格納する。ステップ1705では、wpが示すバ
イトに、制御ロジック部103の受信データレジスタ０の
値をコピーし、wpに１を加算して、ステップ1706へ進
む。ステップ1706では、wpが示すバイトに受信データレ
ジスタ１の値をコピーし、wpに2を加算して、ステップ1
707へ進む。ステップ1707では、wpが示すバイトに受信
データレジスタ２の値をコピーし、wpに１を加算して、
ステップ1708へ進む。ステップ1708では、wpが示すバイ
トに受信データレジスタ３の値をコピーし、wpに２を加
算して、ステップ1713へ進む。
テップ1705〜1708の手順で、32ビットの受信データを受
信バッファに格納する。ステップ1705では、wpが示すバ
イトに、制御ロジック部103の受信データレジスタ０の
値をコピーし、wpに１を加算して、ステップ1706へ進
む。ステップ1706では、wpが示すバイトに受信データレ
ジスタ１の値をコピーし、wpに2を加算して、ステップ1
707へ進む。ステップ1707では、wpが示すバイトに受信
データレジスタ２の値をコピーし、wpに１を加算して、
ステップ1708へ進む。ステップ1708では、wpが示すバイ
トに受信データレジスタ３の値をコピーし、wpに２を加
算して、ステップ1713へ進む。
【０１２０】インターリーブの次数が32の場合には、ス
テップ1709〜1712の手順で、32ビットの受信データを受
信バッファに格納する。ステップ1709では、wpが示すバ
イトに、制御ロジック部103の受信データレジスタ０の
値をコピーし、wpに１を加算して、ステップ1710へ進
む。ステップ1710では、wpが示すバイトに受信データレ
ジスタ１の値をコピーし、wpに1を加算して、ステップ1
711へ進む。ステップ1711では、wpが示すバイトに受信
データレジスタ２の値をコピーし、wpに１を加算して、
ステップ1712へ進む。ステップ1712では、wpが示すバイ
トに受信データレジスタ３の値をコピーし、wpに１を加
算して、ステップ1713へ進む。
テップ1709〜1712の手順で、32ビットの受信データを受
信バッファに格納する。ステップ1709では、wpが示すバ
イトに、制御ロジック部103の受信データレジスタ０の
値をコピーし、wpに１を加算して、ステップ1710へ進
む。ステップ1710では、wpが示すバイトに受信データレ
ジスタ１の値をコピーし、wpに1を加算して、ステップ1
711へ進む。ステップ1711では、wpが示すバイトに受信
データレジスタ２の値をコピーし、wpに１を加算して、
ステップ1712へ進む。ステップ1712では、wpが示すバイ
トに受信データレジスタ３の値をコピーし、wpに１を加
算して、ステップ1713へ進む。
【０１２１】次に、ステップ1713では、受信バッファに
インターリーブの1ブロック分のデータを格納したか否
かを判定する。wpの値がbuf_bottomより大きい場合、イ
ンターリーブの１ブロックのデータを格納したと判定し
て、ステップ1714へ進む。それ以外の場合は、まだ、１
ブロックのデータを格納している途中であると判定し
て、そのまま処理を終了する。
インターリーブの1ブロック分のデータを格納したか否
かを判定する。wpの値がbuf_bottomより大きい場合、イ
ンターリーブの１ブロックのデータを格納したと判定し
て、ステップ1714へ進む。それ以外の場合は、まだ、１
ブロックのデータを格納している途中であると判定し
て、そのまま処理を終了する。
【０１２２】ステップ1714〜1717では、変数bn、wp、bu
f_bottomを再設定して、受信データを格納する受信バッ
ファをもう一方の受信バッファに切替える。まず、ステ
ップ1714では、ブロック番号bnをインクリメントする。
次に、ステップ1715で、次に使用する受信バッファを判
定する。buf_bottom=buf0+127の場合、次は受信バッフ
ァ１を使用するのでステップ1717へ進む。ステップ1717
では、wpにbuf1を設定し、buf_bottomにbuf1+127を設定
して、受信データ獲得処理を終了する。buf_bottom≠bu
f0+127の場合は、次は受信バッファ０を使用するのでス
テップ1716へ進む。ステップ1716では、wpにbuf0を設定
し、buf_bottomにbuf0+127を設定して、受信データ獲得
処理を終了する。
f_bottomを再設定して、受信データを格納する受信バッ
ファをもう一方の受信バッファに切替える。まず、ステ
ップ1714では、ブロック番号bnをインクリメントする。
次に、ステップ1715で、次に使用する受信バッファを判
定する。buf_bottom=buf0+127の場合、次は受信バッフ
ァ１を使用するのでステップ1717へ進む。ステップ1717
では、wpにbuf1を設定し、buf_bottomにbuf1+127を設定
して、受信データ獲得処理を終了する。buf_bottom≠bu
f0+127の場合は、次は受信バッファ０を使用するのでス
テップ1716へ進む。ステップ1716では、wpにbuf0を設定
し、buf_bottomにbuf0+127を設定して、受信データ獲得
処理を終了する。
【０１２３】次に、アドレスフィールド解析処理1114に
ついて説明する。アドレスフィールド解析処理では、ア
ドレスフィールドのアドレスと、自己アドレス(本発明
の実施の形態に割り当てられたアドレスA)との照合を行
なう。アドレスフィールド解析処理1114の手順を図１８
に示す。
ついて説明する。アドレスフィールド解析処理では、ア
ドレスフィールドのアドレスと、自己アドレス(本発明
の実施の形態に割り当てられたアドレスA)との照合を行
なう。アドレスフィールド解析処理1114の手順を図１８
に示す。
【０１２４】まず、ステップ1800で、ｋ番目のコードワ
ードのデコード処理を行なう。この処理は、ｋ番目のコ
ードワードをインターリーブ解除し、ＢＣＨデコードす
る処理である。ｋ番目のコードワードのデコード処理
は、アドレスフィールド解析処理のステップ1800と180
4、ステップ1809、および、メッセージフィールド解析
処理2400（図２４参照）において、全く同じ手順で行な
われる。但し、ステップ1800では、ｋ＝０であるから、
０番目のコードワードをデコードする。このｋ番目のコ
ードワードのデコード処理の手順に関しては、後で詳し
く説明する。
ードのデコード処理を行なう。この処理は、ｋ番目のコ
ードワードをインターリーブ解除し、ＢＣＨデコードす
る処理である。ｋ番目のコードワードのデコード処理
は、アドレスフィールド解析処理のステップ1800と180
4、ステップ1809、および、メッセージフィールド解析
処理2400（図２４参照）において、全く同じ手順で行な
われる。但し、ステップ1800では、ｋ＝０であるから、
０番目のコードワードをデコードする。このｋ番目のコ
ードワードのデコード処理の手順に関しては、後で詳し
く説明する。
【０１２５】次に、ステップ1801で、ｋをインクリメン
トし、ステップ1802で、デコードした０番目のコードワ
ードから、メッセージフィールドが始まるコードワード
のワード番号ＫMSを算出する（図６参照）。次に、ステ
ップ1803で、アドレスフィールド解析処理の終了判定を
行なう。ｋ≠ＫMSの場合は、アドレス照合の途中である
と判定し、ステップ1804へ進む。ｋ＝ＫMSの場合は、ア
ドレスフィールドの中に、自己アドレスと一致するアド
レスがないと判定して、アドレスフィールド解析処理を
終了して、受信プロセス終了処理1116へ進む。
トし、ステップ1802で、デコードした０番目のコードワ
ードから、メッセージフィールドが始まるコードワード
のワード番号ＫMSを算出する（図６参照）。次に、ステ
ップ1803で、アドレスフィールド解析処理の終了判定を
行なう。ｋ≠ＫMSの場合は、アドレス照合の途中である
と判定し、ステップ1804へ進む。ｋ＝ＫMSの場合は、ア
ドレスフィールドの中に、自己アドレスと一致するアド
レスがないと判定して、アドレスフィールド解析処理を
終了して、受信プロセス終了処理1116へ進む。
【０１２６】ステップ1804では、ｋ番目のコードワード
をデコードする処理を行ない、ステップ1805で、ｋをイ
ンクリメントして、ステップ1806へ進む。ステップ1806
では、ステップ1804でデコードしたコードワードのパリ
ティチェックを行ない、エラーがあればステップ1808へ
進み、エラーが無ければステップ1807へ進んでアドレス
照合を行なう。ステップ1807のアドレス照合の結果、ア
ドレスが自己アドレスと一致した場合は、ステップ1809
へ進み、一致しなかった場合は、ステップ1808へ進む。
ステップ1808では、ｋをインクリメントして、ステップ
1803へ戻る。つまり、ステップ1807においてアドレスが
自己アドレスと一致するまで、または、ｋの値がＫMSに
なるまで、ステップ1803〜1808を繰り返す。ステップ18
06のパリティチェックで、エラーがあった場合は、ステ
ップ1804でデコードしたコードワードの中に、エラーが
入っている可能性が高い。エラーが入ったアドレスと、
ステップ1807でアドレス照合を行なうと誤受信の原因に
なる。したがって、本発明の実施の形態では、エラーが
あった場合には、アドレス照合は行なわない。
をデコードする処理を行ない、ステップ1805で、ｋをイ
ンクリメントして、ステップ1806へ進む。ステップ1806
では、ステップ1804でデコードしたコードワードのパリ
ティチェックを行ない、エラーがあればステップ1808へ
進み、エラーが無ければステップ1807へ進んでアドレス
照合を行なう。ステップ1807のアドレス照合の結果、ア
ドレスが自己アドレスと一致した場合は、ステップ1809
へ進み、一致しなかった場合は、ステップ1808へ進む。
ステップ1808では、ｋをインクリメントして、ステップ
1803へ戻る。つまり、ステップ1807においてアドレスが
自己アドレスと一致するまで、または、ｋの値がＫMSに
なるまで、ステップ1803〜1808を繰り返す。ステップ18
06のパリティチェックで、エラーがあった場合は、ステ
ップ1804でデコードしたコードワードの中に、エラーが
入っている可能性が高い。エラーが入ったアドレスと、
ステップ1807でアドレス照合を行なうと誤受信の原因に
なる。したがって、本発明の実施の形態では、エラーが
あった場合には、アドレス照合は行なわない。
【０１２７】ステップ1809では、k番目のコードワード
のデコード処理を行ない、ステップ1810で、デコードし
たコードワードから、一致したアドレスに対応するメッ
セージの先頭のコードワードのワード番号を算出して変
数kに設定する。さらに、ステップ1811で、デコードし
たコードワードから、そのメッセージのコードワード数
を算出する。そして、その値をメッセージのコードワー
ド数を示すＲＡＭ102上に定義した変数ｍに設定して、
アドレスフィールド解析処理を終了し、メッセージフィ
ールド解析処理1115へ進む。
のデコード処理を行ない、ステップ1810で、デコードし
たコードワードから、一致したアドレスに対応するメッ
セージの先頭のコードワードのワード番号を算出して変
数kに設定する。さらに、ステップ1811で、デコードし
たコードワードから、そのメッセージのコードワード数
を算出する。そして、その値をメッセージのコードワー
ド数を示すＲＡＭ102上に定義した変数ｍに設定して、
アドレスフィールド解析処理を終了し、メッセージフィ
ールド解析処理1115へ進む。
【０１２８】次に、ｋ番目のコードワードのデコード処
理の詳細について説明する。ｋ番目のコードワードのデ
コード処理では、ｋ番目のコードワードのインターリー
ブを解除し、ｋ番目のコードワードのＢＣＨ符号をデコ
ードし、エラーを訂正して、ＲＡＭ102上のcw[0:31]に
設定する。ｋ番目のコードワードのインターリーブの解
除は、割り込み０処理1117の中の受信データ獲得処理13
03によって、受信バッファに格納した受信データの中か
ら、ｋ番目のコードワードを構成するデータを読み出し
て、32ビットのデータを生成することによって行なう。
しかし、受信データ獲得処理1303は、割り込み処理で行
なっているので、受信プロセスの処理と受信データの受
信バッファへの格納は、同期しているわけではない。一
方、ＣＰＵ100は、受信プロセスの処理を、余裕をもっ
て実行する処理速度に設定されている。このため、ＣＰ
Ｕ100が、ｋ番目のコードワードのインターリーブの解
除をしようとした時に、ｋ番目のコードワードを含む受
信データが、まだ、受信バッファに格納されていない場
合がある。この場合、受信プロセスの処理は、ｋ番目の
コードワードを含む受信データが、受信バッファに格納
されるまで待たなければならない。そこで、この場合に
は、受信プロセスの処理を一旦中断し、プロセスをメイ
ンプロセスにスイッチし、メインプロセスの処理を実行
する。ＣＰＵ100は、割り込み０処理1117の度に、受信
データ獲得処理1303をして、受信プロセスの処理に戻
り、まだ、ｋ番目のコードワードを含む受信データが、
受信バッファに格納されていない場合には、再び、メイ
ンプロセスの処理に戻る。これを、k番目のコードワー
ドを含む受信データが、受信バッファに格納されるまで
繰り返す。ｋ番目のコードワードのデコード処理の詳細
な手順を図１９に示す。
理の詳細について説明する。ｋ番目のコードワードのデ
コード処理では、ｋ番目のコードワードのインターリー
ブを解除し、ｋ番目のコードワードのＢＣＨ符号をデコ
ードし、エラーを訂正して、ＲＡＭ102上のcw[0:31]に
設定する。ｋ番目のコードワードのインターリーブの解
除は、割り込み０処理1117の中の受信データ獲得処理13
03によって、受信バッファに格納した受信データの中か
ら、ｋ番目のコードワードを構成するデータを読み出し
て、32ビットのデータを生成することによって行なう。
しかし、受信データ獲得処理1303は、割り込み処理で行
なっているので、受信プロセスの処理と受信データの受
信バッファへの格納は、同期しているわけではない。一
方、ＣＰＵ100は、受信プロセスの処理を、余裕をもっ
て実行する処理速度に設定されている。このため、ＣＰ
Ｕ100が、ｋ番目のコードワードのインターリーブの解
除をしようとした時に、ｋ番目のコードワードを含む受
信データが、まだ、受信バッファに格納されていない場
合がある。この場合、受信プロセスの処理は、ｋ番目の
コードワードを含む受信データが、受信バッファに格納
されるまで待たなければならない。そこで、この場合に
は、受信プロセスの処理を一旦中断し、プロセスをメイ
ンプロセスにスイッチし、メインプロセスの処理を実行
する。ＣＰＵ100は、割り込み０処理1117の度に、受信
データ獲得処理1303をして、受信プロセスの処理に戻
り、まだ、ｋ番目のコードワードを含む受信データが、
受信バッファに格納されていない場合には、再び、メイ
ンプロセスの処理に戻る。これを、k番目のコードワー
ドを含む受信データが、受信バッファに格納されるまで
繰り返す。ｋ番目のコードワードのデコード処理の詳細
な手順を図１９に示す。
【０１２９】まず、ステップ1900で、インターリーブの
ブロック番号を示す変数bnが、[k／n]＋1に等しいか否
かを判定して、ｋ番目のコードワードを含むインターリ
ーブのブロック([k／n]番目のブロック)の全てのデータ
が、受信バッファに格納されたかどうかを判定する。
(ここで、[α]はガウス記号であり、[α]はαを越えな
い最大の整数を示す。)bn＝[k／n]＋１の時、受信バッ
ファには[k／n]番目のブロックの全てのデータが格納さ
れており、この場合、ステップ1902に進む。bn≠[k／n]
＋1の時、[k／n]番目のブロックのデータの受信バッフ
ァへの格納は、まだ終了しておらず、この場合はステッ
プ1901へ進む。ステップ1901では、受信プロセスからメ
インプロセスにスイッチする処理を行なう。そして、割
り込み０処理1117によって、再び、プロセスをメインプ
ロセスから受信プロセスにスイッチして、ステップ1900
に戻る。つまり、受信プロセスの中では、ｋ番目のコー
ドワードを含む受信データが、受信バッファに格納され
るまで、ステップ1900〜1901が繰り返される。
ブロック番号を示す変数bnが、[k／n]＋1に等しいか否
かを判定して、ｋ番目のコードワードを含むインターリ
ーブのブロック([k／n]番目のブロック)の全てのデータ
が、受信バッファに格納されたかどうかを判定する。
(ここで、[α]はガウス記号であり、[α]はαを越えな
い最大の整数を示す。)bn＝[k／n]＋１の時、受信バッ
ファには[k／n]番目のブロックの全てのデータが格納さ
れており、この場合、ステップ1902に進む。bn≠[k／n]
＋1の時、[k／n]番目のブロックのデータの受信バッフ
ァへの格納は、まだ終了しておらず、この場合はステッ
プ1901へ進む。ステップ1901では、受信プロセスからメ
インプロセスにスイッチする処理を行なう。そして、割
り込み０処理1117によって、再び、プロセスをメインプ
ロセスから受信プロセスにスイッチして、ステップ1900
に戻る。つまり、受信プロセスの中では、ｋ番目のコー
ドワードを含む受信データが、受信バッファに格納され
るまで、ステップ1900〜1901が繰り返される。
【０１３０】ここで、受信プロセスからメインプロセス
にスイッチする処理の手順を図２０に示す。まず、ステ
ップ2000で、ＣＰＵ100のプログラムカウンタの値を、
受信プロセスのスタックに格納し、ステップ2001で、ス
タックポインタの値を、ＲＡＭ102上に定義した受信プ
ロセスのスタックポインタの退避領域にコピーする。そ
して、ステップ2002で、メインプロセスのスタックポイ
ンタの退避領域に格納されている値を、スタックポイン
タにコピーして、ステップ2003で、statusのカレントプ
ロセスビットをクリアする。この後、ＣＰＵ100は、リ
ターンコマンドを実行し、メインプロセスのスタックに
格納されていた値を、プログラムカウンタに設定して、
メインプロセスの処理を再開する。
にスイッチする処理の手順を図２０に示す。まず、ステ
ップ2000で、ＣＰＵ100のプログラムカウンタの値を、
受信プロセスのスタックに格納し、ステップ2001で、ス
タックポインタの値を、ＲＡＭ102上に定義した受信プ
ロセスのスタックポインタの退避領域にコピーする。そ
して、ステップ2002で、メインプロセスのスタックポイ
ンタの退避領域に格納されている値を、スタックポイン
タにコピーして、ステップ2003で、statusのカレントプ
ロセスビットをクリアする。この後、ＣＰＵ100は、リ
ターンコマンドを実行し、メインプロセスのスタックに
格納されていた値を、プログラムカウンタに設定して、
メインプロセスの処理を再開する。
【０１３１】ステップ1902では、cw内のビットポジショ
ンを示すＲＡＭ102上に定義した変数bpを０に初期化す
る。ステップ1903では、[k／n]番目のブロックのデータ
が格納されている受信バッファが、受信バッファ０か、
あるいは、受信バッファ１かを判定する。[k／n]の値が
偶数である場合、データは受信バッファ０に格納されて
おり、ステップ1904へ進む。[k／n]の値が奇数である場
合、データは受信バッファ１に格納されており、ステッ
プ1905へ進む。ステップ1904では、受信バッファへのリ
ードポインタを示すＲＡＭ102上に定義された変数rp
に、buf0+[(k％n)／8]を演算した値を設定する。ここ
で、k％nはｋをｎで除算した場合の余りを示す。図２１
に示すように、buf0+[(k％n)／8]は、ｋ番目のコードワ
ードのビット０のデータを含むバイトのＲＡＭ102上の
アドレスを示す。同様に、ステップ1905では、rpに、bu
f1+[(k％n)／8]を演算した値を設定する。
ンを示すＲＡＭ102上に定義した変数bpを０に初期化す
る。ステップ1903では、[k／n]番目のブロックのデータ
が格納されている受信バッファが、受信バッファ０か、
あるいは、受信バッファ１かを判定する。[k／n]の値が
偶数である場合、データは受信バッファ０に格納されて
おり、ステップ1904へ進む。[k／n]の値が奇数である場
合、データは受信バッファ１に格納されており、ステッ
プ1905へ進む。ステップ1904では、受信バッファへのリ
ードポインタを示すＲＡＭ102上に定義された変数rp
に、buf0+[(k％n)／8]を演算した値を設定する。ここ
で、k％nはｋをｎで除算した場合の余りを示す。図２１
に示すように、buf0+[(k％n)／8]は、ｋ番目のコードワ
ードのビット０のデータを含むバイトのＲＡＭ102上の
アドレスを示す。同様に、ステップ1905では、rpに、bu
f1+[(k％n)／8]を演算した値を設定する。
【０１３２】次に、ステップ1906で、ＲＡＭ102上に定
義した変数bpinに、(k％n)％8を演算した値を設定す
る。bpinは、受信バッファに格納されたｋ番目のコード
ワードのデータのバイト内でのビットポジションを示
す。そして、ステップ1907で、変数rpが示すバイトのビ
ットbpinの値を、cwのビットbpにコピーする。図１９の
ステップ1907において、cw[bp]は、cwのビットbpを示
し、ＲＡＭ(rp)[bpin]は、rpが示すバイトのビットbpin
を示す。さらに、ステップ1908で、bpをインクリメント
し、ステップ1909で、ｋ番目のコードワードのインター
リーブ解除の終了判定を行なう。bp≠32の場合、インタ
ーリーブ解除は終了しておらず、ステップ1910へ進み、
変数rpに4を加算して、ステップ1907に戻る。ＣＰＵ100
は、bp＝32になるまで、ステップ1907〜1910の処理を繰
り返す。bp＝32が成り立つ時、図２１に示すように、cw
には、インターリーブ解除された32ビットのk番目のコ
ードワードが格納される（図７、１７参照）。したがっ
て、インターリーブ解除が終了したと判定し、ステップ
1911へ進む。ステップ1911では、ＢＣＨデコード処理を
行なって、ｋ番目のコードワードのデコード処理を終了
する。
義した変数bpinに、(k％n)％8を演算した値を設定す
る。bpinは、受信バッファに格納されたｋ番目のコード
ワードのデータのバイト内でのビットポジションを示
す。そして、ステップ1907で、変数rpが示すバイトのビ
ットbpinの値を、cwのビットbpにコピーする。図１９の
ステップ1907において、cw[bp]は、cwのビットbpを示
し、ＲＡＭ(rp)[bpin]は、rpが示すバイトのビットbpin
を示す。さらに、ステップ1908で、bpをインクリメント
し、ステップ1909で、ｋ番目のコードワードのインター
リーブ解除の終了判定を行なう。bp≠32の場合、インタ
ーリーブ解除は終了しておらず、ステップ1910へ進み、
変数rpに4を加算して、ステップ1907に戻る。ＣＰＵ100
は、bp＝32になるまで、ステップ1907〜1910の処理を繰
り返す。bp＝32が成り立つ時、図２１に示すように、cw
には、インターリーブ解除された32ビットのk番目のコ
ードワードが格納される（図７、１７参照）。したがっ
て、インターリーブ解除が終了したと判定し、ステップ
1911へ進む。ステップ1911では、ＢＣＨデコード処理を
行なって、ｋ番目のコードワードのデコード処理を終了
する。
【０１３３】次に、ＢＣＨデコード処理の詳細について
説明する。ＢＣＨデコード処理は、ＢＣＨエラー訂正を
行なう処理である。ＢＣＨデコード処理は、ヘッダフィ
ールド解析処理のステップ1600と、ｋ番目のコードワー
ドのデコード処理1911において、全く同じ手順で行なわ
れる。ＢＣＨデコード処理では、まず、コードワードの
ビット0〜ビット30に対し、ＢＣＨ(31、21)符号の生成
多項式Ｇによってモジュロ２の除算を行ない、その剰余
としてシンドロームＳを求め、次に、そのシンドローム
ＳからエラーパターンＥを求めて、cwのビット0〜ビッ
ト30とエラーパターンＥとで排他的論理和演算をする。
この時、シンドロームＳに対応するエラーパターンＥの
テーブルは、ＢＣＨデコード処理のプログラムの一部と
して、ＲＯＭ101に格納されている。
説明する。ＢＣＨデコード処理は、ＢＣＨエラー訂正を
行なう処理である。ＢＣＨデコード処理は、ヘッダフィ
ールド解析処理のステップ1600と、ｋ番目のコードワー
ドのデコード処理1911において、全く同じ手順で行なわ
れる。ＢＣＨデコード処理では、まず、コードワードの
ビット0〜ビット30に対し、ＢＣＨ(31、21)符号の生成
多項式Ｇによってモジュロ２の除算を行ない、その剰余
としてシンドロームＳを求め、次に、そのシンドローム
ＳからエラーパターンＥを求めて、cwのビット0〜ビッ
ト30とエラーパターンＥとで排他的論理和演算をする。
この時、シンドロームＳに対応するエラーパターンＥの
テーブルは、ＢＣＨデコード処理のプログラムの一部と
して、ＲＯＭ101に格納されている。
【０１３４】また、本発明の実施の形態では、ＢＣＨデ
コード処理におけるモジュロ２の除算演算を、テーブル
を参照することによって行なう。そのテーブルは、具体
的には、任意の７ビットのビットパターンとＢＣＨ(3
1、21)符号の生成多項式Ｇ(11ビット)との乗算演算を行
ない、その17ビットの演算結果の上位７ビットに対応し
て、その下位10ビットをデータとしてテーブル化したも
のであり、ＲＯＭ101上に格納されている。以下では、
このテーブルを除算テーブルと呼ぶ。
コード処理におけるモジュロ２の除算演算を、テーブル
を参照することによって行なう。そのテーブルは、具体
的には、任意の７ビットのビットパターンとＢＣＨ(3
1、21)符号の生成多項式Ｇ(11ビット)との乗算演算を行
ない、その17ビットの演算結果の上位７ビットに対応し
て、その下位10ビットをデータとしてテーブル化したも
のであり、ＲＯＭ101上に格納されている。以下では、
このテーブルを除算テーブルと呼ぶ。
【０１３５】本発明の実施の形態では、この除算テーブ
ルを用いて、ＢＣＨデコード処理におけるモジュロ２の
除算演算を、図２２に示す手順で行なう。図２２におい
て、Q1、Q2、Q3は、除算の21ビットの商である。B1は、
ＧとQ1の乗算結果の下位10ビット、R1は、cwのビット7
〜ビット16の10ビットとB1との排他的論理和演算の結果
である。同様に、B2は、ＧとQ2の乗算結果の下位10ビッ
ト、R2は、R1の下位3ビットおよびcwのビット17〜ビッ
ト23の10ビットとB2との排他的論理和演算の結果であ
り、B3は、ＧとQ3の乗算結果の下位10ビット、Ｓは、R2
の下位３ビットおよびcwのビット24〜ビット30の10ビッ
トとB3との排他的論理和演算の結果であり、除算の10ビ
ットの剰余、つまり、シンドロームである。
ルを用いて、ＢＣＨデコード処理におけるモジュロ２の
除算演算を、図２２に示す手順で行なう。図２２におい
て、Q1、Q2、Q3は、除算の21ビットの商である。B1は、
ＧとQ1の乗算結果の下位10ビット、R1は、cwのビット7
〜ビット16の10ビットとB1との排他的論理和演算の結果
である。同様に、B2は、ＧとQ2の乗算結果の下位10ビッ
ト、R2は、R1の下位3ビットおよびcwのビット17〜ビッ
ト23の10ビットとB2との排他的論理和演算の結果であ
り、B3は、ＧとQ3の乗算結果の下位10ビット、Ｓは、R2
の下位３ビットおよびcwのビット24〜ビット30の10ビッ
トとB3との排他的論理和演算の結果であり、除算の10ビ
ットの剰余、つまり、シンドロームである。
【０１３６】ここで、B1、B2、B3は、それぞれ、cwのビ
ット0〜ビット6の７ビット、R1の上位7ビット、R2の上
位７ビットから除算テーブルを参照することによって求
めることができる。したがって、本発明の実施の形態の
ＢＣＨデコード処理は、図２３に示す手順で行なわれ
る。
ット0〜ビット6の７ビット、R1の上位7ビット、R2の上
位７ビットから除算テーブルを参照することによって求
めることができる。したがって、本発明の実施の形態の
ＢＣＨデコード処理は、図２３に示す手順で行なわれ
る。
【０１３７】まず、ステップ2300で、cwのビット0〜ビ
ット6のビットパターンから除算テーブルを参照して、B
1を求める。次に、ステップ2301で、cwのビット7〜ビッ
ト16と、B1とで排他的論理和演算を行ないR1を求める。
次に、ステップ2302で、R1の上位７ビットのビットパタ
ーンから除算テーブルを参照して、B2を求める。次に、
ステップ2303で、R1の下位3ビットおよびcwのビット17
〜ビット23と、B2とで排他的論理和演算を行ないR2を求
める。次に、ステップ2304で、R2の上位７ビットのビッ
トパターンから除算テーブルを参照して、B3を求める。
次に、ステップ2305で、R2の下位3ビットおよびcwのビ
ット24〜ビット30と、B3とで排他的論理和演算を行ない
シンドロームＳを求める。
ット6のビットパターンから除算テーブルを参照して、B
1を求める。次に、ステップ2301で、cwのビット7〜ビッ
ト16と、B1とで排他的論理和演算を行ないR1を求める。
次に、ステップ2302で、R1の上位７ビットのビットパタ
ーンから除算テーブルを参照して、B2を求める。次に、
ステップ2303で、R1の下位3ビットおよびcwのビット17
〜ビット23と、B2とで排他的論理和演算を行ないR2を求
める。次に、ステップ2304で、R2の上位７ビットのビッ
トパターンから除算テーブルを参照して、B3を求める。
次に、ステップ2305で、R2の下位3ビットおよびcwのビ
ット24〜ビット30と、B3とで排他的論理和演算を行ない
シンドロームＳを求める。
【０１３８】次に、ステップ2306で、エラーが検出され
たか否かを判定する。シンドロームＳの値が０の場合、
エラーが検出されなかったことを意味し、この場合は、
ＢＣＨデコード処理を終了する。シンドロームＳの値が
０でない場合、エラーが検出されたことを意味し、ステ
ップ2307へ進む。ステップ2307では、エラーパターンの
テーブルを参照して、シンドロームＳからエラーパター
ンＥを求める。ここで参照するエラーパターンのテーブ
ルは、２ビット以下のエラーの全てのパターンと、それ
に対応するシンドロームをテーブルにしたものであり、
エラーパターンは、エラーのあるビットが１、その他の
ビットが０の値を持つ31ビットのビットパターンであ
る。したがって、３ビット以上のエラーがある場合に
は、エラーパターンのテーブルを参照しても、シンドロ
ームＳに対応するエラーパターンが存在しない場合があ
る。この場合、エラー訂正はできないので、ステップ23
08で、シンドロームＳに対応するエラーパターンが存在
するか否かを判定し、エラーパターンが存在しない場合
には、ＢＣＨデコード処理を終了する。シンドロームＳ
に対応するエラーパターンＥが存在する場合には、ステ
ップ2309へ進み、コードワードcwのビット0〜ビット30
と、エラーパターンＥとで排他的論理和演算を行ない、
結果をcwに格納して、ＢＣＨデコード処理を終了する。
たか否かを判定する。シンドロームＳの値が０の場合、
エラーが検出されなかったことを意味し、この場合は、
ＢＣＨデコード処理を終了する。シンドロームＳの値が
０でない場合、エラーが検出されたことを意味し、ステ
ップ2307へ進む。ステップ2307では、エラーパターンの
テーブルを参照して、シンドロームＳからエラーパター
ンＥを求める。ここで参照するエラーパターンのテーブ
ルは、２ビット以下のエラーの全てのパターンと、それ
に対応するシンドロームをテーブルにしたものであり、
エラーパターンは、エラーのあるビットが１、その他の
ビットが０の値を持つ31ビットのビットパターンであ
る。したがって、３ビット以上のエラーがある場合に
は、エラーパターンのテーブルを参照しても、シンドロ
ームＳに対応するエラーパターンが存在しない場合があ
る。この場合、エラー訂正はできないので、ステップ23
08で、シンドロームＳに対応するエラーパターンが存在
するか否かを判定し、エラーパターンが存在しない場合
には、ＢＣＨデコード処理を終了する。シンドロームＳ
に対応するエラーパターンＥが存在する場合には、ステ
ップ2309へ進み、コードワードcwのビット0〜ビット30
と、エラーパターンＥとで排他的論理和演算を行ない、
結果をcwに格納して、ＢＣＨデコード処理を終了する。
【０１３９】次に、メッセージフィールド解析処理1115
について説明する。メッセージフィールド解析処理で
は、アドレスフィールド解析処理において一致したアド
レスに対応するメッセージデータを、ＲＡＭ102上に定
義したメッセージ領域に格納する処理を行なう。メッセ
ージフィールド解析処理1115の手順を図２４に示す。
について説明する。メッセージフィールド解析処理で
は、アドレスフィールド解析処理において一致したアド
レスに対応するメッセージデータを、ＲＡＭ102上に定
義したメッセージ領域に格納する処理を行なう。メッセ
ージフィールド解析処理1115の手順を図２４に示す。
【０１４０】まず、ステップ2400でｋ番目のコードワー
ドのデコード処理を行なう。この時ｋは、一致したアド
レスに対応するメッセージの先頭コードワードの番号を
示す。次に、ステップ2401で、デコードしたコードワー
ドをＲＡＭ102上に定義したメッセージ領域に格納す
る。次に、ステップ2402で、変数kをインクリメント、
変数ｍをデクリメントし、ステップ2403で、メッセージ
フィールド解析の終了判定を行なう。変数ｍの値が０の
場合は、メッセージの格納を完了したと判断して、ステ
ップ2404へ進み、statusのビット６(新着メッセージ表
示要求)に1をセットして、メッセージフィールド解析11
16を終了する。ｍ≠０の場合は、ステップ2400に戻り、
メッセージの次のコードワードをデコードする。このよ
うに、変数ｍの値が０になるまで、ステップ2400〜2403
の処理を繰り返し、メッセージをＲＡＭ102上のメッセ
ージ領域に格納して、メッセージフィールド解析1115を
終了する。
ドのデコード処理を行なう。この時ｋは、一致したアド
レスに対応するメッセージの先頭コードワードの番号を
示す。次に、ステップ2401で、デコードしたコードワー
ドをＲＡＭ102上に定義したメッセージ領域に格納す
る。次に、ステップ2402で、変数kをインクリメント、
変数ｍをデクリメントし、ステップ2403で、メッセージ
フィールド解析の終了判定を行なう。変数ｍの値が０の
場合は、メッセージの格納を完了したと判断して、ステ
ップ2404へ進み、statusのビット６(新着メッセージ表
示要求)に1をセットして、メッセージフィールド解析11
16を終了する。ｍ≠０の場合は、ステップ2400に戻り、
メッセージの次のコードワードをデコードする。このよ
うに、変数ｍの値が０になるまで、ステップ2400〜2403
の処理を繰り返し、メッセージをＲＡＭ102上のメッセ
ージ領域に格納して、メッセージフィールド解析1115を
終了する。
【０１４１】次に、受信プロセス終了処理1116について
説明する。受信プロセス終了処理は、受信プロセスを終
了して、プロセスをメインプロセスにスイッチする処理
である。受信プロセス終了処理1116の手順を図２５に示
す。
説明する。受信プロセス終了処理は、受信プロセスを終
了して、プロセスをメインプロセスにスイッチする処理
である。受信プロセス終了処理1116の手順を図２５に示
す。
【０１４２】まず、ステップ2500で、制御ロジック部10
3の起動フレームレジスタ907に、次に起動するフレーム
番号を設定する。これにより、制御ロジック部103から
の割り込み０処理の要求が止まる。次に、ステップ2501
で、statusのビット０(受信プロセス表示)を０にクリア
して、受信プロセスの処理が終了していることを示す。
そして、ステップ2502で、ＣＰＵ100のスタックポイン
タの値を、ＲＡＭ102上に定義した受信プロセスのスタ
ックポインタの退避領域にコピーし、メインプロセスの
スタックポインタの退避領域に格納されている値を、ス
タックポインタにコピーして、さらに、statusのビット
1(カレントプロセス表示)を０にクリアして、プロセス
をメインプロセスにスイッチする。この後、ＣＰＵ100
は、リターンコマンドを実行し、メインプロセスのスタ
ックに格納されていた値を、プログラムカウンタに設定
して、メインプロセスの処理を再開する。
3の起動フレームレジスタ907に、次に起動するフレーム
番号を設定する。これにより、制御ロジック部103から
の割り込み０処理の要求が止まる。次に、ステップ2501
で、statusのビット０(受信プロセス表示)を０にクリア
して、受信プロセスの処理が終了していることを示す。
そして、ステップ2502で、ＣＰＵ100のスタックポイン
タの値を、ＲＡＭ102上に定義した受信プロセスのスタ
ックポインタの退避領域にコピーし、メインプロセスの
スタックポインタの退避領域に格納されている値を、ス
タックポインタにコピーして、さらに、statusのビット
1(カレントプロセス表示)を０にクリアして、プロセス
をメインプロセスにスイッチする。この後、ＣＰＵ100
は、リターンコマンドを実行し、メインプロセスのスタ
ックに格納されていた値を、プログラムカウンタに設定
して、メインプロセスの処理を再開する。
【０１４３】この後、ＣＰＵ100は、メインプロセスに
おいて、新着メッセージ表示処理1104を実行して、受信
したメッセージを、ＬＣＤ107に表示し、スピーカ108を
鳴音させ、ＬＥＤ109を点滅させて、ユーザにメッセー
ジを受信したことを知らせる。
おいて、新着メッセージ表示処理1104を実行して、受信
したメッセージを、ＬＣＤ107に表示し、スピーカ108を
鳴音させ、ＬＥＤ109を点滅させて、ユーザにメッセー
ジを受信したことを知らせる。
【０１４４】以上で説明したように、本発明の実施の形
態では、ＣＰＵ100が、ＲＯＭ101に格納されたプログラ
ムにしたがって、インターリーブ解除や、ＢＣＨ符号の
デコード、アドレス照合といった伝送データのプロトコ
ル解析の処理を実行し、ページングシステムのサービス
地域において、ページャ受信機として動作する。
態では、ＣＰＵ100が、ＲＯＭ101に格納されたプログラ
ムにしたがって、インターリーブ解除や、ＢＣＨ符号の
デコード、アドレス照合といった伝送データのプロトコ
ル解析の処理を実行し、ページングシステムのサービス
地域において、ページャ受信機として動作する。
【０１４５】本発明の実施の形態では、アドレスフィー
ルド解析処理、メッセージフィールド解析処理の各処理
において必要なコードワードのみインターリーブを解除
し、ＢＣＨ符号をデコードする。また、ＢＣＨ符号をデ
コードする処理では、ＢＣＨ符号の生成多項式によるモ
ジュロ2の除算演算を、除算テーブルを用いた排他的論
理和演算によって実現している。これらの処理方式の採
用によって、伝送データのプロトコルの解析におけるＣ
ＰＵ100への負担を、大幅に軽減することができる。
ルド解析処理、メッセージフィールド解析処理の各処理
において必要なコードワードのみインターリーブを解除
し、ＢＣＨ符号をデコードする。また、ＢＣＨ符号をデ
コードする処理では、ＢＣＨ符号の生成多項式によるモ
ジュロ2の除算演算を、除算テーブルを用いた排他的論
理和演算によって実現している。これらの処理方式の採
用によって、伝送データのプロトコルの解析におけるＣ
ＰＵ100への負担を、大幅に軽減することができる。
【０１４６】例えば、ＢＣＨ(31、21)符号(31ビット)の
生成多項式Ｇ(11ビット)によるモジュロ２の除算演算
を、除算器を内蔵していない８ビットＣＰＵで実現する
場合、通常の排他的論理和演算を繰り返す方法では、排
他的論理和演算を42回(16ビットＣＰＵでは、21回)繰り
返す必要がある。それに対して、本発明の実施の形態の
方法では、排他的論理和演算の回数は、６回(8ビットＣ
ＰＵの場合)で済む。
生成多項式Ｇ(11ビット)によるモジュロ２の除算演算
を、除算器を内蔵していない８ビットＣＰＵで実現する
場合、通常の排他的論理和演算を繰り返す方法では、排
他的論理和演算を42回(16ビットＣＰＵでは、21回)繰り
返す必要がある。それに対して、本発明の実施の形態の
方法では、排他的論理和演算の回数は、６回(8ビットＣ
ＰＵの場合)で済む。
【０１４７】また、本発明の実施の形態では、メインプ
ロセス1100と受信プロセス1111の２つのプロセスがあ
り、受信中、ＣＰＵ100は、２つのプロセスの間を頻繁
にスイッチして、それぞれのプロセスの処理を実行する
ので、同時に、伝送データのプロトコルを解析する処理
と、スイッチ操作に対する処理を実行することができ
る。
ロセス1100と受信プロセス1111の２つのプロセスがあ
り、受信中、ＣＰＵ100は、２つのプロセスの間を頻繁
にスイッチして、それぞれのプロセスの処理を実行する
ので、同時に、伝送データのプロトコルを解析する処理
と、スイッチ操作に対する処理を実行することができ
る。
【０１４８】
【発明の効果】本発明の無線受信装置によれば、送信さ
れたデータの再生において必要なデータのみインターリ
ーブを解除、ＢＣＨ符号をデコードし、また、ＢＣＨ符
号のデコードでは、ＢＣＨ符号の生成多項式によるモジ
ュロ２の除算演算を、ＢＣＨ符号の生成多項式から生成
した数値テーブルを用いた排他的論理和演算によって実
現することにより、ＣＰＵへの負担は大幅に軽減され、
８ビット程度のＣＰＵでも、動作周波数を上げることな
く、高速なデータ通信を可能にする通信プロトコルを解
析することができる。また、ＣＰＵのスタック領域をＲ
ＡＭ上に複数個設定し、受信中、ＣＰＵのスタックを頻
繁に切替えて、伝送データのプロトコルを解析する処理
と、スイッチ操作に対する処理を、同時に実行すること
で、受信中の無線受信装置の操作性を改善することがで
きる。
れたデータの再生において必要なデータのみインターリ
ーブを解除、ＢＣＨ符号をデコードし、また、ＢＣＨ符
号のデコードでは、ＢＣＨ符号の生成多項式によるモジ
ュロ２の除算演算を、ＢＣＨ符号の生成多項式から生成
した数値テーブルを用いた排他的論理和演算によって実
現することにより、ＣＰＵへの負担は大幅に軽減され、
８ビット程度のＣＰＵでも、動作周波数を上げることな
く、高速なデータ通信を可能にする通信プロトコルを解
析することができる。また、ＣＰＵのスタック領域をＲ
ＡＭ上に複数個設定し、受信中、ＣＰＵのスタックを頻
繁に切替えて、伝送データのプロトコルを解析する処理
と、スイッチ操作に対する処理を、同時に実行すること
で、受信中の無線受信装置の操作性を改善することがで
きる。
【０１４９】以上のように、本発明は、プロトコル解析
のための専用のハードウェアを必要とせず、ＣＰＵによ
って、インターリーブ解除や、ＢＣＨ符号のデコード、
アドレスの照合といった伝送データのプロトコル解析の
処理を実行する無線受信装置を実現するものであり、こ
れによって、高速なデータ通信を可能にする通信プロト
コルをＣＰＵの動作周波数を上げることなく解析するこ
とができ、しかも、廉価な無線受信装置の提供が可能と
なる。
のための専用のハードウェアを必要とせず、ＣＰＵによ
って、インターリーブ解除や、ＢＣＨ符号のデコード、
アドレスの照合といった伝送データのプロトコル解析の
処理を実行する無線受信装置を実現するものであり、こ
れによって、高速なデータ通信を可能にする通信プロト
コルをＣＰＵの動作周波数を上げることなく解析するこ
とができ、しかも、廉価な無線受信装置の提供が可能と
なる。
【図１】本発明の実施の形態における無線受信装置のブ
ロック構成図、
ロック構成図、
【図２】本発明の実施の形態における無線受信装置が、
ページャ受信機として動作する場合に送信されるデータ
のフレーム構成を表した摸式図、
ページャ受信機として動作する場合に送信されるデータ
のフレーム構成を表した摸式図、
【図３】本発明の実施の形態における無線受信装置が、
ページャ受信機として動作する場合に送信されるデータ
の１フレームのデータ構成を表した摸式図、
ページャ受信機として動作する場合に送信されるデータ
の１フレームのデータ構成を表した摸式図、
【図４】本発明の実施の形態における無線受信装置が、
ページャ受信機として動作する場合に送信されるデータ
のヘッダフィールドのデータ構成を表した摸式図、
ページャ受信機として動作する場合に送信されるデータ
のヘッダフィールドのデータ構成を表した摸式図、
【図５】本発明の実施の形態における無線受信装置が、
ページャ受信機として動作する場合に送信されるデータ
の１コードワードのデータ構成を表した摸式図、
ページャ受信機として動作する場合に送信されるデータ
の１コードワードのデータ構成を表した摸式図、
【図６】本発明の実施の形態における無線受信装置が、
ページャ受信機として動作する場合に送信されるデータ
のアドレスフィールドとメッセージフィールドのデータ
構成を表した摸式図、
ページャ受信機として動作する場合に送信されるデータ
のアドレスフィールドとメッセージフィールドのデータ
構成を表した摸式図、
【図７】(Ａ)本発明の実施の形態における無線受信装置
が、ページャ受信機として動作する場合に送信されるデ
ータの送信順序を、インターリーブの次数が８の場合に
ついて表した摸式図、(Ｂ)本発明の実施の形態における
無線受信装置が、ページャ受信機として動作する場合に
送信されるデータの送信順序を、インターリーブの次数
が16の場合について表した摸式図、(Ｃ)本発明の実施の
形態における無線受信装置が、ページャ受信機として動
作する場合に送信されるデータの送信順序を、インター
リーブの次数が32の場合について表した摸式図、
が、ページャ受信機として動作する場合に送信されるデ
ータの送信順序を、インターリーブの次数が８の場合に
ついて表した摸式図、(Ｂ)本発明の実施の形態における
無線受信装置が、ページャ受信機として動作する場合に
送信されるデータの送信順序を、インターリーブの次数
が16の場合について表した摸式図、(Ｃ)本発明の実施の
形態における無線受信装置が、ページャ受信機として動
作する場合に送信されるデータの送信順序を、インター
リーブの次数が32の場合について表した摸式図、
【図８】(Ａ)本発明の実施の形態における無線受信装置
のフレームカウンタ908の値が変化するタイミングを表
した摸式図、(Ｂ)本発明の実施の形態における無線受信
装置の制御信号114の値が変化するタイミングを表した
摸式図、(Ｃ)本発明の実施の形態における無線受信装置
の割り込み信号121の値が変化するタイミングを表した
摸式図、(Ｄ)本発明の実施の形態における無線受信装置
の割り込み信号122の値が変化するタイミングを表した
摸式図、
のフレームカウンタ908の値が変化するタイミングを表
した摸式図、(Ｂ)本発明の実施の形態における無線受信
装置の制御信号114の値が変化するタイミングを表した
摸式図、(Ｃ)本発明の実施の形態における無線受信装置
の割り込み信号121の値が変化するタイミングを表した
摸式図、(Ｄ)本発明の実施の形態における無線受信装置
の割り込み信号122の値が変化するタイミングを表した
摸式図、
【図９】本発明の実施の形態における無線受信装置の制
御ロジック部103のブロック構成図、
御ロジック部103のブロック構成図、
【図１０】(Ａ)本発明の実施の形態における無線受信装
置の割り込み１要因レジスタ914のフィールド構成を表
した摸式図、(Ｂ)本発明の実施の形態における無線受信
装置のＲＡＭ102上のバイトstatusのフィールド構成を
表した摸式図、
置の割り込み１要因レジスタ914のフィールド構成を表
した摸式図、(Ｂ)本発明の実施の形態における無線受信
装置のＲＡＭ102上のバイトstatusのフィールド構成を
表した摸式図、
【図１１】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の全体の流れを表したフローチ
ャート、
ＣＰＵ100が行なう処理の全体の流れを表したフローチ
ャート、
【図１２】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中の割り込み１処理の手順を
表したフローチャート、
ＣＰＵ100が行なう処理の中の割り込み１処理の手順を
表したフローチャート、
【図１３】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中の割り込み０処理の手順を
表したフローチャート、
ＣＰＵ100が行なう処理の中の割り込み０処理の手順を
表したフローチャート、
【図１４】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中の受信プロセス初期化処理
の手順を表したフローチャート、
ＣＰＵ100が行なう処理の中の受信プロセス初期化処理
の手順を表したフローチャート、
【図１５】(Ａ)本発明の実施の形態における無線受信装
置のＲＡＭ102上の受信バッファ０のバイトアドレスを
表す摸式図、(Ｂ)本発明の実施の形態における無線受信
装置のＲＡＭ102上の受信バッファ１のバイトアドレス
を表す摸式図、
置のＲＡＭ102上の受信バッファ０のバイトアドレスを
表す摸式図、(Ｂ)本発明の実施の形態における無線受信
装置のＲＡＭ102上の受信バッファ１のバイトアドレス
を表す摸式図、
【図１６】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中のヘッダフィールド解析処
理の手順を表したフローチャート、
ＣＰＵ100が行なう処理の中のヘッダフィールド解析処
理の手順を表したフローチャート、
【図１７】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中の受信データ獲得処理の手
順を表したフローチャート、
ＣＰＵ100が行なう処理の中の受信データ獲得処理の手
順を表したフローチャート、
【図１８】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中のアドレスフィールド解析
処理の手順を表したフローチャート、
ＣＰＵ100が行なう処理の中のアドレスフィールド解析
処理の手順を表したフローチャート、
【図１９】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中のk番目のコードワードのデ
コード処理の手順を表したフローチャート、
ＣＰＵ100が行なう処理の中のk番目のコードワードのデ
コード処理の手順を表したフローチャート、
【図２０】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中で、受信プロセスからメイ
ンプロセスにスイッチする処理の手順を表したフローチ
ャート、
ＣＰＵ100が行なう処理の中で、受信プロセスからメイ
ンプロセスにスイッチする処理の手順を表したフローチ
ャート、
【図２１】本発明の実施の形態における無線受信装置の
ＣＰＵ100が、ｋ番目のコードワードのインターリーブ
を解除して、ＲＡＭ102上のバイトcwに格納する様子を
表した摸式図、
ＣＰＵ100が、ｋ番目のコードワードのインターリーブ
を解除して、ＲＡＭ102上のバイトcwに格納する様子を
表した摸式図、
【図２２】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中のＢＣＨデコード処理にお
けるモジュロ2の除算演算の手順を表した摸式図、
ＣＰＵ100が行なう処理の中のＢＣＨデコード処理にお
けるモジュロ2の除算演算の手順を表した摸式図、
【図２３】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中のＢＣＨデコード処理の手
順を表したフローチャート、
ＣＰＵ100が行なう処理の中のＢＣＨデコード処理の手
順を表したフローチャート、
【図２４】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中のメッセージフィールド解
析処理の手順を表したフローチャート、
ＣＰＵ100が行なう処理の中のメッセージフィールド解
析処理の手順を表したフローチャート、
【図２５】本発明の実施の形態における無線受信装置の
ＣＰＵ100が行なう処理の中の受信プロセス終了処理の
手順を表したフローチャート、
ＣＰＵ100が行なう処理の中の受信プロセス終了処理の
手順を表したフローチャート、
【図２６】従来のページャ受信機のブロック構成図であ
る。
る。
100、2600 ＣＰＵ(中央処理装置) 101、2601 ＲＯＭ(リード・オンリー・メモリ) 102、2602 ＲＡＭ(ランダム・アクセス・メモリ) 103 制御ロジック部 104、2608 受信部 105、2607 アンテナ 106、2609 ＬＣＤドライバ 107、2610 ＬＣＤ(液晶ディスプレイ) 108、2612 スピーカ 109 ＬＥＤ(発光ダイオード) 110 パワースイッチ 111 ファンクションスイッチ 112 ＥＥＰＲＯＭ(電気的に消去可能なＰＲＯＭ) 900、2603 ビット同期部 901 フレーム番号比較部 902 伝送レート検出部 903 受信データ格納部 904 割り込み１検出部 905 アラーム制御部 906 制御部 907 起動フレームレジスタ 908 フレームカウンタ 909 伝送レートレジスタ 910 受信データレジスタ０(BYTE0) 911 受信データレジスタ１(BYTE1) 912 受信データレジスタ２(BYTE2) 913 受信データレジスタ３(BYTE3) 914 割り込み１レジスタ(INTR1) 915 アラームレジスタ(ALARM) 2100 ＲＡＭ102上の受信バッファ０または、受信バッ
ファ１ 2101 ＲＡＭ102上のバイトcw 2604 インターリーブ解除部 2605 アドレス照合部 2606 データデコーダ部 2611 ドライバ
ファ１ 2101 ＲＡＭ102上のバイトcw 2604 インターリーブ解除部 2605 アドレス照合部 2606 データデコーダ部 2611 ドライバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上杉 明夫 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 1/00
Claims (32)
- 【請求項１】 無線電波を受信し、復調して得られたデ
ジタルデータに対して、アドレスに相当する部分のイン
ターリーブを解除し、インターリーブ解除されたアドレ
ス部分と固有のアドレスとを照合し、アドレスが一致し
た場合、まず、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分のインターリー
ブを解除し、インターリーブ解除された、一致したアド
レスに対応する伝送データの、デジタルデータ内の位置
を示す部分から、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を特定し、次に、特定し
た部分のデジタルデータのインターリーブを解除し、一
致したアドレスに対応する伝送データを再生する無線受
信方式。 - 【請求項２】 無線電波からアナログ電気信号を生成す
るアンテナと、前記アンテナが生成したアナログ電気信
号を復調してデジタル電気信号を生成する受信手段と、
前記受信手段が生成したデジタル電気信号と基準クロッ
ク信号とのビット同期を取り、デジタルデータを生成す
る同期手段と、前記同期手段が生成したデジタルデータ
を処理する中央処理装置と、前記中央処理装置の動作を
制御する制御プログラムを蓄積する第１蓄積手段と、前
記中央処理装置が前記デジタルデータを処理した結果を
示す出力手段と、前記中央処理装置が処理するデータを
蓄積する第２蓄積手段によって構成され、前記第２蓄積
手段の中に、基地局から送信されるデータのインターリ
ーブのブロックと同じ容量のバッファ領域が、複数個存
在し、前記第１蓄積手段には、前記同期手段が生成した
デジタルデータを、インターリーブのブロック毎に、バ
ッファ領域を切替えて蓄積しながら、一方で、バッファ
領域に蓄積されたデジタルデータに対して、アドレスに
相当する部分を、バッファ領域から読み出して、インタ
ーリーブを解除し、インターリーブ解除されたアドレス
部分と固有のアドレスとを照合し、アドレスが一致した
場合、まず、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分を、バッファ領
域から読み出して、インターリーブを解除し、インター
リーブ解除された、一致したアドレスに対応する伝送デ
ータの、デジタルデータ内の位置を示す部分から、一致
したアドレスに対応する伝送データの、デジタルデータ
内の位置を特定し、次に、特定した部分のデジタルデー
タを、バッファ領域から読み出して、インターリーブを
解除し、一致したアドレスに対応する伝送データを再生
して前記第２蓄積手段に蓄積し、次に、前記出力手段を
駆動して、前記同期手段が生成したデジタルデータの処
理結果を使用者に示す制御プログラムが蓄積されている
無線受信装置。 - 【請求項３】 アンテナが、無線電波を受信してアナロ
グ電気信号を生成し、受信手段が、前記アナログ電気信
号を復調してデジタル電気信号を生成し、同期手段が、
前記デジタル電気信号と基準クロック信号とのビット同
期を取り、デジタルデータを生成し、中央処理装置が、
第１蓄積手段に蓄積された制御プログラムに基づいて、
前記デジタルデータを、インターリーブのブロック毎
に、バッファ領域を切替えて蓄積しながら、一方で、バ
ッファ領域に蓄積されたデジタルデータに対して、アド
レスに相当する部分を、バッファ領域から読み出して、
インターリーブを解除し、インターリーブ解除されたア
ドレス部分と固有のアドレスとを照合し、アドレスが一
致した場合、まず、一致したアドレスに対応する伝送デ
ータの、デジタルデータ内の位置を示す部分を、バッフ
ァ領域から読み出して、インターリーブを解除し、イン
ターリーブ解除された、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を示す部分から、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を特定し、次に、特定した部分のデジタル
データを、バッファ領域から読み出して、インターリー
ブを解除し、一致したアドレスに対応する伝送データを
再生して第２蓄積手段に蓄積し、次に、出力手段を駆動
して、同期手段が生成したデジタルデータの処理結果を
使用者に示す請求項２記載の無線受信装置。 - 【請求項４】 無線電波を受信し、復調して得られたデ
ジタルデータの中のＢＣＨ符号に対し、ＢＣＨ符号の生
成多項式から生成した数値テーブルを参照して、排他的
論理和演算を繰り返す処理を施すことにより、前記ＢＣ
Ｈ符号をＢＣＨ符号の生成多項式で除算し、次に、前記
の除算演算の剰余の値から、誤りビットのビット位置を
求め、前記ＢＣＨ符号の誤りビットに相当するビットの
値を反転して、ＢＣＨ符号をデコードし、次に、ＢＣＨ
符号をデコードしたデジタルデータに対して、アドレス
部分と固有のアドレスとを照合し、アドレスが一致した
場合、一致したアドレスに対応する伝送データを再生す
る無線受信方式。 - 【請求項５】 無線電波からアナログ電気信号を生成す
るアンテナと、前記アンテナが生成したアナログ電気信
号を復調してデジタル電気信号を生成する受信手段と、
前記受信手段が生成したデジタル電気信号と基準クロッ
ク信号とのビット同期を取り、デジタルデータを生成す
る同期手段と、前記同期手段が生成したデジタルデータ
を処理する中央処理装置と、前記中央処理装置の動作を
制御する制御プログラムを蓄積する第１蓄積手段と、前
記中央処理装置が前記デジタルデータを処理した結果を
示す出力手段と、前記中央処理装置が処理するデータを
蓄積する第２蓄積手段によって構成され、前記第１蓄積
手段には、前記同期手段が生成したデジタルデータの中
のＢＣＨ符号に対し、ＢＣＨ符号の生成多項式から生成
した数値テーブルを参照して、排他的論理和演算を繰り
返す処理を施すことにより、前記ＢＣＨ符号をＢＣＨ符
号の生成多項式で除算し、次に、前記の除算演算の剰余
の値から、誤りビットのビット位置を求め、前記ＢＣＨ
符号の誤りビットに相当するビットの値を反転して、Ｂ
ＣＨ符号をデコードし、次に、ＢＣＨ符号をデコードし
たデジタルデータに対して、アドレス部分と固有のアド
レスとを照合し、アドレスが一致した場合、一致したア
ドレスに対応する伝送データを再生して前記第２蓄積手
段に蓄積し、次に、前記出力手段を駆動して、前記同期
手段が生成したデジタルデータの処理結果を使用者に示
す制御プログラムが蓄積されている無線受信装置。 - 【請求項６】 アンテナが、無線電波を受信してアナロ
グ電気信号を生成し、受信手段が、前記アナログ電気信
号を復調してデジタル電気信号を生成し、同期手段が、
前記デジタル電気信号と基準クロック信号とのビット同
期を取り、デジタルデータを生成し、中央処理装置が、
第１蓄積手段に蓄積された制御プログラムに基づいて、
前記デジタルデータの中のＢＣＨ符号に対して、ＢＣＨ
符号の生成多項式から生成した数値テーブルを参照し
て、排他的論理和演算を繰り返す処理を施すことによ
り、前記ＢＣＨ符号をＢＣＨ符号の生成多項式で除算
し、次に、前記の除算演算の剰余の値から、誤りビット
のビット位置を求め、前記ＢＣＨ符号の誤りビットに相
当するビットの値を反転して、ＢＣＨ符号をデコード
し、次に、ＢＣＨ符号をデコードしたデジタルデータに
対して、アドレス部分と固有のアドレスとを照合し、ア
ドレスが一致した場合、一致したアドレスに対応する伝
送データを再生して第２蓄積手段に蓄積し、次に、出力
手段を駆動して、同期手段が生成したデジタルデータの
処理結果を使用者に示す請求項５記載の無線受信装置。 - 【請求項７】 128種類の7ビットの任意のビットパター
ンと、ＢＣＨ(31、21)符号の生成多項式(11101101001)
とのモジュロ2の乗算演算をした場合の17ビットの演算
結果の上位7ビットの部分に対応して、下位10ビットの
部分をテーブル化した数値テーブルを参照して、デジタ
ルデータの中のＢＣＨ(31、21)符号に対し、排他的論理
和演算を3回繰り返すことによって、前記ＢＣＨ(31、2
1)符号を、ＢＣＨ(31、21)符号の生成多項式で除算し、
次に、前記の除算演算の剰余の値から、誤りビットのビ
ット位置を求め、前記ＢＣＨ(31、21)符号の誤りビット
に相当するビットの値を反転して、ＢＣＨ(31、21)符号
をデコードする請求項４記載の無線受信方式。 - 【請求項８】 128種類の7ビットの任意のビットパター
ンと、ＢＣＨ(31、21)符号の生成多項式(11101101001)
とのモジュロ2の乗算演算をした場合の17ビットの演算
結果の上位7ビットの部分に対応して、下位10ビットの
部分をテーブル化した数値テーブルが、制御プログラム
の一部として、第１蓄積手段の中に存在し、前記数値テ
ーブルを参照して、同期手段が生成したデジタルデータ
の中のＢＣＨ(31、21)符号に対し、排他的論理和演算を
3回繰り返すことによって、前記ＢＣＨ(31、21)符号
を、ＢＣＨ(31、21)符号の生成多項式で除算し、次に、
前記の除算演算の剰余の値から、誤りビットのビット位
置を求め、前記ＢＣＨ(31、21)符号の誤りビットに相当
するビットの値を反転して、ＢＣＨ(31、21)符号をデコ
ードし、次に、ＢＣＨ(31、21)符号をデコードしたデジ
タルデータに対して、アドレス部分と固有のアドレスと
を照合し、アドレスが一致した場合、一致したアドレス
に対応する伝送データを再生して第２蓄積手段に蓄積
し、次に、出力手段を駆動して、同期手段が生成したデ
ジタルデータの処理結果を使用者に示す制御プログラム
が、第１蓄積手段に蓄積されている請求項５記載の無線
受信装置。 - 【請求項９】 アンテナが、無線電波を受信してアナロ
グ電気信号を生成し、受信手段が、前記アナログ電気信
号を復調してデジタル電気信号を生成し、同期手段が、
前記デジタル電気信号と基準クロック信号とのビット同
期を取り、デジタルデータを生成し、中央処理装置が、
第１蓄積手段に蓄積された制御プログラムに基づいて、
第１蓄積手段の数値テーブルを参照して、前記デジタル
データの中のＢＣＨ(31、21)符号に対し、排他的論理和
演算を3回繰り返すことによって、前記ＢＣＨ(31、21)
符号を、ＢＣＨ(31、21)符号の生成多項式で除算し、次
に、前記の除算演算の剰余の値から、誤りビットのビッ
ト位置を求め、前記ＢＣＨ(31、21)符号の誤りビットに
相当するビットの値を反転して、ＢＣＨ(31、21)符号を
デコードし、次に、ＢＣＨ(31、21)符号をデコードした
デジタルデータに対して、アドレス部分と固有のアドレ
スとを照合し、アドレスが一致した場合、一致したアド
レスに対応する伝送データを再生して第２蓄積手段に蓄
積し、次に、出力手段を駆動して、同期手段が生成した
デジタルデータの処理結果を使用者に示す請求項８記載
の無線受信装置。 - 【請求項１０】 無線電波を受信し、復調して得られた
デジタルデータに対して、アドレスに相当する部分のＢ
ＣＨ符号をデコードし、ＢＣＨ符号をデコードしたアド
レス部分と固有のアドレスとを照合し、アドレスが一致
した場合、まず、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を示す部分のＢＣＨ符号
をデコードし、ＢＣＨ符号をデコードした、一致したア
ドレスに対応する伝送データの、デジタルデータ内の位
置を示す部分から、一致したアドレスに対応する伝送デ
ータの、デジタルデータ内の位置を特定し、次に、特定
した部分のデジタルデータのＢＣＨ符号をデコードし、
一致したアドレスに対応する伝送データを再生し、ま
た、前記のＢＣＨ符号のデコードでは、デコードするＢ
ＣＨ符号に対し、ＢＣＨ符号の生成多項式から生成した
数値テーブルを参照して、排他的論理和演算を繰り返す
処理を施すことにより、前記ＢＣＨ符号をＢＣＨ符号の
生成多項式で除算し、次に、前記の除算演算の剰余の値
から、誤りビットのビット位置を求め、前記ＢＣＨ符号
の誤りビットに相当するビットの値を反転して、ＢＣＨ
符号をデコードする無線受信方式。 - 【請求項１１】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、デジタルデータを生
成する同期手段と、前記同期手段が生成したデジタルデ
ータを処理する中央処理装置と、前記中央処理装置の動
作を制御する制御プログラムを蓄積する第１蓄積手段
と、前記中央処理装置が前記デジタルデータを処理した
結果を示す出力手段と、前記中央処理装置が処理するデ
ータを蓄積する第２蓄積手段によって構成され、前記第
１蓄積手段には、前記同期手段が生成したデジタルデー
タに対して、アドレスに相当する部分のＢＣＨ符号をデ
コードし、ＢＣＨ符号をデコードしたアドレス部分と固
有のアドレスとを照合し、アドレスが一致した場合、ま
ず、一致したアドレスに対応する伝送データの、デジタ
ルデータ内の位置を示す部分のＢＣＨ符号をデコード
し、ＢＣＨ符号をデコードした、一致したアドレスに対
応する伝送データの、デジタルデータ内の位置を示す部
分から、一致したアドレスに対応する伝送データの、デ
ジタルデータ内の位置を特定し、次に、特定した部分の
デジタルデータのＢＣＨ符号をデコードし、一致したア
ドレスに対応する伝送データを再生して前記第２蓄積手
段に蓄積し、次に、前記出力手段を駆動して、前記同期
手段が生成したデジタルデータの処理結果を使用者に示
し、また、前記のＢＣＨ符号のデコードでは、デコード
するＢＣＨ符号に対し、ＢＣＨ符号の生成多項式から生
成した数値テーブルを参照して、排他的論理和演算を繰
り返す処理を施すことにより、前記ＢＣＨ符号をＢＣＨ
符号の生成多項式で除算し、次に、前記の除算演算の剰
余の値から、誤りビットのビット位置を求め、前記ＢＣ
Ｈ符号の誤りビットに相当するビットの値を反転して、
ＢＣＨ符号をデコードする制御プログラムが蓄積されて
いる無線受信装置。 - 【請求項１２】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、デジタルデータを生成し、中央処理装置
が、第１蓄積手段に蓄積された制御プログラムに基づい
て、前記デジタルデータに対して、アドレスに相当する
部分のＢＣＨ符号をデコードし、ＢＣＨ符号をデコード
したアドレス部分と固有のアドレスとを照合し、アドレ
スが一致した場合、まず、一致したアドレスに対応する
伝送データの、デジタルデータ内の位置を示す部分のＢ
ＣＨ符号をデコードし、ＢＣＨ符号をデコードした、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分から、一致したアドレスに対応す
る伝送データの、デジタルデータ内の位置を特定し、次
に、特定した部分のデジタルデータのＢＣＨ符号をデコ
ードし、一致したアドレスに対応する伝送データを再生
して第２蓄積手段に蓄積し、次に、出力手段を駆動し
て、同期手段が生成したデジタルデータの処理結果を使
用者に示し、また、前記のＢＣＨ符号のデコードでは、
デコードするＢＣＨ符号に対し、ＢＣＨ符号の生成多項
式から生成した数値テーブルを参照して、排他的論理和
演算を繰り返す処理を施すことにより、前記ＢＣＨ符号
をＢＣＨ符号の生成多項式で除算し、次に、前記の除算
演算の剰余の値から、誤りビットのビット位置を求め、
前記ＢＣＨ符号の誤りビットに相当するビットの値を反
転して、ＢＣＨ符号をデコードする請求項１１記載の無
線受信装置。 - 【請求項１３】 無線電波を受信し、復調して得られた
デジタルデータに対して、アドレスに相当する部分のイ
ンターリーブを解除し、ＢＣＨ符号をデコードし、イン
ターリーブを解除しＢＣＨ符号をデコードしたアドレス
部分と固有のアドレスとを照合し、アドレスが一致した
場合、まず、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分のインターリー
ブを解除し、ＢＣＨ符号をデコードし、インターリーブ
を解除しＢＣＨ符号をデコードした、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分から、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を特定し、次に、特定した
部分のデジタルデータのインターリーブを解除し、ＢＣ
Ｈ符号をデコードし、一致したアドレスに対応する伝送
データを再生し、また、前記のＢＣＨ符号のデコードで
は、デコードするＢＣＨ符号に対し、ＢＣＨ符号の生成
多項式から生成した数値テーブルを参照して、排他的論
理和演算を繰り返す処理を施すことにより、前記ＢＣＨ
符号をＢＣＨ符号の生成多項式で除算し、次に、前記の
除算演算の剰余の値から、誤りビットのビット位置を求
め、前記ＢＣＨ符号の誤りビットに相当するビットの値
を反転して、ＢＣＨ符号をデコードする無線受信方式。 - 【請求項１４】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、デジタルデータを生
成する同期手段と、前記同期手段が生成したデジタルデ
ータを処理する中央処理装置と、前記中央処理装置の動
作を制御する制御プログラムを蓄積する第１蓄積手段
と、前記中央処理装置が前記デジタルデータを処理した
結果を示す出力手段と、前記中央処理装置が処理するデ
ータを蓄積する第２蓄積手段によって構成され、前記第
２蓄積手段の中に、基地局から送信されるデータのイン
ターリーブのブロックと同じ容量のバッファ領域が、複
数個存在し、前記第１蓄積手段には、前記同期手段が生
成したデジタルデータを、インターリーブのブロック毎
に、バッファ領域を切替えて蓄積しながら、一方で、バ
ッファ領域に蓄積されたデジタルデータに対して、アド
レスに相当する部分を、バッファ領域から読み出して、
インターリーブを解除し、ＢＣＨ符号をデコードし、イ
ンターリーブを解除しＢＣＨ符号をデコードしたアドレ
ス部分と固有のアドレスとを照合し、アドレスが一致し
た場合、まず、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分を、バッファ領
域から読み出して、インターリーブを解除し、ＢＣＨ符
号をデコードし、インターリーブを解除しＢＣＨ符号を
デコードした、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分から、一致した
アドレスに対応する伝送データの、デジタルデータ内の
位置を特定し、次に、特定した部分のデジタルデータ
を、バッファ領域から読み出して、インターリーブを解
除し、ＢＣＨ符号をデコードし、一致したアドレスに対
応する伝送データを再生して前記第２蓄積手段に蓄積
し、次に、前記出力手段を駆動して、前記同期手段が生
成したデジタルデータの処理結果を使用者に示し、ま
た、前記のＢＣＨ符号のデコードでは、デコードするＢ
ＣＨ符号に対し、ＢＣＨ符号の生成多項式から生成した
数値テーブルを参照して、排他的論理和演算を繰り返す
処理を施すことにより、前記ＢＣＨ符号をＢＣＨ符号の
生成多項式で除算し、次に、前記の除算演算の剰余の値
から、誤りビットのビット位置を求め、前記ＢＣＨ符号
の誤りビットに相当するビットの値を反転して、ＢＣＨ
符号をデコードする制御プログラムが蓄積されている無
線受信装置。 - 【請求項１５】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、デジタルデータを生成し、中央処理装置
が、第１蓄積手段に蓄積された制御プログラムに基づい
て、前記デジタルデータを、インターリーブのブロック
毎に、バッファ領域を切替えて蓄積しながら、一方で、
バッファ領域に蓄積されたデジタルデータに対して、ア
ドレスに相当する部分を、バッファ領域から読み出し
て、インターリーブを解除し、ＢＣＨ符号をデコード
し、インターリーブを解除しＢＣＨ符号をデコードした
アドレス部分と固有のアドレスとを照合し、アドレスが
一致した場合、まず、一致したアドレスに対応する伝送
データの、デジタルデータ内の位置を示す部分を、バッ
ファ領域から読み出して、インターリーブを解除し、Ｂ
ＣＨ符号をデコードし、インターリーブを解除しＢＣＨ
符号をデコードした、一致したアドレスに対応する伝送
データの、デジタルデータ内の位置を示す部分から、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を特定し、次に、特定した部分のデジタルデ
ータを、バッファ領域から読み出して、インターリーブ
を解除し、ＢＣＨ符号をデコードし、一致したアドレス
に対応する伝送データを再生して第２蓄積手段に蓄積
し、次に、出力手段を駆動して、同期手段が生成したデ
ジタルデータの処理結果を使用者に示し、また、前記の
ＢＣＨ符号のデコードでは、デコードするＢＣＨ符号に
対し、ＢＣＨ符号の生成多項式から生成した数値テーブ
ルを参照して、排他的論理和演算を繰り返す処理を施す
ことにより、前記ＢＣＨ符号をＢＣＨ符号の生成多項式
で除算し、次に、前記の除算演算の剰余の値から、誤り
ビットのビット位置を求め、前記ＢＣＨ符号の誤りビッ
トに相当するビットの値を反転して、ＢＣＨ符号をデコ
ードする請求項１４記載の無線受信装置。 - 【請求項１６】 128種類の7ビットの任意のビットパタ
ーンと、ＢＣＨ(31、21)符号の生成多項式(1110110100
1)とのモジュロ2の乗算演算をした場合の17ビットの演
算結果の上位7ビットの部分に対応して、下位10ビット
の部分をテーブル化した数値テーブルを参照して、デジ
タルデータの中のＢＣＨ(31、21)符号に対し、排他的論
理和演算を3回繰り返すことによって、前記ＢＣＨ(31、
21)符号を、ＢＣＨ(31、21)符号の生成多項式で除算
し、次に、前記の除算演算の剰余の値から、誤りビット
のビット位置を求め、前記ＢＣＨ(31、21)符号の誤りビ
ットに相当するビットの値を反転して、ＢＣＨ(31、21)
符号をデコードする請求項１３記載の無線受信方式。 - 【請求項１７】 128種類の7ビットの任意のビットパタ
ーンと、ＢＣＨ(31、21)符号の生成多項式(1110110100
1)とのモジュロ2の乗算演算をした場合の17ビットの演
算結果の上位7ビットの部分に対応して、下位10ビット
の部分をテーブル化した数値テーブルが、制御プログラ
ムの一部として、第１蓄積手段の中に存在し、また、同
期手段が生成したデジタルデータを、インターリーブの
ブロック毎に、バッファ領域を切替えて蓄積しながら、
一方で、バッファ領域に蓄積されたデジタルデータに対
して、アドレスに相当する部分を、バッファ領域から読
み出して、インターリーブを解除し、ＢＣＨ(31、21)符
号をデコードし、インターリーブを解除しＢＣＨ(31、2
1)符号をデコードしたアドレス部分と固有のアドレスと
を照合し、アドレスが一致した場合、まず、一致したア
ドレスに対応する伝送データの、デジタルデータ内の位
置を示す部分を、バッファ領域から読み出して、インタ
ーリーブを解除し、ＢＣＨ(31、21)符号をデコードし、
インターリーブを解除しＢＣＨ(31、21)符号をデコード
した、一致したアドレスに対応する伝送データの、デジ
タルデータ内の位置を示す部分から、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を特
定し、次に、特定した部分のデジタルデータを、バッフ
ァ領域から読み出して、インターリーブを解除し、ＢＣ
Ｈ(31、21)符号をデコードし、一致したアドレスに対応
する伝送データを再生して第２蓄積手段に蓄積し、次
に、出力手段を駆動して、同期手段が生成したデジタル
データの処理結果を使用者に示し、また、前記のＢＣＨ
(31、21)符号のデコードでは、デコードするＢＣＨ(3
1、21)符号に対し、前記数値テーブルを参照して、排他
的論理和演算を3回繰り返すことによって、前記ＢＣＨ
(31、21)符号を、ＢＣＨ(31、21)符号の生成多項式で除
算し、次に、前記の除算演算の剰余の値から、誤りビッ
トのビット位置を求め、前記ＢＣＨ(31、21)符号の誤り
ビットに相当するビットの値を反転して、ＢＣＨ(31、2
1)符号をデコードする制御プログラムが、第１蓄積手段
に蓄積されている請求項１４記載の無線受信装置。 - 【請求項１８】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、デジタルデータを生成し、中央処理装置
が、第１蓄積手段に蓄積された制御プログラムに基づい
て、前記デジタルデータを、インターリーブのブロック
毎に、バッファ領域を切替えて蓄積しながら、一方で、
バッファ領域に蓄積されたデジタルデータに対して、ア
ドレスに相当する部分を、バッファ領域から読み出し
て、インターリーブを解除し、ＢＣＨ(31、21)符号をデ
コードし、インターリーブを解除しＢＣＨ(31、21)符号
をデコードしたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分を、バッファ領域から読み出して、インターリー
ブを解除し、ＢＣＨ(31、21)符号をデコードし、インタ
ーリーブを解除しＢＣＨ(31、21)符号をデコードした、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を示す部分から、一致したアドレスに対応
する伝送データの、デジタルデータ内の位置を特定し、
次に、特定した部分のデジタルデータを、バッファ領域
から読み出して、インターリーブを解除し、ＢＣＨ(3
1、21)符号をデコードし、一致したアドレスに対応する
伝送データを再生して第２蓄積手段に蓄積し、次に、出
力手段を駆動して、同期手段が生成したデジタルデータ
の処理結果を使用者に示し、また、前記のＢＣＨ(31、2
1)符号のデコードでは、デコードするＢＣＨ(31、21)符
号に対し、数値テーブルを参照して、排他的論理和演算
を3回繰り返すことによって、前記ＢＣＨ(31、21)符号
を、ＢＣＨ(31、21)符号の生成多項式で除算し、次に、
前記の除算演算の剰余の値から、誤りビットのビット位
置を求め、前記ＢＣＨ(31、21)符号の誤りビットに相当
するビットの値を反転して、ＢＣＨ(31、21)符号をデコ
ードする請求項１７記載の無線受信装置。 - 【請求項１９】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、デジタルデータを生
成する同期手段と、前記同期手段が生成したデジタルデ
ータを処理する中央処理装置と、前記中央処理装置の動
作を制御する制御プログラムを蓄積する第１蓄積手段
と、前記中央処理装置が前記デジタルデータを処理した
結果を示す出力手段と、前記中央処理装置が処理するデ
ータを蓄積する第２蓄積手段によって構成され、前記第
２蓄積手段の中には、前記中央処理装置のスタック領域
と、基地局から送信されるデータのインターリーブのブ
ロックと同じ容量のバッファ領域が、それぞれ複数個存
在し、また、前記第１蓄積手段には、前記スタック領域
の中の特定のスタック領域を用いて、前記同期手段が生
成したデジタルデータを、インターリーブのブロック毎
に、バッファ領域を切替えて蓄積しながら、一方で、バ
ッファ領域に蓄積されたデジタルデータに対して、アド
レスに相当する部分を、バッファ領域から読み出して、
インターリーブを解除し、インターリーブ解除されたア
ドレス部分と固有のアドレスとを照合し、アドレスが一
致した場合、まず、一致したアドレスに対応する伝送デ
ータの、デジタルデータ内の位置を示す部分を、バッフ
ァ領域から読み出して、インターリーブを解除し、イン
ターリーブ解除された、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を示す部分から、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を特定し、次に、特定した部分のデジタル
データを、バッファ領域から読み出して、インターリー
ブを解除し、一致したアドレスに対応する伝送データを
再生して前記第２蓄積手段に蓄積し、次に、他のスタッ
ク領域を用いて、前記出力手段を駆動して、前記同期手
段が生成したデジタルデータの処理結果を使用者に示
し、また、前者のスタック領域を用いている時に、イン
ターリーブを解除する部分のデータが、バッファ領域に
格納されていない場合は、一旦、後者のスタック領域
に、前記中央処理装置のスタックを切替え、インターリ
ーブを解除する部分のデータがバッファ領域に格納され
次第、前者のスタック領域を用いてインターリーブを解
除する制御プログラムが蓄積されている無線受信装置。 - 【請求項２０】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、デジタルデータを生成し、中央処理装置
が、第１蓄積手段に蓄積された制御プログラムに基づい
て、スタック領域の中の特定のスタック領域を用いて、
同期手段が生成したデジタルデータを、インターリーブ
のブロック毎に、バッファ領域を切替えて蓄積しなが
ら、一方で、バッファ領域に蓄積されたデジタルデータ
に対して、アドレスに相当する部分を、バッファ領域か
ら読み出して、インターリーブを解除し、インターリー
ブ解除されたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分を、バッファ領域から読み出して、インターリー
ブを解除し、インターリーブ解除された、一致したアド
レスに対応する伝送データの、デジタルデータ内の位置
を示す部分から、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を特定し、次に、特定し
た部分のデジタルデータを、バッファ領域から読み出し
て、インターリーブを解除し、一致したアドレスに対応
する伝送データを再生して第２蓄積手段に蓄積し、次
に、他のスタック領域を用いて、出力手段を駆動して、
同期手段が生成したデジタルデータの処理結果を使用者
に示し、また、前者のスタック領域を用いている時に、
インターリーブを解除する部分のデータが、バッファ領
域に格納されていない場合は、一旦、後者のスタック領
域に、中央処理装置のスタックを切替え、インターリー
ブを解除する部分のデータがバッファ領域に格納され次
第、前者のスタック領域を用いてインターリーブを解除
する請求項１９記載の無線受信装置。 - 【請求項２１】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、Ｎ(Ｎは任意の自然
数)ビットのデジタルデータを生成する度に、割り込み
信号を出力する同期手段と、前記同期手段が生成したデ
ジタルデータを処理する中央処理装置と、前記中央処理
装置の動作を制御する制御プログラムを蓄積する第１蓄
積手段と、前記中央処理装置が前記デジタルデータを処
理した結果を示す出力手段と、前記中央処理装置が処理
するデータを蓄積する第２蓄積手段によって構成され、
前記第２蓄積手段の中には、前記中央処理装置のスタッ
ク領域と、基地局から送信されるデータのインターリー
ブのブロックと同じ容量のバッファ領域が、それぞれ複
数個存在し、また、前記第１蓄積手段には、前記スタッ
ク領域の中の特定のスタック領域を用いて、前記同期手
段から割り込み信号が出力される度に、前記同期手段が
生成したＮビットのデジタルデータを、インターリーブ
のブロック毎に、バッファ領域を切替えて蓄積しなが
ら、一方で、バッファ領域に蓄積されたデジタルデータ
に対して、アドレスに相当する部分を、バッファ領域か
ら読み出して、インターリーブを解除し、インターリー
ブ解除されたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分を、バッファ領域から読み出して、インターリー
ブを解除し、インターリーブ解除された、一致したアド
レスに対応する伝送データの、デジタルデータ内の位置
を示す部分から、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を特定し、次に、特定し
た部分のデジタルデータを、バッファ領域から読み出し
て、インターリーブを解除し、一致したアドレスに対応
する伝送データを再生して前記第２蓄積手段に蓄積し、
次に、他のスタック領域を用いて、前記出力手段を駆動
して、前記同期手段が生成したデジタルデータの処理結
果を使用者に示し、また、前者のスタック領域を用いて
いる時に、インターリーブを解除する部分のデータが、
バッファ領域に格納されていない場合は、一旦、後者の
スタック領域に、前記中央処理装置のスタックを切替
え、前記同期手段から割り込み信号が出力される度に、
前者のスタック領域に、前記中央処理装置のスタックを
切替えて、インターリーブを解除する部分のデータがバ
ッファ領域に格納されるまで、前記中央処理装置のスタ
ックを前者と後者のスタック領域の間で切替えて、イン
ターリーブを解除する部分のデータがバッファ領域に格
納され次第、前者のスタック領域を用いてインターリー
ブを解除する制御プログラムが蓄積されている無線受信
装置。 - 【請求項２２】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタル
データを生成する度に割り込み信号を出力し、中央処理
装置が、第１蓄積手段に蓄積された制御プログラムに基
づいて、スタック領域の中の特定のスタック領域を用い
て、同期手段から割り込み信号が出力される度に、同期
手段が生成したＮビットのデジタルデータを、インター
リーブのブロック毎に、バッファ領域を切替えて蓄積し
ながら、一方で、バッファ領域に蓄積されたデジタルデ
ータに対して、アドレスに相当する部分を、バッファ領
域から読み出して、インターリーブを解除し、インター
リーブ解除されたアドレス部分と固有のアドレスとを照
合し、アドレスが一致した場合、まず、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
示す部分を、バッファ領域から読み出して、インターリ
ーブを解除し、インターリーブ解除された、一致したア
ドレスに対応する伝送データの、デジタルデータ内の位
置を示す部分から、一致したアドレスに対応する伝送デ
ータの、デジタルデータ内の位置を特定し、次に、特定
した部分のデジタルデータを、バッファ領域から読み出
して、インターリーブを解除し、一致したアドレスに対
応する伝送データを再生して第２蓄積手段に蓄積し、次
に、他のスタック領域を用いて、出力手段を駆動して、
同期手段が生成したデジタルデータの処理結果を使用者
に示し、また、前者のスタック領域を用いている時に、
インターリーブを解除する部分のデータが、バッファ領
域に格納されていない場合は、一旦、後者のスタック領
域に、中央処理装置のスタックを切替え、同期手段から
割り込み信号が出力される度に、前者のスタック領域
に、中央処理装置のスタックを切替えて、インターリー
ブを解除する部分のデータがバッファ領域に格納される
まで、中央処理装置のスタックを前者と後者のスタック
領域の間で切替えて、インターリーブを解除する部分の
データがバッファ領域に格納され次第、前者のスタック
領域を用いてインターリーブを解除する請求項２１記載
の無線受信装置。 - 【請求項２３】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、デジタルデータを生
成する同期手段と、前記同期手段が生成したデジタルデ
ータを処理する中央処理装置と、前記中央処理装置の動
作を制御する制御プログラムを蓄積する第１蓄積手段
と、前記中央処理装置が前記デジタルデータを処理した
結果を示す出力手段と、前記中央処理装置が処理するデ
ータを蓄積する第２蓄積手段によって構成され、前記第
２蓄積手段の中には、前記中央処理装置のスタック領域
が複数個存在し、また、前記第１蓄積手段には、前記ス
タック領域の中の特定のスタック領域を用いて、前記同
期手段が生成したデジタルデータに対して、アドレスに
相当する部分のＢＣＨ符号をデコードし、ＢＣＨ符号を
デコードしたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分のＢＣＨ符号をデコードし、ＢＣＨ符号をデコー
ドした、一致したアドレスに対応する伝送データの、デ
ジタルデータ内の位置を示す部分から、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
特定し、次に、特定した部分のデジタルデータのＢＣＨ
符号をデコードし、一致したアドレスに対応する伝送デ
ータを再生して前記第２蓄積手段に蓄積し、次に、他の
スタック領域を用いて、前記出力手段を駆動して、前記
同期手段が生成したデジタルデータの処理結果を使用者
に示し、また、前者のスタック領域を用いている時に、
ＢＣＨ符号をデコードするデジタルデータが、まだ、前
記同期手段によって生成されていない場合は、一旦、後
者のスタック領域に、前記中央処理装置のスタックを切
替え、ＢＣＨ符号をデコードするデジタルデータが、前
記同期手段によって生成され次第、前者のスタック領域
を用いてＢＣＨ符号をデコードし、また、前記のＢＣＨ
符号のデコードでは、デコードするＢＣＨ符号に対し、
ＢＣＨ符号の生成多項式から生成した数値テーブルを参
照して、排他的論理和演算を繰り返す処理を施すことに
より、前記ＢＣＨ符号をＢＣＨ符号の生成多項式で除算
し、次に、前記の除算演算の剰余の値から、誤りビット
のビット位置を求め、前記ＢＣＨ符号の誤りビットに相
当するビットの値を反転して、ＢＣＨ符号をデコードす
る制御プログラムが蓄積されている無線受信装置。 - 【請求項２４】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、デジタルデータを生成し、中央処理装置
が、第１蓄積手段に蓄積された制御プログラムに基づい
て、スタック領域の中の特定のスタック領域を用いて、
同期手段が生成したデジタルデータに対して、アドレス
に相当する部分のＢＣＨ符号をデコードし、ＢＣＨ符号
をデコードしたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分のＢＣＨ符号をデコードし、ＢＣＨ符号をデコー
ドした、一致したアドレスに対応する伝送データの、デ
ジタルデータ内の位置を示す部分から、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
特定し、次に、特定した部分のデジタルデータのＢＣＨ
符号をデコードし、一致したアドレスに対応する伝送デ
ータを再生して第２蓄積手段に蓄積し、次に、他のスタ
ック領域を用いて、出力手段を駆動して、同期手段が生
成したデジタルデータの処理結果を使用者に示し、ま
た、前者のスタック領域を用いている時に、ＢＣＨ符号
をデコードするデジタルデータが、同期手段によって生
成されていない場合は、一旦、後者のスタック領域に、
中央処理装置のスタックを切替え、ＢＣＨ符号をデコー
ドするデジタルデータが、同期手段によって生成され次
第、前者のスタック領域を用いてＢＣＨ符号をデコード
し、また、前記のＢＣＨ符号のデコードでは、デコード
するＢＣＨ符号に対し、ＢＣＨ符号の生成多項式から生
成した数値テーブルを参照して、排他的論理和演算を繰
り返す処理を施すことにより、前記ＢＣＨ符号をＢＣＨ
符号の生成多項式で除算し、次に、前記の除算演算の剰
余の値から、誤りビットのビット位置を求め、前記ＢＣ
Ｈ符号の誤りビットに相当するビットの値を反転して、
ＢＣＨ符号をデコードする請求項２３記載の無線受信装
置。 - 【請求項２５】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、Ｎ(Ｎは任意の自然
数)ビットのデジタルデータを生成する度に、割り込み
信号を出力する同期手段と、前記同期手段が生成したデ
ジタルデータを処理する中央処理装置と、前記中央処理
装置の動作を制御する制御プログラムを蓄積する第１蓄
積手段と、前記中央処理装置が前記デジタルデータを処
理した結果を示す出力手段と、前記中央処理装置が処理
するデータを蓄積する第２蓄積手段によって構成され、
前記第２蓄積手段の中には、前記中央処理装置のスタッ
ク領域が複数個存在し、また、前記第１蓄積手段には、
前記スタック領域の中の特定のスタック領域を用いて、
前記同期手段から割り込み信号が出力される度に、前記
同期手段が生成したＮビットのデジタルデータを前記第
２蓄積手段に蓄積しながら、一方で、第２蓄積手段に蓄
積された同期手段が生成したデジタルデータに対して、
アドレスに相当する部分のＢＣＨ符号をデコードし、Ｂ
ＣＨ符号をデコードしたアドレス部分と固有のアドレス
とを照合し、アドレスが一致した場合、まず、一致した
アドレスに対応する伝送データの、デジタルデータ内の
位置を示す部分のＢＣＨ符号をデコードし、ＢＣＨ符号
をデコードした、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を示す部分から、一致し
たアドレスに対応する伝送データの、デジタルデータ内
の位置を特定し、次に、特定した部分のデジタルデータ
のＢＣＨ符号をデコードし、一致したアドレスに対応す
る伝送データを再生して前記第２蓄積手段に蓄積し、次
に、他のスタック領域を用いて、前記出力手段を駆動し
て、前記同期手段が生成したデジタルデータの処理結果
を使用者に示し、また、前者のスタック領域を用いてい
る時に、ＢＣＨ符号をデコードするデジタルデータが、
前記同期手段によって生成されていない場合は、一旦、
後者のスタック領域に、前記中央処理装置のスタックを
切替え、前記同期手段から割り込み信号が出力される度
に、前者のスタック領域に、前記中央処理装置のスタッ
クを切替えて、ＢＣＨ符号をデコードするデジタルデー
タが前記同期手段によって生成されるまで、中央処理装
置のスタックを前者と後者のスタック領域の間で切替え
て、ＢＣＨ符号をデコードするデジタルデータが、前記
同期手段によって生成され次第、前者のスタック領域を
用いてＢＣＨ符号をデコードし、また、前記のＢＣＨ符
号のデコードでは、デコードするＢＣＨ符号に対し、Ｂ
ＣＨ符号の生成多項式から生成した数値テーブルを参照
して、排他的論理和演算を繰り返す処理を施すことによ
り、前記ＢＣＨ符号をＢＣＨ符号の生成多項式で除算
し、次に、前記の除算演算の剰余の値から、誤りビット
のビット位置を求め、前記ＢＣＨ符号の誤りビットに相
当するビットの値を反転して、ＢＣＨ符号をデコードす
る制御プログラムが蓄積されている無線受信装置。 - 【請求項２６】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタル
データを生成する度に割り込み信号を出力し、中央処理
装置が、第１蓄積手段に蓄積された制御プログラムに基
づいて、スタック領域の中の特定のスタック領域を用い
て、同期手段から割り込み信号が出力される度に、同期
手段が生成したＮビットのデジタルデータを第２蓄積手
段に蓄積しながら、一方で、第２蓄積手段に蓄積された
同期手段が生成したデジタルデータに対して、アドレス
に相当する部分のＢＣＨ符号をデコードし、ＢＣＨ符号
をデコードしたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分のＢＣＨ符号をデコードし、ＢＣＨ符号をデコー
ドした、一致したアドレスに対応する伝送データの、デ
ジタルデータ内の位置を示す部分から、一致したアドレ
スに対応する伝送データの、デジタルデータ内の位置を
特定し、次に、特定した部分のデジタルデータのＢＣＨ
符号をデコードし、一致したアドレスに対応する伝送デ
ータを再生して第２蓄積手段に蓄積し、次に、他のスタ
ック領域を用いて、出力手段を駆動して、同期手段が生
成したデジタルデータの処理結果を使用者に示し、ま
た、前者のスタック領域を用いている時に、ＢＣＨ符号
をデコードするデジタルデータが、同期手段によって生
成されていない場合は、一旦、後者のスタック領域に、
中央処理装置のスタックを切替え、同期手段から割り込
み信号が出力される度に、前者のスタック領域に、中央
処理装置のスタックを切替えて、ＢＣＨ符号をデコード
するデジタルデータが同期手段によって生成されるま
で、中央処理装置のスタックを前者と後者のスタック領
域の間で切替えて、ＢＣＨ符号をデコードするデジタル
データが、同期手段によって生成され次第、前者のスタ
ック領域を用いてＢＣＨ符号をデコードし、また、前記
のＢＣＨ符号のデコードでは、デコードするＢＣＨ符号
に対し、ＢＣＨ符号の生成多項式から生成した数値テー
ブルを参照して、排他的論理和演算を繰り返す処理を施
すことにより、前記ＢＣＨ符号をＢＣＨ符号の生成多項
式で除算し、次に、前記の除算演算の剰余の値から、誤
りビットのビット位置を求め、前記ＢＣＨ符号の誤りビ
ットに相当するビットの値を反転して、ＢＣＨ符号をデ
コードする請求項２５記載の無線受信装置。 - 【請求項２７】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、デジタルデータを生
成する同期手段と、前記同期手段が生成したデジタルデ
ータを処理する中央処理装置と、前記中央処理装置の動
作を制御する制御プログラムを蓄積する第１蓄積手段
と、前記中央処理装置が前記デジタルデータを処理した
結果を示す出力手段と、前記中央処理装置が処理するデ
ータを蓄積する第２蓄積手段によって構成され、前記第
２蓄積手段の中には、前記中央処理装置のスタック領域
と、基地局から送信されるデータのインターリーブのブ
ロックと同じ容量のバッファ領域が、それぞれ複数個存
在し、また、前記第１蓄積手段には、前記スタック領域
の中の特定のスタック領域を用いて、前記同期手段が生
成したデジタルデータを、インターリーブのブロック毎
に、バッファ領域を切替えて蓄積しながら、一方で、バ
ッファ領域に蓄積されたデジタルデータに対して、アド
レスに相当する部分を、バッファ領域から読み出して、
インターリーブを解除し、ＢＣＨ符号をデコードし、イ
ンターリーブを解除しＢＣＨ符号をデコードしたアドレ
ス部分と固有のアドレスとを照合し、アドレスが一致し
た場合、まず、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分を、バッファ領
域から読み出して、インターリーブを解除し、ＢＣＨ符
号をデコードし、インターリーブを解除しＢＣＨ符号を
デコードした、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を示す部分から、一致した
アドレスに対応する伝送データの、デジタルデータ内の
位置を特定し、次に、特定した部分のデジタルデータ
を、バッファ領域から読み出して、インターリーブを解
除し、ＢＣＨ符号をデコードし、一致したアドレスに対
応する伝送データを再生して前記第２蓄積手段に蓄積
し、次に、他のスタック領域を用いて、前記出力手段を
駆動して、前記同期手段が生成したデジタルデータの処
理結果を使用者に示し、また、前者のスタック領域を用
いている時に、インターリーブを解除する部分のデータ
が、バッファ領域に格納されていない場合は、一旦、後
者のスタック領域に、前記中央処理装置のスタックを切
替え、インターリーブを解除する部分のデータがバッフ
ァ領域に格納され次第、前者のスタック領域を用いてイ
ンターリーブを解除し、また、前記のＢＣＨ符号のデコ
ードでは、デコードするＢＣＨ符号に対し、ＢＣＨ符号
の生成多項式から生成した数値テーブルを参照して、排
他的論理和演算を繰り返す処理を施すことにより、前記
ＢＣＨ符号をＢＣＨ符号の生成多項式で除算し、次に、
前記の除算演算の剰余の値から、誤りビットのビット位
置を求め、前記ＢＣＨ符号の誤りビットに相当するビッ
トの値を反転して、ＢＣＨ符号をデコードする制御プロ
グラムが蓄積されている無線受信装置。 - 【請求項２８】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、デジタルデータを生成し、中央処理装置
が、第１蓄積手段に蓄積された制御プログラムに基づい
て、スタック領域の中の特定のスタック領域を用いて、
同期手段が生成したデジタルデータを、インターリーブ
のブロック毎に、バッファ領域を切替えて蓄積しなが
ら、一方で、バッファ領域に蓄積されたデジタルデータ
に対して、アドレスに相当する部分を、バッファ領域か
ら読み出して、インターリーブを解除し、ＢＣＨ符号を
デコードし、インターリーブを解除しＢＣＨ符号をデコ
ードしたアドレス部分と固有のアドレスとを照合し、ア
ドレスが一致した場合、まず、一致したアドレスに対応
する伝送データの、デジタルデータ内の位置を示す部分
を、バッファ領域から読み出して、インターリーブを解
除し、ＢＣＨ符号をデコードし、インターリーブを解除
しＢＣＨ符号をデコードした、一致したアドレスに対応
する伝送データの、デジタルデータ内の位置を示す部分
から、一致したアドレスに対応する伝送データの、デジ
タルデータ内の位置を特定し、次に、特定した部分のデ
ジタルデータを、バッファ領域から読み出して、インタ
ーリーブを解除し、ＢＣＨ符号をデコードし、一致した
アドレスに対応する伝送データを再生して第２蓄積手段
に蓄積し、次に、他のスタック領域を用いて、出力手段
を駆動して、同期手段が生成したデジタルデータの処理
結果を使用者に示し、また、前者のスタック領域を用い
ている時に、インターリーブを解除する部分のデータ
が、バッファ領域に格納されていない場合は、一旦、後
者のスタック領域に、中央処理装置のスタックを切替
え、インターリーブを解除する部分のデータがバッファ
領域に格納され次第、前者のスタック領域を用いてイン
ターリーブを解除し、また、前記のＢＣＨ符号のデコー
ドでは、デコードするＢＣＨ符号に対し、ＢＣＨ符号の
生成多項式から生成した数値テーブルを参照して、排他
的論理和演算を繰り返す処理を施すことにより、前記Ｂ
ＣＨ符号をＢＣＨ符号の生成多項式で除算し、次に、前
記の除算演算の剰余の値から、誤りビットのビット位置
を求め、前記ＢＣＨ符号の誤りビットに相当するビット
の値を反転して、ＢＣＨ符号をデコードする請求項２７
記載の無線受信装置。 - 【請求項２９】 無線電波からアナログ電気信号を生成
するアンテナと、前記アンテナが生成したアナログ電気
信号を復調してデジタル電気信号を生成する受信手段
と、前記受信手段が生成したデジタル電気信号と基準ク
ロック信号とのビット同期を取り、Ｎ(Ｎは任意の自然
数)ビットのデジタルデータを生成する度に、割り込み
信号を出力する同期手段と、前記同期手段が生成したデ
ジタルデータを処理する中央処理装置と、前記中央処理
装置の動作を制御する制御プログラムを蓄積する第１蓄
積手段と、前記中央処理装置が前記デジタルデータを処
理した結果を示す出力手段と、前記中央処理装置が処理
するデータを蓄積する第２蓄積手段によって構成され、
前記第２蓄積手段の中には、前記中央処理装置のスタッ
ク領域と、基地局から送信されるデータのインターリー
ブのブロックと同じ容量のバッファ領域が、それぞれ複
数個存在し、また、前記第１蓄積手段には、前記スタッ
ク領域の中の特定のスタック領域を用いて、前記同期手
段から割り込み信号が出力される度に、前記同期手段が
生成したＮビットのデジタルデータを、インターリーブ
のブロック毎に、バッファ領域を切替えて蓄積しなが
ら、一方で、バッファ領域に蓄積されたデジタルデータ
に対して、アドレスに相当する部分を、バッファ領域か
ら読み出して、インターリーブを解除し、ＢＣＨ符号を
デコードし、インターリーブを解除しＢＣＨ符号をデコ
ードしたアドレス部分と固有のアドレスとを照合し、ア
ドレスが一致した場合、まず、一致したアドレスに対応
する伝送データの、デジタルデータ内の位置を示す部分
を、バッファ領域から読み出して、インターリーブを解
除し、ＢＣＨ符号をデコードし、インターリーブを解除
しＢＣＨ符号をデコードした、一致したアドレスに対応
する伝送データの、デジタルデータ内の位置を示す部分
から、一致したアドレスに対応する伝送データの、デジ
タルデータ内の位置を特定し、次に、特定した部分のデ
ジタルデータを、バッファ領域から読み出して、インタ
ーリーブを解除し、ＢＣＨ符号をデコードし、一致した
アドレスに対応する伝送データを再生して前記第２蓄積
手段に蓄積し、次に、他のスタック領域を用いて、前記
出力手段を駆動して、前記同期手段が生成したデジタル
データの処理結果を使用者に示し、また、前者のスタッ
ク領域を用いている時に、インターリーブを解除する部
分のデータが、バッファ領域に格納されていない場合
は、一旦、後者のスタック領域に、前記中央処理装置の
スタックを切替え、前記同期手段から割り込み信号が出
力される度に、前者のスタック領域に、前記中央処理装
置のスタックを切替えて、インターリーブを解除する部
分のデータがバッファ領域に格納されるまで、前記中央
処理装置のスタックを前者と後者のスタック領域の間で
切替えて、インターリーブを解除する部分のデータがバ
ッファ領域に格納され次第、前者のスタック領域を用い
てインターリーブを解除し、また、前記のＢＣＨ符号の
デコードでは、デコードするＢＣＨ符号に対し、ＢＣＨ
符号の生成多項式から生成した数値テーブルを参照し
て、排他的論理和演算を繰り返す処理を施すことによ
り、前記ＢＣＨ符号をＢＣＨ符号の生成多項式で除算
し、次に、前記の除算演算の剰余の値から、誤りビット
のビット位置を求め、前記ＢＣＨ符号の誤りビットに相
当するビットの値を反転して、ＢＣＨ符号をデコードす
る制御プログラムが蓄積されている無線受信装置。 - 【請求項３０】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタル
データを生成する度に割り込み信号を出力し、中央処理
装置が、第１蓄積手段に蓄積された制御プログラムに基
づいて、スタック領域の中の特定のスタック領域を用い
て、同期手段から割り込み信号が出力される度に、同期
手段が生成したＮビットのデジタルデータを、インター
リーブのブロック毎に、バッファ領域を切替えて蓄積し
ながら、一方で、バッファ領域に蓄積されたデジタルデ
ータに対して、アドレスに相当する部分を、バッファ領
域から読み出して、インターリーブを解除し、ＢＣＨ符
号をデコードし、インターリーブを解除しＢＣＨ符号を
デコードしたアドレス部分と固有のアドレスとを照合
し、アドレスが一致した場合、まず、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分を、バッファ領域から読み出して、インターリー
ブを解除し、ＢＣＨ符号をデコードし、インターリーブ
を解除しＢＣＨ符号をデコードした、一致したアドレス
に対応する伝送データの、デジタルデータ内の位置を示
す部分から、一致したアドレスに対応する伝送データ
の、デジタルデータ内の位置を特定し、次に、特定した
部分のデジタルデータを、バッファ領域から読み出し
て、インターリーブを解除し、ＢＣＨ符号をデコード
し、一致したアドレスに対応する伝送データを再生して
第２蓄積手段に蓄積し、次に、他のスタック領域を用い
て、出力手段を駆動して、同期手段が生成したデジタル
データの処理結果を使用者に示し、また、前者のスタッ
ク領域を用いている時に、インターリーブを解除する部
分のデータが、バッファ領域に格納されていない場合
は、一旦、後者のスタック領域に、中央処理装置のスタ
ックを切替え、同期手段から割り込み信号が出力される
度に、前者のスタック領域に、中央処理装置のスタック
を切替えて、インターリーブを解除する部分のデータが
バッファ領域に格納されるまで、中央処理装置のスタッ
クを前者と後者のスタック領域の間で切替えて、インタ
ーリーブを解除する部分のデータがバッファ領域に格納
され次第、前者のスタック領域を用いてインターリーブ
を解除し、また、前記のＢＣＨ符号のデコードでは、デ
コードするＢＣＨ符号に対し、ＢＣＨ符号の生成多項式
から生成した数値テーブルを参照して、排他的論理和演
算を繰り返す処理を施すことにより、前記ＢＣＨ符号を
ＢＣＨ符号の生成多項式で除算し、次に、前記の除算演
算の剰余の値から、誤りビットのビット位置を求め、前
記ＢＣＨ符号の誤りビットに相当するビットの値を反転
して、ＢＣＨ符号をデコードする請求項２９記載の無線
受信装置。 - 【請求項３１】 128種類の7ビットの任意のビットパタ
ーンと、ＢＣＨ(31、21)符号の生成多項式(1110110100
1)とのモジュロ2の乗算演算をした場合の17ビットの演
算結果の上位7ビットの部分に対応して、下位10ビット
の部分をテーブル化した数値テーブルが、制御プログラ
ムの一部として、第１蓄積手段の中に存在し、また、第
１蓄積手段には、スタック領域の中の特定のスタック領
域を用いて、同期手段から割り込み信号が出力される度
に、同期手段が生成したＮビットのデジタルデータを、
インターリーブのブロック毎に、バッファ領域を切替え
て蓄積しながら、一方で、バッファ領域に蓄積されたデ
ジタルデータに対して、アドレスに相当する部分を、バ
ッファ領域から読み出して、インターリーブを解除し、
ＢＣＨ(31、21)符号をデコードし、インターリーブを解
除しＢＣＨ(31、21)符号をデコードしたアドレス部分と
固有のアドレスとを照合し、アドレスが一致した場合、
まず、一致したアドレスに対応する伝送データの、デジ
タルデータ内の位置を示す部分を、バッファ領域から読
み出して、インターリーブを解除し、ＢＣＨ(31、21)符
号をデコードし、インターリーブを解除しＢＣＨ(31、2
1)符号をデコードした、一致したアドレスに対応する伝
送データの、デジタルデータ内の位置を示す部分から、
一致したアドレスに対応する伝送データの、デジタルデ
ータ内の位置を特定し、次に、特定した部分のデジタル
データを、バッファ領域から読み出して、インターリー
ブを解除し、ＢＣＨ(31、21)符号をデコードし、一致し
たアドレスに対応する伝送データを再生して第２蓄積手
段に蓄積し、次に、他のスタック領域を用いて、出力手
段を駆動して、同期手段が生成したデジタルデータの処
理結果を使用者に示し、また、前者のスタック領域を用
いている時に、インターリーブを解除する部分のデータ
が、バッファ領域に格納されていない場合は、一旦、後
者のスタック領域に、中央処理装置のスタックを切替
え、同期手段から割り込み信号が出力される度に、前者
のスタック領域に、中央処理装置のスタックを切替え
て、インターリーブを解除する部分のデータがバッファ
領域に格納されるまで、中央処理装置のスタックを前者
と後者のスタック領域の間で切替えて、インターリーブ
を解除する部分のデータがバッファ領域に格納され次
第、前者のスタック領域を用いてインターリーブを解除
し、また、前記のＢＣＨ(31、21)符号のデコードでは、
デコードするＢＣＨ(31、21)符号に対し、前記数値テー
ブルを参照して、排他的論理和演算を3回繰り返すこと
によって、前記ＢＣＨ(31、21)符号を、ＢＣＨ(31、21)
符号の生成多項式で除算し、次に、前記の除算演算の剰
余の値から、誤りビットのビット位置を求め、前記ＢＣ
Ｈ(31、21)符号の誤りビットに相当するビットの値を反
転して、ＢＣＨ(31、21)符号をデコードする制御プログ
ラムが蓄積されている請求項２９記載の無線受信装置。 - 【請求項３２】 アンテナが、無線電波を受信してアナ
ログ電気信号を生成し、受信手段が、前記アナログ電気
信号を復調してデジタル電気信号を生成し、同期手段
が、前記デジタル電気信号と基準クロック信号とのビッ
ト同期を取り、Ｎ(Ｎは任意の自然数)ビットのデジタル
データを生成する度に割り込み信号を出力し、中央処理
装置が、第１蓄積手段に蓄積された制御プログラムに基
づいて、スタック領域の中の特定のスタック領域を用い
て、同期手段から割り込み信号が出力される度に、同期
手段が生成したＮビットのデジタルデータを、インター
リーブのブロック毎に、バッファ領域を切替えて蓄積し
ながら、一方で、バッファ領域に蓄積されたデジタルデ
ータに対して、アドレスに相当する部分を、バッファ領
域から読み出して、インターリーブを解除し、ＢＣＨ(3
1、21)符号をデコードし、インターリーブを解除しＢＣ
Ｈ(31、21)符号をデコードしたアドレス部分と固有のア
ドレスとを照合し、アドレスが一致した場合、まず、一
致したアドレスに対応する伝送データの、デジタルデー
タ内の位置を示す部分を、バッファ領域から読み出し
て、インターリーブを解除し、ＢＣＨ(31、21)符号をデ
コードし、インターリーブを解除しＢＣＨ(31、21)符号
をデコードした、一致したアドレスに対応する伝送デー
タの、デジタルデータ内の位置を示す部分から、一致し
たアドレスに対応する伝送データの、デジタルデータ内
の位置を特定し、次に、特定した部分のデジタルデータ
を、バッファ領域から読み出して、インターリーブを解
除し、ＢＣＨ(31、21)符号をデコードし、一致したアド
レスに対応する伝送データを再生して第２蓄積手段に蓄
積し、次に、他のスタック領域を用いて、出力手段を駆
動して、同期手段が生成したデジタルデータの処理結果
を使用者に示し、また、前者のスタック領域を用いてい
る時に、インターリーブを解除する部分のデータが、バ
ッファ領域に格納されていない場合は、一旦、後者のス
タック領域に、中央処理装置のスタックを切替え、同期
手段から割り込み信号が出力される度に、前者のスタッ
ク領域に、中央処理装置のスタックを切替えて、インタ
ーリーブを解除する部分のデータがバッファ領域に格納
されるまで、中央処理装置のスタックを前者と後者のス
タック領域の間で切替えて、インターリーブを解除する
部分のデータがバッファ領域に格納され次第、前者のス
タック領域を用いてインターリーブを解除し、また、前
記のＢＣＨ(31、21)符号のデコードでは、デコードする
ＢＣＨ(31、21)符号に対し、数値テーブルを参照して、
排他的論理和演算を3回繰り返すことによって、前記Ｂ
ＣＨ(31、21)符号を、ＢＣＨ(31、21)符号の生成多項式
で除算し、次に、前記の除算演算の剰余の値から、誤り
ビットのビット位置を求め、前記ＢＣＨ(31、21)符号の
誤りビットに相当するビットの値を反転して、ＢＣＨ(3
1、21)符号をデコードする請求項３１記載の無線受信装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7351244A JP2982948B2 (ja) | 1995-12-27 | 1995-12-27 | 無線受信装置 |
| US08/774,836 US5982294A (en) | 1995-12-27 | 1996-12-27 | Paging receiver which performs data communication protocol analysis through execution of control program |
| CN96117994A CN1097923C (zh) | 1995-12-27 | 1996-12-27 | 无线接收装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7351244A JP2982948B2 (ja) | 1995-12-27 | 1995-12-27 | 無線受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186678A JPH09186678A (ja) | 1997-07-15 |
| JP2982948B2 true JP2982948B2 (ja) | 1999-11-29 |
Family
ID=18416027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7351244A Expired - Fee Related JP2982948B2 (ja) | 1995-12-27 | 1995-12-27 | 無線受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5982294A (ja) |
| JP (1) | JP2982948B2 (ja) |
| CN (1) | CN1097923C (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6795425B1 (en) * | 1998-11-12 | 2004-09-21 | Ericsson Inc. | Wireless communications methods and apparatus employing paging attribute descriptors |
| DE50010874D1 (de) * | 1999-04-22 | 2005-09-08 | Siemens Ag | Verfahren zur regelung der sendeleistung in einem funksystem und entsprechendes funksystem |
| JP3931021B2 (ja) * | 2000-06-22 | 2007-06-13 | 三菱電機株式会社 | フレーム番号検出装置 |
| GB2380598B (en) * | 2000-10-04 | 2003-09-03 | Global Silicon Ltd | Deinterleaving data |
| US7106820B2 (en) * | 2001-04-10 | 2006-09-12 | Broadcom Corporation | System and method for establishing word synchronization |
| US7269183B2 (en) | 2001-04-27 | 2007-09-11 | Broadcom Corporation | System and method for connecting bluetooth-enabled devices to a personal computer |
| US7174482B2 (en) * | 2001-05-04 | 2007-02-06 | Honeywell International Inc. | Process control bus monitoring and analysis |
| AU2002312937A1 (en) * | 2002-05-24 | 2003-12-12 | Nokia Corporatoin | Crc-based error correction |
| US6851039B2 (en) * | 2002-09-30 | 2005-02-01 | Lucent Technologies Inc. | Method and apparatus for generating an interleaved address |
| US7191384B2 (en) * | 2002-10-17 | 2007-03-13 | Qualcomm Incorporated | Method and apparatus for transmitting and receiving a block of data in a communication system |
| ATE398381T1 (de) * | 2004-06-02 | 2008-07-15 | Freescale Semiconductor Inc | Mobillfunkgerät |
| US8121065B2 (en) * | 2006-01-30 | 2012-02-21 | Marvell World Trade Ltd. | TDMA controller for a wireless communication system and method of operating same |
| US7631229B2 (en) * | 2006-04-24 | 2009-12-08 | Freescale Semiconductor, Inc. | Selective bit error detection at a bus device |
| US7840887B2 (en) * | 2006-08-25 | 2010-11-23 | Freescale Semiconductor, Inc. | Data stream processing method and system |
| CN101312349B (zh) * | 2007-05-26 | 2010-08-25 | 华为技术有限公司 | 信息块编码及同步检测的方法和装置 |
| US8799742B1 (en) | 2007-07-30 | 2014-08-05 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
| US8127209B1 (en) * | 2007-07-30 | 2012-02-28 | Marvell International Ltd. | QC-LDPC decoder with list-syndrome decoding |
| CN101500099B (zh) * | 2008-01-31 | 2013-06-12 | 联发科技股份有限公司 | 无线通讯接收机、无线通讯接收方法与电视接收机 |
| JPWO2015118648A1 (ja) * | 2014-02-06 | 2017-03-23 | 富士通株式会社 | 基地局装置、及び無線アクセスシステム |
| TWI613929B (zh) | 2016-08-03 | 2018-02-01 | 正文科技股份有限公司 | 無線通訊裝置 |
| US10872043B2 (en) * | 2017-08-17 | 2020-12-22 | Microchip Technology Incorporated | Systems and methods for integrity checking of code or data in a mixed security system while preserving confidentiality |
| CN111030552B (zh) * | 2019-12-09 | 2021-10-15 | 常州节卡智能装备有限公司 | 一种伺服驱动器的同步控制方法及伺服驱动器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58124338A (ja) * | 1982-01-20 | 1983-07-23 | Nec Corp | 選択呼出通信方式 |
| US4713808A (en) * | 1985-11-27 | 1987-12-15 | A T & E Corporation | Watch pager system and communication protocol |
| US5237320A (en) * | 1986-09-30 | 1993-08-17 | Nec Corporation | Radio paging system with different transmission speeds and receiver therefor |
| US5311516A (en) * | 1992-05-29 | 1994-05-10 | Motorola, Inc. | Paging system using message fragmentation to redistribute traffic |
-
1995
- 1995-12-27 JP JP7351244A patent/JP2982948B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-27 US US08/774,836 patent/US5982294A/en not_active Expired - Fee Related
- 1996-12-27 CN CN96117994A patent/CN1097923C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1097923C (zh) | 2003-01-01 |
| JPH09186678A (ja) | 1997-07-15 |
| CN1157515A (zh) | 1997-08-20 |
| US5982294A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982948B2 (ja) | 無線受信装置 | |
| EP0327533B1 (en) | Radio communication receiver with apparatus for altering bit rate of the receiver | |
| CA1258134A (en) | Error correction method | |
| JPH0669163B2 (ja) | 表示機能付無線選択呼出受信機 | |
| JPH09503371A (ja) | メッセージの通信方法及び装置 | |
| KR100331414B1 (ko) | 인터리브된데이터스트림을디인터리브하기위한방법및장치 | |
| JPH0642647B2 (ja) | メツセ−ジ情報が受信できる選択呼出受信機 | |
| EP0509649B1 (en) | Selective calling receiver | |
| JPH10247377A (ja) | タイムコード生成装置 | |
| AU695455B2 (en) | Multi-rate and multiple-modulation format data receiving apparatus and method of deinterleaving data | |
| JP3777246B2 (ja) | ディスク記憶装置内の誤りを訂正するためのシステムおよび誤り制御チップ、ならびに符号化および復号化の方法 | |
| JP3286283B2 (ja) | 電波時計 | |
| US20040003334A1 (en) | Efficient method and apparatus for low latency forward error correction | |
| CA2051901C (en) | Method for receiving calling data even if missing a predetermined code in a paging receiver | |
| US6675343B1 (en) | Code error correcting and detecting apparatus | |
| JPH0683131B2 (ja) | 表示付無線選択呼出受信機 | |
| US5440571A (en) | Circuit of addressing a memory buffer for error correction in a digital audio tape recorder | |
| JP2935230B2 (ja) | 呼出し検出装置及び呼出し検出方法 | |
| JP2929574B2 (ja) | メッセージ受信装置 | |
| JPH09246994A (ja) | 符号誤り訂正方法及び符号誤り訂正装置 | |
| KR950007970B1 (ko) | 페이저 | |
| JP3811498B2 (ja) | 同期検出方法及び同期検出回路 | |
| JP2508585B2 (ja) | 情報受信装置 | |
| JPH0557780B2 (ja) | ||
| KR100209681B1 (ko) | 씨디롬 디코더의 자동 디코딩방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |