JP2982383B2 - Ｃｍｏｓトランジスタの製造方法 - Google Patents
Ｃｍｏｓトランジスタの製造方法Info
- Publication number
- JP2982383B2 JP2982383B2 JP3153032A JP15303291A JP2982383B2 JP 2982383 B2 JP2982383 B2 JP 2982383B2 JP 3153032 A JP3153032 A JP 3153032A JP 15303291 A JP15303291 A JP 15303291A JP 2982383 B2 JP2982383 B2 JP 2982383B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon dioxide
- gate electrode
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 118
- 235000012239 silicon dioxide Nutrition 0.000 claims description 54
- 239000000377 silicon dioxide Substances 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000007791 liquid phase Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000007864 aqueous solution Substances 0.000 claims description 4
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 claims description 3
- 239000004327 boric acid Substances 0.000 claims description 2
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims 3
- 238000002513 implantation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 41
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 101150083802 LPD2 gene Proteins 0.000 description 7
- 102100032139 Neuroguidin Human genes 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 hydrogen silicon fluoride Chemical class 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000012047 saturated solution Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H01L21/8238—
-
- H01L27/0928—
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＬＤＤ構造を有するＣＭ
ＯＳトランジスタの製造方法に関する。
ＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】最近のＭＯＳトランジスタでは、ドレイ
ン近傍の電界強度を弱めてホットキャリア耐性を強める
ために、ＬＤＤ構造が採用されている。
ン近傍の電界強度を弱めてホットキャリア耐性を強める
ために、ＬＤＤ構造が採用されている。
【０００３】従来のＬＤＤ構造のＭＯＳトランジスタを
有するＣＭＯＳトランジスタの製造方法について、図
３，図４を用いて説明する。
有するＣＭＯＳトランジスタの製造方法について、図
３，図４を用いて説明する。
【０００４】Ｎ型珪素基板２０１にＰウェル２０２，Ｎ
ウェル２０３を形成した後、Ｎ型珪素基板２０１表面に
選択的に熱酸化をして膜厚の厚い素子分離用酸化膜２０
４を形成し、Ｐウェル２０２およびＮウェル２０３表面
に例えば熱酸化による２酸化珪素膜からなるゲート絶縁
膜２０５を形成する。例えばＮ+ 型の多結晶珪素膜によ
り、Ｐウェル２０２上に第１のゲート電極２０６ａ，Ｎ
ウェル２０３上に第２のゲート電極２０６ｂを形成す
る。少なくともＰウェル２０２表面のゲート絶縁膜２０
５に開口部を有するフォトレジスト膜２２１ａを形成
し、フォトレジスト膜２２１ａ，ゲート電極２０６ａ，
および素子分離用酸化膜２０４をマスクにしたイオン注
入によりＮ- 型拡散層２０７を形成する〔図３
（ａ）〕。
ウェル２０３を形成した後、Ｎ型珪素基板２０１表面に
選択的に熱酸化をして膜厚の厚い素子分離用酸化膜２０
４を形成し、Ｐウェル２０２およびＮウェル２０３表面
に例えば熱酸化による２酸化珪素膜からなるゲート絶縁
膜２０５を形成する。例えばＮ+ 型の多結晶珪素膜によ
り、Ｐウェル２０２上に第１のゲート電極２０６ａ，Ｎ
ウェル２０３上に第２のゲート電極２０６ｂを形成す
る。少なくともＰウェル２０２表面のゲート絶縁膜２０
５に開口部を有するフォトレジスト膜２２１ａを形成
し、フォトレジスト膜２２１ａ，ゲート電極２０６ａ，
および素子分離用酸化膜２０４をマスクにしたイオン注
入によりＮ- 型拡散層２０７を形成する〔図３
（ａ）〕。
【０００５】フォトレジスト膜２２１ａを除去した後、
少なくともＮウェル２０３表面のゲート絶縁膜２０５に
開口部を有するフォトレジスト膜２２１ｂを形成し、フ
ォトレジスト膜２２１ｂ，ゲート電極２０６ｂ，および
素子分離用酸化膜２０４をマスクにしたイオン注入によ
りＰ- 型拡散層２１１を形成する〔図３（ｂ）〕。
少なくともＮウェル２０３表面のゲート絶縁膜２０５に
開口部を有するフォトレジスト膜２２１ｂを形成し、フ
ォトレジスト膜２２１ｂ，ゲート電極２０６ｂ，および
素子分離用酸化膜２０４をマスクにしたイオン注入によ
りＰ- 型拡散層２１１を形成する〔図３（ｂ）〕。
【０００６】フォトレジスト膜２２１ｂを除去した後、
全面に膜厚２００〜３００ｎｍ程度の気相成長２酸化珪
素膜２０８を堆積する〔図３（ｃ）〕。
全面に膜厚２００〜３００ｎｍ程度の気相成長２酸化珪
素膜２０８を堆積する〔図３（ｃ）〕。
【０００７】気相成長２酸化珪素膜２０８に反応性イオ
ンエッチングを行ない、ゲート電極２０６ａ，２０７ｂ
の側壁にスペーサ用２酸化珪素膜２０９ａ，２０９ｂを
形成する。これらスペーサ用２酸化珪素膜２０９ａ，２
０９ｂの膜厚は、同一である〔図４（ａ）〕。
ンエッチングを行ない、ゲート電極２０６ａ，２０７ｂ
の側壁にスペーサ用２酸化珪素膜２０９ａ，２０９ｂを
形成する。これらスペーサ用２酸化珪素膜２０９ａ，２
０９ｂの膜厚は、同一である〔図４（ａ）〕。
【０００８】少なくともＰウェル２０２表面のゲート絶
縁膜２０５に開口部を有するフォトレジスト膜２２２ａ
を形成し、フォトレジスト膜２２２ａ，ゲート電極２０
６ａ，スペーサ用２酸化珪素膜２０９ａ，および素子分
離用酸化膜２０４をマスクにしたイオン注入によりＮ+
型拡散層２１０を形成する〔図４（ｂ）〕。
縁膜２０５に開口部を有するフォトレジスト膜２２２ａ
を形成し、フォトレジスト膜２２２ａ，ゲート電極２０
６ａ，スペーサ用２酸化珪素膜２０９ａ，および素子分
離用酸化膜２０４をマスクにしたイオン注入によりＮ+
型拡散層２１０を形成する〔図４（ｂ）〕。
【０００９】フォトレジスト膜２２２ａを除去した後、
少なくともＮウェル２０３表面のゲート絶縁膜２０５に
開口部を有するフォトレジスト膜２２２ｂを形成し、フ
ォトレジスト膜２２２ｂ，ゲート電極２０６ｂ，スペー
サ用２酸化珪素膜２０９ｂ，および素子分離用酸化膜２
０４をマスクにしたイオン注入によりＰ+ 型拡散層２１
２を形成する〔図４（ｃ）〕。
少なくともＮウェル２０３表面のゲート絶縁膜２０５に
開口部を有するフォトレジスト膜２２２ｂを形成し、フ
ォトレジスト膜２２２ｂ，ゲート電極２０６ｂ，スペー
サ用２酸化珪素膜２０９ｂ，および素子分離用酸化膜２
０４をマスクにしたイオン注入によりＰ+ 型拡散層２１
２を形成する〔図４（ｃ）〕。
【００１０】以上のようにして、ドレイン近傍の電界強
度を弱めるための低濃度不純物拡散層を持つＬＤＤ構造
のＭＯＳトランジスタを有するＣＭＯＳトランジスタは
形成される。
度を弱めるための低濃度不純物拡散層を持つＬＤＤ構造
のＭＯＳトランジスタを有するＣＭＯＳトランジスタは
形成される。
【００１１】
【発明が解決しようとする課題】従来のＬＤＤ構造のＭ
ＯＳトランジスタを有するＣＭＯＳトランジスタの製造
方法では、ＬＤＤ型の拡散層を形成するために４回のフ
ォトリソグラフィ工程が必要であり、非ＬＤＤ構造のＭ
ＯＳトランジスタを有するＣＭＯＳトランジスタの拡散
層を形成する場合に比べてフォトリソグラフィ工程が２
回多く、製造工程の長期化をまねき、低歩留り，高原価
となるという問題点があった。
ＯＳトランジスタを有するＣＭＯＳトランジスタの製造
方法では、ＬＤＤ型の拡散層を形成するために４回のフ
ォトリソグラフィ工程が必要であり、非ＬＤＤ構造のＭ
ＯＳトランジスタを有するＣＭＯＳトランジスタの拡散
層を形成する場合に比べてフォトリソグラフィ工程が２
回多く、製造工程の長期化をまねき、低歩留り，高原価
となるという問題点があった。
【００１２】また、従来のＬＤＤ構造のＭＯＳトランジ
スタを有するＣＭＯＳトランジスタの製造方法では、Ｐ
チャネル，およびＮチャネルＭＯＳトランジスタのゲー
ト電極の側壁に形成されるスペーサ用絶縁膜が同一工程
で形成されるため、両チャネルのゲート電極側壁に形成
されるスペーサ用絶縁膜の膜厚が同じになり、各々のチ
ャネルに最適な値な膜厚を有するスペーサ用絶縁膜を形
成することができないという問題点があった。
スタを有するＣＭＯＳトランジスタの製造方法では、Ｐ
チャネル，およびＮチャネルＭＯＳトランジスタのゲー
ト電極の側壁に形成されるスペーサ用絶縁膜が同一工程
で形成されるため、両チャネルのゲート電極側壁に形成
されるスペーサ用絶縁膜の膜厚が同じになり、各々のチ
ャネルに最適な値な膜厚を有するスペーサ用絶縁膜を形
成することができないという問題点があった。
【００１３】
【課題を解決するための手段】本発明は、ＬＤＤ構造の
ＭＯＳトランジスタを有するＣＭＯＳトランジスタの製
造方法において、一導電型領域と逆導電型領域とを有す
る半導体基板表面の所定領域に素子分離用酸化膜を設
け，一導電型領域表面および逆導電型表面にゲート絶縁
膜を形成する工程と、ゲート絶縁膜を介して一導電型領
域上に第１のゲート電極を設け、ゲート絶縁膜を介して
逆導電型領域上に第２のゲート電極を設ける工程と、逆
導電型領域を覆い，少なくとも一導電型領域に第１の開
口部を有する第１のフォトレジスト膜を形成する工程
と、第１のゲート電極および第１のフォトレジスト膜を
マスクにしたイオン注入により、一導電型領域に低濃度
の逆導電型拡散層を形成する工程と、第１のフォトレジ
スト膜をマスクにした液相成長法により、第１の開口部
に第１の液相成長２酸化珪素膜を選択成長する工程と、
第１の液相成長２酸化珪素膜に反応性エッチングを行な
い、第１のゲート電極の側壁に第１のスペーサ用２酸化
珪素膜を形成する工程と、第１のゲート電極および第１
のスペーサ用２酸化珪素膜および第１のフォトレジスト
膜をマスクにしたイオン注入により、一導電型領域に高
濃度の逆導電型拡散層を形成する工程と、第１のフォト
レジスト膜を除去した後、一導電型領域を覆い，少なく
とも逆導電型領域に第２の開口部を有する第２のフォト
レジスト膜を形成した後、同様の工程のにより、逆導電
型領域に低濃度の一導電型拡散層を形成し、第２の開口
部に第２の液相成長２酸化珪素膜を選択成長し、第２の
ゲート電極の側壁に第２のスペーサ用２酸化珪素膜を形
成し、逆導電型領域に高濃度の一導電型拡散層を形成す
る工程と、を有している。
ＭＯＳトランジスタを有するＣＭＯＳトランジスタの製
造方法において、一導電型領域と逆導電型領域とを有す
る半導体基板表面の所定領域に素子分離用酸化膜を設
け，一導電型領域表面および逆導電型表面にゲート絶縁
膜を形成する工程と、ゲート絶縁膜を介して一導電型領
域上に第１のゲート電極を設け、ゲート絶縁膜を介して
逆導電型領域上に第２のゲート電極を設ける工程と、逆
導電型領域を覆い，少なくとも一導電型領域に第１の開
口部を有する第１のフォトレジスト膜を形成する工程
と、第１のゲート電極および第１のフォトレジスト膜を
マスクにしたイオン注入により、一導電型領域に低濃度
の逆導電型拡散層を形成する工程と、第１のフォトレジ
スト膜をマスクにした液相成長法により、第１の開口部
に第１の液相成長２酸化珪素膜を選択成長する工程と、
第１の液相成長２酸化珪素膜に反応性エッチングを行な
い、第１のゲート電極の側壁に第１のスペーサ用２酸化
珪素膜を形成する工程と、第１のゲート電極および第１
のスペーサ用２酸化珪素膜および第１のフォトレジスト
膜をマスクにしたイオン注入により、一導電型領域に高
濃度の逆導電型拡散層を形成する工程と、第１のフォト
レジスト膜を除去した後、一導電型領域を覆い，少なく
とも逆導電型領域に第２の開口部を有する第２のフォト
レジスト膜を形成した後、同様の工程のにより、逆導電
型領域に低濃度の一導電型拡散層を形成し、第２の開口
部に第２の液相成長２酸化珪素膜を選択成長し、第２の
ゲート電極の側壁に第２のスペーサ用２酸化珪素膜を形
成し、逆導電型領域に高濃度の一導電型拡散層を形成す
る工程と、を有している。
【００１４】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１５】図１は、本発明の第１の実施例を説明する
ための工程順の縦断面図である。
ための工程順の縦断面図である。
【００１６】Ｎ型珪素基板１０１にＰウェル１０２，Ｎ
ウェル１０３を形成した後、Ｎ型珪素基板１０１表面に
周知の選択酸化法により膜厚３００〜８００ｎｍ程度の
２酸化珪素膜からなる素子分離用酸化膜１０４を形成す
る。Ｐウェル１０２およびＮウェル１０３表面に、例え
ば熱酸化による膜厚１０〜２０ｎｍ程度の２酸化珪素膜
からなるゲート絶縁膜１０５を形成する。全面に例えば
膜厚３００〜８００ｎｍ程度のＮ+ 型の多結晶珪素膜を
堆積し、この膜をパターニングすることにより、Ｐウェ
ル１０２上に第１のゲート電極１０６ａ，Ｎウェル１０
３上に第２のゲート電極１０６ｂを形成する。ゲート電
極１０６ａ，１０６ｂの形成における洗浄工程におい
て、ゲート電極１０６ａ，１０６ｂの表面には２〜５ｎ
ｍ程度の自然酸化膜（２酸化珪素膜）（図示せず）が形
成される。
ウェル１０３を形成した後、Ｎ型珪素基板１０１表面に
周知の選択酸化法により膜厚３００〜８００ｎｍ程度の
２酸化珪素膜からなる素子分離用酸化膜１０４を形成す
る。Ｐウェル１０２およびＮウェル１０３表面に、例え
ば熱酸化による膜厚１０〜２０ｎｍ程度の２酸化珪素膜
からなるゲート絶縁膜１０５を形成する。全面に例えば
膜厚３００〜８００ｎｍ程度のＮ+ 型の多結晶珪素膜を
堆積し、この膜をパターニングすることにより、Ｐウェ
ル１０２上に第１のゲート電極１０６ａ，Ｎウェル１０
３上に第２のゲート電極１０６ｂを形成する。ゲート電
極１０６ａ，１０６ｂの形成における洗浄工程におい
て、ゲート電極１０６ａ，１０６ｂの表面には２〜５ｎ
ｍ程度の自然酸化膜（２酸化珪素膜）（図示せず）が形
成される。
【００１７】少なくともＰウェル１０２表面のゲート絶
縁膜１０５に開口部を有する第１のフォトレジスト膜で
あるフォトレジスト膜１２１ａを形成する。フォトレジ
スト膜１２１ａ，ゲート電極１０６ａ，および素子分離
用酸化膜１０４をマスクに用い、砒素，あるいは燐の１
×１０12〜１×１０14ｃｍ-2程度のイオン注入を行な
い、Ｎ- 型拡散層１０７を形成する〔図１（ａ）〕。
縁膜１０５に開口部を有する第１のフォトレジスト膜で
あるフォトレジスト膜１２１ａを形成する。フォトレジ
スト膜１２１ａ，ゲート電極１０６ａ，および素子分離
用酸化膜１０４をマスクに用い、砒素，あるいは燐の１
×１０12〜１×１０14ｃｍ-2程度のイオン注入を行な
い、Ｎ- 型拡散層１０７を形成する〔図１（ａ）〕。
【００１８】選択的な液相成長（ＬＰＤ：ｌｉｑｕｉｄ
ｐｈａｓｅ ｄｅｐｏｓｉｔｉｏｎ）法により、フォ
トレジスト膜１２１ａの開口部に対して、膜厚２００ｎ
ｍ程度のＬＰＤ２酸化珪素膜１０８ａを形成する〔図１
（ｂ）〕。
ｐｈａｓｅ ｄｅｐｏｓｉｔｉｏｎ）法により、フォ
トレジスト膜１２１ａの開口部に対して、膜厚２００ｎ
ｍ程度のＬＰＤ２酸化珪素膜１０８ａを形成する〔図１
（ｂ）〕。
【００１９】このＬＰＤ法は、特開昭６４−２５９８６
号公報に示された方法をＬＤＤ構造のＭＯＳトランジス
タを有するＣＭＯＳトランジスタの製造方法に応用した
ものである。同公報の要約は以下のとうりである。珪弗
化水素（Ｈ2ＳｉＦ6 ）水溶液に２酸化珪素（Ｓｉ
Ｏ2 ）が飽和状態になるまで溶解する。このとき、 Ｈ2 ＳｉＯ6 ＋２Ｈ2 Ｏ＝６ＨＦ＋ＳｉＯ2 ……………（１） のなる。この飽和溶液に硼酸（Ｈ3 ＢＯ3 ），３塩化ア
ルミニウム（ＡｌＣｌ3 ），あるいはアルミニウム（Ａ
ｌ）等を添加する。例えば硼酸の場合、 Ｈ3 ＢＯ3 ＋４ＨＦ＝ＢＦ4 - ＋Ｈ3 Ｏ+ ＋２Ｈ2 Ｏ…（２） となる。このため、（１）式は Ｈ2 ＳｉＯ6 ＋２Ｈ2 Ｏ→６ＨＦ＋ＳｉＯ2 ↓…………（３） となり、２酸化珪素の過飽和溶液が形成され、２酸化珪
素が析出しやすくなる。フォトレジスト膜等の有機物を
マスクとして形成した基体をこの過飽和溶液に浸漬し、
マスクの無い部分に選択的に２酸化珪素膜を選択的に形
成する。
号公報に示された方法をＬＤＤ構造のＭＯＳトランジス
タを有するＣＭＯＳトランジスタの製造方法に応用した
ものである。同公報の要約は以下のとうりである。珪弗
化水素（Ｈ2ＳｉＦ6 ）水溶液に２酸化珪素（Ｓｉ
Ｏ2 ）が飽和状態になるまで溶解する。このとき、 Ｈ2 ＳｉＯ6 ＋２Ｈ2 Ｏ＝６ＨＦ＋ＳｉＯ2 ……………（１） のなる。この飽和溶液に硼酸（Ｈ3 ＢＯ3 ），３塩化ア
ルミニウム（ＡｌＣｌ3 ），あるいはアルミニウム（Ａ
ｌ）等を添加する。例えば硼酸の場合、 Ｈ3 ＢＯ3 ＋４ＨＦ＝ＢＦ4 - ＋Ｈ3 Ｏ+ ＋２Ｈ2 Ｏ…（２） となる。このため、（１）式は Ｈ2 ＳｉＯ6 ＋２Ｈ2 Ｏ→６ＨＦ＋ＳｉＯ2 ↓…………（３） となり、２酸化珪素の過飽和溶液が形成され、２酸化珪
素が析出しやすくなる。フォトレジスト膜等の有機物を
マスクとして形成した基体をこの過飽和溶液に浸漬し、
マスクの無い部分に選択的に２酸化珪素膜を選択的に形
成する。
【００２０】なお、本実施例では、３塩化アルミニウム
（ＡｌＣｌ3 ），あるいはアルミニウム（Ａｌ）の添加
による２酸化珪素の過飽和溶液の使用は避け、硼酸（Ｈ
3 ＢＯ3 ）の添加による２酸化珪素の過飽和溶液を使用
する。これは、ＭＯＳトランジスタのゲート絶縁膜，ゲ
ート電極中にアルミニウムイオンが侵入するのを避ける
ためである。
（ＡｌＣｌ3 ），あるいはアルミニウム（Ａｌ）の添加
による２酸化珪素の過飽和溶液の使用は避け、硼酸（Ｈ
3 ＢＯ3 ）の添加による２酸化珪素の過飽和溶液を使用
する。これは、ＭＯＳトランジスタのゲート絶縁膜，ゲ
ート電極中にアルミニウムイオンが侵入するのを避ける
ためである。
【００２１】本実施例においては、ゲート電極１０６ａ
の表面に自然酸化膜が形成されているため、ゲート電極
１０６ａの表面にもＬＰＤ２酸化珪素膜１０８ａが成長
する。なお、ゲート電極の構成材料に高融点金属膜，高
融点金属シリサイド膜等の金属材料が含まれる場合、こ
れの表面にもＬＰＤ２酸化珪素膜を成長させるために
は、ゲート電極表面に数〜数十ｎｍの絶縁膜を形成して
おく必要がある。
の表面に自然酸化膜が形成されているため、ゲート電極
１０６ａの表面にもＬＰＤ２酸化珪素膜１０８ａが成長
する。なお、ゲート電極の構成材料に高融点金属膜，高
融点金属シリサイド膜等の金属材料が含まれる場合、こ
れの表面にもＬＰＤ２酸化珪素膜を成長させるために
は、ゲート電極表面に数〜数十ｎｍの絶縁膜を形成して
おく必要がある。
【００２２】反応性イオンエッチングにより２酸化珪素
膜のエッチングを行ない、ゲート電極１０６ａの側壁に
ＬＰＤ２酸化珪素膜からなるスペーサ用２酸化珪素膜１
０９ａを形成する。ＬＰＤ２酸化珪素膜１０８ａのエッ
チングレートは熱酸化によるゲート絶縁膜１０５のエッ
チングレートとほぼ等しいため、Ｐウェル１０２表面の
ゲート絶縁膜１０５もエッチングされる。スペーサ用２
酸化珪素膜１０９ａの膜厚は２００ｎｍ程度である〔図
１（ｃ）〕。
膜のエッチングを行ない、ゲート電極１０６ａの側壁に
ＬＰＤ２酸化珪素膜からなるスペーサ用２酸化珪素膜１
０９ａを形成する。ＬＰＤ２酸化珪素膜１０８ａのエッ
チングレートは熱酸化によるゲート絶縁膜１０５のエッ
チングレートとほぼ等しいため、Ｐウェル１０２表面の
ゲート絶縁膜１０５もエッチングされる。スペーサ用２
酸化珪素膜１０９ａの膜厚は２００ｎｍ程度である〔図
１（ｃ）〕。
【００２３】フォトレジスト膜１２１ａ，ゲート電極１
０６ａ，スペーサ用２酸化珪素膜１０９ａ，および素子
分離用酸化膜１０４をマスクに用い、砒素，あるいは燐
の１×１０15〜１×１０16ｃｍ-2程度のイオン注入を行
ない、Ｐウェル１０２表面にＮ+ 型拡散層１１０を形成
する。これにより、Ｐウェル１０２表面には、ＬＤＤ構
造のＮチャネルＭＯＳトランジスタが形成される〔図１
（ｄ）〕。
０６ａ，スペーサ用２酸化珪素膜１０９ａ，および素子
分離用酸化膜１０４をマスクに用い、砒素，あるいは燐
の１×１０15〜１×１０16ｃｍ-2程度のイオン注入を行
ない、Ｐウェル１０２表面にＮ+ 型拡散層１１０を形成
する。これにより、Ｐウェル１０２表面には、ＬＤＤ構
造のＮチャネルＭＯＳトランジスタが形成される〔図１
（ｄ）〕。
【００２４】従来、ＬＤＤ構造のＮチャネルＭＯＳトラ
ンジスタにおけるＬＤＤ構造の拡散層を形成するために
は２回のフォトリソグラフィ工程が必要であったが、本
実施例では１回のフォトリソグラフィ工程によりこれを
形成できる。
ンジスタにおけるＬＤＤ構造の拡散層を形成するために
は２回のフォトリソグラフィ工程が必要であったが、本
実施例では１回のフォトリソグラフィ工程によりこれを
形成できる。
【００２５】フォトレジスト膜１２１ａを除去した後、
少なくともＮウェル１０３表面のゲート絶縁膜１０５に
開口部を有する第２のフォトレジスト膜であるフォトレ
ジスト膜１２１ｂを形成を形成する。硼素，あるいは２
弗化硼素の１×１０12〜１×１０14ｃｍ-2程度のイオン
注入を行ない、Ｐ- 型拡散層１１１を形成する。フォト
レジスト膜１２１ｂの開口部に対して膜厚１５０ｎｍ程
度のＬＰＤ２酸化珪素膜を選択的に成長し、このＬＰＤ
２酸化珪素膜を反応性インオンエッチングによりエッチ
バックしてゲート電極１０６ｂの側壁にスペーサ用２酸
化珪素膜１０９ｂを形成する。スペーサ用２酸化珪素膜
１０９ｂの膜厚は１５０ｎｍ程度である。硼素，あるい
は２弗化硼素の１×１０15〜１×１０16ｃｍ-2程度のイ
オン注入を行ない、Ｎウェル１０３表面にＰ+ 型拡散層
１１２を形成する。これにより、Ｎウェル１０３表面に
は、ＬＤＤ構造のＰチャネルＭＯＳトランジスタが形成
される〔図１（ｅ）〕。
少なくともＮウェル１０３表面のゲート絶縁膜１０５に
開口部を有する第２のフォトレジスト膜であるフォトレ
ジスト膜１２１ｂを形成を形成する。硼素，あるいは２
弗化硼素の１×１０12〜１×１０14ｃｍ-2程度のイオン
注入を行ない、Ｐ- 型拡散層１１１を形成する。フォト
レジスト膜１２１ｂの開口部に対して膜厚１５０ｎｍ程
度のＬＰＤ２酸化珪素膜を選択的に成長し、このＬＰＤ
２酸化珪素膜を反応性インオンエッチングによりエッチ
バックしてゲート電極１０６ｂの側壁にスペーサ用２酸
化珪素膜１０９ｂを形成する。スペーサ用２酸化珪素膜
１０９ｂの膜厚は１５０ｎｍ程度である。硼素，あるい
は２弗化硼素の１×１０15〜１×１０16ｃｍ-2程度のイ
オン注入を行ない、Ｎウェル１０３表面にＰ+ 型拡散層
１１２を形成する。これにより、Ｎウェル１０３表面に
は、ＬＤＤ構造のＰチャネルＭＯＳトランジスタが形成
される〔図１（ｅ）〕。
【００２６】従来、ＬＤＤ構造のＰチャネルＭＯＳトラ
ンジスタにおけるＬＤＤ構造の拡散層を形成するために
は２回のフォトリソグラフィ工程が必要であったが、本
実施例では１回のフォトリソグラフィ工程によりこれを
形成できる。このため、従来のＬＤＤ構造のＭＯＳトラ
ンジスタを有するＣＭＯＳトランジスタの製造方法では
ＬＤＤ型の拡散層を形成するために４回のフォトリソグ
ラフィ工程が必要であったが、本実施例では２回のフォ
トリソグラフィ工程によりこれを形成できることにな
り、製造工程の短縮化が実現し、高歩留り，低原価とな
る。
ンジスタにおけるＬＤＤ構造の拡散層を形成するために
は２回のフォトリソグラフィ工程が必要であったが、本
実施例では１回のフォトリソグラフィ工程によりこれを
形成できる。このため、従来のＬＤＤ構造のＭＯＳトラ
ンジスタを有するＣＭＯＳトランジスタの製造方法では
ＬＤＤ型の拡散層を形成するために４回のフォトリソグ
ラフィ工程が必要であったが、本実施例では２回のフォ
トリソグラフィ工程によりこれを形成できることにな
り、製造工程の短縮化が実現し、高歩留り，低原価とな
る。
【００２７】本実施例で用いたＬＰＤ法では、液温等の
諸条件による幅を考慮しても、ＬＰＤ２酸化珪素膜の成
長速度が１０〜２０ｎｍ／ｈｒ．と低いため、成長膜厚
の制御が容易である。このため本実施例では、Ｎチャネ
ルＭＯＳトランジスタのゲート電極の側壁のスペーサ用
２酸化珪素膜の形成とＰチャネルＭＯＳトランジスタの
ゲート電極の側壁のスペーサ用２酸化珪素膜の形成とが
別々に行なわれるため、これらのスペーサ用２酸化珪素
膜の膜厚設定が独立してできることになり、各々のチャ
ネルに最適な値の膜厚を有するスペーサ用絶縁膜を形成
することができることになる。
諸条件による幅を考慮しても、ＬＰＤ２酸化珪素膜の成
長速度が１０〜２０ｎｍ／ｈｒ．と低いため、成長膜厚
の制御が容易である。このため本実施例では、Ｎチャネ
ルＭＯＳトランジスタのゲート電極の側壁のスペーサ用
２酸化珪素膜の形成とＰチャネルＭＯＳトランジスタの
ゲート電極の側壁のスペーサ用２酸化珪素膜の形成とが
別々に行なわれるため、これらのスペーサ用２酸化珪素
膜の膜厚設定が独立してできることになり、各々のチャ
ネルに最適な値の膜厚を有するスペーサ用絶縁膜を形成
することができることになる。
【００２８】図２は本発明の第２の実施例を説明するた
めの工程順の縦断面図である。本実施例は、基本的には
第１の実施例と同じ製造方法を、Ｂｉ−ＣＭＯＳトラン
ジスタの製造方法に適用したものである。
めの工程順の縦断面図である。本実施例は、基本的には
第１の実施例と同じ製造方法を、Ｂｉ−ＣＭＯＳトラン
ジスタの製造方法に適用したものである。
【００２９】Ｐ型珪素基板１０１ｂ表面に、Ｐ+ 型埋込
み層１３１，Ｎ+ 型埋込み層１３２を選択的に形成す
る。Ｐ+ 型埋込み層１３１はＮチャネルＭＯＳトランジ
スタが上部に形成される予定の領域，およびバイポーラ
トランジスタとＭＯＳトランジスタとの素子分離領域が
上部に形成される予定の領域に形成され、Ｎ+ 型埋込み
層１３２はＰチャネルＭＯＳトランジスタが上部に形成
される予定の領域，およびバイポーラトランジスタが上
部に形成される予定の領域に形成される。全面に膜厚１
μｍ程度のＮ- 型エピタキシャル層１３３が形成され
る。Ｐ+ 型埋込み層１３１上のＮ- 型エピタキシャル層
１３３には、Ｐ+ 型埋込み層１３１と接続するＰウェル
１０２が形成される。ＰチャネルＭＯＳトランジスタが
形成される領域のＮ- 型エピタキシャル層１３３には、
Ｎ+ 型埋込み層１３２と接続するＮウェル１０３が形成
される。
み層１３１，Ｎ+ 型埋込み層１３２を選択的に形成す
る。Ｐ+ 型埋込み層１３１はＮチャネルＭＯＳトランジ
スタが上部に形成される予定の領域，およびバイポーラ
トランジスタとＭＯＳトランジスタとの素子分離領域が
上部に形成される予定の領域に形成され、Ｎ+ 型埋込み
層１３２はＰチャネルＭＯＳトランジスタが上部に形成
される予定の領域，およびバイポーラトランジスタが上
部に形成される予定の領域に形成される。全面に膜厚１
μｍ程度のＮ- 型エピタキシャル層１３３が形成され
る。Ｐ+ 型埋込み層１３１上のＮ- 型エピタキシャル層
１３３には、Ｐ+ 型埋込み層１３１と接続するＰウェル
１０２が形成される。ＰチャネルＭＯＳトランジスタが
形成される領域のＮ- 型エピタキシャル層１３３には、
Ｎ+ 型埋込み層１３２と接続するＮウェル１０３が形成
される。
【００３０】Ｎ- 型エピタキシャル層１３３，Ｐウェル
１０２，およびＮウェル１０３表面には、選択的に素子
分離用酸化膜１０４が形成される。Ｎ- 型エピタキシャ
ル層１３３，Ｐウェル１０２，およびＮウェル１０３表
面における素子分離用酸化膜１０４の形成されていない
領域には、熱酸化による２酸化珪素膜からなるゲート絶
縁膜１０５が形成される。これと前後して、バイポーラ
トランジスタが形成される領域における所定領域のＮ-
型エピタキシャル層１３３表面に、Ｎ+ 型埋込み層１３
２と接続するＮ+ 型のコレクタプラグ領域１３４が形成
される。膜厚３００〜８００ｎｍ程度のＮ+ 型の多結晶
珪素膜からなる第１のゲート電極，第２のゲート電極１
０６ｂが、Ｐウェル，Ｎウェル１０３上にに形成され
る。これらのゲート電極には２〜５ｎｍ程度の自然酸化
膜が形成される〔図２（ａ）〕。
１０２，およびＮウェル１０３表面には、選択的に素子
分離用酸化膜１０４が形成される。Ｎ- 型エピタキシャ
ル層１３３，Ｐウェル１０２，およびＮウェル１０３表
面における素子分離用酸化膜１０４の形成されていない
領域には、熱酸化による２酸化珪素膜からなるゲート絶
縁膜１０５が形成される。これと前後して、バイポーラ
トランジスタが形成される領域における所定領域のＮ-
型エピタキシャル層１３３表面に、Ｎ+ 型埋込み層１３
２と接続するＮ+ 型のコレクタプラグ領域１３４が形成
される。膜厚３００〜８００ｎｍ程度のＮ+ 型の多結晶
珪素膜からなる第１のゲート電極，第２のゲート電極１
０６ｂが、Ｐウェル，Ｎウェル１０３上にに形成され
る。これらのゲート電極には２〜５ｎｍ程度の自然酸化
膜が形成される〔図２（ａ）〕。
【００３１】第１のフォトレジスト膜（図１（ａ）〜
（ｃ）におけるフォトレジスト膜１２１ａ）によりＮウ
ェル１０３，およびバイポーラトランジスタが形成され
る領域を覆い、ＬＤＤ構造のＮチャネルＭＯＳトランジ
スタ（図示せず）を形成した後、第１のフォトレジスト
膜を除去する。
（ｃ）におけるフォトレジスト膜１２１ａ）によりＮウ
ェル１０３，およびバイポーラトランジスタが形成され
る領域を覆い、ＬＤＤ構造のＮチャネルＭＯＳトランジ
スタ（図示せず）を形成した後、第１のフォトレジスト
膜を除去する。
【００３２】バイポーラドタンジスタにおけるＰ+ 型の
グラフトベース領域が形成される領域，並びに少なくと
もＮウェル１０３表面のゲート絶縁膜１０５に開口部を
有するフォトレジスト膜１２１ｂを形成する。硼素，あ
るいは２弗化硼素の１×１０12〜１×１０14ｃｍ-2程度
のイオン注入を行ない、Ｐ- 型拡散層１１１が形成され
る。Ｐ- 型拡散層１１１は、グラフトベース領域が形成
される領域にも形成される。第１の実施例と同様に、選
択成長により開口部にＬＰＤ２酸化珪素膜１０８ｂが形
成される。ＬＰＤ２酸化珪素膜１０８ｂは、グラフトベ
ース領域が形成される領域にも形成される〔図２
（ｂ）〕。
グラフトベース領域が形成される領域，並びに少なくと
もＮウェル１０３表面のゲート絶縁膜１０５に開口部を
有するフォトレジスト膜１２１ｂを形成する。硼素，あ
るいは２弗化硼素の１×１０12〜１×１０14ｃｍ-2程度
のイオン注入を行ない、Ｐ- 型拡散層１１１が形成され
る。Ｐ- 型拡散層１１１は、グラフトベース領域が形成
される領域にも形成される。第１の実施例と同様に、選
択成長により開口部にＬＰＤ２酸化珪素膜１０８ｂが形
成される。ＬＰＤ２酸化珪素膜１０８ｂは、グラフトベ
ース領域が形成される領域にも形成される〔図２
（ｂ）〕。
【００３３】ＬＰＤ２酸化珪素膜１０８ｂを反応性イン
オンエッチングによりエッチバックしてゲート電極１０
６ｂの側壁にスペーサ用２酸化珪素膜１０９ｂを形成す
る。このとき、グラフトベース領域が形成される領域の
ＬＰＤ２酸化珪素膜１０８ｂは、全て除去される。スペ
ーサ用２酸化珪素膜１０９ｂの膜厚は１５０ｎｍ程度で
ある。硼素，あるいは２弗化硼素の１×１０15〜１×１
０16ｃｍ-2程度のイオン注入を行ない、Ｎウェル１０３
表面にはＰ+ 型拡散層１１２が形成され、グラフトベー
ス領域が形成される領域にはＰ+ 型のグラフトベース領
域１３５が形成される。これにより、ＰチャネルＭＯＳ
トランジスタが形成され，ＣＭＯＳトランジスタが形成
される〔図２（ｃ）〕。
オンエッチングによりエッチバックしてゲート電極１０
６ｂの側壁にスペーサ用２酸化珪素膜１０９ｂを形成す
る。このとき、グラフトベース領域が形成される領域の
ＬＰＤ２酸化珪素膜１０８ｂは、全て除去される。スペ
ーサ用２酸化珪素膜１０９ｂの膜厚は１５０ｎｍ程度で
ある。硼素，あるいは２弗化硼素の１×１０15〜１×１
０16ｃｍ-2程度のイオン注入を行ない、Ｎウェル１０３
表面にはＰ+ 型拡散層１１２が形成され、グラフトベー
ス領域が形成される領域にはＰ+ 型のグラフトベース領
域１３５が形成される。これにより、ＰチャネルＭＯＳ
トランジスタが形成され，ＣＭＯＳトランジスタが形成
される〔図２（ｃ）〕。
【００３４】フォトレジスト膜１２１ｂを除去した後、
フォトレジスト膜（図示せず）をマスクにした硼素，あ
るいは２弗化硼素のイオン注入により、Ｎ型の真性ベー
ス領域１３６が形成される。真性ベース領域１３６表面
の所定領域のゲート絶縁膜１０５を除去した後、Ｎ+ 型
の多結晶珪素膜からなるエミッタ電極１３７が形成され
る。熱処理によりエミッタ電極１３７中のＮ型不純物が
拡散し、真性ベース領域１３６表面にＮ+ 型のエミッタ
領域１３８が形成される。全面に例えば２酸化珪素膜か
らなる層間絶縁膜１１３が堆積され、層間絶縁膜１１３
およびゲート絶縁膜１０５，あるいは層間絶縁膜１１３
がエッチング除去され、コンタクト孔が形成される。例
えばアルミニウム膜からなる金属配線１１４が形成さ
れ、本実施例に係わるＬＤＤ構造を有するＢｉ−ＣＭＯ
Ｓトランジスタが完成する。
フォトレジスト膜（図示せず）をマスクにした硼素，あ
るいは２弗化硼素のイオン注入により、Ｎ型の真性ベー
ス領域１３６が形成される。真性ベース領域１３６表面
の所定領域のゲート絶縁膜１０５を除去した後、Ｎ+ 型
の多結晶珪素膜からなるエミッタ電極１３７が形成され
る。熱処理によりエミッタ電極１３７中のＮ型不純物が
拡散し、真性ベース領域１３６表面にＮ+ 型のエミッタ
領域１３８が形成される。全面に例えば２酸化珪素膜か
らなる層間絶縁膜１１３が堆積され、層間絶縁膜１１３
およびゲート絶縁膜１０５，あるいは層間絶縁膜１１３
がエッチング除去され、コンタクト孔が形成される。例
えばアルミニウム膜からなる金属配線１１４が形成さ
れ、本実施例に係わるＬＤＤ構造を有するＢｉ−ＣＭＯ
Ｓトランジスタが完成する。
【００３５】本実施例は第１の実施例における効果を有
している。更に本実施例は、ＣＭＯＳトランジスタが形
成される工程において、真性ベース領域１３６が形成さ
れる領域の表面は、第１のフォトレジスト膜，もしくは
フォトレジウト膜１２１ｂにより覆われているため、反
応性イオンエッチングに晒されることが避けられる。こ
のため、真性ベース領域１３６にはダメージが無く、バ
イポーラトランジスタの特性劣化を防止することができ
る。
している。更に本実施例は、ＣＭＯＳトランジスタが形
成される工程において、真性ベース領域１３６が形成さ
れる領域の表面は、第１のフォトレジスト膜，もしくは
フォトレジウト膜１２１ｂにより覆われているため、反
応性イオンエッチングに晒されることが避けられる。こ
のため、真性ベース領域１３６にはダメージが無く、バ
イポーラトランジスタの特性劣化を防止することができ
る。
【００３６】
【発明の効果】以上説明したように本発明のＣＭＯＳト
ランジスタの製造方法は、従来より２回少ないフォトリ
ソグラフィ工程でＬＤＤ構造を有するＣＭＯＳトランジ
スタを製造できるため、製造工程の短縮化が実現し、従
来の製造方法より高歩留り，低原価となる。
ランジスタの製造方法は、従来より２回少ないフォトリ
ソグラフィ工程でＬＤＤ構造を有するＣＭＯＳトランジ
スタを製造できるため、製造工程の短縮化が実現し、従
来の製造方法より高歩留り，低原価となる。
【００３７】また本発明のＣＭＯＳトランジスタの製造
方法は、ＮチャネルＭＯＳトランジスタのゲート電極の
側壁のスペーサ用２酸化珪素膜の形成とＰチャネルＭＯ
Ｓトランジスタのゲート電極の側壁のスペーサ用２酸化
珪素膜の形成とが別々に行なわれるため、これらのスペ
ーサ用２酸化珪素膜の膜厚設定が独立してできることに
なり、各々のチャネルに最適な値の膜厚を有するスペー
サ用絶縁膜を形成することができることになる。
方法は、ＮチャネルＭＯＳトランジスタのゲート電極の
側壁のスペーサ用２酸化珪素膜の形成とＰチャネルＭＯ
Ｓトランジスタのゲート電極の側壁のスペーサ用２酸化
珪素膜の形成とが別々に行なわれるため、これらのスペ
ーサ用２酸化珪素膜の膜厚設定が独立してできることに
なり、各々のチャネルに最適な値の膜厚を有するスペー
サ用絶縁膜を形成することができることになる。
【図１】本発明の第１の実施例を説明するための工程順
の縦断面図である。
の縦断面図である。
【図２】本発明の第２の実施例を説明するための工程順
の縦断面図である。
の縦断面図である。
【図３】従来のＬＤＤ構造を有するＣＭＯＳトランジス
タの製造方法を説明するための工程順の縦断面図であ
る。
タの製造方法を説明するための工程順の縦断面図であ
る。
【図４】従来のＬＤＤ構造を有するＣＭＯＳトランジス
タの製造方法を説明するための工程順の縦断面図であ
る。
タの製造方法を説明するための工程順の縦断面図であ
る。
１０１ａ，２０１ Ｎ型珪素基板 １０１ｂ Ｐ型珪素基板 １０２，２０２ Ｐウェル １０３，２０３ Ｎウェル １０４，２０４ 素子分離用酸化膜 １０５，２０５ ゲート絶縁膜 １０６ａ，１０６ｂ，２０６ａ，２０６ｂ ゲート電
極 １０７，２０７ Ｎ- 型拡散層 １０８ａ，１０８ｂ ＬＰＤ２酸化珪素膜 １０９ａ，１０９ｂ，２０９ａ，２０９ｂ スペーサ
用２酸化珪素膜 １１０，２１０ Ｎ+ 型拡散層 １１１，２１１ Ｐ- 型拡散層 １１２，２１２ Ｐ- 型拡散層 １１３ 層間絶縁膜 １１４ 金属配線 １２１ａ，１２１ｂ，２２１ａ，２２１ｂ，２２２ａ，
２２２ｂ フォトレジスト膜 １３１ Ｐ+ 型埋込み層 １３２ Ｎ+ 型埋込み層 １３３ Ｎ- 型エピタキシャル層 １３４ コレクタプラグ領域 １３５ グラフトベース領域 １３６ 真性ベース領域 １３７ エミッタ電極 １３８ エミッタ領域 ２０８ 気相成長２酸化珪素膜
極 １０７，２０７ Ｎ- 型拡散層 １０８ａ，１０８ｂ ＬＰＤ２酸化珪素膜 １０９ａ，１０９ｂ，２０９ａ，２０９ｂ スペーサ
用２酸化珪素膜 １１０，２１０ Ｎ+ 型拡散層 １１１，２１１ Ｐ- 型拡散層 １１２，２１２ Ｐ- 型拡散層 １１３ 層間絶縁膜 １１４ 金属配線 １２１ａ，１２１ｂ，２２１ａ，２２１ｂ，２２２ａ，
２２２ｂ フォトレジスト膜 １３１ Ｐ+ 型埋込み層 １３２ Ｎ+ 型埋込み層 １３３ Ｎ- 型エピタキシャル層 １３４ コレクタプラグ領域 １３５ グラフトベース領域 １３６ 真性ベース領域 １３７ エミッタ電極 １３８ エミッタ領域 ２０８ 気相成長２酸化珪素膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−165159（ＪＰ，Ａ) 特開 昭61−5571（ＪＰ，Ａ) 特開 平２−128860（ＪＰ，Ａ) 特開 平３−180039（ＪＰ，Ａ) 特開 平３−22551（ＪＰ，Ａ) 特開 昭63−310713（ＪＰ，Ａ) 特開 昭61−12034（ＪＰ，Ａ) 特開 昭59−14642（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/8238 H01L 21/316 H01L 21/336 H01L 27/092 H01L 29/78
Claims (4)
- 【請求項１】 一導電型領域と逆導電型領域とを有する
半導体基板表面の所定領域に素子分離用酸化膜を設け、
前記一導電型領域表面および前記逆導電型表面にゲート
絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前
記一導電型領域上に第１のゲート電極を設け、前記ゲー
ト絶縁膜を介して前記逆導電型領域上に第２のゲート電
極を設ける工程と、前記逆導電型領域を覆い，少なくと
も前記一導電型領域表面の前記ゲート絶縁膜に第１の開
口部を有する第１のフォトレジスト膜を形成する工程
と、前記第１のゲート電極および前記第１のフォトレジ
スト膜をマスクにしたイオン注入により、前記一導電型
領域に低濃度の逆導電型拡散層を形成する工程と、前記
第１のフォトレジスト膜をマスクにした液相成長法によ
り、前記第１の開口部に第１の液相成長２酸化珪素膜を
選択成長する工程と、前記第１の液相成長２酸化珪素膜
に反応性エッチングを行ない、前記第１のゲート電極の
側壁に第１のスペーサ用２酸化珪素膜を形成する工程
と、前記第１のゲート電極および前記第１のスペーサ用
２酸化珪素膜および前記第１のフォトレジスト膜をマス
クにしたイオン注入により、前記一導電型領域に高濃度
の逆導電型拡散層を形成する工程と、前記第１のフォト
レジスト膜を除去した後、前記一導電型領域を覆い，少
なくとも前記逆導電型領域表面の前記ゲート絶縁膜に第
２の開口部を有する第２のフォトレジスト膜を形成する
工程と、前記第２のゲート電極および前記第２のフォト
レジスト膜をマスクにしたイオン注入により、前記逆導
電型領域に低濃度の一導電型拡散層を形成する工程と、
前記第２のフォトレジスト膜をマスクにした液相成長法
により、前記第２の開口部に第２の液相成長２酸化珪素
膜を選択成長する工程と、前記第２の液相成長２酸化珪
素膜に反応性エッチングを行ない、前記第２のゲート電
極の側壁に第２のスペーサ用２酸化珪素膜を形成する工
程と、前記第２のゲート電極および前記第２のスペーサ
用２酸化珪素膜および前記第２のフォトレジスト膜をマ
スクにしたイオン注入により、前記逆導電型領域に高濃
度の一導電型拡散層を形成する工程と、を有することを
特徴とするＣＭＯＳトランジスタの製造方法。 - 【請求項２】 ２酸化珪素を飽和状態に溶解した珪弗化
水素酸水溶液に硼酸を添加することにより２酸化珪素の
過飽和状態の珪弗化水素酸水溶液を形成し、前記２酸化
珪素の過飽和状態の珪弗化水素酸水溶液中での液相成長
法により、前記第１，および前記第２の液相成長２酸化
珪素膜を形成することを特徴とする請求項１記載のＣＭ
ＯＳトランジスタの製造方法。 - 【請求項３】 前記第１のスペーサ用２酸化珪素膜の膜
厚が前記第２のスペーサ用２酸化珪素膜の膜厚と異なる
ことを特徴とする請求項１記載のＣＭＯＳトランジスタ
の製造方法。 - 【請求項４】 前記第１のゲート電極，および前記第２
のゲート電極を形成した後、前記第１，並びに前記第２
のゲート電極表面に絶縁膜を形成する工程を有すること
を特徴とする請求項１記載のＣＭＯＳトランジスタの製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153032A JP2982383B2 (ja) | 1991-06-25 | 1991-06-25 | Ｃｍｏｓトランジスタの製造方法 |
| US07/903,279 US5270233A (en) | 1991-06-25 | 1992-06-24 | Method for manufacturing field effect transistor having LDD structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153032A JP2982383B2 (ja) | 1991-06-25 | 1991-06-25 | Ｃｍｏｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053297A JPH053297A (ja) | 1993-01-08 |
| JP2982383B2 true JP2982383B2 (ja) | 1999-11-22 |
Family
ID=15553481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153032A Expired - Fee Related JP2982383B2 (ja) | 1991-06-25 | 1991-06-25 | Ｃｍｏｓトランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5270233A (ja) |
| JP (1) | JP2982383B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163585A (ja) * | 1992-11-18 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JPH07135323A (ja) * | 1993-10-20 | 1995-05-23 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体集積回路およびその作製方法 |
| US5409847A (en) * | 1993-10-27 | 1995-04-25 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of CMOS transistor in which heat treatment at higher temperature is done prior to heat treatment at low temperature |
| US5470681A (en) * | 1993-12-23 | 1995-11-28 | International Business Machines Corporation | Phase shift mask using liquid phase oxide deposition |
| US5506006A (en) * | 1994-05-04 | 1996-04-09 | National Science Council | Process for depositing silicon dioxide by liquid phase diposition |
| US5646059A (en) * | 1995-04-17 | 1997-07-08 | United Microelectronics Corporation | Process for fabricating non-volatile memory cells having improved voltage coupling ratio by utilizing liquid phase |
| US5547900A (en) * | 1995-05-26 | 1996-08-20 | United Microelectronics Corporation | Method of fabricating a self-aligned contact using a liquid-phase oxide-deposition process |
| US5654212A (en) * | 1995-06-30 | 1997-08-05 | Winbond Electronics Corp. | Method for making a variable length LDD spacer structure |
| US5612239A (en) * | 1995-08-24 | 1997-03-18 | United Microelectronics Corporation | Use of oxide spacers formed by liquid phase deposition |
| US5747368A (en) * | 1996-10-03 | 1998-05-05 | Mosel Vitelic Inc. | Process for manufacturing CMOS device |
| JP3436462B2 (ja) * | 1996-11-01 | 2003-08-11 | 三菱電機株式会社 | 半導体装置 |
| US5691240A (en) * | 1996-11-20 | 1997-11-25 | Mosel Vitelic Inc. | Method for forming blanket planarization of the multilevel interconnection |
| US5824578A (en) * | 1996-12-12 | 1998-10-20 | Mosel Vitelic Inc. | Method of making a CMOS transistor using liquid phase deposition |
| US5670397A (en) * | 1997-01-16 | 1997-09-23 | Powerchip Semiconductor Corp. | Dual poly-gate deep submicron CMOS with buried contact technology |
| JP3003796B2 (ja) * | 1997-01-23 | 2000-01-31 | 日本電気株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| US5920780A (en) * | 1997-01-31 | 1999-07-06 | Mosel Vitelic Incorporated | Method of forming a self aligned contact (SAC) window |
| JPH10256549A (ja) | 1997-03-14 | 1998-09-25 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001274263A (ja) * | 2000-03-23 | 2001-10-05 | Sharp Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002231821A (ja) | 2001-01-31 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6995065B2 (en) * | 2003-12-10 | 2006-02-07 | International Business Machines Corporation | Selective post-doping of gate structures by means of selective oxide growth |
| JP2006073846A (ja) * | 2004-09-03 | 2006-03-16 | Yamaha Corp | 絶縁ゲート型電界効果トランジスタの製法 |
| JP2006253198A (ja) * | 2005-03-08 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745086A (en) * | 1985-09-26 | 1988-05-17 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using one mask level and differential oxidation |
| US4722909A (en) * | 1985-09-26 | 1988-02-02 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using two mask levels |
| US4760033A (en) * | 1986-04-08 | 1988-07-26 | Siemens Aktiengesellschaft | Method for the manufacture of complementary MOS field effect transistors in VLSI technology |
| US4764477A (en) * | 1987-04-06 | 1988-08-16 | Motorola, Inc. | CMOS process flow with small gate geometry LDO N-channel transistors |
| US4753898A (en) * | 1987-07-09 | 1988-06-28 | Motorola, Inc. | LDD CMOS process |
| JP2689431B2 (ja) * | 1987-07-21 | 1997-12-10 | 日本板硝子株式会社 | 二酸化珪素膜の選択形成方法 |
| US4908327A (en) * | 1988-05-02 | 1990-03-13 | Texas Instruments, Incorporated | Counter-doped transistor |
| GB8820058D0 (en) * | 1988-08-24 | 1988-09-28 | Inmos Ltd | Mosfet & fabrication method |
| US5021354A (en) * | 1989-12-04 | 1991-06-04 | Motorola, Inc. | Process for manufacturing a semiconductor device |
-
1991
- 1991-06-25 JP JP3153032A patent/JP2982383B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-24 US US07/903,279 patent/US5270233A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5270233A (en) | 1993-12-14 |
| JPH053297A (ja) | 1993-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982383B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH0355984B2 (ja) | ||
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5106768A (en) | Method for the manufacture of CMOS FET by P+ maskless technique | |
| JPH025432A (ja) | 半導体装置の製造方法 | |
| JP3165118B2 (ja) | 半導体装置 | |
| US5763314A (en) | Process for forming isolation regions in an integrated circuit | |
| JP2672607B2 (ja) | 半導体装置の製造方法 | |
| JPH0324069B2 (ja) | ||
| EP0233791A2 (en) | Insulated gate field effect transistor and method of manufacture thereof | |
| JPS6115595B2 (ja) | ||
| JP2931243B2 (ja) | 半導体素子の製造方法 | |
| JPH10189765A (ja) | 半導体装置の製造方法 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| JP2513420B2 (ja) | 半導体装置の製造方法 | |
| JPS628028B2 (ja) | ||
| JP3507750B2 (ja) | 半導体装置の製造方法 | |
| JP3208952B2 (ja) | 高耐圧トランジスタの製造方法 | |
| JP3071512B2 (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JPS6315748B2 (ja) | ||
| JPH05343418A (ja) | 半導体装置の製造方法 | |
| JPH07142591A (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH0745711A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |