JP2977031B2 - データ検出器及びその方法 - Google Patents
データ検出器及びその方法Info
- Publication number
- JP2977031B2 JP2977031B2 JP10127655A JP12765598A JP2977031B2 JP 2977031 B2 JP2977031 B2 JP 2977031B2 JP 10127655 A JP10127655 A JP 10127655A JP 12765598 A JP12765598 A JP 12765598A JP 2977031 B2 JP2977031 B2 JP 2977031B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparator
- digital data
- level
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデータ検出分野に係
り、特に最尤復号性能を向上させるためのデータ検出器
及びその方法に関する。
り、特に最尤復号性能を向上させるためのデータ検出器
及びその方法に関する。
【０００２】
【従来の技術】従来の記録再生装置の特性を大幅に変化
させず、信号処理により記録密度を高める方式であり、
ビタビ復号処理を含むＰＲＭＬ(Partial Response Maxi
mum Likelihood）関連技術が進展され、多くの具体化手
段が提案されている。このようなＰＲ４（＋１、０、−
１）型デジタルビデオカセットレコーダ（ＶＣＲ）の記
録及び再生系のブロック図は図１に示されている。図１
において、記録しようとする入力データはプリコーダ１
０２により変調される。即ち、プリコーダ１０２の加算
器１０４の出力を２つの単位遅延器１０６、１０８によ
り入力データの２ビットに該当する時間だけ遅延させ、
再び加算器１０４にフィードバック入力している。加算
器１０４は入力データとフィードバックデータとを排他
的論理和し、このプリコーダ１０２は入力データをイン
ターリーブＮＲＺＩ(Interleave Non-Return to Zero I
nversion）データに変換する。ここで、Ｄは入力データ
の１ビットに該当する単位遅延を示す。
させず、信号処理により記録密度を高める方式であり、
ビタビ復号処理を含むＰＲＭＬ(Partial Response Maxi
mum Likelihood）関連技術が進展され、多くの具体化手
段が提案されている。このようなＰＲ４（＋１、０、−
１）型デジタルビデオカセットレコーダ（ＶＣＲ）の記
録及び再生系のブロック図は図１に示されている。図１
において、記録しようとする入力データはプリコーダ１
０２により変調される。即ち、プリコーダ１０２の加算
器１０４の出力を２つの単位遅延器１０６、１０８によ
り入力データの２ビットに該当する時間だけ遅延させ、
再び加算器１０４にフィードバック入力している。加算
器１０４は入力データとフィードバックデータとを排他
的論理和し、このプリコーダ１０２は入力データをイン
ターリーブＮＲＺＩ(Interleave Non-Return to Zero I
nversion）データに変換する。ここで、Ｄは入力データ
の１ビットに該当する単位遅延を示す。
【０００３】記録増幅器１１０は電流駆動形で構成さ
れ、チャンネル１１２に構成された記録ヘッドＨＤ１に
充分の電流を流して記録しようとするデータを記録媒体
Ｔ上に最適の状態で記録している。チャンネル１１２は
微分形特性を有するため、チャンネル１１２に構成され
た再生ヘッドＨＤ２により再生した信号を再生増幅器１
１４を通して所望の大きさに増幅し、チャンネル１１２
から発生される波形歪曲及び振幅歪曲を等化器１１６で
補償すると、ＤＣ成分は伝送できず、記録データの遷移
が起こる高周波成分のみが微分パルス形に再生される。
この際、再生増幅器１１４から出力される増幅された再
生信号はＰＲ（＋１、−１）形信号である。
れ、チャンネル１１２に構成された記録ヘッドＨＤ１に
充分の電流を流して記録しようとするデータを記録媒体
Ｔ上に最適の状態で記録している。チャンネル１１２は
微分形特性を有するため、チャンネル１１２に構成され
た再生ヘッドＨＤ２により再生した信号を再生増幅器１
１４を通して所望の大きさに増幅し、チャンネル１１２
から発生される波形歪曲及び振幅歪曲を等化器１１６で
補償すると、ＤＣ成分は伝送できず、記録データの遷移
が起こる高周波成分のみが微分パルス形に再生される。
この際、再生増幅器１１４から出力される増幅された再
生信号はＰＲ（＋１、−１）形信号である。
【０００４】チャンネル特性の微分形とは（１−Ｄ）を
意味し、（１＋Ｄ）の積分形特性を有するチャンネル復
調器１１８は等化器１１６から出力されるＰＲ（＋１、
−１）形信号をＰＲ４（＋１、０、−１）形信号に変換
することにより記録系のプリコーダ１０２により変調さ
れた信号を復調して元の記録データに復元する。即ち、
チャンネル復調器１１８の遅延器１２０は等化器１１６
の出力を単位ビット（１ビット）だけ遅延し、加算器１
２２は等化器１１６の出力と遅延器１２０により遅延さ
れた信号を加算する。クロック発生器１２４は内蔵され
たＰＬＬ（フェーズ ロックド ループ）回路を用いて
等化器１１６から等化された再生信号のタイミングを検
出して等化器１１６及びデータ検出器１２６に必要なク
ロック信号を発生する。
意味し、（１＋Ｄ）の積分形特性を有するチャンネル復
調器１１８は等化器１１６から出力されるＰＲ（＋１、
−１）形信号をＰＲ４（＋１、０、−１）形信号に変換
することにより記録系のプリコーダ１０２により変調さ
れた信号を復調して元の記録データに復元する。即ち、
チャンネル復調器１１８の遅延器１２０は等化器１１６
の出力を単位ビット（１ビット）だけ遅延し、加算器１
２２は等化器１１６の出力と遅延器１２０により遅延さ
れた信号を加算する。クロック発生器１２４は内蔵され
たＰＬＬ（フェーズ ロックド ループ）回路を用いて
等化器１１６から等化された再生信号のタイミングを検
出して等化器１１６及びデータ検出器１２６に必要なク
ロック信号を発生する。
【０００５】一方、データ検出器１２６はチャンネル復
調器１１８の出力をクロック発生器１２４から発生する
サンプリングクロック信号に応じてデジタルデータに変
換するアナログ／デジタル（Ａ／Ｄ）変換器（ＡＤＣ）
１２８と、再生データをクロック発生器１２４から発生
する駆動クロック信号に応じて最尤復号アルゴリズムの
ビタビ復号アルゴリズムを用いてデジタルデータを復号
化するデジタルビタビ復号器を含み、このＡ／Ｄ変換器
１２８の標本点が再生データの検出点となるので、デジ
タルビタビ復号器１３０の性能を左右する重要な要因と
なる。
調器１１８の出力をクロック発生器１２４から発生する
サンプリングクロック信号に応じてデジタルデータに変
換するアナログ／デジタル（Ａ／Ｄ）変換器（ＡＤＣ）
１２８と、再生データをクロック発生器１２４から発生
する駆動クロック信号に応じて最尤復号アルゴリズムの
ビタビ復号アルゴリズムを用いてデジタルデータを復号
化するデジタルビタビ復号器を含み、このＡ／Ｄ変換器
１２８の標本点が再生データの検出点となるので、デジ
タルビタビ復号器１３０の性能を左右する重要な要因と
なる。
【０００６】しかし、図１に示された従来のデータ検出
器１２６は多様な変化を有する再生信号に上手く対応で
きなく、標本点と実際の最適の検出点との位相エラーが
発生することによってビタビ復号性能が低下される問題
点がある。
器１２６は多様な変化を有する再生信号に上手く対応で
きなく、標本点と実際の最適の検出点との位相エラーが
発生することによってビタビ復号性能が低下される問題
点がある。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は再生データの最尤復号時、データ検出点となる入力信
号の標本点と実際の再生信号の最適の検出点との位相を
適応的に一致させることにより多様な変化を有する再生
信号に対応すると共に、最適の性能を有するデータ検出
器を提供することにある。
は再生データの最尤復号時、データ検出点となる入力信
号の標本点と実際の再生信号の最適の検出点との位相を
適応的に一致させることにより多様な変化を有する再生
信号に対応すると共に、最適の性能を有するデータ検出
器を提供することにある。
【０００８】本発明の他の目的は再生データの最尤復号
時、データ検出点となる入力信号の標本点と実際再生信
号の最適の検出点との位相を適応的に一致させることに
より多様な変化を有する再生信号に対応すると共に、最
適の性能を有するデータ検出方法を提供することにあ
る。
時、データ検出点となる入力信号の標本点と実際再生信
号の最適の検出点との位相を適応的に一致させることに
より多様な変化を有する再生信号に対応すると共に、最
適の性能を有するデータ検出方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明によるデータ検出器の変換器は受信信号をサ
ンプリングクロック信号に応じてデジタルデータに変換
し、最尤復号器はデジタルデータを最尤復号化し、発生
器は前記受信信号の”＋１”に対する最適の検出点の第
１基準レベルと前記デジタルデータのレベルとの差を検
出する第１比較器と、前記受信信号の”０”に対する最
適の検出点の第２基準レベルと前記デジタルデータのレ
ベルとの差を検出する第２比較器と、前記受信信号の”
−１”に対する最適の検出点の第３基準レベルと前記デ
ジタルデータのレベルとの差を検出する第３比較器と、
前記第１及び第２比較器の出力を比較して小さな値を有
する比較器の出力を出力する第４比較器と、前記第３及
び第４比校器の出力を比較して小さな値を有する比較器
の出力を出力する第５比較器とを含み、前記デジタルデ
ータのレベルと所定数の最適の検出点に対した各基準レ
ベルとの差を絶対値に算出して位相エラーを出力する計
算器と、前記位相エラーに対応する電圧信号の形態であ
り前記サンプリングクロック信号の位相を変化させる制
御信号を発生する制御信号発生器とを含む。また、本発
明のデータ検出器は制御信号に応じてサンプリングクロ
ック信号の位相をシフトさせる位相シフターとを含む。
に、本発明によるデータ検出器の変換器は受信信号をサ
ンプリングクロック信号に応じてデジタルデータに変換
し、最尤復号器はデジタルデータを最尤復号化し、発生
器は前記受信信号の”＋１”に対する最適の検出点の第
１基準レベルと前記デジタルデータのレベルとの差を検
出する第１比較器と、前記受信信号の”０”に対する最
適の検出点の第２基準レベルと前記デジタルデータのレ
ベルとの差を検出する第２比較器と、前記受信信号の”
−１”に対する最適の検出点の第３基準レベルと前記デ
ジタルデータのレベルとの差を検出する第３比較器と、
前記第１及び第２比較器の出力を比較して小さな値を有
する比較器の出力を出力する第４比較器と、前記第３及
び第４比校器の出力を比較して小さな値を有する比較器
の出力を出力する第５比較器とを含み、前記デジタルデ
ータのレベルと所定数の最適の検出点に対した各基準レ
ベルとの差を絶対値に算出して位相エラーを出力する計
算器と、前記位相エラーに対応する電圧信号の形態であ
り前記サンプリングクロック信号の位相を変化させる制
御信号を発生する制御信号発生器とを含む。また、本発
明のデータ検出器は制御信号に応じてサンプリングクロ
ック信号の位相をシフトさせる位相シフターとを含む。
【００１０】前記他の目的を達成するために、本発明に
よるデータ検出方法は、受信信号をサンプリングクロッ
ク信号に応じてデジタルデータに変換する段階と、デジ
タルデータを最尤復号化する段階と、前記受信信号の”
＋１”に対する最適の検出点の第１基準レベルと前記デ
ジタルデータのレベルとの差を検出して第１差信号を出
力する段階と、前記受信信号の”０”に対する最適の検
出点の第２基準レベルと前記デジタルデータのレベルと
の差を検出して第２差信号を出力する段階と、前記受信
信号の”−１”に対する最適の検出点の第３基準レベル
と前記デジタルデータのレベルとの差を検出して第３差
信号を出力する段階と、前記第１及び第２差信号を比較
して小さな値を有する差信号を第４差信号として出力す
る段階と、前記第３及び第４差信号を比較して小さな値
を有する差信号を位相エラーとして出力する段階と、前
記位相エラーをＰＷＭ信号に変換する段階と、前記ＰＷ
Ｍ信号を電圧信号の形態に変換して前記サンプリングク
ロック信号の位相を変化させる制御信号を発生する段階
とを含む。また、本発明のデータ検出方法は制御信号に
応じてサンプリングクロック信号の位相をシフトさせる
段階とを含む。
よるデータ検出方法は、受信信号をサンプリングクロッ
ク信号に応じてデジタルデータに変換する段階と、デジ
タルデータを最尤復号化する段階と、前記受信信号の”
＋１”に対する最適の検出点の第１基準レベルと前記デ
ジタルデータのレベルとの差を検出して第１差信号を出
力する段階と、前記受信信号の”０”に対する最適の検
出点の第２基準レベルと前記デジタルデータのレベルと
の差を検出して第２差信号を出力する段階と、前記受信
信号の”−１”に対する最適の検出点の第３基準レベル
と前記デジタルデータのレベルとの差を検出して第３差
信号を出力する段階と、前記第１及び第２差信号を比較
して小さな値を有する差信号を第４差信号として出力す
る段階と、前記第３及び第４差信号を比較して小さな値
を有する差信号を位相エラーとして出力する段階と、前
記位相エラーをＰＷＭ信号に変換する段階と、前記ＰＷ
Ｍ信号を電圧信号の形態に変換して前記サンプリングク
ロック信号の位相を変化させる制御信号を発生する段階
とを含む。また、本発明のデータ検出方法は制御信号に
応じてサンプリングクロック信号の位相をシフトさせる
段階とを含む。
【００１１】
【発明の実施の形態】以下、添付された図面に基づき本
発明によるデータ検出器及びその方法の望ましい実施例
を説明する。図２は本発明の一実施例によるデータ検出
器２００を含む再生系のブロック図であり、図２に示さ
れた再生増幅器１１４、等化器１１６、チャンネル復調
器１１８、クロック発生器１２４は図１に示された構成
と同一なので同一番号をつけ、その詳細な説明は略す。
発明によるデータ検出器及びその方法の望ましい実施例
を説明する。図２は本発明の一実施例によるデータ検出
器２００を含む再生系のブロック図であり、図２に示さ
れた再生増幅器１１４、等化器１１６、チャンネル復調
器１１８、クロック発生器１２４は図１に示された構成
と同一なので同一番号をつけ、その詳細な説明は略す。
【００１２】本発明によるデータ検出器２００はＡ／Ｄ
変換器（ＡＤＣ）２０２と、デジタルビタビ復号器２０
４及び位相検出及びエラー電圧発生器２０６とを含んで
なる。本発明のデータ検出器２００は既存のデータ検出
器１２６と比較すると、Ａ／Ｄ変換器２０２から出力さ
れる再生データの位相エラーを検出し、検出された位相
エラーに対応する電圧信号を発生してクロック発生器１
２４に印加してＡ／Ｄ変換器２０２の標本点の位相を制
御する位相検出及びエラー電圧発生器２０６をさらに含
む点が相異なる。
変換器（ＡＤＣ）２０２と、デジタルビタビ復号器２０
４及び位相検出及びエラー電圧発生器２０６とを含んで
なる。本発明のデータ検出器２００は既存のデータ検出
器１２６と比較すると、Ａ／Ｄ変換器２０２から出力さ
れる再生データの位相エラーを検出し、検出された位相
エラーに対応する電圧信号を発生してクロック発生器１
２４に印加してＡ／Ｄ変換器２０２の標本点の位相を制
御する位相検出及びエラー電圧発生器２０６をさらに含
む点が相異なる。
【００１３】図３は本発明の他の実施例によるデータ検
出器３００を含む再生系のブロック図である。図３に示
されたデータ検出器３００は図２に示されたデータ検出
器２００と比べると、位相検出及びエラー電圧発生器３
０６から発生する位相エラーに対応する電圧信号に応じ
てクロック発生器１２４から発生するサンプリングクロ
ック信号の位相をシフトさせＡ／Ｄ変換器３０２に印加
するクロックシフター３０８をさらに含む点が相異な
る。
出器３００を含む再生系のブロック図である。図３に示
されたデータ検出器３００は図２に示されたデータ検出
器２００と比べると、位相検出及びエラー電圧発生器３
０６から発生する位相エラーに対応する電圧信号に応じ
てクロック発生器１２４から発生するサンプリングクロ
ック信号の位相をシフトさせＡ／Ｄ変換器３０２に印加
するクロックシフター３０８をさらに含む点が相異な
る。
【００１４】即ち、図２では位相検出及びエラー電圧発
生器２０６から発生する位相エラーに対応する電圧信号
に応じてサンプリングクロック信号をシフトする構成
（図示せず）がクロック発生器１２４に含まれている反
面、図３ではクロックシフター３０８が別にデータ検出
器３００に備えられる点が相異なる。本発明によるデー
タ検出器の詳細な動作を図３乃至図８と共に説明する。
生器２０６から発生する位相エラーに対応する電圧信号
に応じてサンプリングクロック信号をシフトする構成
（図示せず）がクロック発生器１２４に含まれている反
面、図３ではクロックシフター３０８が別にデータ検出
器３００に備えられる点が相異なる。本発明によるデー
タ検出器の詳細な動作を図３乃至図８と共に説明する。
【００１５】まず、再生データの検出点となるＡ／Ｄ変
換器３０２の標本点を、図４に示したように、理想的な
場合の最適の検出点に近接するようにデジタルビタビ復
号器３０４のデータ復号性能を高める。このデジタルビ
タビ復号器３０４は既定の多様なビタビ復号アルゴリズ
ムを具現した如何なる構成でも適用しうる。一方、Ａ／
Ｄ変換器３０２に入力される再生信号のレベルも重大な
要因となるが、再生増幅器１１４にはＡＧＣ （自動利
得制御）増幅器を内蔵していると見なして入力再生信号
のレベル変動による影響はないと仮定する。従って、Ａ
／Ｄ変換器３０２のアナログ入力信号に対するデジタル
出力レベルは、”−１”は”００００００”に、”０”
は”０１１１１１”に、”＋１”は”１１１１１１”に
変換される６ビットの直線量子化特性を有していること
を例として説明する。
換器３０２の標本点を、図４に示したように、理想的な
場合の最適の検出点に近接するようにデジタルビタビ復
号器３０４のデータ復号性能を高める。このデジタルビ
タビ復号器３０４は既定の多様なビタビ復号アルゴリズ
ムを具現した如何なる構成でも適用しうる。一方、Ａ／
Ｄ変換器３０２に入力される再生信号のレベルも重大な
要因となるが、再生増幅器１１４にはＡＧＣ （自動利
得制御）増幅器を内蔵していると見なして入力再生信号
のレベル変動による影響はないと仮定する。従って、Ａ
／Ｄ変換器３０２のアナログ入力信号に対するデジタル
出力レベルは、”−１”は”００００００”に、”０”
は”０１１１１１”に、”＋１”は”１１１１１１”に
変換される６ビットの直線量子化特性を有していること
を例として説明する。
【００１６】Ａ／Ｄ変換器３０２は一般的にサンプル及
びホールド回路で構成されているために標本点での入力
再生信号のアナログ値のみがデジタル値に出力される。
図４に示されたようにＡ／Ｄ変換器３０２に入力される
再生信号の最適の検出点は”＋１”、”０”、”−１”
の３箇所が存在する。即ち、理想的な場合は標本点が入
力再生信号の最適の検出点に一致する。このように標本
点が入力再生信号の最適の検出点に一致するとＡ／Ｄ変
換器３０２による影響は全くないので、デジタルビタビ
復号器３０４が有している性能を１００％保てる。
びホールド回路で構成されているために標本点での入力
再生信号のアナログ値のみがデジタル値に出力される。
図４に示されたようにＡ／Ｄ変換器３０２に入力される
再生信号の最適の検出点は”＋１”、”０”、”−１”
の３箇所が存在する。即ち、理想的な場合は標本点が入
力再生信号の最適の検出点に一致する。このように標本
点が入力再生信号の最適の検出点に一致するとＡ／Ｄ変
換器３０２による影響は全くないので、デジタルビタビ
復号器３０４が有している性能を１００％保てる。
【００１７】しかし、実際には大部分の標本点の位相が
入力再生信号の最適の検出点と一致しない場合であっ
て、その一例は図５に示されている。図５において、最
適の検出点から”０．４”ずつ外れた所でサンプリング
されたため、デジタル出力信号も外れた程度と同一な比
率だけ外れている。デジタルビタビ復号器３０４では、
このデジタル出力信号のレベルを用いてソフトデシジョ
ンを行なうので、外れた程度に応じてビタビ復号性能が
低下される。即ち、標本点と入力再生信号の最適の検出
点との位相差を減らすほどデジタルビタビ復号器３０４
の性能は向上される。従って、本発明は位相差を最小化
してデジタルビタビ復号器３０４の性能を理想的な場合
に近接させるために位相検出及びエラー電圧発生器３０
６を提案する。位相検出及びエラー電圧発生器３０６は
Ａ／Ｄ変換器３０２のデジタル出力レベルを用いて標本
点と最適の検出点との位相差を検出し、検出された位相
差をエラー電圧に変換してＡ／Ｄ変換器３０２のサンプ
リングクロック信号の位相をシフトさせて位相差を最小
化している。
入力再生信号の最適の検出点と一致しない場合であっ
て、その一例は図５に示されている。図５において、最
適の検出点から”０．４”ずつ外れた所でサンプリング
されたため、デジタル出力信号も外れた程度と同一な比
率だけ外れている。デジタルビタビ復号器３０４では、
このデジタル出力信号のレベルを用いてソフトデシジョ
ンを行なうので、外れた程度に応じてビタビ復号性能が
低下される。即ち、標本点と入力再生信号の最適の検出
点との位相差を減らすほどデジタルビタビ復号器３０４
の性能は向上される。従って、本発明は位相差を最小化
してデジタルビタビ復号器３０４の性能を理想的な場合
に近接させるために位相検出及びエラー電圧発生器３０
６を提案する。位相検出及びエラー電圧発生器３０６は
Ａ／Ｄ変換器３０２のデジタル出力レベルを用いて標本
点と最適の検出点との位相差を検出し、検出された位相
差をエラー電圧に変換してＡ／Ｄ変換器３０２のサンプ
リングクロック信号の位相をシフトさせて位相差を最小
化している。
【００１８】図６は図３に示された位相検出及びエラー
電圧発生器３０６の詳細構成図であり、Ａ／Ｄ変換器３
０２（図３）の出力レベル（ＡＤ〔５．．０〕）は第１
乃至第３比較器３１０、３１２、３１４に入力される。
第１比較器３１０は基準レベルとして第１基準レベルＲ
ＥＦ１”１１１１１１”を入力し、Ａ／Ｄ変換器３０２
の出力レベルＡＤ〔５．．０〕と”＋１”に対する最適
の検出点の基準レベルＲＥＦ１との差を検出する。
電圧発生器３０６の詳細構成図であり、Ａ／Ｄ変換器３
０２（図３）の出力レベル（ＡＤ〔５．．０〕）は第１
乃至第３比較器３１０、３１２、３１４に入力される。
第１比較器３１０は基準レベルとして第１基準レベルＲ
ＥＦ１”１１１１１１”を入力し、Ａ／Ｄ変換器３０２
の出力レベルＡＤ〔５．．０〕と”＋１”に対する最適
の検出点の基準レベルＲＥＦ１との差を検出する。
【００１９】第２比較器３１２は基準レベルとして第２
基準レベルＲＥＦ２、”０１１１１１”を入力してＡ／
Ｄ変換器３０２の出力レベルＡＤ〔５．．０〕と”０”
に対する最適の検出点の基準レベルＲＥＦ２との差を検
出し、第３比較器３１４は基準レベルとして第３基準レ
ベルＲＥＦ３、”００００００”を入力してＡ／Ｄ変換
器３０２の出力レベルＡＤ〔５．．０〕と”−１”に対
する最適の検出点の基準レベルＲＥＦ３との差を検出す
る。また、第１乃至第３基準レベルを発生する基準レベ
ル発生器（図示せず）を含んでいる。
基準レベルＲＥＦ２、”０１１１１１”を入力してＡ／
Ｄ変換器３０２の出力レベルＡＤ〔５．．０〕と”０”
に対する最適の検出点の基準レベルＲＥＦ２との差を検
出し、第３比較器３１４は基準レベルとして第３基準レ
ベルＲＥＦ３、”００００００”を入力してＡ／Ｄ変換
器３０２の出力レベルＡＤ〔５．．０〕と”−１”に対
する最適の検出点の基準レベルＲＥＦ３との差を検出す
る。また、第１乃至第３基準レベルを発生する基準レベ
ル発生器（図示せず）を含んでいる。
【００２０】第１乃至第３比較器３１０、３１２、３１
４の各々は２つの入力のレベル差を絶対値として算出し
て出力するが、Ａ／Ｄ変換器３０２を通して出力される
入力再生信号が第１標本点（図４）で検出されると、第
１比較器３１０の出力は”００００００”となり、第２
比較器３１２の出力は”１０００００”となり、第３比
較器３１４の出力は”１１１１１１”となる。
４の各々は２つの入力のレベル差を絶対値として算出し
て出力するが、Ａ／Ｄ変換器３０２を通して出力される
入力再生信号が第１標本点（図４）で検出されると、第
１比較器３１０の出力は”００００００”となり、第２
比較器３１２の出力は”１０００００”となり、第３比
較器３１４の出力は”１１１１１１”となる。
【００２１】同様に、Ａ／Ｄ変換器３０２を通して出力
される再生信号が第２標本点（図４）であれば、第２比
較器３１２の出力が”００００００”となり、第３標本
点（図４）であれば、第３比較器３１４の出力が”００
００００”となる。現在サンプリングされた標本点の最
適の検出点の位置は、次の第４比較器３１６及び第５比
較器３１８により分かる。前記第４及び第５比較器３１
６、３１８は２つの入力レベルを比較して小さい方の入
力を出力する動作を行うように構成している。即ち、第
４比較器３１６は第１比較器３１０の出力Ｃ１〔５．．
０〕と第２比較器３１２の出力Ｃ２〔５．．０〕を比較
して小さいのを出力することにより現在の標本点が”＋
１”の検出点なのか、または”０”の検出点なのかを判
断する。第５比較器３１８は第３比較器３１４の出力Ｃ
３〔５．．０〕と第４比較器３１６の出力Ｃ４〔５．．
０〕を比較して小さいのを出力することにより現在の標
本点が”＋１”の検出点なのか、”０”の検出点なの
か、または”−１”の検出点なのかを判断する。
される再生信号が第２標本点（図４）であれば、第２比
較器３１２の出力が”００００００”となり、第３標本
点（図４）であれば、第３比較器３１４の出力が”００
００００”となる。現在サンプリングされた標本点の最
適の検出点の位置は、次の第４比較器３１６及び第５比
較器３１８により分かる。前記第４及び第５比較器３１
６、３１８は２つの入力レベルを比較して小さい方の入
力を出力する動作を行うように構成している。即ち、第
４比較器３１６は第１比較器３１０の出力Ｃ１〔５．．
０〕と第２比較器３１２の出力Ｃ２〔５．．０〕を比較
して小さいのを出力することにより現在の標本点が”＋
１”の検出点なのか、または”０”の検出点なのかを判
断する。第５比較器３１８は第３比較器３１４の出力Ｃ
３〔５．．０〕と第４比較器３１６の出力Ｃ４〔５．．
０〕を比較して小さいのを出力することにより現在の標
本点が”＋１”の検出点なのか、”０”の検出点なの
か、または”−１”の検出点なのかを判断する。
【００２２】第１比較器乃至第３比較器３１０、３１
２、３１４により入力再生信号の標本点と３つの最適の
検出点との差が各々検出され、第４及び第５比較器３１
６、３１８により最適の検出点の位置が判断され、例え
ば第１標本点（図４）の場合は第５比較器３１８の出力
Ｃ５〔５．．０〕が”００００００”となり、第１標本
点（図５）の場合は第５比較器３１８の出力Ｃ５
〔５．．０〕が”００１０１０”となる。
２、３１４により入力再生信号の標本点と３つの最適の
検出点との差が各々検出され、第４及び第５比較器３１
６、３１８により最適の検出点の位置が判断され、例え
ば第１標本点（図４）の場合は第５比較器３１８の出力
Ｃ５〔５．．０〕が”００００００”となり、第１標本
点（図５）の場合は第５比較器３１８の出力Ｃ５
〔５．．０〕が”００１０１０”となる。
【００２３】パルス幅変調（ＰＷＭ）発生器３２０は入
力信号の変化に対して出力信号のパルス幅（デューティ
ー）を変化させる動作を行う。ＰＷＭ発生器３２０の入
力信号となる第５比較器３１８の出力Ｃ５〔５．．０〕
レベルは位相差の最小の場合、即ち位相差のゼロの”０
０００００”から最大の場合、即ち位相差の１８０°
の”０１１１１１”まで存在しうる。
力信号の変化に対して出力信号のパルス幅（デューティ
ー）を変化させる動作を行う。ＰＷＭ発生器３２０の入
力信号となる第５比較器３１８の出力Ｃ５〔５．．０〕
レベルは位相差の最小の場合、即ち位相差のゼロの”０
０００００”から最大の場合、即ち位相差の１８０°
の”０１１１１１”まで存在しうる。
【００２４】図７（Ａ）は位相差によるＰＷＭ発生器３
２０に入力されるデジタルレベルであり、図７（Ｂ）及
び図７（Ｃ）は各々位相差によるＰＷＭ発生器３２０と
低域フィルター（ＬＰＦ）３２２の出力信号の動作波形
図である。即ち、図７（Ａ）に示されたように、ＰＷＭ
発生器３２０に入力される”００００００”から”０１
１１１１”までのデジタルレベルに対してＰＷＭ発生器
３２０の出力信号は図７（Ｂ）に示されたように”ロー
（Ｌ）”レベルから”ハイ（Ｈ）”レベルまでであり、
デジタルレベルが大きいほどパルス幅の大きなＰＷＭ信
号を出力する。ＬＰＦ３２２はＰＷＭ発生器３２０の出
力信号のパルス幅に比例する電圧（図７（Ｃ））を発生
して検出された位相差に該当する第５比較器３１８の出
力Ｃ５〔５．．０〕をエラー電圧（Ｅｒ）に変換する。
２０に入力されるデジタルレベルであり、図７（Ｂ）及
び図７（Ｃ）は各々位相差によるＰＷＭ発生器３２０と
低域フィルター（ＬＰＦ）３２２の出力信号の動作波形
図である。即ち、図７（Ａ）に示されたように、ＰＷＭ
発生器３２０に入力される”００００００”から”０１
１１１１”までのデジタルレベルに対してＰＷＭ発生器
３２０の出力信号は図７（Ｂ）に示されたように”ロー
（Ｌ）”レベルから”ハイ（Ｈ）”レベルまでであり、
デジタルレベルが大きいほどパルス幅の大きなＰＷＭ信
号を出力する。ＬＰＦ３２２はＰＷＭ発生器３２０の出
力信号のパルス幅に比例する電圧（図７（Ｃ））を発生
して検出された位相差に該当する第５比較器３１８の出
力Ｃ５〔５．．０〕をエラー電圧（Ｅｒ）に変換する。
【００２５】ＬＰＦ３２２から発生するエラー電圧（Ｅ
ｒ）はクロックシフター３０８（図３）に印加され、図
８に示された原理によりＡ／Ｄ変換器３０２に印加され
るサンプリングクロック信号の位相をシフトさせる。即
ち、ＬＰＦ３２２から発生するエラー電圧（Ｅｒ）が大
きいほどサンプリングクロック信号の位相を多くシフト
させる。前記一連の動作はＡ／Ｄ変換器３０２の標本点
と再生入力信号の最適の検出点との位相が一致するまで
行い続け、最適の状態となると位相エラーが発生される
までその状態を保つ。
ｒ）はクロックシフター３０８（図３）に印加され、図
８に示された原理によりＡ／Ｄ変換器３０２に印加され
るサンプリングクロック信号の位相をシフトさせる。即
ち、ＬＰＦ３２２から発生するエラー電圧（Ｅｒ）が大
きいほどサンプリングクロック信号の位相を多くシフト
させる。前記一連の動作はＡ／Ｄ変換器３０２の標本点
と再生入力信号の最適の検出点との位相が一致するまで
行い続け、最適の状態となると位相エラーが発生される
までその状態を保つ。
【００２６】要するに、実際のデジタル映像信号の記録
再生においては他の機器との互換性を保障しているた
め、再生信号の振幅と位相変化は非常に多様である。振
幅の変化はＡＧＣ増幅器の採用により既に解決している
が、デジタルビタビ復号器では振幅の変化だけでなく位
相変化に対する性能の低下も無視できなくなる。従っ
て、本発明は位相検出及びエラー電圧発生器３０６を採
用してこの位相変化を補償するためにデータ検出点とな
るＡ／Ｄ変換器３０２の標本点の位相を検出して標本点
の位相と最適の検出点の位相とを一致させることによ
り、位相差によるエラーを最小化させてデジタルビタビ
復号器３０４の性能、即ち再生データの検出性能を向上
させる。
再生においては他の機器との互換性を保障しているた
め、再生信号の振幅と位相変化は非常に多様である。振
幅の変化はＡＧＣ増幅器の採用により既に解決している
が、デジタルビタビ復号器では振幅の変化だけでなく位
相変化に対する性能の低下も無視できなくなる。従っ
て、本発明は位相検出及びエラー電圧発生器３０６を採
用してこの位相変化を補償するためにデータ検出点とな
るＡ／Ｄ変換器３０２の標本点の位相を検出して標本点
の位相と最適の検出点の位相とを一致させることによ
り、位相差によるエラーを最小化させてデジタルビタビ
復号器３０４の性能、即ち再生データの検出性能を向上
させる。
【００２７】
【発明の効果】前述したように、本発明によるデータ検
出器及びその方法は入力される多様な再生信号に対応
し、再生データの検出性能を向上させうる。
出器及びその方法は入力される多様な再生信号に対応
し、再生データの検出性能を向上させうる。
【図１】従来のデータ検出器を含むデジタルＶＣＲの記
録及び再生系の構成図である。
録及び再生系の構成図である。
【図２】本発明の一実施例によるデータ検出器を含む再
生系のブロック図である。
生系のブロック図である。
【図３】本発明の他の実施例によるデータ検出器を含む
再生系のブロック図である。
再生系のブロック図である。
【図４】本発明の理解のために最適の検出点と標本点の
位相とが一致する理想的な場合を説明するための図であ
る。
位相とが一致する理想的な場合を説明するための図であ
る。
【図５】本発明の理解のために最適の検出点と標本点の
位相とが一致しない場合を説明するための図である。
位相とが一致しない場合を説明するための図である。
【図６】図３に示された位相検出及びエラー電圧発生器
の一実施例による詳細構成図である。
の一実施例による詳細構成図である。
【図７】（Ａ）は位相差による図６に示されたＰＷＭ発
生器の入力信号の動作波形図、（Ｂ）は位相差による図
６に示されたＰＷＭ発生器の出力信号の動作波形図、
（Ｃ）は位相差による図６に示されたＰＷＭ発生器の低
域フィルターの出力信号の動作波形図である。
生器の入力信号の動作波形図、（Ｂ）は位相差による図
６に示されたＰＷＭ発生器の出力信号の動作波形図、
（Ｃ）は位相差による図６に示されたＰＷＭ発生器の低
域フィルターの出力信号の動作波形図である。
【図８】図６に示された位相シフターの動作原理を示し
た図である。
た図である。
１１４ 再生増幅器 １１６ 等化器 １１８ チャンネル復調器 ２００ データ検出器 ２０２ Ａ／Ｄ変換器 ２０４ デジタルビタビ復号器 ２０６ 位相検出及びエラー電圧発生器
Claims (10)
- 【請求項１】 受信信号をサンプリングクロック信号に
応じてデジタルデータに変換する変換器と、 前記デジタルデータを最尤復号化する最尤復号器と、前記受信信号の”＋１”に対する最適の検出点の第１基
準レベルと前記デジタルデータのレベルとの差を検出す
る第１比較器と、 前記受信信号の”０”に対する最適の検出点の第２基準
レベルと前記デジタルデータのレベルとの差を検出する
第２比較器と、 前記受信信号の”−１”に対する最適の検出点の第３基
準レベルと前記デジタルデータのレベルとの差を検出す
る第３比較器と、 前記第１及び第２比較器の出力を比較して小さな値を有
する比較器の出力を出力する第４比較器と、 前記第３及び第４比校器の出力を比較して小さな値を有
する比較器の出力を出力する第５比較器とを含み、前記
デジタルデータのレベルと所定数の最適の検出点に対し
た各基準レベルとの差を絶対値に算出して位相エラーを
出力する計算器と、 前記位相エラーに対応する電圧信号の形態であり前記サ
ンプリングクロック信号の位相を変化させる制御信号を
発生する制御信号 発生器とを含むことを特徴とするデー
タ検出器。 - 【請求項２】 前記制御信号発生器は、 前記位相エラーに応じてＰＷＭ信号を発生するＰＷＭ発
生器と、 前記ＰＷＭ信号を電圧信号の形態に変換して制御信号と
して出力する低域フィルターとを含むことを特徴とする
請求項１に記載のデータ検出器。 - 【請求項３】 前記サンプリングクロック信号を発生
し、前記制御信号に応じて前記サンプリングクロック信
号の位相を変化させて前記変換器に印加するクロック発
生器と、 前記所定数の最適の検出点に対した基準レベルを発生す
る基準レベル発生器とをさらに含むことを特徴とする請
求項１に記載のデータ検出器。 - 【請求項４】 受信信号をサンプリングクロック信号に
応じてデジタルデータに変換する変換器と、 前記デジタルデータを最尤復号化する最尤復号器と、前記受信信号の”＋１”に対する最適の検出点の第１基
準レベルと前記デジタルデータのレベルとの差を検出す
る第１比較器と、 前記受信信号の”０”に対する最適の検出点の第２基準
レベルと前記デジタルデータのレベルとの差を検出する
第２比較器と、 前記受信信号の”−１”に対する最適の検出点の第３基
準レベルと前記デジタルデータのレベルとの差を検出す
る第３比較器と、 前記第１及び第２比較器の出力を比較して小さな値を有
する比較器の出力を出力する第４比較器と、 前記第３及び第４比校器の出力を比較して小さな値を有
する比較器の出力を出力する第５比較器とを含み、前記
デジタルデータのレベルと所定数の最適の検出点に対し
た各基準レベルとの差を絶対値に算出して位相エラーを
出力する計算器と、 前記位相エラーに対応する電圧信号の形態であり前記サ
ンプリングクロック信号の位相を変化させる制御信号を
発生する制御信号 発生器と、 前記制御信号に応じて前記サンプリングクロック信号の
位相をシフトさせる位相シフターとをさらに含むことを
特徴とするデータ検出器。 - 【請求項５】 前記制御信号発生器は、 前記位相エラーをＰＷＭ信号に変換するＰＷＭ発生器
と、 前記ＰＷＭ信号を電圧信号の形態に変換して制御信号と
して出力する低域フィルターとを含むことを特徴とする
請求項４に記載のデータ検出器。 - 【請求項６】 前記所定数の最適の検出点に対した基準
レベルを発生する基準レベル発生器をさらに含むことを
特徴とする請求項４に記載のデータ検出器 - 【請求項７】 最尤復号器を含むデジタル記録及び再生
装置において、 入力される再生信号をサンプリングクロック信号に応じ
てデジタルデータに変換して前記最尤復号器に印加する
変換器と、前記再生信号の”＋１”に対する最適の検出点の第１基
準レベルと前記デジタルデータのレベルとの差を検出す
る第１比較器と、 前記再生信号の”０”に対する最適の検出点の第２基準
レベルと前記デジタルデータのレベルとの差を検出する
第２比較器と、 前記再生信号の”−１”に対する最適の検出点の第３基
準レベルと前記デジタルデータのレベルとの差を検出す
る第３比較器と、 前記第１及び第２比較器の出力を比較して小さな値を有
する比較器の出力を出力する第４比較器と、 前記第３及び第４比校器の出力を比較して小さな値を有
する比較器の出力を出力する第５比較器と 、前記第５比較器の出力に応じてＰＷＭ信号を発生するＰ
ＷＭ発生器と、 前記ＰＷＭ信号を電圧信号の形態に変換して前記サンプ
リングクロック信号の位相を変化させる制御信号として
出力する低域フィルター とを含むことを特徴とするデー
タ検出器。 - 【請求項８】 前記制御信号に応じて前記サンプリング
クロック信号の位相をシフトさせる位相シフターをさら
に含むことを特徴とする請求項７に記載のデータ検出
器。 - 【請求項９】 （ａ）受信信号をサンプリングクロック
信号に応じてデジタルデータに変換する段階と、 （ｂ）前記デジタルデータを最尤復号化する段階と、 （ｃ）（ｃ１）前記受信信号の”＋１”に対する最適の
検出点の第１基準レベルと前記デジタルデータのレベル
との差を検出して第１差信号を出力する段階と、 （ｃ２）前記受信信号の”０”に対する最適の検出点の
第２基準レベルと前記デジタルデータのレベルとの差を
検出して第２差信号を出力する段階と、 （ｃ３）前記受信信号の”−１”に対する最適の検出点
の第３基準レベルと前記デジタルデータのレベルとの差
を検出して第３差信号を出力する段階と、 （ｃ４）前記第１及び第２差信号を比較して小さな値を
有する差信号を第４差信号として出力する段階と、 （ｃ５）前記第３及び第４差信号を比較して小さな値を
有する差信号を位相エラーとして出力する段階と、 （ｃ６）前記位相エラーをＰＷＭ信号に変換する段階
と、 （ｃ７）前記ＰＷＭ信号を電圧信号の形態に変換して 前
記サンプリングクロック信号の位相を変化させる制御信
号を発生する段階とを含むことを特徴とするデータ検出
方法。 - 【請求項１０】 前記制御信号に応じて前記サンプリン
グクロック信号の位相をシフトさせる段階（ｄ）をさら
に含むことを特徴とする請求項９に記載のデータ検出方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR39946/1997 | 1997-08-21 | ||
| KR1019970039946A KR100289714B1 (ko) | 1997-08-21 | 1997-08-21 | 데이터검출기및그방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1166756A JPH1166756A (ja) | 1999-03-09 |
| JP2977031B2 true JP2977031B2 (ja) | 1999-11-10 |
Family
ID=19518080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10127655A Expired - Fee Related JP2977031B2 (ja) | 1997-08-21 | 1998-05-11 | データ検出器及びその方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6278749B1 (ja) |
| EP (1) | EP0898276A3 (ja) |
| JP (1) | JP2977031B2 (ja) |
| KR (1) | KR100289714B1 (ja) |
| CN (1) | CN1100319C (ja) |
| CA (1) | CA2236954C (ja) |
| RU (1) | RU2213417C2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563889B1 (en) * | 1998-10-01 | 2003-05-13 | Lsi Logic Corporation | Method and apparatus for adapting the boost of a read channel filter |
| JP3597433B2 (ja) * | 1999-12-20 | 2004-12-08 | 富士通株式会社 | データ再生システムにおけるクロック調整装置及び光ディスク装置 |
| CN101027727A (zh) * | 2004-08-20 | 2007-08-29 | 松下电器产业株式会社 | 信息重放装置 |
| CN107437943B (zh) * | 2016-05-28 | 2021-08-31 | 深圳市京泉华科技股份有限公司 | 模数转换器采样系统及模数转换器采样方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0489664A (ja) | 1990-07-26 | 1992-03-23 | Sony Corp | データの変換及び検出方法 |
| US5138314A (en) * | 1990-07-18 | 1992-08-11 | Sony Corporation | Method for converting and/or detecting data |
| EP0530776B1 (en) * | 1991-09-03 | 1999-03-17 | Matsushita Electric Industrial Co., Ltd. | Timing recovering apparatus |
| JPH05135510A (ja) | 1991-11-14 | 1993-06-01 | Hitachi Ltd | 情報処理システム |
| JP3380282B2 (ja) * | 1992-11-06 | 2003-02-24 | パイオニア株式会社 | ディジタル信号再生装置及び再生方法 |
| JPH0773598A (ja) | 1993-06-29 | 1995-03-17 | Hitachi Ltd | タイミング抽出回路とこれを用いた記録再生装置 |
| US5442492A (en) * | 1993-06-29 | 1995-08-15 | International Business Machines Corporation | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection |
| JPH07111042A (ja) | 1993-10-08 | 1995-04-25 | Hitachi Ltd | データ弁別回路 |
| JP3663218B2 (ja) * | 1994-08-18 | 2005-06-22 | 株式会社日立グローバルストレージテクノロジーズ | 磁気記録再生装置および位相同期回路 |
| JPH08107352A (ja) * | 1994-10-04 | 1996-04-23 | Hitachi Ltd | 位相同期システム |
| JPH08167841A (ja) * | 1994-12-13 | 1996-06-25 | Pioneer Electron Corp | ディジタルｐｌｌ回路 |
| JP3417704B2 (ja) * | 1995-01-20 | 2003-06-16 | パイオニア株式会社 | ディジタル信号再生装置 |
| DE19517405A1 (de) | 1995-05-16 | 1996-11-21 | Thomson Brandt Gmbh | Signalverarbeitungssystem für digitale Signale |
| JPH097304A (ja) * | 1995-06-15 | 1997-01-10 | Pioneer Electron Corp | ディジタル信号再生装置 |
| JP3596827B2 (ja) * | 1995-07-06 | 2004-12-02 | パイオニア株式会社 | ディジタルｐｌｌ回路 |
| JP3453006B2 (ja) * | 1995-07-07 | 2003-10-06 | パイオニア株式会社 | 位相同期回路及びディジタル信号再生装置 |
| US5870591A (en) * | 1995-08-11 | 1999-02-09 | Fujitsu Limited | A/D with digital PLL |
| JP3350349B2 (ja) * | 1995-09-26 | 2002-11-25 | 株式会社日立製作所 | ディジタル情報信号再生回路及びディジタル情報装置 |
| JP2830803B2 (ja) * | 1995-11-17 | 1998-12-02 | 日本電気株式会社 | 位相検出器及びこれを用いた磁気ディスク装置 |
| KR100189906B1 (ko) * | 1996-04-17 | 1999-06-01 | 윤종용 | 비터비 복호화방법 및 그 회로 |
| JPH1031869A (ja) * | 1996-07-16 | 1998-02-03 | Pioneer Electron Corp | 再生装置 |
| JPH1084279A (ja) * | 1996-09-06 | 1998-03-31 | Sony Corp | Ｐｌｌ回路およびこれを用いた記録再生装置 |
| JP3698836B2 (ja) * | 1996-10-11 | 2005-09-21 | パイオニア株式会社 | ディジタル信号再生装置 |
| KR100247964B1 (ko) * | 1997-07-01 | 2000-03-15 | 윤종용 | 자동 문턱값 제어를 이용한 피크 검출기와 그 방법 |
-
1997
- 1997-08-21 KR KR1019970039946A patent/KR100289714B1/ko not_active IP Right Cessation
-
1998
- 1998-05-06 CA CA002236954A patent/CA2236954C/en not_active Expired - Fee Related
- 1998-05-11 JP JP10127655A patent/JP2977031B2/ja not_active Expired - Fee Related
- 1998-05-21 CN CN98108326A patent/CN1100319C/zh not_active Expired - Fee Related
- 1998-05-21 EP EP98304046A patent/EP0898276A3/en not_active Withdrawn
- 1998-06-04 RU RU98110812/09A patent/RU2213417C2/ru not_active IP Right Cessation
- 1998-06-04 US US09/090,165 patent/US6278749B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| RU2213417C2 (ru) | 2003-09-27 |
| KR100289714B1 (ko) | 2001-05-15 |
| KR19990017151A (ko) | 1999-03-15 |
| CA2236954A1 (en) | 1999-02-21 |
| US6278749B1 (en) | 2001-08-21 |
| JPH1166756A (ja) | 1999-03-09 |
| CN1209603A (zh) | 1999-03-03 |
| EP0898276A2 (en) | 1999-02-24 |
| CA2236954C (en) | 2002-07-16 |
| EP0898276A3 (en) | 1999-07-28 |
| CN1100319C (zh) | 2003-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201832B1 (en) | Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system | |
| US6963528B2 (en) | Digital data reproduction apparatus | |
| US6307822B1 (en) | Data reproduction apparatus for optical disc system | |
| KR19980064798A (ko) | 적응형 등화기 | |
| US5917863A (en) | Viterbi decoding method and apparatus employing time-reversed positive and negative peak values | |
| JP3648308B2 (ja) | 等化器および磁気記録信号再生装置 | |
| US6977879B1 (en) | Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal | |
| JP2853671B2 (ja) | 情報検出装置 | |
| US20020013927A1 (en) | Viterbi decoder and Viterbi decoding method | |
| US6922384B2 (en) | Information reproducing apparatus | |
| JP2977031B2 (ja) | データ検出器及びその方法 | |
| US6845134B2 (en) | Arrangement for receiving a digital signal from a transmission medium | |
| JP3021418B2 (ja) | データ検出器及びその方法 | |
| US5815334A (en) | Digital signal detector for correcting signals of a magnetic recording/reproducing device | |
| US5867330A (en) | Reproducing apparatus detecting pilot signals by binary data processing | |
| JP3818031B2 (ja) | 記録情報再生装置 | |
| JPH07296524A (ja) | デイジタルデータ再生装置 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JP2011060378A (ja) | 位相誤差検出装置、位相誤差検出方法、再生装置 | |
| JPH0982029A (ja) | 信号処理装置 | |
| JPH0528655A (ja) | データ再生装置 | |
| JPH04268255A (ja) | 記憶装置の再生信号レベル判定器 | |
| JPH10172203A (ja) | 再生装置 | |
| JPH04168668A (ja) | 等化制御装置 | |
| JPH03113775A (ja) | 信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |