JP2973946B2 - データ再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光磁気ディス
ク、相変化ディスク及び磁気ディスクを含むディスクな
いし磁気テープ媒体にディジタルデータ、ないしディジ
タル画像・音声・システム等のデータを記録するディジ
タル記録装置に用いて好適なデータ再生検出装置に関す
る。

【０００２】

【従来の技術】従来、ディジタル記録ディスク装置、デ
ィジタル記録ＶＴＲ等では、データをそのまま記録せ
ず、記録符号化した後に記録を行っていた。代表的な記
録符号に１、７符号、２、７符号がある。

【０００３】このうち、１、７符号は、２ビットのデー
タビットを３ビットのチャンネルビットに変換し、ある
いは４ビットのデータビットを６ビットのチャンネルビ
ットに変換した後、ＮＲＺＩ則で記録する。ＮＲＺＩ則
とは“１”で反転、“０”で非反転を行い記録するとい
う規則である。この１、７符号の大きな特徴として、変
換後、“１”と“１”の間に“０”が、１個以上７個以
下存在する、即ち最小反転間隔が「２」であるという特
徴がある。

【０００４】また２、７符号は、２ビットのデータビッ
トを４ビットのチャンネルビットに変換し、３ビットの
データビットを６ビットのチャンネルビットに変換し、
あるいは４ビットのデータビットを８ビットのチャンネ
ルビットに変換した後、ＮＲＺＩ則で記録する。この
２、７符号の大きい特徴として、変換後、“１”と
“１”の間に“０”が、２個以上７個以下存在する、即
ち最小反転間隔が「３」であるという特徴がある。

【０００５】そして、記録再生信号に対し、パーシャル
レスポンス（Partial Response）等化方式とビタビ（Vi
terbi）複号を組み合わせてデータ検出を行う方法が提
案されている。この方法は、例えば特願平３―６４２０
１号（特開平４−２９８８６５号公報「再生データ検出
方法」）に示されている。

【０００６】この特願平３―６４２０１号に記載の方法
は、１、７符号などの最小反転間隔＝２なる符号を記録
したときの再生データ検出方法である。ＰＲ（１、１）
等化し、３値データとして、４状態ビタビ復号を行うこ
とにより、ビットエラー訂正処理を行い、エラーレート
を低減するというものである。

【０００７】

【発明が解決しようとする課題】上記した、パーシャル
レスポンス等化方式とビタビ複号を組み合わせてデータ
検出を行うという従来の方法においては、ビットエラー
訂正処理を行い、エラーレートを低減することができる
ものの、再生適応処理を行うことができない、という問
題点を有している。

【０００８】その理由が、記録時の記録電流変化、記録
装置により媒体特性の変化、記録再生特性の温度による
変化などによる再生信号の変化が発生したときでも、Ｐ
Ｒ（１、１）等化は常に固定等化を行っているため、等
化特性が再生信号の変化に追従することができない、こ
とによる。

【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、プリ等化特性が
変化したときでも、これに追従した等化検出処理を行
い、さらにビットエラー訂正を行うことによりエラーレ
ートを最低限に低減させる、ことを可能とする再生方式
を提供することにある。

【００１０】

【課題を解決するための手段】前記目的を達成するた
め、本発明のデータ再生装置は、プリ等化された再生デ
ータと、予測データと、の減算絶対値を求め、ブランチ
メトリックとして出力する減算絶対値手段と、前記ブラ
ンチメトリックと、すでに計算されたパスメトリックを
加算した値同士を比較し、比較の結果、小さい方を選択
すると共に、どちらが選択されたかという選択信号と、
選択された方を、新たなパスメトリックとして、出力す
る比較選択手段と、どちらが選択されたかという信号を
好ましくは数段ないし数十段に渡って記憶し、パスを一
本化して最も確からしいパスを得るとともに、最も確か
らしいデータを出力するパスメモリ回路と、前記パスメ
モリ回路の途中出力をアドレスとすることによりプリ等
化された再生データに最も近いと思われる予測データ
を、前記予測データとして、出力する記憶手段と、前記
プリ等化された再生データを所定の値だけ遅延させたデ
ータと、前記パスメモリ回路の連続出力データをアドレ
スとすることにより得られる記憶手段の内部データと、
から、前記記憶手段の内部データを更新する、データ修
正手段と、を含むことを特徴とする。

【００１１】

【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。

【００１２】本発明は、その好ましい実施の形態におい
て、プリ等化された再生データと、予測データと、の減
算絶対値を求め、ブランチメトリックとして出力する減
算絶対値手段（図４の１０１）と、前記ブランチメトリ
ックと、すでに計算されたパスメトリックを加算した値
を比較し、小さい方を選択し、どちらが選択されたかと
いう選択信号と、選択された方を新たなパスメトリック
として出力する比較選択手段（図４の１０２）と、どち
らが選択されたかという信号を数段ないし数十段に渡っ
て記憶し、パスを一本化して最も確からしいパスを得る
とともに最も確からしいデータを出力するパスメモリ回
路（図４の１０３）と、パスメモリ回路の途中出力をア
ドレスとすることによりプリ等化された再生データに最
も近いと思われる予測データを出力する記憶手段（図４
の１０４）と、遅延素子（図４の１０６）により、適当
な値だけ遅延したプリ等化された再生データと、パスメ
モリ回路の連続出力データをアドレスとすることにより
得られる記憶手段の内部データから新しい前記記憶手段
の内部データを更新する、データ修正手段（図４の１０
５）と、を備えて構成される。

【００１３】本発明の実施の形態によれば、プリ等化特
性が変化したときでもそれに追従した等化検出処理を行
い、さらにビットエラー訂正を行うことによりエラーレ
ートを最低値に低減させることができる。

【００１４】

【実施例】本発明の実施例について以下に図面を参照し
て説明する。

【００１５】図１〜図１１を参照して、本発明の一実施
例について説明する。

【００１６】図１に、最小反転間隔＝２なる符号を記録
したときの再生データに、ＰＲ（１、１）プリ等化を行
い、３値データ（０、１、２）とし、かつ４クロックの
データを考慮したときの状態遷移図を示す。

【００１７】図１において、矢印を「パス」、矢印の至
る位置を「状態」と呼ぶ。また、確率の負の対数を「メ
トリック」と呼ぶ。

【００１８】最小反転間隔＝２なる符号では、“１”は
２ビット以上連続せず、また“０”から“２”、“２”
から“０”へは必ず“１”を経由する、さらに“０”、
“１”の次は必ず“２”になり、“２”、“１”の次は
必ず“０”になる、という特徴がある。

【００１９】従って、時刻ｎに至るパスである４クロッ
ク連続データは、００００、０００１、００１２、０１
２１、０１２２、１０００、１００１、１０１２、１２
１０、１２２１、１２２２、２１００、２１０１、２２
１０、２２２１、２２２２の１６パターンから成る。

【００２０】入力が、前記したそれぞれの連続データと
なる確率の負の対数を、「ブランチメトリック」と呼
び、順にＢＭ（０）〜ＢＭ（１５）で示す。

【００２１】また、時刻ｎ＋１に至るパスである４クロ
ック連続データも、００００、０００１、００１２、０
１２１、０１２２、１０００、１００１、１０１２、１
２１０、１２２１、１２２２、２１００、２１０１、２
２１０、２２２１、２２２２の１６パターンから成る。

【００２２】このとき、時刻ｎに至る４クロック連続デ
ータと、時刻ｎ＋１に至る４クロック連続データは３ク
ロック分は共通し、０００、００１、０１２、１００、
１０１、１２１、１２２、２１０、２２１、２２２の１
０パターンとなる。

【００２３】これらの１０の状態に至る確率の負の対数
を時刻ｎの「パスメトリック」と呼び、順にＰＭ（０）
〜ＰＭ（９）で示す。

【００２４】図１は、これらの関係は、次のように移行
することを示す。

【００２５】

【表１】

【００２６】上記移行表において、例えば第１行は、ブ
ランチメトリックＢＭ（０）は、“００００”のメトリ
ック、時刻ｎのパスメトリックＰＭ（０）は、ＢＭ
（０）の最も過去である最左端の“０”を削除した“０
００”のメトリックであり、その後、“０００”には
“０”ないし“１”が続くため、最右端に“０”ないし
“１”を追加し、時刻ｎ＋１ではＢＭ（０）である“０
０００”ないしＢＭ（１）である“０００１”のどちら
かに移行する。

【００２７】また、例えば第２行は、ブランチメトリッ
クＢＭ（１）は“０００１”のメトリック、時刻ｎのパ
スメトリックＰＭ（１）はＢＭ（１）の最も過去である
最左端の“０”を削除した“００１”のメトリックであ
り、その後“００１”には“２”のみが続くため、最右
端に“２”を追加し、時刻ｎ＋１ではＢＭ（２）である
“００１２”に移行する。

【００２８】第３行〜第１６行に関しても同様の意味を
持つ。

【００２９】次に、図１において、各状態におけるパス
メトリックは、１クロック前のパスメトリックと、１ク
ロック前のパスメトリックから当該パスメトリックに至
るブランチメトリックの加算値のうち小さい方を選択す
るものとする。即ち、次式（１）のとおり表される。

【００３０】

【数１】

【００３１】ただし、左辺のパスメトリックに対して右
辺のパスメトリックは１クロック過去の値を示してい
る。

【００３２】このようにして、パスメトリックを計算し
てパスを選択し、生き残ったパスを矢印の形で連続させ
ていくとともに、各パスにおける６ビット推定データを
求める。

【００３３】図２に、２クロック分パスを選択した図を
示す。図中、実線が選択され生き残ったパス、点線が選
択されなかったパスを示している。また図中に示されて
いる４クロックデータ“００００”、“２２２２”以外
の２クロック分の３値レベルデータは、その状態に至る
までの３値レベル値である。前項に記載した６ビット推
定データとは、２ビットのその状態に至るまでの３値レ
ベル値と４ビットの生き残りパスのブランチメトリック
データを示す。

【００３４】状態０では、時刻ｎでは“１０”という３
値レベルから至っており、その後“００００”が続くた
め、合わせて“１０００００”となり、これが生き残り
パス０に対応する６ビット推定データである。時刻ｎ＋
１では“１０００００”を左へ１ビットシフトした“０
００００”のうち１ビット目と２ビット目の“００”か
ら至っているが、その後どこにも続かない。時刻ｎ＋２
では、時刻ｎ／状態７の“２２”と、そこから時刻ｎ＋
１／状態３に至る“２１００”を合わせた“２２２１０
０”を左へ１ビットシフトした“２２１００”のうち１
ビット目と２ビット目の“２２”から至っており、その
後“１０００”が続くため“２２１０００”となり、こ
れが生き残りパス１に対応する６ビット推定データであ
る。

【００３５】状態１では、時刻ｎでは“２１”という３
値レベルから至っているが、その後どこにも続かない。
時刻ｎ＋１では時刻ｎ／状態３の“１２”から至ってお
り、その後“１００１”が続くため“１２１００１”と
なり、これが生き残りパス２に対応する６ビット推定デ
ータである。時刻ｎ＋２では、時刻ｎ／状態７の“２
２”とそこから時刻ｎ＋１／状態３に至る“２１００”
を合わせた“２２２１００”を左へ１ビットシフトした
“２２１００”のうち１ビット目と２ビット目の“２
２”から至っており、その後“１００１”が続くため
“２２１００１”となり、これが生き残りパス３に対応
する６ビット推定データである。

【００３６】状態２では、時刻ｎでは“００”という３
値レベルから至っており、その後“０１２１”、“０１
２２”が続くため“０００１２１”、“０００１２２”
となり、これが生き残りパス４、５に対応する６ビット
推定データである。時刻ｎ＋１では時刻ｎ／状態４の
“１２”から至っており、その後“１０１２”が続くた
め“１２１０１２”となり、これが生き残りパス６に対
応する６ビット推定データである。時刻ｎ＋２では、時
刻ｎ／状態３の“１２”とそこから時刻ｎ＋１／状態２
に至る“１００１”を合わせた“１２１００１”を左へ
１ビットシフトした“２１００１”のうち１ビット目と
２ビット目の“２１”から至っており、その後“００１
２”が続くため“２１００１２”となり、これが生き残
りパス７に対応する６ビット推定データである。

【００３７】以下状態３〜状態９に関しても同様であ
る。

【００３８】前記６ビット推定データに対する入力推定
信号と、プリ等化された実入力データと、の差分値の絶
対値を計算し、これをブランチメトリックとするわけで
ある。

【００３９】図２に対して、さらに数クロック分連続さ
せた図を、図３に示す。

【００４０】図３に示すように、パスの選択が行われ
ば、過去にパスの一本化が可能である。図３では、状態
０の黒丸マークにパスが一本化している。即ち時刻５の
全状態に対し、時刻０の●（状態０）からパスが至って
いる。

【００４１】時刻ｎなる過去の状態０、１、２に対し
て、パスの一本化が行われれば、その時点での３値レベ
ルは“０”、状態３、４、５、６に対してパスの一本化
が行われれば、その時点での３値レベルは“１”、状態
７、８、９に対してパスの一本化が行われば、その時点
での３値レベル“２”と判定できる。

【００４２】そして、３値レベル“０”、“２”に対し
て２値出力“０”、３値レベル“１”に対して２値出力
“１”となる、得られた２値出力“…００１００１０１
００００１０００１…”が１、７符号復調前のＮＲＺデ
ータを示している。

【００４３】次に、図４に、本実施例の装置の全体構成
をブロック図にて示す。

【００４４】入力データは、図示されないＰＲ（１、
１）プリ等化により、３値データとなっている。また、
図中のＲＡＭ１０４からの入力は、４クロックのパス
と、２クロックの前データの計６クロックデータから推
定される入力データの予測値が、ブランチメトリックの
数である１６サンプル分送られてくる。

【００４５】減算絶対値回路１０１は、入力データと前
記入力データの予測値との誤差、即ち減算値を絶対値化
してブランチメトリックとするものである。減算絶対値
回路１０１の出力は、減算絶対値計算結果（ブランチメ
トリック）が１６サンプル分である。

【００４６】比較選択回路１０２は、前クロックのパス
メトリックとブランチメトリックの加算値どおしを比較
し、小さい方を選ぶと同時に、新クロックに対するパス
メトリックを計算する回路である。

【００４７】比較選択回路１０２の出力は、パスメモリ
１０３に対しては比較選択信号、減算絶対値回路１０１
に対しては新クロックに対するパスメトリックを出力す
る。

【００４８】パスメモリ回路１０３は、比較選択回路１
０２から入力した６ビットの比較選択信号を数十段に渡
って記憶し、その値からパスの一本化を検査すると共
に、入力データとの比較用にＲＡＭ１０４に格納された
入力データの予測値を出力するためのＲＡＭアドレスを
発生する。

【００４９】ＲＡＭ１０４は、４クロックのパスと２ク
ロックの前データの計６クロックデータから推定される
入力データの予測値を格納しておくメモリであり、最初
にプリセットされた値はＲＡＭデータ修正回路１０５に
よって修正される。

【００５０】ＲＡＭデータ修正回路１０５は、タイミン
グを合わせた入力データと、４クロックのパスと２クロ
ックの前データの計６クロックデータから推定される入
力データの予測値から、より確からしい入力データの予
測値を求め、そのデータを更新する。

【００５１】次に、図５および図６に、減算絶対値回路
１０１と比較選択回路１０２の構成の一例を示す。な
お、図５および図６は図面作成の都合で分図されたもの
である。

【００５２】図５および図６を参照して、ＰＲ（１、
１）プリ等化により３値データとなっている入力データ
をＤｉｎ、４クロックのパスと２クロックの前データの
計６クロックデータから推定されるＲＡＭ１０４に記憶
された入力データの予測値を、ＲＭ（０）〜ＲＭ（１
５）とする。

【００５３】すなわち、ＲＡＭ回路１０４において、４
ビットの全パス“００００”〜“１１１１”に対して２
ビットの前データを付加した６ビット推定データをアド
レスとし、それぞれの予測値をデータとして、ＲＭ
（０）〜ＲＭ（１５）として読み出す。

【００５４】減算絶対値回路１０１では、Ｄｉｎから、
ＲＭ（０）〜ＲＭ（１５）をそれぞれ減算し、それぞれ
絶対値を求め、ブランチメトリックＢＭ（０）〜ＢＭ
（１５）とする。図５および図６において、「＊」は、
減算回路と絶対値計算回路を組み合わせた演算回路を示
している。

【００５５】比較選択回路１０２では、最初に、ブラン
チメトリックＢＭ（０）〜ＢＭ（１５）と、パスメトリ
ックＰＭ（０）〜ＰＭ（９）と、からそれぞれ加算回路
により、次式（２）に示すとおり、計算される。

【００５６】

【数２】

【００５７】つづいて次式（３）を計算をする。

【００５８】

【数３】

【００５９】上式（３）のように、ＰＭ（３）〜ＰＭ
（６）については、加算結果をそのまま採用し、ＰＭ
（０）〜ＰＭ（２）、ＰＭ（７）〜ＰＭ（９）について
は、大小比較を行い、小さい方を選択して新しいパスメ
トリックにすると同時に、この６ビットの選択信号を、
図５および図６に示したように、生き残りパス情報Ｐ
（０、０）、Ｐ（０、１）、Ｐ（０、２）、Ｐ（０、
７）、Ｐ（０、８）、Ｐ（０、９）として出力する。こ
こで、括弧内の第１項は時間、第２項は状態ナンバーを
示す。

【００６０】状態０〜９において、上方から来るパスが
選択されたとき、即ちＰＭ（０）〜ＰＭ（１５）のｍｉ
ｎ判定において、左項が選択されたとき、生き残りパス
情報が「０」、下方から来るパスが選択されたとき、即
ち、ＰＭ（０）〜ＰＭ（１５）のｍｉｎ判定において、
右側が選択されたとき、生き残りパス情報が「１」とす
る。

【００６１】また、ＰＭ（０）〜ＰＭ（１５）に関して
は、相対値が重要なため、オーバーフローしないように
全パスメモリから例えばＰＭ（０）を減算する。

【００６２】次に、図７に、パスメモリ回路１０３の構
成を示す。

【００６３】図７を参照して、パスメモリ回路１０３
は、Ｄ型フリップフロップ（Ｄ）とファンクションブロ
ックＦＢ０、ＦＢ１と、から構成されている。このう
ち、ファンクションブロックＦＢ０は、現在と過去数十
クロックの選択信号から最も過去の１時刻においてパス
が１本化しているかどうか判定する回路である。また、
ＦＢ１は４ビットの全パス“００００”〜“１１１１”
に対して、２ビットの前データを計算する回路である。

【００６４】図８および図９に、ファンクションブロッ
クＦＢ０の構成例を示す。なお、図８および図９は図面
作成の都合で分図されたものである。

【００６５】１０ビットの生き残り状態情報を、Ｓ（ｎ
＋１、０）〜Ｓ（ｎ＋１、９）、Ｓ（ｎ、０）〜Ｓ
（ｎ、９）とする。また前述した６ビットの生き残りパ
ス情報をＰ（ｎ＋１、０）〜Ｐ（ｎ＋１、２）、Ｐ（ｎ
＋１、７）〜Ｐ（ｎ＋１、９）とする。

【００６６】状態０〜９において、その状態に至る可能
性があるとき生き残り状態情報を１、可能性がないとき
生き残り状態情報を０とする。また、状態０〜９におい
て、上方から来るパスが選択されたとき、即ちＰＭ
（０）〜ＰＭ（１５）のｍｉｎ判定において左側が選択
されたとき生き残りパス情報を「０」、下方から来るパ
スが選択されたとき、即ちＰＭ（０）〜ＰＭ（１５）の
ｍｉｎ判定において右側が選択されたとき生き残り情報
を「１」とする。

【００６７】図２を参照して、生き残り状態情報と生き
残りパス情報について説明する。

【００６８】時刻ｎ＋２では、全状態０〜９に対して至
る可能性がある。従ってＳ（ｎ＋２、０）〜Ｓ（ｎ＋
２、９）は全て“１”である。次に、各状態に至るパ
ス、即ち矢印は状態０〜２において順に下下上、状態７
〜９において順に下上下が選択されているため、Ｐ（ｎ
＋２、０）〜Ｐ（ｎ＋２、２）、Ｐ（ｎ＋２、７）〜Ｐ
（ｎ＋２、９）は“１１０１０１”となる。

【００６９】時刻ｎ＋１では、時刻ｎ＋２から見て状態
１、２、３、６、７、８、９に至る可能性があり、状態
０、４、５に至る可能性がない。従って、Ｓ（ｎ＋１、
０）〜Ｓ（ｎ＋１、９）は、順に“０１１１００１１１
１”となる。

【００７０】次に、各状態に至るパス、即ち矢印は状態
０〜２において順に上下下、状態７〜９において順に上
下下が選択されているため、Ｐ（ｎ＋１、０）〜Ｐ（ｎ
＋１、２）、Ｐ（ｎ＋１、７）〜Ｐ（ｎ＋１、９）は
“０１１０１１”となる。

【００７１】時刻ｎでは、時刻ｎ＋１から見て、状態
０、２、３、４、５、７、９に至る可能性があり、状態
１、６、８に至る可能性がないが、時刻ｎ＋２から見れ
ば状態２、３、４、５、７、９に至る可能性があり、状
態０、１、６、８に至る可能性がない。従ってＳ（ｎ、
０）〜Ｓ（ｎ、９）は、順に、“００１１１１０１０
１”となる。

【００７２】これらの関係は次式（４）で示される。

【００７３】

【数４】

【００７４】図８および図９は、上式（４）をブロック
図で示したものである。

【００７５】図１０に、ファンクションブロックＦＢ１
の構成例を示す。これはパスメモリの結果から４クロッ
クのパスに対する２クロックの前データを求める回路で
ある。

【００７６】図１０には、時刻ｎにおける状態０〜９の
それぞれに対し、時刻ｎ−１、時刻ｎ−２における２ク
ロックの前データをそれぞれＭ（−１、０）〜Ｍ（−
１、９）、Ｍ（−２、０）〜Ｍ（−２、９）として求め
る回路ブロックが示されている。

【００７７】状態０に対し、生き残りパス情報Ｐ（０、
０）＝０のとき、時刻ｎ−１において状態０に至るた
め、時刻ｎ−１におけるＭ（−１、０）＝０、さらにＰ
（−１、０）＝０のとき、時刻ｎ−２において状態０に
至るため、時刻ｎ−２におけるＭ（−２、０）＝０、Ｐ
（−１、０）＝１のとき、時刻ｎ−２において状態３に
至るため時刻ｎ−２におけるＭ（−２、０）＝１、生き
残りパス情報Ｐ（０、０）＝１のとき、時刻ｎ−１にお
いて状態３に至るため時刻ｎ−１におけるＭ（−１、
０）＝１、さらに時刻ｎ−２において必ず状態７に至る
ため時刻ｎ−２におけるＭ（−２、０）＝２である。

【００７８】状態１に対し、生き残りパス情報Ｐ（０、
１）＝０のとき時刻ｎ−１において状態０に至るため時
刻ｎ−１におけるＭ（−１、１）＝０、さらにＰ（−
１、０）＝０のとき時刻ｎ−２において状態０に至るた
め時刻ｎ−２におけるＭ（−２、１）＝０、Ｐ（−１、
０）＝１のとき時刻ｎ−２において状態３に至るため時
刻ｎ−２におけるＭ（−２、１）＝１、生き残りパス情
報Ｐ（０、１）＝１のとき時刻ｎ−１において状態３に
至るため時刻ｎ−１におけるＭ（−１、１）＝１、さら
に時刻ｎ−２において必ず状態７に至るため時刻ｎ−２
におけるＭ（−２、１）＝２である。

【００７９】状態２に対し、生き残りパス情報Ｐ（０、
２）＝０のとき時刻ｎ−１において状態１に至るため時
刻ｎ−１におけるＭ（−１、２）＝０、さらにＰ（−
１、１）＝０のとき時刻ｎ−２において状態０に至るた
め時刻ｎ−２におけるＭ（−２、２）＝０、Ｐ（−１、
１）＝１のとき時刻ｎ−２において状態３に至るため時
刻ｎ−２におけるＭ（−２、２）＝１、生き残りパス情
報Ｐ（０、２）＝１のとき時刻ｎ−１において状態４に
至るため時刻ｎ−１におけるＭ（−１、２）＝１、さら
に時刻ｎ−２において必ず状態７に至るため時刻ｎ−２
におけるＭ（−２、２）＝２である。

【００８０】状態３、４に対し、時刻ｎ−１において必
ず状態７に至るため時刻ｎ−１におけるＭ（−１、３）
＝２、Ｍ（−１、４）＝２である。

【００８１】さらにＰ（−１、７）＝０のとき時刻ｎ−
２において状態５に至るため時刻ｎ−２におけるＭ（−
２、３）＝１、Ｍ（−２、４）＝１、Ｐ（−１、７）＝
１のとき時刻ｎ−２において状態８に至るため時刻ｎ−
２におけるＭ（−２、３）＝２、Ｍ（−２、４）＝２で
ある。

【００８２】状態５、６に対し、時刻ｎ−１において必
ず状態２に至るため時刻ｎ−１におけるＭ（−１、５）
＝０、Ｍ（−１、６）＝０である。

【００８３】さらにＰ（−１、２）＝０のとき時刻ｎ−
２において状態１に至るため時刻ｎ−２におけるＭ（−
２、５）＝０、Ｍ（−２、６）＝０、Ｐ（−１、２）＝
１のとき時刻ｎ−２において状態４に至るため時刻ｎ−
２におけるＭ（−２、５）＝１、Ｍ（−２、６）＝１で
ある。

【００８４】状態７に対し、生き残りパス情報Ｐ（０、
７）＝０のとき時刻ｎ−１において状態５に至るため時
刻ｎ−１におけるＭ（−１、７）＝１、さらに時刻ｎ−
２において必ず状態２に至るため時刻ｎ−２におけるＭ
（−２、７）＝０、生き残りパス情報Ｐ（０、７）＝１
のとき時刻ｎ−１において状態８に至るため時刻ｎ−１
におけるＭ（−１、７）＝２、さらにＰ（−１、８）＝
０のとき時刻ｎ−２において状態６に至るため時刻ｎ−
２におけるＭ（−２、７）＝１、Ｐ（−１、８）＝１の
とき時刻ｎ−２において状態９に至るため時刻ｎ−２に
おけるＭ（−２、７）＝２である。

【００８５】状態８に対し、生き残りパス情報Ｐ（０、
８）＝０のとき時刻ｎ−１において状態６に至るため時
刻ｎ−１におけるＭ（−１、８）＝１、さらに時刻ｎ−
２において必ず状態２に至るため時刻ｎ−２におけるＭ
（−２、８）＝０、生き残りパス情報Ｐ（０、８）＝１
のとき時刻ｎ−１において状態９に至るため時刻ｎ−１
におけるＭ（−１、８）＝２、さらにＰ（−１、９）＝
０のとき時刻ｎ−２において状態６に至るため時刻ｎ−
２におけるＭ（−２、８）＝１、Ｐ（−１、９）＝１の
とき時刻ｎ−２において状態９に至るため時刻ｎ−２に
おけるＭ（−２、８）＝２である。

【００８６】状態９に対し、生き残りパス情報Ｐ（０、
９）＝０のとき時刻ｎ−１において状態６に至るため時
刻ｎ−１におけるＭ（−１、９）＝１、さらに時刻ｎ−
２において必ず状態２に至るため時刻ｎ−２におけるＭ
（−２、９）＝０、生き残りパス情報Ｐ（０、９）＝１
のとき時刻ｎ−１において状態９に至るため時刻ｎ−１
におけるＭ（−１、９）＝２、さらにＰ（−１、９）＝
０のとき時刻ｎ−２において状態６に至るため時刻ｎ−
２におけるＭ（−１、９）＝１、Ｐ（−１、９）＝１の
とき時刻ｎ−２において状態９に至るため時刻ｎ−２に
おけるＭ（−１、９）＝２である。

【００８７】図１１に、ＲＡＭ１０４のアドレス一覧を
示す。

【００８８】ＲＡＭ１０４は、４クロックのパスと、２
クロックの前データの６ビット推定データをアドレスと
したデータを持つ。図１１には、最小反転間隔＝２なる
記録符号における３値データをアドレスとしたときの全
アドレスと、それに対応するＲＭ（０）〜ＲＭ（１５）
が示されている。

【００８９】ＲＡＭ１０４の各アドレスに対するデータ
は最初初期データを格納しておく。この初期データはイ
ンパルス応答から計算で求めた値でもよく、理想状態で
記録再生したときの値でもよい。

【００９０】図７に示したように、パスメモリ回路１０
３は、６ビットの生き残りパス情報を数十クロック記憶
し、同時に、１０ビットずつの生き残り状態情報を求め
るものである。時刻ｎの生き残り状態情報は、時刻ｎ＋
１、即ち、未来の生き残り状態情報と生き残りパス情報
から計算される。

【００９１】これを数十クロックに渡って計算するた
め、数十クロック前の生き残り状態情報を求めることに
なり、１０状態のうち生き残り状態が１状態のときはパ
スが一本化したことを示す。

【００９２】状態０〜２にパスが一本化したとき３値出
力“０”、２値最終出力“０”、状態３〜６にパスが一
本化したとき３値出力“１”、２値最大出力“１”、状
態７〜９にパスが一本化したとき３値出力“２”、２値
最終出力“０”が得られる。

【００９３】ただし、これを数十クロックに渡って計算
したとしても、必ずしも一本化するとは限らない。一本
化しなかったとき、状態０〜２、７〜９のうち生き残っ
ている状態数と、状態３〜６のうち生き残っている状態
数と、を比較し、前者が多ければ２値最終出力“０”、
後者が多ければ２値最終出力“１”とする。等しいとき
は“０”としても“１”としてもよい。

【００９４】最後に、ＲＡＭデータ修正回路１０５につ
いて説明する。

【００９５】ＲＡＭ１０４には、入力データの予測値が
記憶されている。入力データ特性は時々刻々と変化する
ため、ＲＡＭ１０４における入力データの予測値も、こ
れに合わせて変化させなければならない。しかし必要以
上に入力データに合わせてしまうと、バーストエラー発
生時に、ＲＡＭデータも破壊されてしまう。

【００９６】従って、入力データと旧ＲＡＭデータそれ
ぞれに重みを付けて加算する。即ちμ（０≦μ≦１）に
対して、次の式（５）となる。

【００９７】

【数５】

【００９８】ただし、ＲＡＭデータを書き替えるための
アドレスは、パスメモリ出力から得られるデータである
ため、数十段の遅延があり、入力データは遅延量を合わ
せなければならない。

【００９９】ＲＡＭデータ修正回路の他の例について示
す。入力データから旧ＲＡＭデータを減じた差分値を積
算し、その結果が十スレッシュホールド値を上回るとＲ
ＡＭデータを１ステップ増加し、一スレッシュホールド
値を下回るとＲＡＭデータを１ステップ減少させ、差分
値を最小化する。ただしＲＡＭデータを書き替えるため
のアドレスはパスメモリ出力から得られるデータである
ため数十段の遅延があり、入力データは遅延量を合わせ
なければならない。スレッシュホールド値は任意の実数
を選択できる。また１ステップはディジタルレベルの
“１”でもよいし、それ以外の任意の実数でもよい。

【０１００】修正は不安定動作時の誤った修正動作をで
きるだけ減らすため、トラックアドレスやトラックジャ
ンプ、プリアンブル、編集用のギャップ等以外のデータ
部でのみ行うとしてもよい。通常再生のときのみ行うと
してもよい。記録再生が安定した後に行うとしてもよ
い。エラーレートがある値より小さいときのみ行うとし
てもよい。更にこれらを組み合わせてもよい。

【０１０１】また修正は符号誤りが発生したときの誤っ
た修正動作をできるだけ減らすため、最初にＲＡＭにプ
リセットされた初期データから変化する範囲を指定し、
それを越える変化をしようとしたときリミッタにより範
囲内で止めるように制御してもよいし、それを越える変
化をしようとしたときプリセット値に戻るように制御し
てもよい。また１回の変化範囲を制限し、それを越える
変化をしようとしたときは最大変化で止めてもよく、そ
の回は変化禁止としてもよい。さらに、入力データと旧
ＲＡＭデータの差分絶対値がある値より大きいときは修
正動作ないし積算の計算を禁止してもよい。

【０１０２】次に、上記した本発明（請求項９記載の発
明）の実施例以外の、各実施例について簡単に示す。

【０１０３】図１２は、本発明の別の実施例に係る状態
遷移図を示したものである。

【０１０４】この実施例は、前記実施例の最小反転間隔
の条件を除去したものである。プリ等化をＰＲ（１、
１）、再生データを３値（０、１、２）とする。パスな
いしブランチメトリックを、４クロック、００００、０
００１、００１１、００１２、０１１０、０１１１、０
１２１、０１２２、１１００、１１０１、１１１１、１
１１２、１２１０、１２１１、１２２１、１２２２、１
０００、１００１、１０１１、１０１２、１１１０、１
１１１、１１２１、１１２２、２１００、２１０１、２
１１１、２１１２、２２１０、２２１１、２２２１、２
２２２とする。

【０１０５】状態ないしパスメトリックを、３クロッ
ク、０００、００１、０１１、０１２、１１０、１１
１、１２１、１２２、１００、１０１、１１１、１１
２、２１０、２１１、２２１、２２２とする。

【０１０６】パスの選択、パスメトリックの一本化につ
いては、図２、図３を、図１２の条件に拡張する。本実
施例の全体構成は、図４と同様の構成とされる。

【０１０７】減算絶対値／比較選択回路は、図５および
図６に示した構成を図１２の条件に拡張する。パスメモ
リ回路は、図７の構成を、図１２の条件に応じて、Ｐ
（０、０）〜Ｐ（０、１５）、Ｓ（０、０）〜Ｓ（０、
１５）に拡張する。

【０１０８】生き残り状態情報Ｓ（０、０）〜Ｓ（０、
１５）を求めるＦＢ０は、図８および図９の構成を図１
２に合致するように拡張し、２クロックの前データを求
めるＦＢ１は、図１０の構成を図１２に合致するように
拡張する。ＲＡＭアドレスは図１１を図１２に合致する
ように拡張する。ＲＡＭデータ修正回路は前述と同様で
ある。

【０１０９】図１３に、本発明の別の実施例の状態遷移
図を示す。

【０１１０】この実施例は、前記実施例１に対し、最小
反転間隔の条件を３としたものである。プリ等化をＰＲ
（１、１）、再生データを３値（０、１、２）とする。
この符号は、“１”は２ビット以上連続せず、また
“０”から“２”、“２”から“０”へは必ず“１”を
経由する、さらに“０”、“１”の次は必ず“２”にな
り、“２”、“１”の次は必ず“０”になる、という特
徴に加え、“１０１”と連続しない、“１２１”と連続
しない、即ち“０”ないし“２”は必ず２ビット以上続
くという特徴がある。

【０１１１】パスないしブランチメトリックを、４クロ
ック、００００、０００１、００１２、０１２２、１０
００、１００１、１２２１、１２２２、２１００、２２
１０、２２２１、２２２２とする。

【０１１２】状態ないしパスメトリックを３クロック、
０００、００１、０１２、１００、１２２、２１０、２
２１、２２２とする。

【０１１３】パスの選択、パスメトリックの一本化に関
しては、図２、図３を図１３の条件に縮小する。全体ブ
ロック図は、図４に示したものと同様の構成となる。ま
た減算絶対値／比較選択回路は、図５および図６に示し
た構成を図１３の条件に縮小する。パスメモリ回路は、
図７に示した構成を図１３の条件に応じてＰ（０、
０）、Ｐ（０、１）、Ｐ（０、６）、Ｐ（０、７）、Ｓ
（０、０）〜Ｓ（０、７）に縮小する。生き残り状態情
報Ｓ（０、０）〜Ｓ（０、７）を求めるＦＢ０は、図８
および図９に示した構成を図１３に合致するように縮
小、２クロックの前データを求めるＦＢ１は図１０に示
した構成を図１３に合致するように縮小する。ＲＡＭア
ドレスは、図１１に示した構成を図１３に合致するよう
に縮小する。ＲＡＭデータ修正回路は前述と同様であ
る。

【０１１４】図１４に、本発明の別の実施例に係る状態
遷移図を示す。

【０１１５】この実施例は、実施例１に対し、最小反転
間隔の条件をなくし、かつパスないしブランチメトリッ
クを３クロックと縮小したものである。プリ等化をＰＲ
（１、１）、再生データを３値（０、１、２）とする。

【０１１６】パスないしブランチメトリックを、３クロ
ック、０００、００１、０１１、０１２、１１０、１１
１、１２１、１２２、１００、１０１、１１１、１１
２、２１０、２１１、２２１、２２２とする。

【０１１７】状態ないしパスメトリックを、２クロッ
ク、００、０１、１１、１２、１０、１１、２１、２２
とする。

【０１１８】パスの選択、パスメトリックの一本化に関
しては図２、図３を図１４の条件に拡張する。全体ブロ
ック図は図４に示したものと同様の構成となる。減算絶
対値／比較選択回路は図５および図６を図１４の条件に
拡張する。パスメモリ回路は図７を図１４の条件に応じ
てＰ（０、０）〜Ｐ（０、７）、Ｓ（０、０）〜Ｓ
（０、７）に拡張する。生き残り状態情報Ｓ（０、０）
〜Ｓ（０、７）を求めるＦＢ０は図８および図９を図１
４に合致するように拡張、２クロックの前データを求め
るＦＢ１は図１０を図１４に合致するように拡張する。
ＲＡＭアドレスは図１１を図１４に合致するように拡張
する。ＲＡＭデータ修正回路は前述と同様である。

【０１１９】図１５に、本発明の別の実施例に係る状態
遷移図を示す。

【０１２０】この実施例は、実施例１に対し、最小反転
間隔を同じ２とし、かつパスないしブランチメトリック
を３クロックと縮小したものである。プリ等化をＰＲ
（１、１）、再生データを３値（０、１、２）とする。

【０１２１】パスないしブランチメトリックを３クロッ
ク、０００、００１、０１２、１２１、１２２、１０
０、１０１、２１０、２２１、２２２とする。

【０１２２】状態ないしパスメトリックを２クロック、
００、０１、１２、１０、２１、２２とする。

【０１２３】パスの選択、パスメトリックの一本化に関
しては図２、図３を図１５の条件に縮小する。全体ブロ
ック図は図４に示したものと同様の構成となる。減算絶
対値／比較選択回路は、図５および図６に示した構成を
図１５の条件に拡張する。パスメモリ回路は図７に示し
た構成を図１５の条件に応じてＰ（０、０）、Ｐ（０、
１）、Ｐ（０、４）、Ｐ（０、５）、Ｓ（０、０）〜Ｓ
（０、５）に縮小する。生き残り状態情報Ｓ（０、０）
〜Ｓ（０、５）を求めるＦＢ０は、図８および図９に示
した構成図１５に合致するように縮小、２クロックの前
データを求めるＦＢ１は、図１０に示した構成を図１５
に合致するように縮小する。ＲＡＭアドレスは、図１１
に示した構成を図１５に合致するように縮小する。ＲＡ
Ｍデータ修正回路は前述と同様である。

【０１２４】図１６に、本発明の別の実施例に係る状態
遷移図を示す。

【０１２５】この実施例は実施例１に対し、最小反転間
隔を３とし、かつパスないしブランチメトリックを３ク
ロックと縮小したものである。プリ等化をＰＲ（１、
１）、再生データを３値（０、１、２）とする。

【０１２６】パスないしブランチメトリックを３クロッ
ク、０００、００１、０１２、１２２、１００、２１
０、２２１、２２２とする。

【０１２７】状態ないしパスメトリックを２クロック、
００、０１、１２、１０、２１、２２とする。

【０１２８】パスの選択、パスメトリックの一本化に関
しては図２、図３を、図１６の条件に縮小する。全体ブ
ロック図は図４と同様の構成となる。減算絶対値／比較
選択回路は図５および図６に示した構成を図１６の条件
に縮小する。パスメモリ回路は図７に示した構成を図１
６の条件に応じてＰ（０、０）、Ｐ（０、５）、Ｓ
（０、０）〜Ｓ（０、５）に縮小する。生き残り状態情
報Ｓ（０、０）〜Ｓ（０、５）を求めるＦＢ０は、図８
および図９に示した構成を図１６に合致するように縮
小、２クロックの前データを求めるＦＢ１は、図１０に
示した構成を図１６に合致するように縮小する。ＲＡＭ
アドレスは図１１を図１６に合致するように縮小する。
ＲＡＭデータ修正回路は前述と同様である。

【０１２９】図１７に、本発明の別の実施例に係る状態
遷移図を示す。

【０１３０】この実施例は実施例１に対し、最小反転間
隔を同じ２とし、かつパスないしブランチメトリックを
５クロックと拡張したものである。プリ等化をＰＲ
（１、１）、再生データを３値（０、１、２）とする。

【０１３１】パスないしブランチメトリックを５クロッ
ク、０００００、００００１、０００１２、００１２
１、００１２２、０１２１０、０１２２１、０１２２
２、１００００、１０００１、１００１２、１０１２
１、１０１２２、１２１００、１２１０１、１２２１
０、１２２２１、１２２２２、２１０００、２１００
１、２１０１２、２２１００、２２１０１、２２２１
０、２２２２１、２２２２２とする。

【０１３２】状態ないしパスメトリックを４クロック、
００００、０００１、００１２、０１２１、０１２２、
１０００、１００１、１０１２、１２１０、１２２１、
１２２２、２１００、２１０１、２２１０、２２２１、
２２２２とする。

【０１３３】パスの選択、パスメトリックの一本化に関
しては図２、図３を図１７の条件に拡張する。全体ブロ
ック図は図４と同様の構成となる。減算絶対値／比較選
択回路は、図５および図６に示した構成を図１７の条件
に拡張する。パスメモリ回路は、図７に示した構成を図
１７の条件に応じてＰ（０、０）〜Ｐ（０、４）、Ｐ
（０、１１）〜Ｐ（０、１５）、Ｓ（０、０）〜Ｓ
（０、１５）に拡張する。生き残り状態情報Ｓ（０、
０）〜Ｓ（０、１５）を求めるＦＢ０は、図８および図
９に示した構成を図１７に合致するように拡張、２クロ
ックの前データを求めるＦＢ１は、図１０に示した構成
を図１７に合致するように拡張する。ＲＡＭアドレスは
図１１に示した構成を図１７に合致するように拡張す
る。ＲＡＭデータ修正回路は前述と同様である。

【０１３４】図１８に、本発明の別の実施例に係る状態
遷移図を示す。

【０１３５】この実施例は実施例１に対し、最小反転間
隔を３とし、かつパスないしブランチメトリックを５ク
ロックと拡張したものである。プリ等化をＰＲ（１、
１）、再生データを３値（０、１、２）とする。

【０１３６】パスないしブランチメトリックを５クロッ
ク、０００００、００００１、０００１２、００１２
２、０１２２１、０１２２２、１００００、１０００
１、１００１２、１２２１０、１２２２１、１２２２
２、２１０００、２１００１、２２１００、２２２１
０、２２２２１、２２２２２とする。

【０１３７】状態ないしパスメトリックを４クロック、
００００、０００１、００１２、０１２２、１０００、
１００１、１２２１、１２２２、２１００、２２１０、
２２２１、２２２２とする。

【０１３８】パスの選択、パスメトリックの一本化に関
しては図２、図３を、図１８の条件に拡張する。全体ブ
ロック図は図４に示したものと同様の構成となる。減算
絶対値／比較選択回路は、図５および図６に示した構成
を図１８の条件に拡張する。パスメモリ回路は、図７に
示した構成を図１８の条件に応じてＰ（０、０）〜Ｐ
（０、２）、Ｐ（０、９）〜Ｐ（０、１１）、Ｓ（０、
０）〜Ｓ（０、１１）に拡張する。生き残り状態情報Ｓ
（０、０）〜Ｓ（０、１１）を求めるＦＢ０は、図８お
よび図９に示した構成を図１８に合致するように拡張、
２クロックの前データを求めるＦＢ１は、図１０に示し
た構成を図１８に合致するように拡張する。ＲＡＭアド
レスは図１１に示した構成を図１８に合致するように拡
張する。ＲＡＭデータ修正回路は前述と同様である。

【０１３９】図１９に、本発明の別の実施例に係る状態
遷移図を示す。

【０１４０】この実施例は実施例１に対し、最小反転間
隔を３とし、かつパスないしブランチメトリックを６ク
ロックと拡張したものである。プリ等化をＰＲ（１、
１）、再生データを３値（０、１、２）とする。

【０１４１】パスないしブランチメトリックを６クロッ
ク、００００００、０００００１、００００１２、００
０１２２、００１２２１、００１２２２、０１２２１
０、０１２２２１、０１２２２２、１０００００、１０
０００１、１０００１２、１００１２２、１２２１０
０、１２２２１０、１２２２２１、１２２２２２、２１
００００、２１０００１、２１００１２、２２１００
０、２２１００１、２２２１００、２２２２１０、２２
２２２１、２２２２２２とする。

【０１４２】状態ないしパスメトリックを５クロック、
０００００、００００１、０００１２、００１２２、０
１２２１、０１２２２、１００００、１０００１、１０
０１２、１２２１０、１２２２１、１２２２２、２１０
００、２１００１、２２１００、２２２１０、２２２２
１、２２２２２とする。

【０１４３】パスの選択、パスメトリックの一本化に関
しては図２、図３を図１９の条件に拡張する。全体ブロ
ック図は図４と同様の構成となる。減算絶対値／比較選
択回路は、図５および図６に示した構成を図１９の条件
に拡張する。パスメモリ回路は図７に示した構成を図１
９の条件に応じてＰ（０、０）〜Ｐ（０、３）、Ｐ
（０、１４）〜Ｐ（０、１７）、Ｓ（０、０）〜Ｓ
（０、１７）に拡張する。生き残り状態情報Ｓ（０、
０）〜Ｓ（０、１７）を求めるＦＢ０は、図８および図
９に示した構成を図１９に合致するように拡張、２クロ
ックの前データを求めるＦＢ１は、図１０に示した構成
を図１９に合致するように拡張する。ＲＡＭアドレス
は、図１１に示した構成を図１９に合致するように拡張
する。ＲＡＭデータ修正回路は前述と同様である。

【０１４４】また、パスないしブランチメトリックを２
クロック以下とした場合でも、最小反転間隔の条件ない
しでパスないしブランチメトリックを５クロック以上、
最小反転間隔＝２でパスないしブランチメトリックを６
クロック以上、最小反転間隔＝３でパスないしブランチ
メトリックを７クロック以上とした場合でも、前記同様
の考え方で状態遷移図が描け、図２〜図１１を縮小拡張
することにより出力データが計算できる。

【０１４５】さて、実施例は全ての回路を入力データク
ロックで動作させる例について示しているが、ディジタ
ル映像信号などを記録再生した場合、前記クロック周波
数は例えば１５０ＭＨｚ程度の非常に大きな値になるこ
とがあり、ＬＳＩ等によってもこのクロックのまま回路
を動作させることは非常に難しい。

【０１４６】そこで、入力したデータをｎクロック（１
＜ｎ）単位で直列／並列変換し、その後の動作をｎクロ
ックごとにまとめて１オペレーションとして動作させる
ことが可能である。

【０１４７】動作例を、最小反転間隔を２とし、かつパ
スないしブランチメトリックを３クロックとした場合に
おいて３クロックで１オペレーションを実現する場合に
ついて説明する。状態遷移図は前述したように図１５に
示したものである。

【０１４８】図２０に、図１５の状態遷移図を３クロッ
ク並べた図を示す。

【０１４９】前クロックデータをここでも２ビットとす
ると、状態０、１に対して００、１０、２１のどれか、
状態２に対して００、１０のどれか、状態３に対して１
２、２２のどちらか、状態４、５に対して０１、１２、
２２のどれかから選択される。

【０１５０】次に、図２１および図２２に、３クロック
単位で各状態に至るパスメトリック、ブランチメトリッ
クを示す。なお、図２１および図２２は図面作成の都合
で分図されたものである。

【０１５１】横軸方向に続く３本の矢印がそれぞれ１ク
ロック（ＣＫ）、計３クロック（ＣＫ）に対応する。各
状態におけるパスメトリックは図示したように、３クロ
ック前のパスメトリックと３クロック前のパスメトリッ
クから当該パスメトリックに至る３本のブランチメトリ
ックの加算値のうち最も小さい値を選択するものとす
る。この方法は、次式（６）のとおりになる。

【０１５２】

【数６】

【０１５３】ただし、左辺のパスメトリックに対して右
辺のパスメトリックは１クロック過去の値を示してい
る。

【０１５４】また、生き残りパスＰ（０）〜Ｐ（５）
は、式（６）において、ｍｉｎ［］における第何項目が
選択されるかにより決定される。

【０１５５】即ち、Ｐ（０）は、式（６）、ＰＭ（０）
のｍｉｎ［］における第１項が選択されたとき０、第２
項が選択されたとき１、第３項が選択されたとき２、第
４項が選択されたとき３、第５項が選択されたとき４、
またＰ（１）は、式（６）、ＰＭ（１）のｍｉｎ［］に
おける第１項が選択されたとき０、第２項が選択された
とき１、第３項が選択されたとき２、第４項が選択され
たとき３、第５項が選択されたとき４、Ｐ（２）は、式
（６）、ＰＭ（２）のｍｉｎ［］における第１項が選択
されたとき０、第２項が選択されたとき１、第３項が選
択されたとき２、Ｐ（３）は、式（６）、ＰＭ（３）の
ｍｉｎ［］における第１項が選択されたとき０、第２項
が選択されたとき１、第３項が選択されたとき２、Ｐ
（４）は、式（６）、ＰＭ（４）のｍｉｎ［］における
第１項が選択されたとき０、第２項が選択されたとき
１、第３項が選択されたとき２、第４項が選択されたと
き３、第５項が選択されたとき４、Ｐ（５）は、式
（６）、ＰＭ（５）のｍｉｎ［］における第１項が選択
されたとき０、第２項が選択されたとき１、第３項が選
択されたとき２、第４項が選択されたとき３、第５項が
選択されたとき４、となる。

【０１５６】このようにして、３クロック（ＣＫ）ごと
にパスメトリックを計算してパスを選択し、生き残った
パスを矢印の形で連続させていくとともに、１クロック
（ＣＫ）ごとに各パスにおける５ビット推定データを求
める。これらは、図２に示したものと同様の選択を行う
ことになる。

【０１５７】本実施例の装置の全体構成は、図４に示し
た構成がそのまま使用できる。ただし、先頭、に入力デ
ータの３相展開回路、直列／並列変換（Ｓ／Ｐ）回路が
挿入される。

【０１５８】図２３および図２４に、入力データの３相
展開回路と、各相データに対するブランチメトリック計
算回路を示す。なお、図２３および図２４は図面作成の
都合で分図されたものである。

【０１５９】ＰＲ（１、１）プリ等化による３値入力デ
ータＶｉｎは、直列／並列変換（Ｓ／Ｐ）回路、及び１
／３ＣＫのタイミング信号でＳ／Ｐ回路の並列出力をラ
ッチすることにより、３相データＶｉｎ０、Ｖｉｎ１、
Ｖｉｎ２に展開され、３相データＶｉｎ０、Ｖｉｎ１、
Ｖｉｎ２は、それぞれＲＭ（０、０）〜ＲＭ（０、
９）、ＲＭ（１、０）〜ＲＭ（１、９）、ＲＭ（２、
０）〜ＲＭ（２、９）と減算絶対値を計算され、ＢＭ
（０、０）〜ＢＭ（０、９）、ＢＭ（１、０）〜ＢＭ
（１、９）、ＢＭ（２、０）〜ＢＭ（２、９）が出力さ
れる。

【０１６０】図２５、図２６、図２７および図２８に、
本実施例における比較選択回路の構成例を示す。なお、
図２５および図２６、図２７および図２８は、それぞれ
図面作成の都合で分図されたものである。

【０１６１】図２５および図２６、図２７および図２８
により、パスメトリックの計算と生き残りパスの判定を
行う。両者とも図２１および図２２、ないし式（６）に
示す計算と判定を行う回路である。またパスメトリック
は相対値が重要なため、計算がオーバーフローしないよ
うにＰＭ（０）〜ＰＭ（５）の全ての値から例えばＰＭ
（０）を減算する。

【０１６２】なお、生き残りパス情報Ｐ（０）〜Ｐ
（５）は、Ｐ（０、０）等のうちかっこ内第１項の時間
項を記載省略したものである。また、計算後のＰＭ
（０）〜ＰＭ（５）は計算前のＰＭ（０）〜ＰＭ（５）
に比べ、１ＣＫ後の値である。

【０１６３】図２９に、パスメモリ回路の構成を示す。
図２９に示したように、ファンクションブロックＦＢ０
において、生き残りパス情報Ｐ（ｎ＋１、０）〜Ｐ（ｎ
＋１、５）、生き残り状態情報Ｓ（ｎ＋１、０）〜Ｓ
（ｎ＋１、５）から生き残り状態情報Ｓ（ｎ、０）〜Ｓ
（ｎ、５）を計算すると共に、ファンクションブロック
ＦＢ１において、２ビットの前クロックデータＭ（−
１、０）〜Ｍ（−１、５）、Ｍ（−２、０）〜Ｍ（−
２、５）を求める。

【０１６４】図３０、図３１、図３２、図３３、図３４
および図３５に、ファンクションブロックＦＢ０の構成
を示す。なお、図３０、図３１、図３２、図３３、図３
４および図３５は図面作成の都合で分図されたものであ
る。図２１および図２２から、次のとおりとなる。

【０１６５】

【数７】

【０１６６】ファンクションブロックＦＢ１は、２ビッ
トの前クロックデータＭ（−１、０）〜Ｍ（−１、
５）、Ｍ（−２、０）〜Ｍ（−２、５）に関しては、図
２１および図２２において各状態、生き残りパス状態に
対して矢印を遡っていき、状態０、１に達したら
“０”、状態２、３に達したら“１”、状態４、５に達
したら“２”とする。即ち次のとおりになる。

【０１６７】

【数８】

【０１６８】ＲＡＭのアドレス一覧は、図１１に示した
構成を必要に応じて、縮小したものである。

【０１６９】ＲＡＭは、３クロックのパスと２クロック
の前データの５ビット推定データをアドレスとしたデー
タを持つ。

【０１７０】図２９に示したように、パスメモリＰ
（０）〜Ｐ（５）の生き残りパス情報を数十クロック記
憶し、同時に、６ビットずつの生き残り状態情報を求め
るものである。時刻ｎの生き残り状態情報は、時刻ｎ＋
１、即ち未来の生き残り状態情報と生き残りパス情報か
ら計算される。これを数十クロックに渡って計算するた
め、数十クロック前の生き残り状態情報を求めることに
なり、１０状態のうち生き残り状態が１状態のときはパ
スが一本化したことを示す。状態０、１にパスが一本化
したとき３値出力“０”、２値最終出力“０”、状態
２、３にパスが一本化したとき３値出力“１”、２値最
終出力“１”、状態４、５にパスが一本化したとき３値
出力“２”、２値最終出力“０”が得られる。

【０１７１】ただし、これを数十クロックに渡って計算
したとしても必ずしも一本化するとは限らない。一本化
しなかったとき、状態０、１、４、５のうち生き残って
いる状態数と状態２、３のうち生き残っている状態数を
比較し、前者が多ければ２値最終出力“０”、後者が多
ければ２値最終出力“１”とする。等しいときは“０”
としても“１”としてもよい。

【０１７２】ＲＡＭデータ修正回路に関しては、前述と
同じである。

【０１７３】さて、以上の実施例について、前クロック
データは２ビットとしたが、前クロックデータを使わな
いことを示す０ビットないし１ビットでも良く、また３
ビット以上でも良い。

【０１７４】例えば１ビットのとき、図２０についてい
えば、Ｍ（−１、０）〜Ｍ（−１、５）が考えられ、Ｍ
（−１、０）＝０ないし１、Ｍ（−１、１）＝０ないし
１、Ｍ（−１、２）＝０、Ｍ（−１、３）＝２、Ｍ（−
１、４）＝１ないし２、Ｍ（−１、５）＝１ないし２と
なる。

【０１７５】また例えば３ビットのとき、図２０に関し
てであれば、以下の式のうちから選ばれる。

【０１７６】

【数９】

【０１７７】そして、各状態におけるＭ（−１、０）〜
Ｍ（−１、５）、Ｍ（−２、０）〜Ｍ（−２、５）、Ｍ
（−３、０）〜Ｍ（−３、５）は以下のとおりである。

【０１７８】

【数１０】

【０１７９】即ち各パスを過去にたどっていき、状態
０、１にパスが至ったとき“０”、状態２、３にパスが
至ったとき“１”、状態４、５にパスが至ったとき
“２”が得られる。

【０１８０】他の実施例の図１ないし図１２から図１９
に関しても同様である。

【０１８１】また、以上述べてきた実施例に関し、プリ
等化はＰＲ（１）３値検出でもよい。またＰＲ（１、
１）、ＰＲ（１）に近い３値波形が得られる検出方式で
もよい。例えばプリ等化にずれが発生し、実質上ＰＲ
（０．８、１．２）やＰＲ（１．３、０．９）やＰＲ
（０．１、１．２、０．２）程度になっていたとして
も、本発明では等化誤差を補正し、誤りを訂正すること
ができるため、本発明が通用できる。

【０１８２】さらに、全く異なった等化を行った場合で
も、状態遷移図が図１ないし図１２〜図１９と同じにな
る場合に関しては本発明が適用できる。例えばＰＲ
（１）２値検出、ＰＲ（１、１）２値検出、それらに近
い２値波形が得られる検出方式を行った場合、状態、Ｐ
Ｍ（０）〜Ｐ（５）を図１５に示す２クロックデータか
ら以下の３クロックデータに変更し、パス、ＢＭ（０）
〜ＢＭ（９）を図１５に示す３クロックデータから以下
の４クロックデータに変更すれば、次のとおりとなる。

【０１８３】

【数１１】

【０１８４】すなわち、図１５をそのまま使うことがで
き、図２０〜図３０、図３１、図３２、図３３、図３４
および図３５もデータを多少変更しただけでそのまま使
うことができる。

【０１８５】図１ないし図１２〜図１９に関しても同様
であり、また他の等化方式に関しても同様である。

【０１８６】

【発明の効果】以上説明したように、本発明は、プリ等
化された再生データとＲＡＭから出力する予測データと
の減算絶対値を求め、ブランチメトリックとして出力す
る減算絶対値回路と、前記ブランチメトリックとすでに
計算されたパスメトリックを加算した値同士を比較し、
小さい方を選択し、どちらが選択されたかという選択信
号と選択された方を新たなパスメトリックとして出力す
る比較選択回路と、どちらか選択されたかという信号を
数段ないし数十段に渡って記憶し、パスを一本化して最
も確からしいパスを得るとともに最も確からしいデータ
を出力するパスメモリ回路と、パスメモリ回路の途中出
力をアドレスとすることにより、プリ等化された再生デ
ータに最も近いと思われる予測データを出力するＲＡＭ
回路と、適当な値だけディレーしたプリ等化された再生
データとパスメモリ回路の連続出力データをアドレスと
することにより得られるＲＡＭ内部データから新しいＲ
ＡＭ内部データを更新するＲＡＭデータ修正回路、から
構成され、プリ等化特性が変化したときでも、これに追
従した等化検出処理を行い、さらにビットエラー訂正を
行うことによりエラーレートを最低限に低減させること
ができる、という効果を奏する。

【図面の簡単な説明】

【図１】最小反転間隔＝２、４クロックデータに対する
状態遷移を示した図である。

【図２】図１において、２クロック分パスを選択した図
である。

【図３】図２に対して、さらに数クロック分選択を連続
させた図である。

【図４】本発明の一実施例の全体構成を示す図である。

【図５】本発明の一実施例における減算絶対値回路と比
較選択回路の構成例を示す図である。

【図６】本発明の一実施例における減算絶対値回路と比
較選択回路の構成例を示す図である。

【図７】本発明の一実施例におけるパスメモリ回路の構
成を示す図である。

【図８】本発明の一実施例におけるファンクションブロ
ックＦＢ０、生き残り状態情報計算回路の構成を示す図
である。

【図９】本発明の一実施例におけるファンクションブロ
ックＦＢ０、生き残り状態情報計算回路の構成を示す図
である。

【図１０】本発明の一実施例におけるファンクションブ
ロックＦＢ１、２クロックの前データを求める回路の構
成を示す図である。

【図１１】本発明の一実施例におけるＲＡＭのアドレス
一覧を示す図である。

【図１２】本発明（請求項８）の実施例における状態遷
移を示す図である。

【図１３】本発明（請求項１０）の実施例における状態
遷移を示す図である。

【図１４】本発明（請求項５）の実施例における状態遷
移を示す図である。

【図１５】本発明（請求項６）の実施例における状態遷
移を示す図である。

【図１６】本発明（請求項７）の実施例における状態遷
移を示す図である。

【図１７】本発明（請求項１１）の実施例における状態
遷移を示す図である。

【図１８】本発明（請求項１２）の実施例における状態
遷移を示す図である。

【図１９】本発明（請求項１３）の実施例における状態
遷移を示す図である。

【図２０】図１５の状態遷移図を３クロック並べた図で
ある。

【図２１】本発明の一実施例における、３クロック単位
で各状態に至るパスメトリック、ブランチメトリックと
生き残りパス情報を示す図である。

【図２２】本発明の一実施例における、３クロック単位
で各状態に至るパスメトリック、ブランチメトリックと
生き残りパス情報を示す図である。

【図２３】本発明の一実施例における、３クロックオペ
レーション用減算絶対値回路を示す図である。

【図２４】本発明の一実施例における、３クロックオペ
レーション用減算絶対値回路を示す図である。

【図２５】本発明の一実施例における、３クロックオペ
レーション用比較選択回路を示す図である。

【図２６】本発明の一実施例における、３クロックオペ
レーション用比較選択回路を示す図である。

【図２７】本発明の一実施例における、３クロックオペ
レーション用比較選択回路を示す図である。

【図２８】本発明の一実施例における、３クロックオペ
レーション用比較選択回路を示す図である。

【図２９】本発明の一実施例における、３クロックオペ
レーション用パスメモリ回路を示す図である。

【図３０】本発明の一実施例における、ＦＢ０、３クロ
ックオペレーション用生き残り状態情報計算回路を示す
図である。

【図３１】本発明の一実施例における、ＦＢ０、３クロ
ックオペレーション用生き残り状態情報計算回路を示す
図である。

【図３２】本発明の一実施例における、ＦＢ０、３クロ
ックオペレーション用生き残り状態情報計算回路を示す
図である。

【図３３】本発明の一実施例における、ＦＢ０、３クロ
ックオペレーション用生き残り状態情報計算回路を示す
図である。

【図３４】本発明の一実施例における、ＦＢ０、３クロ
ックオペレーション用生き残り状態情報計算回路を示す
図である。

【図３５】本発明の一実施例における、ＦＢ０、３クロ
ックオペレーション用生き残り状態情報計算回路を示す
図である。

【符号の説明】

１０１ 減算絶対値回路 １０２ 比較選択回路 １０３ パスメモリ回路 １０４ ＲＡＭ １０５ ＲＡＭ修正データ回路 １０６ 遅延素子

Claims (22)

(57)【特許請求の範囲】
1. 【請求項１】プリ等化された再生データと、予測データ
   と、の減算絶対値を求め、ブランチメトリックとして出
   力する減算絶対値手段と、 前記ブランチメトリックと、すでに計算されたパスメト
   リックを加算した値同士を比較し、比較の結果、小さい
   方を選択すると共に、どちらが選択されたかという選択
   信号と、選択された方を、新たなパスメトリックとし
   て、出力する比較選択手段と、 どちらが選択されたかという信号を好ましくは数段ない
   し数十段に渡って記憶し、パスを一本化して最も確から
   しいパスを得るとともに、最も確からしいデータを出力
   するパスメモリ回路と、 前記パスメモリ回路の途中出力をアドレスとすることに
   よりプリ等化された再生データに最も近いと思われる予
   測データを、前記予測データとして、出力する記憶手段
   と、 前記プリ等化された再生データを所定の値だけ遅延させ
   たデータと、前記パスメモリ回路の連続出力データをア
   ドレスとすることにより得られる記憶手段の内部データ
   と、から、前記記憶手段の内部データを更新する、デー
   タ修正手段と、 を含むことを特徴とするデータ再生装置。
2. 【請求項２】全状態に対して、前クロックから接続され
   る２本のパスに関して、前クロックのパスメトリックと
   前クロックから本クロックへのブランチメトリックを加
   算することにより、新しい仮パスメトリックを計算し、
   小さい値を持つ仮パスメトリックを新パスメトリックと
   して採用すると共に、 そのとき、どちらのパスが選ばれたかというデータを生
   き残りパス情報として、生き残りパス情報により、前ク
   ロックの生き残り状態を判定可能とし、 これを過去にたどっていくことにより、Ｌ≧０なるＬビ
   ットの前クロックデータとパス一本化の判定可能とし、 一本化した際その値を２値最終出力とし、 一本化しなかった場合でも２値最終出力“０”に対する
   生き残った状態数と、２値最終出力“１”に対する生き
   残った状態数の多数決をとることにより、２値最終出力
   を得る、ようにしたことを特徴とする請求項１記載のデ
   ータ再生装置。
3. 【請求項３】記録符号を最小反転間隔＝２なる符号と
   し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを、３値（０、１、２）
   とし、 全状態に対して、あり得ないパターンである“１”の連
   続、“０２”、“２０”、“０１０”、“２１２”なる
   パスを除いて、計算することを特徴とする請求項１又は
   ２記載のデータ再生装置。
4. 【請求項４】記録符号を最小反転間隔＝３なる符号と
   し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを、３値（０、１、２）
   とし、 全状態に対して、あり得ないパターンである“１”の連
   続、“０２”、“２０”、“０１０”、“２１２”、
   “１０１”、“１２１”なるパスを除いて、計算するこ
   とを特徴とする請求項１又は２記載のデータ再生装置。
5. 【請求項５】プリ等化をＰＲ（１、１）とすることによ
   り、前記プリ等化された再生データを３値（０、１、
   ２）とし、 且つ、前記ブランチメトリックを３クロックとし、００
   ０、００１、０１１、０１２、１００、１０１、１１
   ０、１１１、１１２、１２１、１２２、２１０、２１
   １、２２１、及び２２２から成ることを特徴とする請求
   項１又は２記載のデータ再生装置。
6. 【請求項６】記録符号を最小反転間隔＝２なる符号と
   し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを３値（０、１、２）と
   し、且つ、 前記ブランチメトリックを３クロックとし、０００、０
   ０１、０１２、１００、１０１、１２１、１２２、２１
   ０、２２１、及び２２２から成ることを特徴とする請求
   項１、２、３項のいずれか一に記載のデータ再生装置。
7. 【請求項７】記録符号を最小反転間隔＝３なる符号と
   し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを３値（０、１、２）と
   し、かつ、 前記ブランチメトリックを３クロックとし、０００、０
   ０１、０１２、１００、１２２、２１０、２２１、及び
   ２２２から成ることを特徴とする請求項１、２、４記載
   のデータ再生装置。
8. 【請求項８】プリ等化をＰＲ（１、１）とすることによ
   り、前記プリ等化された再生データを３値（０、１、
   ２）とし、かつ、 前記ブランチメトリックを４クロックとし、００００、
   ０００１、００１１、００１２、０１１０、０１１１、
   ０１２１、０１２２、１０００、１００１、１０１１、
   １０１２、１１００、１１０１、１１１０、１１１１、
   １１１２、１１２１、１１２２、１２１０、１２１１、
   １２２１、１２２２、２１００、２１０１、２１１１、
   ２１１２、２２１０、２２１１、２２２１、及び２２２
   ２から成ることを特徴とする請求項１又は２記載のデー
   タ再生装置。
9. 【請求項９】記録符号を最小反転間隔＝２なる符号と
   し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを３値（０、１、２）と
   し、かつ、 前記ブランチメトリックを４クロックとし、００００、
   ０００１、００１２、０１２１、０１２２、１０００、
   １００１、１０１２、１２１０、１２２１、１２２２、
   ２１００、２１０１、２２１０、２２２１、及び２２２
   ２から成ることを特徴とする請求項１、２、３いずれか
   一に記載のデータ再生装置。
10. 【請求項１０】記録符号を最小反転間隔＝３なる符号と
    し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを３値（０、１、２）と
    し、かつ、 前記ブランチメトリックを４クロックとし、００００、
    ０００１、００１２、０１２２、１０００、１００１、
    １２２１、１２２２、２１００、２２１０、２２２１、
    及び２２２２から成ることを特徴とする請求項１、２、
    ４のいずれか一に記載のデータ再生装置。
11. 【請求項１１】記録符号を最小反転間隔＝２なる符号と
    し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを３値（０、１、２）と
    し、かつ、 前記ブランチメトリックを５クロックとし、００００
    ０、００００１、０００１２、００１２１、００１２
    ２、０１２１０、０１２２１、０１２２２、１０００
    ０、１０００１、１００１２、１０１２１、１０１２
    ２、１２１００、１２１０１、１２２１０、１２２２
    １、１２２２２、２１０００、２１００１、２１０１
    ２、２２１００、２２１０１、２２２１０、２２２２
    １、及び２２２２２から成ることを特徴とする請求項
    １、２、３のいずれか一に記載のデータ再生装置。
12. 【請求項１２】記録符号を最小反転間隔＝３なる符号と
    し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを３値（０、１、２）と
    し、かつ、 前記ブランチメトリックを５クロックとし、００００
    ０、００００１、０００１２、００１２２、０１２２
    １、０１２２２、１００００、１０００１、１００１
    ２、１２２１０、１２２２１、１２２２２、２１００
    ０、２１００１、２２１００、２２２１０、２２２２
    １、及び２２２２２から成ることを特徴とする請求項
    １、２、４のいずれか一に記載のデータ再生装置。
13. 【請求項１３】記録符号を最小反転間隔＝３なる符号と
    し、 プリ等化をＰＲ（１、１）とすることにより、 前記プリ等化された再生データを３値（０、１、２）と
    し、かつ、 前記ブランチメトリックを６クロックとし、 ００００００、０００００１、００００１２、０００１
    ２２、００１２２１、００１２２２、０１２２１０、０
    １２２２１、０１２２２２、１０００００、１００００
    １、１０００１２、１００１２２、１２２１００、１２
    ２２１０、１２２２２１、１２２２２２、２１０００
    ０、２１０００１、２１００１２、２２１０００、２２
    １００１、２２２１００、２２２２１０、２２２２２
    １、及び２２２２２２から成ることを特徴とする請求項
    １、２、４のいずれか一に記載のデータ再生装置。
14. 【請求項１４】プリ等化をＰＲ（１、１）とすることに
    より、前記プリ等化された再生データを３値とし、か
    つ、 前記ブランチメトリックを２クロックとしたことを特徴
    とする請求項１〜４のいずれか一に記載のデータ再生装
    置。
15. 【請求項１５】プリ等化をＰＲ（１、１）とすることに
    より、前記プリ等化された再生データを３値とし、か
    つ、前記ブランチメトリックを５クロック以上、 記録符号を最小反転間隔＝２なる符号とし、かつ前記ブ
    ランチメトリックを６クロック以上、 または記録符号を最小反転間隔＝３なる符号とし、かつ
    前記ブランチメトリックを７クロック以上とした、こと
    を特徴とする請求項１〜４のいずれか一に記載のデータ
    再生装置。
16. 【請求項１６】プリ等化後の再生データを、Ｋ＞１なる
    Ｋに対してＫ相展開し、Ｋ相データをまとめて、１／Ｋ
    なる周波数を持つクロックにより処理することを特徴と
    する請求項１〜１５のいずれか一に記載のデータ再生装
    置。
17. 【請求項１７】全状態に対して、Ｋクロックの前から接
    続される２のＫ乗本のパスの全てに関して、Ｋクロック
    前のパスメトリックとＫクロックの間のブランチメトリ
    ックを加算することにより、新しい仮パスメトリックを
    計算し、 最も小さい値を持つ仮パスメトリックを新パスメトリッ
    クとして採用すると共に、そのとき選ばれたパスが２の
    Ｋ乗本のうち何本目かというデータを生き残りパス情報
    とすることにより、生き残りパス情報によりＫクロック
    前の生き残り状態を判定とし、 これをＫの倍数だけ過去にたどっていくことにより、Ｌ
    ≧０なるＬビットの前クロックデータとパス一本化を判
    定可能にし、 一本化すればその値を２値最終出力とし、一本化しなか
    った場合でも２値最終出力“０”に対する生き残った状
    態数と２値最終出力“１”に対する生き残った状態数の
    多数決をとることにより、２値最終出力を得る、ように
    したことを特徴とする請求項１又は１６記載のデータ再
    生装置。
18. 【請求項１８】記録符号を最小反転間隔＝２なる符号と
    し、 プリ等化をＰＲ（１、１）とすることにより、前記プリ
    等化された再生データを３値とし、全状態に対して、あ
    りえないパターンである“１”の連続、“０２”、“２
    ０”、“０１０”、“２１２”なるパスを除いて計算す
    ることを特徴とする請求項１、１６、１７のいずれか一
    に記載のデータ再生装置。
19. 【請求項１９】記録符号を最小反転間隔＝３なる符号と
    し、プリ等化をＰＲ（１、１）とすることにより、前記
    プリ等化された再生データを３値とし、全状態に対し
    て、ありえないパターンである“１”の連続、“０
    ２”、“２０”、“０１０”、“２１２”、“１０
    １”、“１２１”なるパスを除いて計算することを特徴
    とする請求項１、１６、１７のいずれか一に記載のデー
    タ再生装置。
20. 【請求項２０】プリ等化をＰＲ（１）３値検出ないしＰ
    Ｒ（１、１）、ＰＲ（１）に近い３値波形が得られる検
    出方式、ないし、ＰＲ（１、１）２値検出、ないしＰＲ
    （１）２値検出ないしＰＲ（１、１）、ＰＲ（１）に近
    い２値波形が得られる検出方式とすることを特徴とする
    請求項１〜１９のいずれか一に記載のデータ再生装置。
21. 【請求項２１】入力データと旧ＲＡＭデータそれぞれに
    μ（０≦μ≦１）ないし１−μなる重みを付けて加算
    し、その結果を新ＲＡＭデータとして更新することによ
    り、ＲＡＭデータを最適値とすることを特徴とする請求
    項１〜２０のいずれか一に記載のデータ再生装置。
22. 【請求項２２】入力データから旧ＲＡＭデータを減じた
    差分値を積算し、その結果が十スレッシュホールド値を
    上回るとＲＡＭデータを１ステップ増加し、一スレッシ
    ュホールド値を下回るとＲＡＭデータを１ステップ減少
    させることにより、ＲＡＭデータを最適値とすることを
    特徴とする請求項１〜２０のいずれか一に記載のデータ
    再生装置。