JP2969666B2 - Manufacturing method of multilayer ceramic capacitor - Google Patents
Manufacturing method of multilayer ceramic capacitorInfo
- Publication number
- JP2969666B2 JP2969666B2 JP1216436A JP21643689A JP2969666B2 JP 2969666 B2 JP2969666 B2 JP 2969666B2 JP 1216436 A JP1216436 A JP 1216436A JP 21643689 A JP21643689 A JP 21643689A JP 2969666 B2 JP2969666 B2 JP 2969666B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic capacitor
- delamination
- manufacturing
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電子機器回路に使用される積層セラミックコ
ンデンサの製造方法に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer ceramic capacitor used for an electronic device circuit.
従来の技術 既に、積層セラミックコンデンサは電子回路部品とし
て必要欠くべからざる位置を占めている。そして積層セ
ラミックコンデンサと言えば、チップタイプのものが現
在では圧倒的多数を占め、かつては主流であったリード
線付きの樹脂被覆タイプのもののイメージは小さくなっ
ている。しかし、両者とも素体の構成は同様のものであ
り、その製造方法についても現在同様な方法による製造
が行われている。2. Description of the Related Art Multilayer ceramic capacitors already occupy an indispensable position as electronic circuit components. Speaking of multi-layer ceramic capacitors, chip-type capacitors occupy an overwhelming majority at present, and the image of a resin-coated type with lead wires, which was once the mainstream, has become smaller. However, in both cases, the structure of the element body is the same, and the manufacturing method is currently being performed by the same method.
最も典型的な積層セラミックコンデンサの製造方法
は、次の通りである。まずチタン酸バリウムや酸化チタ
ンを主成分とする粉末混合物に有機バインダ及び溶剤,
可塑剤を加え、混合,分散させたスラリーを20〜100μ
mの厚さのシートに成型する。このシートにパラジウム
または銀とパラジウムの合金ペーストを所定の形状にス
クリーン印刷する。そして、このシートを複数枚重ね合
わせ、さらにスクリーン印刷のないシートをその上下に
数枚重ね合わせた後、加圧し密着させる。その後、チッ
プ片に切断し、グリーンチップを作製し、200〜300℃の
低温で有機物を除去してから、1300〜1400℃の高温で焼
結させ焼結体に変化させる。この後、バレル研磨により
バリを取除くと同時に端面に導電体層が露出するように
し、この端面部に銀ないしは銀とパラジウムの合金ペー
ストを塗布し、800〜900℃で焼付けすることにより、積
層セラミックコンデンサの素体が得られる。そしてチッ
プタイプの場合はこのまま、またはさらにニッケルメッ
キと錫メッキ等を端子電極上にほどこしている場合が多
い。一方、リード線付きの樹脂被覆タイプの場合は端子
部にリード線を半田付けし、エポキシ樹脂等を素体部の
みに塗着したものである。The most typical method for manufacturing a multilayer ceramic capacitor is as follows. First, an organic binder and a solvent are added to a powder mixture containing barium titanate or titanium oxide as a main component.
Add plasticizer, mix and disperse slurry to 20-100μ
It is molded into a sheet having a thickness of m. Palladium or an alloy paste of silver and palladium is screen-printed on the sheet in a predetermined shape. Then, a plurality of these sheets are superimposed, and several sheets without screen printing are superimposed on the upper and lower sides of the sheets. Thereafter, the chip is cut into chip pieces to produce a green chip. After removing organic substances at a low temperature of 200 to 300 ° C, the green chip is sintered at a high temperature of 1300 to 1400 ° C to change into a sintered body. After that, the conductive layer is exposed on the end face at the same time as removing the burr by barrel polishing, and silver or silver-palladium alloy paste is applied to this end face and baked at 800 to 900 ° C. to laminate. A ceramic capacitor body is obtained. In the case of the chip type, in many cases, the terminal electrode is plated with nickel plating, tin plating, or the like as it is. On the other hand, in the case of a resin-coated type having a lead wire, a lead wire is soldered to a terminal portion, and an epoxy resin or the like is applied only to the element body portion.
以上述べたように、積層セラミックコンデンサの素体
を構成する焼結体は、金属導電体層とセラミック誘電体
層とが一体焼結されてなるものであり、異質な層が互い
に接する構造となっている。したがって、この接合面は
接合力のゆるい状態になっており、多数の素体の中には
接合面が剥離した状態、いわゆるデラミネーションが存
在する場合がある。このようなデラミネーションには種
々のモードがあり、このモードによっては電子回路に組
み込まれた場合、周囲環境や電子機器の使用条件によっ
てその長期間の品質が保証できなくなることもある。そ
して、極端な場合、実装時において特にチップタイプの
積層セラミックコンデンサは、半田付け時の熱によって
デラミネーションが破壊発生源となり、クラックを生じ
短絡不良を発生させることもある。As described above, the sintered body constituting the element body of the multilayer ceramic capacitor is a structure in which the metal conductor layer and the ceramic dielectric layer are integrally sintered, and has a structure in which different layers are in contact with each other. ing. Therefore, the bonding surface has a weak bonding force, and a large number of element bodies may have a state in which the bonding surface is separated, that is, a so-called delamination. There are various modes for such delamination, and depending on the mode, if incorporated into an electronic circuit, the long-term quality may not be guaranteed depending on the surrounding environment and the usage conditions of the electronic device. In an extreme case, delamination may be a source of destruction due to heat during soldering, particularly in chip-type multilayer ceramic capacitors during mounting, causing cracks and short-circuit failure.
発明が解決しようとする課題 従来はこのデラミネーションに対して、X線透視法や
超音波探傷法等の非破壊選別法が試みられては来てお
り、非常に多くの文献が提出されてはいるが、抜き取り
検査の方法としては効果はあっても、全数選別する方法
としては大量処理の点で未だ問題も多く、実用化に至っ
てはいない。したがって、抜き取り検査法により、ロッ
トの合否判定をしているのが現状である。Problems to be Solved by the Invention Conventionally, non-destructive selection methods such as X-ray fluoroscopy and ultrasonic flaw detection have been attempted for this delamination, and a great many documents have been submitted. However, although there is an effect as a sampling inspection method, there are still many problems in terms of mass processing as a method of selecting all of them, and they have not yet been put to practical use. Accordingly, at present, lot acceptance / rejection determination is performed by the sampling inspection method.
本発明は以上に述べた積層セラミックコンデンサにお
いてデラミネーションの存在するものを効果的に除去
し、品質の良好な積層セラミックコンデンサを製造する
方法を提供しようとするものである。An object of the present invention is to provide a method for manufacturing a multilayer ceramic capacitor of good quality by effectively removing the presence of delamination in the above-described multilayer ceramic capacitor.
課題を解決するための手段 この課題を解決するために本発明は、パルス電圧を積
層セラミックコンデンサに全数印加し、デラミネーショ
ンの存在する部分を絶縁破壊させることにより、絶縁抵
抗値の差を測定し、デラミネーションのある積層セラミ
ックコンデンサを除去するものである。Means for Solving the Problems In order to solve this problem, the present invention measures the difference in insulation resistance value by applying a pulse voltage to all of the multilayer ceramic capacitors and causing the delaminated portion to break down. , A multilayer ceramic capacitor having a delamination is removed.
作用 このような本発明の方法によれば、簡単に全数選別を
実施することが可能であり、かつ従来のロット検査で有
していた、わずかなデラミネーション不良品が混在する
が故に良品の多くが廃棄されていたという欠点を救うこ
とができるので、製造上の損失を軽減することが可能で
ある。According to such a method of the present invention, it is possible to easily carry out 100% sorting, and because there are a few defective defective products, which have been found in the conventional lot inspection, many non-defective products are mixed. Can be saved, so that manufacturing loss can be reduced.
実施例 以下、実施例に基づき本発明を詳細に説明する。Examples Hereinafter, the present invention will be described in detail based on examples.
まず、量産品でデラミネーションの発生した積層セラ
ミックコンデンサを入手し、断面検査結果では抜き取り
数30個当り4個のデラミネーションが確認された試料を
用いた。この試料から1000個を抜き取り、超音波探傷機
を用いて、デラミネーションが存在すると観察されるも
のと存在しないと見られるものを分離した。この結果、
デラミネーションの存在すると思われるものが116
個、デラミネーションのないと思われるものが792個
得られ、92個はどちらともいえないものであった。こ
れら,,の分類のそれぞれ30個ずつの断面を観察
した結果、第1図に示すようなモードのデラミネーショ
ンを含むものがあり、それらは下記の第1表のような数
量比率を示した。First, a multilayer ceramic capacitor in which delamination occurred was obtained as a mass-produced product, and a sample in which four delaminations were confirmed for every thirty samples extracted in a cross-sectional inspection result was used. From this sample, 1000 pieces were taken out, and an ultrasonic flaw detector was used to separate what was observed when delamination was present from what was not. As a result,
116 possible delaminations
There were 792 pieces that were deemed to be free of delamination, and 92 pieces were neither. As a result of observing 30 cross sections of each of these classifications, some of them included a mode of delamination as shown in FIG. 1, and they showed the quantity ratio as shown in Table 1 below.
尚、第1図中、1はセラミック誘電体層、2は導電体
層、3は端子電極である。In FIG. 1, 1 is a ceramic dielectric layer, 2 is a conductor layer, and 3 is a terminal electrode.
次に、デラミネーションのないと思われる分類から
10個抜き取り、パルス試験機で立ち上がり時間1μsec
のパルス電圧を印加した。このとき、試料端子間の電圧
をオシロスコープでモニターしながら、パルス波形が異
常減衰するまでパルス電圧を上げながらパルス印加を繰
り返し、変化の生じた電圧値(波高値)を求めた。この
結果、800ボルトで10個全部のパルス波形に変化が認め
られた。この波形変化の模様を第2図に示す。図中、
(ア)はパルス波形に変化の生じない正常のとき、
(イ)は典型的なパルス波形の異常減衰を示す。そこ
で、デラミネーションがあると思われる分類から10個
抜き取り、前記と同様な験験を行った結果、波高値400
ボルト以下で10個全部のパルス波形が異常減衰した。 Next, from the classification that seems to have no delamination
10 pieces are extracted and the rise time is 1μsec with a pulse tester.
Pulse voltage was applied. At this time, while monitoring the voltage between the sample terminals with an oscilloscope, the pulse application was repeated while increasing the pulse voltage until the pulse waveform abnormally attenuated, and the changed voltage value (peak value) was obtained. As a result, at 800 volts, all ten pulse waveforms changed. FIG. 2 shows this waveform change pattern. In the figure,
(A) shows that the pulse waveform does not change normally,
(A) shows abnormal attenuation of a typical pulse waveform. Therefore, 10 samples were extracted from the class that seems to have delamination, and a test similar to the above was performed.
Above volt, all 10 pulse waveforms attenuated abnormally.
そこで、パルス電圧の波高値を500ボルトに固定し、
試料の母集団から100個抜き取り、全試料にパルスを印
加し、パルス波形が異常減衰するものと、正常のものと
に分類した。分類後、パルス波形の正常品と異常品の電
気的特性を測定した結果と、断面観察によるデラミネー
ションのモード毎の確認数量を未処理品と比較した結果
を下記の第2表に示す。Therefore, we fixed the peak value of the pulse voltage to 500 volts,
100 samples were extracted from the sample population, and a pulse was applied to all the samples. The samples were classified into those with abnormally attenuated pulse waveforms and those with normal pulse waveforms. Table 2 below shows the results of measuring the electrical characteristics of the normal and abnormal products of the pulse waveforms after the classification, and comparing the unchecked products with the confirmation quantities for each mode of delamination by cross-sectional observation.
第2表の結果から明らかなように、パルス電圧印加に
より、デラミネーションの存在する積層セラミックコン
デンサをオシロコープでパルス波形をモニターすること
で検出できることが明らかであり、その波形の異常減衰
品は必ず絶縁抵抗値が低下することが明白である。した
がって、対象とする積層セラミックコンデンサの正常品
のパルス電圧波形が異常減衰を生じる波高値をあらかじ
め予備テストで確認することにより、その波高値以下の
パルス電圧を試料に印加し、絶縁抵抗値の差を検出しさ
えすれば容易にデラミネーションのあるものを除去し、
正常品のみを取り出すことが可能である。 As is clear from the results in Table 2, it is clear that by applying a pulse voltage, a multilayer ceramic capacitor having a delamination can be detected by monitoring the pulse waveform with an oscilloscope. It is clear that the resistance value decreases. Therefore, by confirming in advance in a preliminary test the peak voltage at which the pulse voltage waveform of the normal product of the target multilayer ceramic capacitor causes abnormal attenuation, a pulse voltage less than the peak value is applied to the sample, and the difference in insulation resistance As long as it is detected, it can easily remove delaminations,
It is possible to take out only normal products.
発明の効果 以上のように本発明は、セラミック誘電体層と導電体
層が交互に複数積層されてなる積層セラミックコンデン
サの全数に、パルス電圧を印加することにより、少なく
ともデラミネーションが存在する積層セラミックコンデ
ンサを絶縁破壊させる第1工程と、この第1工程後絶縁
抵抗を測定することにより前記の絶縁破壊させた積層セ
ラミックコンデンサを分離、除去する第2工程とを有す
るものであって、本発明の方法によれば、第1工程のパ
ルス電圧印加により、少なくともデラミネーションが存
在する積層セラミックコンデンサを絶縁破壊し、次に第
2工程で正常品との絶縁抵抗値との差を検出することに
より、正常品と異常品とを分離し、デラミネーションの
存在する積層セラミックコンデンサを除去して、正常品
のみを選別することができる。Effect of the Invention As described above, the present invention provides a multilayer ceramic capacitor having at least delamination by applying a pulse voltage to all of the multilayer ceramic capacitors in which a plurality of ceramic dielectric layers and conductive layers are alternately stacked. The present invention comprises a first step of dielectric breakdown of a capacitor, and a second step of separating and removing the multilayer ceramic capacitor having the dielectric breakdown by measuring the insulation resistance after the first step. According to the method, by applying the pulse voltage in the first step, at least the multilayer ceramic capacitor having the delamination is broken down, and then in the second step, the difference between the insulation resistance value and the normal product is detected. Normal products and abnormal products are separated, the multilayer ceramic capacitor with delamination is removed, and only normal products are selected. Can be different.
この場合、第1工程のパルス電圧印加は、使用最高温
度以上の高温雰囲気を形成する必要はなく単にパルス電
圧を印加するだけで良いので短時間で行え、しかもこの
パルス電圧印加によりデラミネーションの生じているも
のの絶縁破壊は確実に行われるので、第2工程で絶縁抵
抗を測定すればデラミネーションの生じているものと、
正常品を容易に分離し、正常品のみを選別することがで
きるのである。In this case, the pulse voltage application in the first step can be performed in a short time because it is only necessary to apply the pulse voltage without forming a high temperature atmosphere higher than the maximum use temperature, and the application of the pulse voltage causes delamination. Although the insulation breakdown is surely performed, the insulation resistance is measured in the second step.
Normal products can be easily separated and only normal products can be selected.
したがって大量の積層セラミックコンデンサの全数選
別がきわめて短時間で行えることとなる。Therefore, it is possible to select a large number of multilayer ceramic capacitors in a very short time.
【図面の簡単な説明】 第1図は本発明の実施例に用いた試料の超音波探傷法に
よるデラミネーションの検出結果とデラミネーションの
モードを説明するための図、第2図は本発明を説明する
ためのデラミネーション検出に用いたパルス波形の異常
減衰を示す図である。 1……セラミック誘電体層、2……導電体層、3……端
子電極。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining the detection result of delamination and the mode of delamination by ultrasonic flaw detection of a sample used in an embodiment of the present invention, and FIG. FIG. 7 is a diagram illustrating abnormal attenuation of a pulse waveform used for detecting delamination for explanation. 1 ... ceramic dielectric layer, 2 ... conductor layer, 3 ... terminal electrode.
フロントページの続き (72)発明者 豊見 孝義 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−96475(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01G 4/12 364 Continued on the front page (72) Inventor Takayoshi Tomi 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-61-96475 (JP, A) .Cl. 6 , DB name) H01G 4/12 364
Claims (1)
数積層されてなる積層セラミックコンデンサの全数に、
パルス電圧を印加することにより、少なくともデラミネ
ーションが存在する積層セラミックコンデンサを絶縁破
壊させる第1工程と、この第1工程後絶縁抵抗を測定す
ることにより前記の絶縁破壊させた積層セラミックコン
デンサを分離、除去する第2工程とを有する積層セラミ
ックコンデンサの製造方法。1. A multilayer ceramic capacitor comprising a plurality of ceramic dielectric layers and a plurality of conductive layers alternately stacked,
A first step of applying a pulse voltage to cause dielectric breakdown of at least the multilayer ceramic capacitor having delamination; and, after the first step, measuring the insulation resistance to separate the multilayer ceramic capacitor that has undergone dielectric breakdown, A method for manufacturing a multilayer ceramic capacitor, comprising: a removing step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1216436A JP2969666B2 (en) | 1989-08-22 | 1989-08-22 | Manufacturing method of multilayer ceramic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1216436A JP2969666B2 (en) | 1989-08-22 | 1989-08-22 | Manufacturing method of multilayer ceramic capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0379009A JPH0379009A (en) | 1991-04-04 |
JP2969666B2 true JP2969666B2 (en) | 1999-11-02 |
Family
ID=16688521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1216436A Expired - Fee Related JP2969666B2 (en) | 1989-08-22 | 1989-08-22 | Manufacturing method of multilayer ceramic capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2969666B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3144224B2 (en) * | 1994-06-14 | 2001-03-12 | 株式会社村田製作所 | Screening method for ceramic capacitors |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196475A (en) * | 1984-10-17 | 1986-05-15 | Taiyo Yuden Co Ltd | Screening method of ceramic capacitor |
-
1989
- 1989-08-22 JP JP1216436A patent/JP2969666B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0379009A (en) | 1991-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100277382B1 (en) | Multilayer electronic components | |
CN113707456B (en) | Ceramic electronic component | |
US8767375B2 (en) | Multilayer ceramic electronic component and method of fabricating the same | |
EP0255072B1 (en) | Semiconductive ceramic composition and semiconductive ceramic capacitor | |
JP4311124B2 (en) | Chip-type electronic components | |
US6437579B1 (en) | Screening method for a multi-layered ceramic capacitor | |
US8941971B2 (en) | Multilayer ceramic electronic component and fabrication method thereof | |
US7741949B2 (en) | Varistor | |
JP2969666B2 (en) | Manufacturing method of multilayer ceramic capacitor | |
JP2022089962A (en) | Mechanism for detecting abnormal current | |
US6246242B1 (en) | Method of screening varistors | |
US8885323B2 (en) | Multilayered ceramic electronic component and fabricating method thereof | |
Domingos et al. | Breakdown in ceramic capacitors under pulsed high-voltage stress | |
EP0096950B1 (en) | Method of investigating electrical components as to structural flaws | |
JPH09190950A (en) | Outer electrode of electronic part | |
US12136520B2 (en) | Laminated multilayer ceramic electronic component with alternating layers | |
JP2009295606A (en) | Method for testing multilayer ceramic capacitor and method for manufacturing the multilayer ceramic capacitor | |
JP2994911B2 (en) | Screening method for ceramic electronic components | |
US20240186069A1 (en) | Multilayer electronic component | |
JPH10144559A (en) | Terminal electrode paste, laminated electronic component and its manufacture | |
JP2003059784A (en) | Method for sorting multilayer ceramic capacitor | |
US20240212936A1 (en) | Multilayer electronic component | |
CA1199969A (en) | Electrical testing | |
EP4386790A1 (en) | Multilayer electronic component (mlcc) | |
JP7127369B2 (en) | Determination method for quality of multilayer ceramic capacitors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |