JP2965567B2 - Low frequency amplifier circuit - Google Patents
Low frequency amplifier circuitInfo
- Publication number
- JP2965567B2 JP2965567B2 JP63211415A JP21141588A JP2965567B2 JP 2965567 B2 JP2965567 B2 JP 2965567B2 JP 63211415 A JP63211415 A JP 63211415A JP 21141588 A JP21141588 A JP 21141588A JP 2965567 B2 JP2965567 B2 JP 2965567B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- amplifier circuit
- signal
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、電話装置の音声増幅等に使用される低周波
増幅回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a low-frequency amplifier circuit used for audio amplification of a telephone device.
(従来の技術) 従来の電話装置の音声信号用低周波増幅回路は第2図
に示すような構成となっている。入力端子15からの入力
信号は結合コンデンサ14および入力抵抗12を介して、1
段目の増幅回路を構成する演算増幅器13の負側入力端子
に入力される。負側入力端子と演算増幅器13の出力端子
との間には帰還抵抗11が接続される。また正側入力端子
は、基準電源に接続される。(Prior Art) A conventional low frequency amplifier for audio signals of a telephone device has a configuration as shown in FIG. The input signal from the input terminal 15 is input to the
The signal is input to the negative input terminal of the operational amplifier 13 constituting the amplification circuit of the stage. A feedback resistor 11 is connected between the negative input terminal and the output terminal of the operational amplifier 13. The positive input terminal is connected to a reference power supply.
1段目の増幅回路からの出力信号は、抵抗10、結合コ
ンデンサ9、8及び入力抵抗6を介して2段目の増幅回
路を構成する演算増幅器7の負側入力端子に入力され
る。正側入力端子は、増幅器13と同様に基準電源に接続
されている。The output signal from the first-stage amplifier circuit is input to the negative input terminal of the operational amplifier 7 constituting the second-stage amplifier circuit via the resistor 10, the coupling capacitors 9, 8 and the input resistor 6. The positive input terminal is connected to a reference power supply, similarly to the amplifier 13.
演算増幅器の負側入力端子と出力端子との間には、帰
還抵抗5および帰還コンデンサ19が並列接続される。演
算増幅器7からの出力は、結合コンデンサ4を介して出
力端子1に出力される。出力端子1には、ツェナーダイ
オード2および3が逆直列接続されて接地との間に接続
される。A feedback resistor 5 and a feedback capacitor 19 are connected in parallel between the negative input terminal and the output terminal of the operational amplifier. The output from the operational amplifier 7 is output to the output terminal 1 via the coupling capacitor 4. Zener diodes 2 and 3 are connected in reverse series to output terminal 1 and are connected to ground.
結合コンデンサ8、9の接続点には、ミュート回路を
構成するためにトランジスタ16のコレクタが接続され、
エミッタ端子が接地される。A collector of the transistor 16 is connected to a connection point of the coupling capacitors 8 and 9 to form a mute circuit.
The emitter terminal is grounded.
トランジスタ16のゲートには電流制限抵抗17を介して
CPU18が接続されている。The gate of the transistor 16 is connected via a current limiting resistor 17
CPU 18 is connected.
次に第2図の回路の動作を説明する。この回路は、負
帰還反転入力増幅回路を2段接続した低周波増幅回路で
ある。Next, the operation of the circuit of FIG. 2 will be described. This circuit is a low-frequency amplifier circuit in which two stages of negative feedback inverting input amplifier circuits are connected.
トランジスタ16は、ミュート回路で、CPU18からハイ
レベルの制御信号が出力されると、トランジスタ16がオ
ンし、演算増幅器7から構成される2段目の増幅器の入
力がシャントされ、ミュート状態となる。CPU18からロ
ーレベルの制御信号が出力されると、トランジスタ16は
オフ状態になり、増幅回路に対し何ら影響を与えない。
逆直列接続されたツェナーダイオード2、3はリミッタ
回路を構成しており、出力信号の振幅を制限する。The transistor 16 is a mute circuit. When a high-level control signal is output from the CPU 18, the transistor 16 is turned on, the input of the second-stage amplifier including the operational amplifier 7 is shunted, and the mute state is set. When a low-level control signal is output from the CPU 18, the transistor 16 is turned off and has no effect on the amplifier circuit.
The zener diodes 2 and 3 connected in reverse series constitute a limiter circuit, and limit the amplitude of the output signal.
ここでツェナーダイオード2、3のツェナー電圧をVz
とし、ダイオードの順方向オン電圧を0.7Vとすると、出
力信号が+(Vz+0.7)V以上になるとツェナーダイオ
ード2、3がオンして、出力信号はアースにシャントさ
れる。このため増幅回路の出力信号は(Vz+0.7)V以
上にはならない。同様に出力信号は−(Vz+0.7)V以
下にもならない。Here, the Zener voltage of Zener diodes 2 and 3 is Vz
Assuming that the forward ON voltage of the diode is 0.7 V, when the output signal exceeds + (Vz + 0.7) V, the Zener diodes 2 and 3 are turned on, and the output signal is shunted to the ground. Therefore, the output signal of the amplifier circuit does not exceed (Vz + 0.7) V. Similarly, the output signal does not fall below-(Vz + 0.7) V.
したがってこの回路の出力振幅が2(Vz+0.7)Vp-p
に制限される。Therefore, the output amplitude of this circuit is 2 (Vz + 0.7) V pp
Is limited to
(発明が解決しようとする課題) 上述したように第2図に示す回路ではリミッタ回路を
構成するためにツェナーダイオードを利用している。こ
のため出力信号の振幅を正方向と負方向の両方に制限す
るためには、必ず高価なツェナーダイオードを2個必要
とするという問題点があった。(Problems to be Solved by the Invention) As described above, the circuit shown in FIG. 2 uses a Zener diode to constitute a limiter circuit. Therefore, in order to limit the amplitude of the output signal in both the positive direction and the negative direction, there is a problem that two expensive zener diodes are necessarily required.
またツェナーダイオードの代わりに半導体バリスタを
使用した場合、個数は1個で済むが、さらに高価であり
しかも素子の形状が比較的大型になるという問題点があ
った。さらにツェナーダイオードが半導体バリスタでは
出力振幅の制限値が、ダイオードの順方向オン電圧やツ
ェナー電圧によって制限されるという問題もあった。Further, when a semiconductor varistor is used instead of a Zener diode, only one device is required, but there is a problem that the device is more expensive and the shape of the element becomes relatively large. Further, when the Zener diode is a semiconductor varistor, there is a problem that the limit value of the output amplitude is limited by the forward ON voltage of the diode or the Zener voltage.
さらにリミット回路で出力信号をクリップした際の広
域歪み成分が出力にそのまま現れるという問題もあっ
た。Further, there is also a problem that a wide-range distortion component when the output signal is clipped by the limit circuit appears as it is in the output.
本発明はこのような問題点を解消するためになされた
もので、既存のミュート用トランジスタと組合せること
により、ダイオード1個でリミッタ回路を実現すること
の出来る低周波増幅回路を提供することを目的とする。The present invention has been made to solve such a problem, and it is an object of the present invention to provide a low-frequency amplifier circuit which can realize a limiter circuit with one diode by combining with an existing mute transistor. Aim.
(課題を解決するための手段) 本発明によると、 入力端子からの入力信号を増幅して接続点に出力する
第1の増幅回路と、 前記接続点における前記第1の増幅回路の出力信号を増
幅して出力端子に出力する第2の増幅回路と、 コレクタが前記接続点に接続されエミッタがアースに
接続されたトランジスタと、アノードが前記接続点に接
続されカソードがアースに接続されたダイオードとを有
するミュート・リミッタ回路と、、 前記トランジスタのベースに制御信号を供給し、前記
トランジスタを制御する制御回路とを備え、 前記ミュート・リミッタ回路は、 記制御信号がハイレベルのとき前記トランジスタがオ
ン状態となることによりミュート動作がなされ、 一方、前記制御信号がローレベルのとき前記トランジ
スタがオフ状態となり、前記接続点が所定電圧を超える
と前記ダイオードがオン状態となりアースにシャントと
され、前記接続点が所定電圧より下がると、前記トラン
ジスタのコレクタ・エミッタ間がオン状態となりアース
にシャントされることによりリミッタ動作がなされるよ
うにした低周波増幅回路 を提供する。(Means for Solving the Problems) According to the present invention, a first amplifier circuit for amplifying an input signal from an input terminal and outputting the amplified signal to a connection point, and an output signal of the first amplifier circuit at the connection point A second amplifier circuit for amplifying and outputting to the output terminal; a transistor having a collector connected to the connection point and an emitter connected to ground; a diode having an anode connected to the connection point and a cathode connected to ground. And a control circuit that supplies a control signal to the base of the transistor and controls the transistor. The mute / limiter circuit is configured such that when the control signal is at a high level, the transistor is turned on. When the control signal is at a low level, the transistor is turned off. When the connection point exceeds a predetermined voltage, the diode is turned on and shunts to ground.When the connection point falls below a predetermined voltage, the collector and emitter of the transistor are turned on and shunted to ground, thereby limiting the limiter. Provided is a low-frequency amplifier circuit that operates.
(作 用) 本発明では、ミュート回路を構成するトランジスタが
信号の負側に対して0.7Vの制限作用を持っていることを
利用し、この部分に信号の正側に対して0.7Vの制限作用
を持たせるようにしている。(Operation) The present invention utilizes the fact that the transistor constituting the mute circuit has a 0.7 V limiting action on the negative side of the signal, and this section limits the 0.7 V limit on the positive side of the signal. It has an effect.
この目的のために、トランジスタに並列にダイオード
を接続すれば、このダイオードが正側に対して0.7Vの制
限作用を持つ。If a diode is connected in parallel with the transistor for this purpose, this diode has a 0.7 V limiting action on the positive side.
このミュート用トランジスタとダイオードとによって
信号振幅が2×0.7=1.4Vp-pでリミットされる。すなわ
ち1.4Vp-pのリミッタ回路が構成されることになる。The signal amplitude is limited to 2 × 0.7 = 1.4 V pp by the mute transistor and the diode. That is, a limiter circuit of 1.4 V pp is formed.
このリミッタ回路の後方に位置する増幅回路の増幅度
を適当に設定することにより出力のリミッタレベルを任
意に定める事が出来る。またこの増幅回路に広域周波数
を低下させる周波数特性を持たせることにより、リミッ
タ動作によって生ずる高周波成分を低減させることが出
来、出力の歪みを低減出来る。The output limiter level can be arbitrarily determined by appropriately setting the amplification degree of the amplifier circuit located behind the limiter circuit. In addition, by providing the amplifier circuit with a frequency characteristic for lowering the wide band frequency, a high frequency component generated by the limiter operation can be reduced, and output distortion can be reduced.
(実施例) 以下本発明の一実施例を図面に基づいて詳細に説明す
る。Embodiment An embodiment of the present invention will be described below in detail with reference to the drawings.
第1図は、本発明の一実施例を示す回路図である。な
お第2図に示す従来の回路の同一構成部分には同一符号
を付し、その詳細説明は省略する。FIG. 1 is a circuit diagram showing one embodiment of the present invention. The same components as those of the conventional circuit shown in FIG. 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.
第2図に示す従来の回路と異なる点は、出力端子1に
接続されていたツェナーダイオード2、3を省略し、そ
の代わりにミュート回路を構成するトランジスタ16のコ
レクタ・エミッタ間にダイオード20を順方向に接続した
点である。The difference from the conventional circuit shown in FIG. 2 is that the Zener diodes 2 and 3 connected to the output terminal 1 are omitted, and a diode 20 is sequentially provided between the collector and the emitter of the transistor 16 constituting the mute circuit. It is a point connected in the direction.
なお第1図に示す回路では、トランジスタ16がNPN型
トランジスタであるため、ダイオード20はコレクタ・エ
ミッタ間に順方向となるような接続となっているが、ト
ランジスタ16がPNP型で構成され、エミッタが電源端子
に接続されている場合には、ダイオード20も電源端子と
コレクタ端子との間に接続されることになる。In the circuit shown in FIG. 1, since the transistor 16 is an NPN transistor, the diode 20 is connected in a forward direction between the collector and the emitter. Is connected to the power supply terminal, the diode 20 is also connected between the power supply terminal and the collector terminal.
次に第1図の回路の動作を説明する。入力端子15から
入力された低周波信号は、結合コンデンサ14、入力抵抗
12、帰還抵抗11および演算増幅器13からなる負帰還反転
入力増幅回路で増幅され、次段に出力される。Next, the operation of the circuit of FIG. 1 will be described. The low-frequency signal input from input terminal 15 is coupled to coupling capacitor 14,
The signal is amplified by a negative feedback inverting input amplifier circuit comprising a feedback resistor 11, an operational amplifier 13, and is output to the next stage.
いまCPU18がハイレベルの制御信号を出力している場
合、抵抗17を介してトランジスタ16のベース電流が流
れ、トランジスタ16はオン状態となる。このため第1段
目の増幅器の出力は抵抗10とコンデンサ9を介してアー
スにシャントされ、2段目に伝わらないため出力端子1
には信号は現れない。When the CPU 18 is outputting a high-level control signal, the base current of the transistor 16 flows through the resistor 17 and the transistor 16 is turned on. For this reason, the output of the first stage amplifier is shunted to ground via the resistor 10 and the capacitor 9, and is not transmitted to the second stage.
Does not show a signal.
これに対し、CPU18がローレベルの制御信号を出力し
ている場合には、トランジスタ16にベース電流が流れな
いため、トランジスタ16はオフする。したがって第1段
目の増幅回路の出力は、入力抵抗6、帰還コンデンサ1
9、帰還抵抗5、演算増幅器7からなる2段目の不帰還
反転入力増幅回路により増幅され、結合コンデンサ4を
介して出力端子1に出力される。On the other hand, when the CPU 18 outputs a low-level control signal, the base current does not flow through the transistor 16, so that the transistor 16 is turned off. Therefore, the output of the first stage amplifier circuit is composed of the input resistor 6, the feedback capacitor 1
The signal is amplified by a second-stage non-feedback inverting input amplifier circuit including a feedback resistor 5 and an operational amplifier 7, and output to an output terminal 1 via a coupling capacitor 4.
この第2段目の増幅回路では帰還コンデンサ19のため
にカットオフ周波数fH=1/2πR5C19のローパスフィルタ
の作用がある。The second-stage amplifier circuit operates as a low-pass filter having a cutoff frequency fH = 1 / 2πR 5 C 19 because of the feedback capacitor 19.
なおここでR5は帰還抵抗5の抵抗値を、C19は帰還コ
ンデンサ19の容量値をそれぞれ示す。Note here R 5 is the resistance value of the feedback resistor 5, C 19 represents a capacitance value of the feedback capacitor 19, respectively.
次にリミッタ回路について説明する。ミュート回路が
動作している場合には、出力が出ないためリミッタ回路
の動作は必要がない。したがってミュート回路が動作し
てない状態すなわちCPU18がローレベルの制御信号を出
力している場合について説明する。Next, the limiter circuit will be described. When the mute circuit is operating, there is no output, and there is no need to operate the limiter circuit. Therefore, a state where the mute circuit is not operating, that is, a case where the CPU 18 is outputting a low-level control signal will be described.
結合コンデンサ8、9の接続点を今A点とする。A点
での信号振幅が+0.7Vを越えようとすると、ダイオード
20がオンして信号がアースにシャントされる。したがっ
て+側には0.7Vで振幅が制限されることになる。A点で
の信号振幅が−0.7Vより下がる場合には、トランジスタ
16のベース電位がアース電位となっているため、コレク
タ電位(A点の電位)からみたベース電位が0.7V以上大
きくなるため、ベースうからコレクタに電流が流れて、
コレクタ・エミッタ間がオンし、A点がアースにシャン
トされる。このためA点の振幅は、−0.7Vより低くはな
らない。The connection point of the coupling capacitors 8 and 9 is now point A. If the signal amplitude at point A exceeds + 0.7V, a diode
20 turns on and the signal is shunted to ground. Therefore, the amplitude is limited to 0.7 V at the + side. If the signal amplitude at point A falls below -0.7V,
Since the base potential of 16 is the ground potential, the base potential viewed from the collector potential (potential at point A) increases by 0.7 V or more, so current flows from the base to the collector,
The area between the collector and the emitter is turned on, and the point A is shunted to the ground. Therefore, the amplitude at the point A does not become lower than -0.7V.
なおこの場合トランジスタ16のエミッタ端子はコレク
タとして、またコレクタ端子はエミッタとして動作す
る。これはトランジスタ16がNPN接合構造のために起こ
る現象である。In this case, the emitter terminal of the transistor 16 operates as a collector, and the collector terminal operates as an emitter. This is a phenomenon that occurs because the transistor 16 has an NPN junction structure.
したがってA点ではダイオード20と、トランジスタ16
とによって0.7×2=1.4Vのリミッタ電圧で振幅が制限
されることになる。Therefore, at point A, the diode 20 and the transistor 16
As a result, the amplitude is limited by the limiter voltage of 0.7 × 2 = 1.4V.
第2段目の増幅回路の増幅度を適当に調節しておけ
ば、出力のリミッタ電圧は任意に設定することが出来
る。また2段目の増幅器のローパスフィルタ作用によ
り、リミッタ回路でクリップされた時に生ずる広域歪み
成分が低減されるため、出力の歪み率は第2図に示す従
来の回路に比べて改善される。The output limiter voltage can be arbitrarily set by appropriately adjusting the amplification degree of the second-stage amplifier circuit. The low-pass filter function of the second-stage amplifier reduces the wide-range distortion component generated when the signal is clipped by the limiter circuit, so that the output distortion rate is improved as compared with the conventional circuit shown in FIG.
以上実施例に基づいて詳細に説明したように、本発明
ではミュート用トランジスタのコレクタ・エミッタ間に
ダイオードを接続して、片側の振幅制限作用を持たせる
ことによりミュート用トランジスタの片側振幅制限作用
とあいまってリミッタ回路を構成することが出来る。し
たがってダイオード1個を追加するのみで、安価にリミ
ッタ回路を内蔵する低周波増幅回路を構成することが出
来るという利点がある。As described above in detail based on the embodiment, in the present invention, a diode is connected between the collector and the emitter of the mute transistor to provide one-sided amplitude limiting effect, thereby achieving the one-sided amplitude limiting effect of the mute transistor. Together, a limiter circuit can be configured. Therefore, there is an advantage that a low-frequency amplifier circuit having a built-in limiter circuit can be configured at a low cost only by adding one diode.
第1図は、本発明の一実施例を示す回路図、第2図は、
従来の低周波増幅回路を示す回路図である。 7……演算増幅器、8,9……結合コンデンサ、16……ト
ランジスタ、20……ダイオード。FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG.
FIG. 9 is a circuit diagram illustrating a conventional low-frequency amplifier circuit. 7 ... operational amplifier, 8, 9 ... coupling capacitor, 16 ... transistor, 20 ... diode.
Claims (1)
に出力する第1の増幅回路と、 前記接続点における前記第1の増幅回路の出力信号を増
幅して出力端子に出力する第2の増幅回路と、 コレクタが前記接続点に接続されエミッタが基準電圧端
子に接続されたトランジスタと、アノードが前記接続点
に接続されカソードが前記基準電圧端子に接続されたダ
イオードとを有するミュート・リミッタ回路と、 前記トランジスタのベースに制御信号を供給し、前記ト
ランジスタを制御する制御回路とを備え、 前記ミュート・リミッタ回路は、 前記制御信号がハイレベルのとき前記トランジスタがオ
ン状態となることによりミュート動作がなされ、 一方、前記制御信号がローレベルのとき前記トランジス
タがオフ状態となり、前記接続点が所定電圧を超えると
前記ダイオードがオン状態となり前記基準電圧端子と同
レベルに設定され、前記接続点が所定電圧より下がる
と、前記トランジスタのコレクタ・エミッタ間がオン状
態となり前記基準電圧端子と同レベルに設定されること
によりリミッタ動作がなされるようにした低周波増幅回
路。A first amplifier circuit that amplifies an input signal from an input terminal and outputs the amplified signal to a connection point; and a second amplifier circuit that amplifies an output signal of the first amplifier circuit at the connection point and outputs the amplified output signal to an output terminal. A mute circuit comprising: an amplifying circuit, a transistor having a collector connected to the connection point and an emitter connected to the reference voltage terminal, and a diode having an anode connected to the connection point and a cathode connected to the reference voltage terminal. A limiter circuit, a control circuit that supplies a control signal to the base of the transistor and controls the transistor, wherein the mute / limiter circuit is configured such that the transistor is turned on when the control signal is at a high level. A mute operation is performed. On the other hand, when the control signal is at a low level, the transistor is turned off, and the connection point is set at a predetermined level. When the voltage exceeds the voltage, the diode is turned on and is set to the same level as the reference voltage terminal, and when the connection point falls below a predetermined voltage, the collector and emitter of the transistor are turned on and set to the same level as the reference voltage terminal. A low-frequency amplifier circuit that performs a limiter operation by being set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63211415A JP2965567B2 (en) | 1988-08-25 | 1988-08-25 | Low frequency amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63211415A JP2965567B2 (en) | 1988-08-25 | 1988-08-25 | Low frequency amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0260217A JPH0260217A (en) | 1990-02-28 |
JP2965567B2 true JP2965567B2 (en) | 1999-10-18 |
Family
ID=16605578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63211415A Expired - Fee Related JP2965567B2 (en) | 1988-08-25 | 1988-08-25 | Low frequency amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2965567B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5196353U (en) * | 1975-01-31 | 1976-08-02 | ||
JPS59230306A (en) * | 1983-06-14 | 1984-12-24 | Matsushita Electric Ind Co Ltd | Muting circuit |
JPS6160518U (en) * | 1984-09-21 | 1986-04-23 |
-
1988
- 1988-08-25 JP JP63211415A patent/JP2965567B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0260217A (en) | 1990-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100342456B1 (en) | variable gain amplifier circuit | |
AU679791B2 (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
JP2001358544A (en) | Amplifier circuit | |
US6177837B1 (en) | Active low-pass filter | |
US4509101A (en) | Protection circuit for switching power amplifier | |
US5041797A (en) | Micro-power gain lattice | |
US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
US5382919A (en) | Wideband constant impedance amplifiers | |
JPS63164604A (en) | Amplification circuit arrangement | |
JP2965567B2 (en) | Low frequency amplifier circuit | |
US5745587A (en) | Hearing aid amplifier circuitry | |
US4283683A (en) | Audio bridge circuit | |
US8115552B2 (en) | Amplifier circuit with step gain | |
US4366441A (en) | Signal-muting circuit for bridge amplifier | |
US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
US5166983A (en) | Mute circuit for audio amplifiers | |
US3873932A (en) | Gain control circuit having variable impedance to determine circuit gain and to control minimum gain | |
EP0508711B1 (en) | Transistor direct-coupled amplifier | |
JPS6019166B2 (en) | push pull power amplifier | |
JPH0527282B2 (en) | ||
US4016502A (en) | Dynamic range extender circuit for preamplifier | |
US3439285A (en) | Stabilized direct-coupled amplifier | |
JP2902277B2 (en) | Emitter follower output current limiting circuit | |
JPH0374044B2 (en) | ||
JPS628987B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |