JP2964704B2 - クロック停止回路 - Google Patents
クロック停止回路Info
- Publication number
- JP2964704B2 JP2964704B2 JP3140565A JP14056591A JP2964704B2 JP 2964704 B2 JP2964704 B2 JP 2964704B2 JP 3140565 A JP3140565 A JP 3140565A JP 14056591 A JP14056591 A JP 14056591A JP 2964704 B2 JP2964704 B2 JP 2964704B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- stop
- internal clock
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロック回路に関し、特
に大規模集積回路（以下ＬＳＩと略す）に供給される外
部クロックの停止回路に関する。
に大規模集積回路（以下ＬＳＩと略す）に供給される外
部クロックの停止回路に関する。
【０００２】
【従来の技術】近年マイクロコンピュータ等のＬＳＩの
進歩に伴ってハンディ・ターミナルや電子手帳等の帯用
機器が多く開発されている。これらの機器はその用途か
ら軽量化と長時間動作が必要であり、これらの機器に搭
載されるＬＳＩについても低消費電極が要求される。こ
の低消費電力化を計るため、キー入力持ち等でＬＳＩが
動作していない時にはクロックを一時的に停止させる機
能を持つＬＳＩが多くなっている。
進歩に伴ってハンディ・ターミナルや電子手帳等の帯用
機器が多く開発されている。これらの機器はその用途か
ら軽量化と長時間動作が必要であり、これらの機器に搭
載されるＬＳＩについても低消費電極が要求される。こ
の低消費電力化を計るため、キー入力持ち等でＬＳＩが
動作していない時にはクロックを一時的に停止させる機
能を持つＬＳＩが多くなっている。
【０００３】クロックを停止させる方法としては、ＬＳ
Ｉを動作させる内部命令の一つとしてストップ命令を持
ちこの命令を実行してクロックを停止させるソフトウェ
ア・ストップがある。また外部ストップ端子を設けて外
部信号によりクロックを停止させるハードウェア・スト
ップもある。他のクロック停止方法として外部クロック
を直接停止してしまう方法もある。
Ｉを動作させる内部命令の一つとしてストップ命令を持
ちこの命令を実行してクロックを停止させるソフトウェ
ア・ストップがある。また外部ストップ端子を設けて外
部信号によりクロックを停止させるハードウェア・スト
ップもある。他のクロック停止方法として外部クロック
を直接停止してしまう方法もある。
【０００４】
【発明が解決しようとする課題】従来のＬＳＩのクロッ
ク停止回路は、ソフトウェア・ストップでは外部から任
意のタイミングでＬＳＩを停止できない問題がある。ま
たハードウェア・ストップでは外部から任意のタイミン
グでＬＳＩを停止できるが外部端子が一本増加する欠点
がある。
ク停止回路は、ソフトウェア・ストップでは外部から任
意のタイミングでＬＳＩを停止できない問題がある。ま
たハードウェア・ストップでは外部から任意のタイミン
グでＬＳＩを停止できるが外部端子が一本増加する欠点
がある。
【０００５】クロックを直接停止する方法では次のよう
な問題が生じる。通常マイクロコンピュータ等のＬＳＩ
では内部にダイナミック回路を多用する事によりトラン
ジスタ数を削減しチップ・サイズを縮小している。これ
によりＬＳＩのコスト低減を計っている。しかしダイナ
ミック回路はサンプリング・タイミングでクロックを停
止すると保持していた電荷がリーク電流により抜けてし
まいデータ等が破壊されてしまう。
な問題が生じる。通常マイクロコンピュータ等のＬＳＩ
では内部にダイナミック回路を多用する事によりトラン
ジスタ数を削減しチップ・サイズを縮小している。これ
によりＬＳＩのコスト低減を計っている。しかしダイナ
ミック回路はサンプリング・タイミングでクロックを停
止すると保持していた電荷がリーク電流により抜けてし
まいデータ等が破壊されてしまう。
【０００６】これを避けるにはＬＳＩの内部回路にスタ
ティック回路を使用すれば良いが、スタティック回路で
はダイナミック回路に比べてほぼ２倍のトランジスタ数
が必要になりチップ・サイズの増大からコスト・アップ
になる。又、ＬＳＩ内部のバス・サイクルやマシン・サ
イクルには機能上の制約から途中でクロックを停止でき
ないタイミングがある。更にセンス・アンプやチャージ
・ポンプ等ではクロック停止前後で所定の手順を必要と
しクロックを直接停止できない。
ティック回路を使用すれば良いが、スタティック回路で
はダイナミック回路に比べてほぼ２倍のトランジスタ数
が必要になりチップ・サイズの増大からコスト・アップ
になる。又、ＬＳＩ内部のバス・サイクルやマシン・サ
イクルには機能上の制約から途中でクロックを停止でき
ないタイミングがある。更にセンス・アンプやチャージ
・ポンプ等ではクロック停止前後で所定の手順を必要と
しクロックを直接停止できない。
【０００７】本発明の目的は外部クロック信号が停止し
た事を検出してストップ信号を出力すると同時に、マイ
クロコンピュータの内部回路がストップ状態に移行する
ために必要なクロック信号を内部で自動的に発生させる
クロック停止回路を提供することにある。
た事を検出してストップ信号を出力すると同時に、マイ
クロコンピュータの内部回路がストップ状態に移行する
ために必要なクロック信号を内部で自動的に発生させる
クロック停止回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のクロック停止回
路は、外部クロックが停止した事を検出する検出回路
と、該検出回路の出力信号を入力して前記外部クロック
停止後に内部クロックを発生する内部クロック発生回路
と、前記内部クロックの発生数をカウントして所定数に
達したら前記内部クロックの発生を停止する手段と、前
記外部クロックまたは前記内部クロック発生回路の出力
する内部クロックとを切換え出力する選択回路とを有し
て構成されている。または本発明のクロック停止回路
は、外部クロックが停止した事を検出する検出回路と、
該検出回路の出力信号を入力して前記外部クロック停止
後に内部クロックを発生する内部クロック発生回路と、
前記内部クロックの発生数をカウントして所定数に達し
たら前記内部クロックの発生を停止する手段と、前記外
部クロック及び前記内部クロックを入力するＯＲゲート
とを有して構成されている。
路は、外部クロックが停止した事を検出する検出回路
と、該検出回路の出力信号を入力して前記外部クロック
停止後に内部クロックを発生する内部クロック発生回路
と、前記内部クロックの発生数をカウントして所定数に
達したら前記内部クロックの発生を停止する手段と、前
記外部クロックまたは前記内部クロック発生回路の出力
する内部クロックとを切換え出力する選択回路とを有し
て構成されている。または本発明のクロック停止回路
は、外部クロックが停止した事を検出する検出回路と、
該検出回路の出力信号を入力して前記外部クロック停止
後に内部クロックを発生する内部クロック発生回路と、
前記内部クロックの発生数をカウントして所定数に達し
たら前記内部クロックの発生を停止する手段と、前記外
部クロック及び前記内部クロックを入力するＯＲゲート
とを有して構成されている。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すマイクロコンピュー
タのクロック停止回路である。クロック停止回路は、外
部クロックＣＫＥを入力するクロック停止検出回路１
と、検出回路１の出力信号ＳＴＰを入力して外部クロッ
クＣＫＥの停止後の一定期間（Ｔ２〜Ｔ３）に内部クロ
ックＣＫＩを発生する内部クロック発生回路６と、外部
クロックＣＫＥまたは内部クロック発生回路６の出力す
る内部クロックＣＫＩとを切換え出力する選択回路５と
を有している。
る。図１は本発明の一実施例を示すマイクロコンピュー
タのクロック停止回路である。クロック停止回路は、外
部クロックＣＫＥを入力するクロック停止検出回路１
と、検出回路１の出力信号ＳＴＰを入力して外部クロッ
クＣＫＥの停止後の一定期間（Ｔ２〜Ｔ３）に内部クロ
ックＣＫＩを発生する内部クロック発生回路６と、外部
クロックＣＫＥまたは内部クロック発生回路６の出力す
る内部クロックＣＫＩとを切換え出力する選択回路５と
を有している。
【００１０】次に動作を説明すると、まずマイクロコン
ピュータの外部端子に外部クロック信号ＣＫＥが入力さ
れる。外部クロック信号ＣＫＥはクロック停止検出回路
１に入力される。クロック停止検出回路１はＳＮ７４１
２３Ｎ等のような再トリガ単安定マルチで構成され、外
部クロック信号ＣＫＥの立上がりエッジの周期が動作時
間Ｔｍ以内の時はハイレベルを出力し、立上がりエッジ
が動作時間Ｔｍ以内に来ない時にロウレベルを出力す
る。クロック停止検出回路１の出力はマイクロコンピュ
ータ内部へロウアクティブのストップ信号ＳＴＰとして
出力され、ストップ状態への移行処理を行なう。
ピュータの外部端子に外部クロック信号ＣＫＥが入力さ
れる。外部クロック信号ＣＫＥはクロック停止検出回路
１に入力される。クロック停止検出回路１はＳＮ７４１
２３Ｎ等のような再トリガ単安定マルチで構成され、外
部クロック信号ＣＫＥの立上がりエッジの周期が動作時
間Ｔｍ以内の時はハイレベルを出力し、立上がりエッジ
が動作時間Ｔｍ以内に来ない時にロウレベルを出力す
る。クロック停止検出回路１の出力はマイクロコンピュ
ータ内部へロウアクティブのストップ信号ＳＴＰとして
出力され、ストップ状態への移行処理を行なう。
【００１１】ストップ信号ＳＴＰはリセット／セット型
フリップ・フロップ２（以下Ｒ／Ｓ・ＦＦ２と略す）に
入力され、立上がりエッジでセットされる。Ｒ／Ｓ・Ｆ
Ｆ２の出力信号ＲＳＦは自走マルチ３のストローブ入力
Ｓに入力され、Ｒ／Ｓ・ＦＦ２の出力信号ＲＳＦがハイ
レベルの時に発振する。自走マルチ３は内部クロック信
号ＣＫＩを出力する。
フリップ・フロップ２（以下Ｒ／Ｓ・ＦＦ２と略す）に
入力され、立上がりエッジでセットされる。Ｒ／Ｓ・Ｆ
Ｆ２の出力信号ＲＳＦは自走マルチ３のストローブ入力
Ｓに入力され、Ｒ／Ｓ・ＦＦ２の出力信号ＲＳＦがハイ
レベルの時に発振する。自走マルチ３は内部クロック信
号ＣＫＩを出力する。
【００１２】内部クロック信号ＣＫＩはカウンタ４に入
力される。カウンタ４は４進カウンタでカウンタ出力信
号ＣＴを出力する。カウンタ出力信号ＣＴはＲ／Ｓ・Ｆ
Ｆ２に入力され立上がりエッジでＲ／Ｓ・ＦＦ２をリセ
ットする。
力される。カウンタ４は４進カウンタでカウンタ出力信
号ＣＴを出力する。カウンタ出力信号ＣＴはＲ／Ｓ・Ｆ
Ｆ２に入力され立上がりエッジでＲ／Ｓ・ＦＦ２をリセ
ットする。
【００１３】外部クロック信号ＣＫＥと内部クロック信
号ＣＫＩは選択回路５に入力され、選択回路５の選択入
力Ｓにはストップ信号ＳＴＰが入力される。選択回路５
はストップ信号ＳＴＰがハイレベルの時に外部クロック
信号ＣＫＥを、ロウレベルの時に内部クロック信号ＣＫ
Ｉを選択し、クロック信号ＣＬＫをマイクロコンピュー
タ内部へのクロック信号として出力する。
号ＣＫＩは選択回路５に入力され、選択回路５の選択入
力Ｓにはストップ信号ＳＴＰが入力される。選択回路５
はストップ信号ＳＴＰがハイレベルの時に外部クロック
信号ＣＫＥを、ロウレベルの時に内部クロック信号ＣＫ
Ｉを選択し、クロック信号ＣＬＫをマイクロコンピュー
タ内部へのクロック信号として出力する。
【００１４】次に図１のクロック停止回路の動作につい
て図２のタイミング図を参照しながら説明する。タイミ
ングＴ１まではマイクロコンピュータの通常の動作状態
で、外部クロック信号ＣＫＥはクロック停止検出回路１
の動作時間Ｔｍ以内で周期的に立下がりエッジが来てい
るので、ストップ信号ＳＴＰはハイレベルを出力し、選
択回路５はクロック信号ＣＬＫとして外部クロック信号
ＣＫＥを選択出力する。
て図２のタイミング図を参照しながら説明する。タイミ
ングＴ１まではマイクロコンピュータの通常の動作状態
で、外部クロック信号ＣＫＥはクロック停止検出回路１
の動作時間Ｔｍ以内で周期的に立下がりエッジが来てい
るので、ストップ信号ＳＴＰはハイレベルを出力し、選
択回路５はクロック信号ＣＬＫとして外部クロック信号
ＣＫＥを選択出力する。
【００１５】タイミングＴ１で外部クロック信号ＣＫＥ
が停止する。タイミングＴ２でクロック停止検出回路１
の動作時間Ｔｍになりストップ信号ＳＴＰはロウレベル
になる。このためＲ／Ｓ・ＦＦ２はセットされ、自走マ
ルチ３は発振を開始する。又選択回路５はクロック信号
ＣＬＫとして外部クロック信号ＣＫＥから内部クロック
信号ＣＫＩを切換え出力する。
が停止する。タイミングＴ２でクロック停止検出回路１
の動作時間Ｔｍになりストップ信号ＳＴＰはロウレベル
になる。このためＲ／Ｓ・ＦＦ２はセットされ、自走マ
ルチ３は発振を開始する。又選択回路５はクロック信号
ＣＬＫとして外部クロック信号ＣＫＥから内部クロック
信号ＣＫＩを切換え出力する。
【００１６】タイミングＴ３で内部クロック信号ＣＫＩ
は４クロック目を出力し、カウンタ出力信号ＣＴは発振
を停止し、クロック信号ＣＬＫにはロウレベルが出力さ
れる。
は４クロック目を出力し、カウンタ出力信号ＣＴは発振
を停止し、クロック信号ＣＬＫにはロウレベルが出力さ
れる。
【００１７】マイクロコンピュータの内部回路はストッ
プ信号ＳＴＰがロウレベル（ロウアクティブ）中に出力
された４クロックのクロック信号ＣＬＫによりストップ
状態への移行処理を終えストップ状態に入る。タイミン
グＴ４で外部クロック信号ＣＫＥが再開する。
プ信号ＳＴＰがロウレベル（ロウアクティブ）中に出力
された４クロックのクロック信号ＣＬＫによりストップ
状態への移行処理を終えストップ状態に入る。タイミン
グＴ４で外部クロック信号ＣＫＥが再開する。
【００１８】タイミングＴ５で外部クロック信号ＣＫＥ
の立下がりエッジによりクロック停止検出回路１に再ト
リガがかかり、ストップ信号ＳＴＰはハイレベルになり
ストップ状態は解除されてマイクロコンピュータは通常
の動作状態に戻る。
の立下がりエッジによりクロック停止検出回路１に再ト
リガがかかり、ストップ信号ＳＴＰはハイレベルになり
ストップ状態は解除されてマイクロコンピュータは通常
の動作状態に戻る。
【００１９】図３は本発明の第２の実施例を示すクロッ
ク停止回路である。クロック信号ＣＬＫの生成回路は図
１の選択回路５の代わりにオアゲート６を使用し、外部
クロック信号ＣＫＥと内部クロック信号ＣＫＩを入力と
している。その他の回路構成は図１のクロック停止回路
と同じであり、その動作も外部クロック信号ＣＫＥがロ
ウレベルで停止した時は同じであるので説明を省略す
る。
ク停止回路である。クロック信号ＣＬＫの生成回路は図
１の選択回路５の代わりにオアゲート６を使用し、外部
クロック信号ＣＫＥと内部クロック信号ＣＫＩを入力と
している。その他の回路構成は図１のクロック停止回路
と同じであり、その動作も外部クロック信号ＣＫＥがロ
ウレベルで停止した時は同じであるので説明を省略す
る。
【００２０】
【発明の効果】以上説明したように本発明によれば、マ
イクロコンピュータの外部クロック信号ＣＫＥが停止し
た事を検出してストップ信号ＳＴＰを出力すると同時
に、マイクロコンピュータの内部回路がストップ状態に
移行するために必要なクロック信号を内部クロック発生
回路を設けて自動的に発生させる事により、特別な外部
端子を使用する事なく任意のタイミングでマイクロコン
ピュータを停止させる事ができ、又ダイナミック回路等
の従来は外部クロック信号を直接停止できなかった回路
を使用できるためコスト低減できる効果もある。
イクロコンピュータの外部クロック信号ＣＫＥが停止し
た事を検出してストップ信号ＳＴＰを出力すると同時
に、マイクロコンピュータの内部回路がストップ状態に
移行するために必要なクロック信号を内部クロック発生
回路を設けて自動的に発生させる事により、特別な外部
端子を使用する事なく任意のタイミングでマイクロコン
ピュータを停止させる事ができ、又ダイナミック回路等
の従来は外部クロック信号を直接停止できなかった回路
を使用できるためコスト低減できる効果もある。
【図１】本発明の第１の実施例を示すクロック停止回路
図である。
図である。
【図２】図１のクロック停止回路の動作を示すタイミン
グ図である。
グ図である。
【図３】本発明の第２の実施例を示すクロック停止回路
図である。
図である。
１ クロック停止検出回路 ２ フリップフロップ ３ 自走マルチ ４ カウンタ ５ 選択回路 ６ ＯＲゲート ＣＫＥ 外部クロック信号 ＣＫＩ 内部クロック信号 ＳＴＰ ストップ信号 ＣＴ カウンタ出力信号 ＣＬＫ クロック信号 ＲＳＦ Ｒ／Ｓ・ＦＦ２の出力信号 Ｔ１〜Ｔ５ タイミング Ｔｍ クロック停止検出回路１の動作時間
Claims (2)
- 【請求項１】 外部クロックが停止した事を検出する検
出回路と、該検出回路の出力信号を入力して前記外部ク
ロック停止後に内部クロックを発生する内部クロック発
生回路と、前記内部クロックの発生数をカウントして所
定数に達したら前記内部クロックの発生を停止する手段
と、前記外部クロックまたは前記内部クロック発生回路
の出力する内部クロックとを切換え出力する選択回路と
を有する事を特徴とするクロック停止回路。 - 【請求項２】 外部クロックが停止した事を検出する検
出回路と、該検出回路の出力信号を入力して前記外部ク
ロック停止後に内部クロックを発生する内部クロック発
生回路と、前記内部クロックの発生数をカウントして所
定数に達したら前記内部クロックの発生を停止する手段
と、前記外部クロック及び前記内部クロックを入力する
ＯＲゲートとを有する事を特徴とするクロック停止回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140565A JP2964704B2 (ja) | 1991-06-13 | 1991-06-13 | クロック停止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140565A JP2964704B2 (ja) | 1991-06-13 | 1991-06-13 | クロック停止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04365110A JPH04365110A (ja) | 1992-12-17 |
| JP2964704B2 true JP2964704B2 (ja) | 1999-10-18 |
Family
ID=15271644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140565A Expired - Fee Related JP2964704B2 (ja) | 1991-06-13 | 1991-06-13 | クロック停止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964704B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126239A1 (ja) * | 2007-03-30 | 2008-10-23 | Fujitsu Microelectronics Limited | 半導体集積回路及びクロック制御方法 |
| JP5241450B2 (ja) | 2008-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその異常検出方法 |
| JP2018014630A (ja) | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
-
1991
- 1991-06-13 JP JP3140565A patent/JP2964704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04365110A (ja) | 1992-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4357692B2 (ja) | 非整数周波数分割装置 | |
| US8260835B2 (en) | Random number generator with ring oscillation circuit | |
| JP4288011B2 (ja) | マルチプルコンポーネントシステムに対するリセットシステム | |
| JPH11306759A (ja) | クロック信号遅延装置 | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| JP2964704B2 (ja) | クロック停止回路 | |
| US20020075042A1 (en) | Clock switchover circuit | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| US7167996B2 (en) | Micro controller unit | |
| JP2004158144A (ja) | 半導体集積回路 | |
| US6166574A (en) | Circuit for turning on and off a clock without a glitch | |
| JP3690915B2 (ja) | 乱数発生回路を有する半導体装置 | |
| JP2891176B2 (ja) | 信号伝達用タイミング調整装置 | |
| JP3368572B2 (ja) | 周期発生装置 | |
| KR100187695B1 (ko) | 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JP2722920B2 (ja) | クロック発振停止制御回路 | |
| JPH05327422A (ja) | Ｄフリップフロップ回路 | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JP2001216047A (ja) | 遅延調整回路 | |
| JP2000163155A (ja) | データ処理回路 | |
| JPH11220366A (ja) | 内部クロック信号生成回路 | |
| JPH09145803A (ja) | テストモード設定回路 | |
| JPH11272644A (ja) | マイクロコントローラ | |
| JPH04132079A (ja) | 半導体メモリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990713 |
|
| LAPS | Cancellation because of no payment of annual fees |