[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2955106B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2955106B2
JP2955106B2 JP4000217A JP21792A JP2955106B2 JP 2955106 B2 JP2955106 B2 JP 2955106B2 JP 4000217 A JP4000217 A JP 4000217A JP 21792 A JP21792 A JP 21792A JP 2955106 B2 JP2955106 B2 JP 2955106B2
Authority
JP
Japan
Prior art keywords
diffusion region
electrode
voltage
substrate
voltage sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4000217A
Other languages
English (en)
Other versions
JPH05183038A (ja
Inventor
知秀 寺島
光晴 田畑
正夫 吉澤
和正 薩摩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4000217A priority Critical patent/JP2955106B2/ja
Priority to DE4300108A priority patent/DE4300108C2/de
Publication of JPH05183038A publication Critical patent/JPH05183038A/ja
Priority to US08/325,633 priority patent/US5574303A/en
Application granted granted Critical
Publication of JP2955106B2 publication Critical patent/JP2955106B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/735Lateral transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • H01L29/7392Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、より小さなセンス電
圧を測定することにより、主電極間の電圧を測定するこ
とが可能な電圧センス機能を有する半導体装置に関す
る。
【0002】
【従来の技術】図27は、従来の電圧センス装置の構造
を示す断面図である。同図に示すように、P- 基板1上
にN- エピタキシャル層2が形成され、このN- エピタ
キシャル層2はP拡散分離領域3により分離される。ま
た、P- 基板1とN- エピタキシャル層2との界面の一
部にN+ 埋め込み領域4が形成され、このN+ 埋め込み
領域4上からN- エピタキシャル層2の表面にかけてN
+ 拡散領域6が形成され、N- エピタキシャル層2の表
面にP拡散領域5及びN+ 拡散領域7がそれぞれ選択的
に形成される。
【0003】そして、P拡散分離領域3上には電極21
が形成され、N+ 拡散領域6上にはセンス電極22が形
成され、N+ 拡散領域7上には電極23が形成され、P
拡散領域5上には電極24が形成される。なお、26は
絶縁膜である。
【0004】このような構成において、電極21及び2
4を接地レベルにし、電極23に印加する電圧を上昇さ
せていくと、図28に示すように、P- 基板1とN-
ピタキシャル層2との間のPN接合、P拡散領域5とN
- エピタキシャル層2との間のPN接合に空乏層が広が
る。なお、図28における一点鎖線が空乏層の伸びを示
している。
【0005】この時、P拡散領域5及びP- 基板1から
それぞれN- エピタキシャル層2に向かって延びる空乏
層により、N- エピタキシャル層2における図27のX
の幅のPN接合からなる接合型FET(JFET)が動
作状態となり、空乏層がピンチオフするまでは電極23
とセンス電極22との電圧は同じ値を示すが、図29に
示すように、ピンチオフしてしまうと、その後は空乏層
によって電極23の電圧と、センス電極22の電圧が分
離され、センス電極22の電圧がほとんど上昇しなくな
る。なお、図29における一点鎖線が空乏層の伸びを示
している。
【0006】図30は電極23への印加電圧V23に対
するセンス電極22のセンス電圧V22を示すグラフで
ある。同図に示すように、印加電圧V23がピンチオフ
電圧VPを越えて、図29で示したように空乏層がピン
チオフしてしまえば、以降、印加電圧V23が大きくな
っても、センス電圧V22はほとんど上昇しなくなる。
その結果、高レベルの印加電圧V23を、低レベルの測
定電圧V22によりセンスすることができる。
【0007】
【発明が解決しようとする課題】従来の電圧センス装置
は以上のように構成されており、その電圧センス特性は
JFET構造に依存しており、図27のX,Yの寸法
と、N- エピタキシャル層2におけるエピ比抵抗の値で
電圧センス特性が決まり、特に、寸法Yとエピ比抵抗と
はJFETのピンチオフ電圧を決める値になっている。
【0008】しかしながら、N+ 埋め込み領域4及びP
拡散領域5それぞれの形成時におけるマスクずれや拡散
バラツキにより寸法Xを精度よく決定するのは困難であ
る。また、N- エピタキシャル層2のエピ比抵抗を精度
よく制御することも困難である。さらに、N- エピタキ
シャル層2の膜厚制御は困難であり、P拡散領域5の拡
散バラツキ等により、寸法Yを精度よく決定するのも困
難である。
【0009】このように、従来の構造では、電圧センス
特性を決定する種々のパラメータにバラツキが生じるた
め、良好な電圧センス特性を得ることができないという
問題点があった。また、JFET構造を得るためにN+
埋め込み領域4などを設ける必要があり、製造プロセス
が複雑になるという問題点があった。
【0010】この発明は上記問題点を解決するためにな
されたもので、電圧センス特性が良好で製造プロセスが
簡単である電圧センス機能を備えた半導体装置を得るこ
とを目的とする。
【0011】
【課題を解決するための手段】この発明にかかる請求項
1記載の半導体装置は、一方主面と他方主面とを有する
第1の導電型の半導体基板と、前記半導体基板の一方主
面に選択的に形成された第2の導電型の第1の半導体領
域と、前記半導体基板の一方主面に、前記第1の半導体
領域と独立して選択的に形成された第2の導電型の第2
の半導体領域と、前記第1の半導体領域上に形成された
第1の主電極と、前記第2の半導体領域上に形成された
センス電極と、前記半導体基板の他方主面上に形成され
た第2の主電極とを備えており、動作状態において前記
センス電極に電流を流すことによって前記センス電極よ
り得られるセンス電圧が測定可能である。
【0012】また、請求項2記載の半導体装置は、一方
主面と他方主面とを有する第1の導電型の半導体基板
と、前記半導体基板の一方主面に選択的に形成された第
2の導電型の第1の半導体領域と、前記半導体基板の一
方主面に、前記第1の半導体領域と独立して選択的に形
成された第2の導電型の第2の半導体領域と、前記半導
体基板の一方主面に、前記第1及び第2の半導体領域と
独立して選択的に形成された第1の導電型の第3の半導
体領域と、前記第1の半導体領域上に形成された第1の
主電極と、前記第2の半導体領域上に形成されたセンス
電極と、前記第3の半導体領域上に形成された第2の主
電極とを備えており、動作状態において前記センス電極
に電流を流すことによって前記センス電極より得られる
センス電圧が測定可能である。
【0013】
【作用】この発明における請求項1及び請求項2記載の
半導体装置において、半導体基板と第1の半導体領域と
の界面で形成されるPN接合を逆バイアスするように、
第1の主電極及び第2の主電極にそれぞれ電圧を印加
し、センス電極に定電流が流れるように設定すると、第
1及び第2の主電極間の電位差を大きくするに従い、前
記PN接合から形成される空乏層も伸び、この空乏層の
存在により、第1及び第2の主電極間の電位差が高レベ
ルになるに従いセンス電極より得られるセンス電圧の上
昇度合いが抑制されるセンス電圧特性が得られる。
【0014】この電圧センス特性は、第1の半導体領域
と第2の半導体領域との距離に依存するが、第1及び第
2の半導体領域は同一製造工程時に同時に形成すること
ができるため、第1の半導体領域と第2の半導体領域と
の距離を精度よく形成することができる。
【0015】
【実施例】図1はこの発明の第1の実施例である電圧セ
ンス装置の構成を示す断面図である。同図に示すよう
に、N- 基板11の表面にP拡散領域12及びP拡散領
域13が選択的に形成される。P拡散領域12上に第1
の主電極である電極31が形成され、P拡散領域13上
にセンス電極32が形成され、N- 基板の裏面に第2の
主電極である電極33が形成される。なお、36は絶縁
膜である。
【0016】図2〜図4はそれぞれ図1で示した第1の
実施例の平面構造を示す平面図であり、図2〜図4それ
ぞれのA−A断面が図1の断面図となる。なお、電極3
1、センス電極32及び絶縁膜36の図示は省略してい
る。図2の平面構造では、円形状のP拡散領域12の外
周の一部から距離r1離れてP拡散領域13が形成さ
れ、図3の平面構造では、円形状のP拡散領域12の外
周から距離r1離れて環状にP拡散領域13が形成さ
れ、図4の平面構造では、円形状のP拡散領域13の外
周から距離r1離れて環状にP拡散領域12が形成され
る。
【0017】図5〜図7は第1の実施例の電圧センス装
置の動作説明用の模式断面図である。以下、これらの図
を参照しつつ第1の実施例の電圧センス動作について説
明する。
【0018】まず、電極31を0Vにし、センス電極3
2に定電流を流し込み、電極33を+バイアスしていく
と、P拡散領域12とN- 基板11の間のPN接合に逆
バイアスがかかるため、N- 基板11側に向かって空乏
層25が伸びてゆく。この時、P拡散領域13とN-
板11との間のPN接合からN- 基板11側に向かって
空乏層が若干伸びるが、これを無視しても動作説明には
不都合がないため図5〜図7では図示を省略している。
【0019】図5に示すように、P拡散領域12とN-
基板11との間のPN接合からN-基板11側に向かっ
て伸びる空乏層25が、P拡散領域13から比較的離れ
ている場合、センス電極32に流し込む定電流はP拡散
領域13とN- 基板11とからなるPN接合を順バイア
スし、ホールがN- 基板11に注入されている状態とな
るため、センス電極32より得られるセンス電圧V32
は電極33に対して、P拡散領域13とN- 基板11と
からなるPN接合の順バイアス分高い電圧をとる。この
ときのN- 基板11の表面にそったエネルギーバンド図
を図8に示す。
【0020】電極33への印加電圧V33がさらに上昇
し、空乏層25が、図6に示すようにP拡散領域13に
近接した場合、P拡散領域13と空乏層25との間のN
- 基板11の表面領域11Aが薄くなるため、センス電
極32に流し込む定電流は、P拡散領域12、N- 基板
11及びP拡散領域13で構成されるPNPバイポーラ
トランジスタのコレクタ−エミッタ電流として流れる。
【0021】したがって、N- 基板11に注入されたホ
ールの大半がP拡散領域12にドリフトしてゆき、空乏
層25がP拡散領域13に近接するにつれ、PNPバイ
ポーラトランジスタのベース幅であるN- 基板11の表
面領域11Aの幅が狭くなる。このため、センス電極3
2に流し込む定電流に起因する、電極33に対するセン
ス電極32の順バイアス電圧は小さくなる。このときの
- 基板11にそったエネルギーバンド図を図9に示
す。
【0022】次に、図7に示すように、空乏層25がP
拡散領域13に達した場合、センス電極32に流し込む
定電流は、すべてホール電流としてP拡散領域13から
P拡散領域12へドリフトしてしまう。また、センス電
極32より得られるセンス電圧V32はフローティング
時の電圧に定電流を保持するだけの電圧を加えた電圧と
なっており、電極33の電圧上昇に対してセンス電極3
2の電圧上昇は抑えられる。このときのN- 基板11の
表面にそったエネルギーバンド図を図10示す。
【0023】図11は電極33の印加電圧V33に対す
るセンス電極32より得られるセンス電圧V32の電圧
変化を示すグラフである。同図に示すように、印加電圧
V32が高レベルになっても、センス電圧V33は低レ
ベルに抑えられ、良好な電圧センス特性が得られること
がわかる。
【0024】以下、第1の実施例の製造方法について、
図1〜図4を参照にしつつ説明する。まず、N- 基板1
1の表面に酸化膜を形成した後レジストを塗布し、レジ
ストをパターニングする。そして、パターニングされた
レジストをマスクとして、P型の不純物を注入した後、
拡散することによりP拡散領域12及び13を同時に形
成する。そして、N- 基板11の全面に絶縁膜36を形
成した後、P拡散領域12及びP拡散領域13上の絶縁
膜36にコンタクトホールを形成する。そして、P拡散
領域12上に電極31を形成し、P拡散領域13上にセ
ンス電極32を形成し、N- 基板の裏面に電極33を形
成することにより第1の実施例の電圧センス装置が製造
される。
【0025】このようにして製造された第1の実施例の
電圧センス装置の電圧センス特性は、P拡散領域12,
13間の距離r1(図1〜図3参照)に依存する。P拡
散領域12及び13は、同一のマスク(パターニングさ
れたレジスト)を用いる同一工程上で同時にP型の不純
物を注入することにより形成されるため、P拡散領域1
2,13間の距離r1は精度よく形成することができ
る。したがって、安定したセンス電圧特性を得ることが
できる。しかも、上記した製造プロセスは、従来のよう
に埋め込み層等を製造する必要がなくなる分、容易にな
る。
【0026】図12はこの発明の第2の実施例である電
圧センス装置の構成を示す断面図である。同図に示すよ
うに、N- 基板11上にP拡散領域12、P拡散領域1
3及びN+ 拡散領域14がそれぞれ選択的に形成され
る。そして、P拡散領域12、P拡散領域13及びN+
拡散領域14それぞれ上に第1の主電極である電極3
1、センス電極32及び第2の主電極である電極34が
形成される。なお、36は絶縁膜である。第2の実施例
の電圧センス装置の構成は、第1の実施例の電圧センス
装置において、N- 基板11の裏面に設けた電極33
を、N- 基板11の表面に設けた電極34で置き換えた
構成となっている。
【0027】図13及び図14は、図12で示した第2
の実施例の平面構造を示す平面図であり、図13及び図
14それぞれのB−B断面が図12の断面図となる。な
お、電極31、32及び34並びに絶縁膜36の図示は
省略している。図13の平面構造では、円形状のP拡散
領域12の外周から距離r2離れて環状にP拡散領域1
3が形成され、P拡散領域13の外周に沿って環状にN
+ 拡散領域14が形成される。また、図14の平面構造
では、円形状のN+ 拡散領域14の外周に沿って環状に
P拡散領域13が形成され、P拡散領域13の外周から
距離r2離れて環状にP拡散領域12が形成される。
お、図13においてP拡散領域13あるいはN + 拡散領
域14がP拡散領域12を完全に取り囲まない構成も考
えられ、図14において、P拡散領域12あるいはP拡
散領域13がN + 拡散領域14を完全に取り囲まない構
成も考えられる。
【0028】このような構成の第2の実施例の電圧セン
ス装置の動作は第1の実施例の電圧センス装置と同様で
あるため説明は省略する。
【0029】以下、第2の実施例の製造方法について、
図12〜図14を参照にしつつ説明する。まず、N-
板11の表面に、第1の実施例同様、P型の不純物を選
択的に注入して拡散することにより、P拡散領域12及
び13を形成するとともに、N型の不純物を選択的に注
入して拡散することにより、N+ 拡散領域14を形成す
る。そして、N- 基板11の全面に絶縁膜36を形成し
た後、P拡散領域12、P拡散領域13及びN型拡散領
域14上の絶縁膜36にコンタクトホールを形成する。
そして、P拡散領域12上に電極31を形成し、P拡散
領域13上にセンス電極32を形成し、N+ 拡散領域1
4上に電極34を形成することにより第2の実施例の電
圧センス装置が製造される。
【0030】このようにして製造された第2の実施例の
電圧センス装置の電圧センス特性を決定するP拡散領域
12,13間の距離r2(図12〜図14参照)は、第
1の実施例同様、精度よく形成することができるため、
安定したセンス電圧特性を得ることができる。しかも、
上記した製造プロセスは比較的容易である。
【0031】図15はこの発明の第3の実施例である電
圧センス装置の構成を示す断面図である。同図に示すよ
うに、N- 基板11上にP拡散領域12及びP拡散領域
13がそれぞれ選択的に形成される。そして、P拡散領
域12,P拡散領域13間のN- 基板11上に絶縁膜1
5を介して導電膜16が形成される。また、P拡散領域
12上には第1の主電極である電極31が形成され、P
拡散領域13上にはセンス電極32が形成され、N-
板11の裏面には第2の主電極である電極33が形成さ
れる。
【0032】図16及び図17は、図15で示した第3
の実施例の平面構造を示す平面図であり、図16及び図
17それぞれのC−C断面が図15の断面図となる。な
お、電極31及び32並びに絶縁膜16の図示は省略し
ている。図16の平面構造では、円形状のP拡散領域1
2の外周から距離r3離れて環状にP拡散領域13が形
成され、図17の平面構造では、円形状のP拡散領域1
3の外周から距離r3離れて環状にP拡散領域12が形
成される。なお、図16において、導電膜16あるいは
P拡散領域13がP拡散領域12を完全に取り囲まない
構成も考えられ、図17において、導電膜16あるいは
P拡散領域12がP拡散領域13を完全に取り囲まない
構成や、P拡散領域13が導電膜16の端全体には形成
されない構成も考えられる。
【0033】図18及び図19は第3の実施例の電圧セ
ンス装置の動作説明用の模式断面図である。以下、これ
らの図を参照しつつその電圧センス動作の説明を行う。
【0034】まず、電極31及び導電膜16の電位を0
Vにして、センス電極32に定電流を流しこみ、電極3
3を+バイアスしてゆくと、P拡散領域12とN- 基板
11との間に形成されるPN接合からN- 基板11側に
向かって空乏層25が伸びて行く。特に、導電膜16直
下のN- 基板11の表面は導電膜16の電界の影響のた
め空乏化しやすくなっている。また、実際には、P拡散
領域13とN- 基板11間にも若干の空乏層が存在する
が、この空乏層の存在を無視しても、センス特性の説明
には支障ないため、図18及び図19では図示しない。
【0035】図18に示すように、導電膜16直下以外
の領域の空乏層25がP拡散領域13から離れて形成さ
れている場合、センス電極32に流し込む定電流はP拡
散領域13とN- 基板11とからなるPN接合を順バイ
アスしているが、導電膜16直下のN- 基板11の表面
は導電膜16の電界等の影響で空乏化しているため、ほ
とんどの場合、ホール電流の大半は導電膜16直下のN
- 基板11の表面をドリフトして流れる。したがって、
センス電極32の電圧は電極33の電圧に対して所定レ
ベル高い電圧をとるが、ホール電流が流れる分、P拡散
領域13とN- 基板11とからなるPN接合の順バイア
ス分よりわずかに低くなる。つまり、第1の実施例の電
圧センス装置の電極32,33間の順バイアス量よりも
わずかに小さくなる。
【0036】さらに、電極33の電位が上昇すると、P
拡散領域12から伸びる空乏層25がP拡散領域13に
近接する。すると、導電膜16直下のN- 基板11の表
面を流れるドリフト電流はより流れやすくなり、電極3
3に対するセンス電極32の順バイアス量がさらに小さ
くなる。
【0037】さらに、電極33の電位が上昇すると、P
拡散領域12から伸びる空乏層がP拡散領域13に達す
る。すると、第1の実施例同様、センス電極32に流し
込む定電流は、すべてホール電流としてP拡散領域13
からP拡散領域12へドリフトしていく。また、センス
電極32の電圧はフローティング時の電圧に定電流を保
持するだけの電圧を加えた電圧となっており、電極33
の電圧上昇に対してセンス電極32の電圧上昇は抑えら
れる。この際、導電膜16の影響により、ホール電流の
大半はN- 基板11の表面を流れる。また、前述したフ
ローティング時の電圧はセンス電極32と導電膜16と
の容量結合があるためセンス電極32の電圧は、第1の
実施例より低くなる。
【0038】以下、導電幕16に付与する電位について
詳述する。
【0039】導電膜16の電位を0V以上に上げた場
合、空乏層25がP拡散領域13に達していない状態で
は、導電膜16による電界の影響が小さくなるため、セ
ンス電極32より得られるセンス電圧V32は電極33
の電圧に対し、ほぼP拡散領域13とN- 基板11とか
らなるPN接合の順バイアス分高くなる。つまり、第1
の実施例の電圧センス装置の電極32,33間の順バイ
アス量にほぼ等しくなる。また空乏層25がP拡散領域
13に達している状態では導電膜16との容量結合のた
めに、導電膜16の電位上昇にともなってセンス電極3
より得られるセンス電圧V32も上昇する。一方、導
電膜16の電位を0V以上に下げた場合、空乏層25が
P拡散領域13に達していない状態では導電膜16によ
る電界の影響が大きくなり、導電膜16の電位低下にし
たがってセンス電圧は減少しはじめる。空乏層25がP
拡散領域13に達している状態では導電膜16との容量
結合のために、導電膜16の電位低下にともなってセン
ス電極32より得られるセンス電圧V32も低下する。
さらに、導電膜16の電位を十分低下させると、図19
に示すように、導電膜16直下のN- 基板11の表面に
P反転層26が形成される。P反転層26が形成される
と、電極31とセンス電極32とがP反転層26によっ
て短絡されるため、センス電極32より得られるセンス
電圧V32は0Vから上昇しなくなり、電圧センス機能
を果たさなくなる。なお、空乏層25がP拡散領域13
に達している場合でも同様である。
【0040】したがって、上記した性質を有する導電膜
16の電位を適切(例えば0V)に設定することによ
り、センス電極32より得られるセンス電圧V32の電
圧特性を所望の状態に設定することができる。
【0041】以下、第3の実施例の製造方法について、
図15〜図17を参照にしつつ説明する。まず、N-
板11の表面に絶縁膜15を形成し、絶縁膜15上に導
電膜16を形成する。そして、導電膜16をパターニン
グする。そして、全面にレジストを塗布し、レジストを
パターニングする。そして、パターニングされたレジス
ト及び導電膜16をマスクとしてP型の不純物を注入し
た後、拡散することにより、P拡散領域12及び13を
形成する。次に、N- 基板11の全面に絶縁膜36を形
成した後、P拡散領域12及びP拡散領域13上の絶縁
膜36にコンタクトホールを形成する。その後、P拡散
領域12上に電極31を形成し、P拡散領域13上にセ
ンス電極32を形成し、N- 基板11の裏面に電極33
を形成することにより第3の実施例の電圧センス装置が
製造される。
【0042】なお、P拡散領域12及び13の形成に際
し、上記したように導電膜16をマスクとして利用せず
に、第1及び第2の実施例のように、導電層16とは無
関係に、N- 基板11の表面にP拡散領域12及び13
を選択的に形成する方法も考えられる。
【0043】このようにして製造された第3の実施例の
電圧センス装置の電圧センス特性を決定するP拡散領域
12,13間の距離r3(図15〜図17参照)は、第
1の実施例同様、精度よく形成することができるため、
安定した電圧センス特性を得ることができる。また、導
電膜16に適当な電圧を付与することにより、電圧セン
ス特性を多様に設定することができる効果を有する。し
かも、上記した製造プロセスは比較的容易である。
【0044】なお、第3の実施例の構成において、第2
の実施例のようにN- 基板11の表面にN+ 拡散領域1
4に相当する領域を設け、N- 基板11の裏面に形成さ
れた電極33の代わりにN+ 拡散領域に相当する領域上
に電極34に相当する電極を設ける構成(以下、「第3
の実施例の変形例」という。)も考えられる。この構成
でも第3の実施例と同様の効果を奏する。
【0045】以下、第3の実施例の変形例の製造方法に
ついて説明する。まず、N- 基板11の表面に絶縁膜1
5を形成し、絶縁膜15上に導電膜16を形成する。そ
して、導電膜16をパターニングする。そして、全面に
レジストを塗布し、レジストをパターニングする。そし
て、パターニングされたレジスト及び導電膜16をマス
クとしてP型の不純物を選択的に注入した後、拡散する
ことにより、P拡散領域12及び13を形成する。続い
て、N型の不純物を選択的に注入して拡散することによ
り、N+ 拡散領域14に相当する領域を形成する。そし
て、N- 基板11の全面に絶縁膜36を形成した後、P
拡散領域12、P拡散領域13及びN型拡散領域14に
相当する領域上の絶縁膜36にコンタクトホールを形成
する。その後、P拡散領域12上に電極31を形成し、
P拡散領域13上にセンス電極32を形成し、N+ 拡散
領域14に相当する領域上に電極34に相当する電極を
形成することにより第3の実施例の変形例の電圧センス
装置が製造される。
【0046】図20はこの発明の第4の実施例である電
圧センス装置の構成を示す断面図である。同図に示すよ
うに、P- 基板17の表面上にN- 層18が形成され、
層18上にP拡散領域12、P拡散領域13及び
拡散領域14がそれぞれ選択的に形成される。そ
して、P拡散領域12,P拡散領域13間のN- 基板1
1上に絶縁膜15を介して導電膜16が形成される。ま
た、P拡散領域12上には第1の主電極である電極31
が形成され、P拡散領域13上にはセンス電極32が形
成される。また、P- 基板17の裏面には第3の主電極
である電極35が形成され、N+ 拡散領域14上には第
2の主電極である電極34が形成される。
【0047】図21及び図22は、図20で示した第4
の実施例の平面構造を示す平面図であり、図21及び図
22それぞれのD−D断面が図20の断面図となる。な
お、電極31、32、33及び35並びに絶縁膜36の
図示は省略している。図21の平面構造では、円形状の
P拡散領域12の外周から距離r4離れて環状にP拡散
領域13が形成され、P拡散領域13の外周に沿って環
状にN+ 拡散領域14が形成される。また、図22の平
面構造では、円形状のN+ 拡散領域14の外周に沿って
環状にP拡散領域13が形成され、P拡散領域13の外
周から距離r4離れて環状にP拡散領域12が形成され
る。なお、図21において、導電膜16あるいはP拡散
領域13あるいはN + 拡散領域14がP拡散領域12を
完全に取り囲まない構成も考えられ、図22において、
P拡散領域13あるいは導電膜16あるいはP拡散領域
12が + 拡散領域14を完全に取り囲まない構成も考
えられる。
【0048】図23及び図24は、第4の実施例の電圧
センス装置の動作説明用の模式断面図である。以下、こ
れらの図を参照しつつその電圧センス動作の説明を行
う。なお、第4の実施例の電圧センス装置の基本的な動
作は第3の実施例の電圧センス装置の動作と同様である
ため、以下の説明では第3の実施例と異なる点のみ述べ
る。
【0049】電極31、電極35及び導電膜16を0V
に設定して、センス電極32に定電流を流し込み、電極
34を+バイアスしてゆくと、P拡散領域12とN-
18との間のPN接合、P- 基板17とN- 層18との
間のPN接合からそれぞれN- 層18に向かって空乏層
25が伸びて行く。なお、実際には、P拡散領域13と
- 層18間にも若干の空乏層が存在するが、この空乏
層の存在を無視しても、センス特性の説明には支障ない
ため、図23及び図24では図示しない。
【0050】図23に示すように、P拡散領域12の底
部とP- 基板11の表面との距離が、P拡散領域12か
ら伸びる空乏層25とP- 基板17から伸びる空乏層2
5とがすぐに接するような構造の場合、P拡散領域13
に向かう空乏層25の伸びが大きくなる。このため、電
極34の電圧V34が、第3の実施例の電極33の電圧
V33に比べてより低い値でP拡散領域13に達する。
つまり、P- 基板17からの伸びる空乏層25は、セン
ス電極32より得られるセンス電圧V32の上昇度合い
を抑制するように機能する。
【0051】そして、電極34の印加電圧V34をさら
に上昇させると、図24に示すように、P- 基板17か
らの空乏層とP拡散領域13からの空乏層が接する。そ
の結果、従来例で述べたJFETによるピンチオフが生
じるため、P拡散領域13からP拡散領域12にかけて
の領域の電界はこれ以後ほとんど変化しなくなる。した
がって、センス電極32より得られるセンス電圧V32
もこれ以後ほとんど変化しなくなる。
【0052】なお、上記JFETによるピンチオフ効果
が最大限に生じるのは、図21及び図22に示すよう
に、平面上においてP拡散領域12とN+ 拡散領域14
との間を遮断するようにP拡散領域13が存在する場合
となる。したがって、平面上においてP拡散領域12と
+ 拡散領域14との間に一部P拡散領域13が存在し
ない構成であれば上記ピンチオフ効果は若干弱まる。
【0053】このように、JFETによるピンチオフ効
果が加わったのが、第4の実施例が第3の実施例に対す
る大きな違いである。第4の実施例では、センス電圧V
32の抑制に、従来例でも利用されていたJFETのピ
ンチオフ効果を利用しているが、従来例がJFETのピ
ンチオフ特性にのみ頼って電圧センス特性を得ていたの
に対し、第4の実施例では、基本的には第3の実施例で
述べた機構で電圧センス特性を得ており、最後にクラン
プされる電圧のみJFETのピンチオフ特性にを利用し
ているにすぎないため、JFETのピンチオフ効果を規
定する種々のパラメータのバラツキが第4の実施例の電
圧センス特性に与える影響は極めて小さい。
【0054】図25は第4の実施例の電圧センス装置の
電圧センス特性を示すグラフである。なお、このときの
導電膜16の電位は0Vである。同図に示すように、電
極34の印加電圧V34が、P- 基板11とP拡散領域
13からなるJFETがピンチオフする電圧VP以降
は、印加電圧V34に対するセンス電極32より得られ
るセンス電圧V32の上昇度合いが低く抑えられている
ことがわかる。
【0055】図26は、導電膜16に印加する電圧Vg
を変化させた場合の電圧センス特性を示すグラフであ
る。このとき、センス電極32に流し込む電流は100
μAで固定している。同図に示すように、導電膜Vgの
電圧を変化させることにより、多様な電圧センス特性を
得ることができる。なお、VPはピンチオフ電圧であ
る。
【0056】以下、第4の実施例の製造方法について、
図20〜図22を参照にしつつ説明する。まず、P-
板17上にエピタキシャル成長法等により、N- 層18
を形成する。次に、N- 層18の表面に絶縁膜15を形
成し、絶縁膜15上に導電膜16を形成する。そして、
導電膜16をパターニングする。そして、全面にレジス
トを塗布し、レジストをパターニングする。そして、パ
ターニングされたレジスト及び導電膜16をマスクとし
てP型の不純物を注入した後、拡散することにより、P
拡散領域12及び13を形成する。その後、N型の不純
物を選択的に注入して拡散することにより、N+ 拡散領
域14を形成する。そして、N- 層18の全面に絶縁膜
36を形成した後、P拡散領域12、P拡散領域13及
びN型拡散領域14上の絶縁膜36にコンタクトホール
を形成する。その後、P拡散領域12上に電極31を形
成し、P拡散領域13上にセンス電極32を形成し、N
+拡散領域14上に電極34を形成し、P- 基板17の
裏面に電極35を形成することにより第4の実施例の電
圧センス装置が製造される。
【0057】なお、P拡散領域12及び13の形成に際
し、上記したように導電膜16をマスクとして利用せず
に、第1及び第2の実施例のように、導電膜16とは無
関係に、N- 層18の表面にP拡散領域12及び13を
選択的に形成する方法も考えられる。
【0058】このようにして製造された第4の実施例の
電圧センス装置の電圧センス特性を決定するP拡散領域
12,13間の距離r4(図20〜図22参照)は、第
1の実施例同様、精度よく形成することができるため、
安定した電圧センス特性を得ることができる。また、第
3の実施例同様、導電膜16に適当な電圧を付与するこ
とにより、電圧センス特性を多様に設定することがで
き、さらに、第4の実施例に特有の効果として、高電圧
センス時はJFETによるピンチオフ効果も機能する。
また、上記した製造プロセスは比較的容易である。
【0059】なお、第4の実施例の構造で導電膜16が
ない構造(以下、「第4の実施例の変形例」という。)
も考えられる。第4の実施例の変形例の動作は、第1の
実施例の動作を基本動作とし、第4の実施例のJFET
のピンチオフ特性の効果が加わった動作となる。
【0060】以下、第4の実施例の変形例の製造方法に
ついて説明する。まず、P- 基板17上にエピタキシャ
ル成長法等により、N- 層18を形成する。次に、N-
層18の表面に酸化膜を形成した後、レジストを塗布
し、レジストをパターニングする。そして、パターニン
グされたレジストをマスクとしてP型の不純物を注入し
た後、拡散することにより、P拡散領域12及び13を
形成する。そして、N型の不純物を選択的に注入して拡
散することにより、N+ 拡散領域14を形成する。そし
て、N- 層18の全面に絶縁膜36を形成する。その
後、P拡散領域12、P拡散領域13及びN型拡散領域
14上の絶縁膜36にコンタクトホールを形成する。そ
の後、P拡散領域12上に電極31を形成し、P拡散領
13上にセンス電極32を形成し、N+ 拡散領域14
上に電極34を形成し、P- 基板17の裏面に電極35
を形成することにより第4の実施例の変形例の電圧セン
ス装置が製造される。
【0061】
【発明の効果】以上説明したように、この発明における
請求項1及び請求項2記載の半導体装置によれば、半導
体基板と第1の半導体領域との界面で形成されるPN接
合を逆バイアスするように、第1の主電極及び第2の主
電極にそれぞれ電圧を印加し、センス電極に定電流が流
れるように設定すると、第1及び第2の主電極間の電位
差を大きくするに従い、前記PN接合から形成される空
乏層も伸び、この空乏層の存在により、第1及び第2の
主電極間の電位差が高レベルになるに従いセンス電極
り得られるセンス電圧の上昇度合いが抑制される電圧セ
ンス特性が得られる。
【0062】この電圧センス特性は、第1の半導体領域
と第2の半導体領域との距離に依存するが、第1及び第
2の半導体領域は同一製造工程時に同時に形成すること
ができるため、第1の半導体領域と第2の半導体領域と
の距離を精度よく形成することができる。
【0063】その結果、良好な電圧センス特性を得るこ
とができ、しかもその製造プロセスは比較的簡単であ
る。
【図面の簡単な説明】
【図1】この発明の第1の実施例である電圧センス装置
の構成を示す断面図である。
【図2】図1で示した電圧センス装置の平面構造を示す
平面図である。
【図3】図1で示した電圧センス装置の平面構造を示す
平面図である。
【図4】図1で示した電圧センス装置の平面構造を示す
平面図である。
【図5】第1の実施例の電圧センス装置の動作説明用の
模式断面図である。
【図6】第1の実施例の電圧センス装置の動作説明用の
模式断面図である。
【図7】第1の実施例の電圧センス装置の動作説明用の
模式断面図である。
【図8】第1の実施例の電圧センス装置の動作説明用の
エネルギーバンド図である。
【図9】第1の実施例の電圧センス装置の動作説明用の
エネルギーバンド図である。
【図10】第1の実施例の電圧センス装置の動作説明用
のエネルギーバンド図である。
【図11】第1の実施例の電圧センス装置の電圧センス
特性を示すグラフである。
【図12】この発明の第2の実施例である電圧センス装
置の構成を示す断面図である。
【図13】図12で示した電圧センス装置の平面構造を
示す平面図である。
【図14】図12で示した電圧センス装置の平面構造を
示す平面図である。
【図15】この発明の第3の実施例である電圧センス装
置の構成を示す断面図である。
【図16】図15で示した電圧センス装置の平面構造を
示す平面図である。
【図17】図15で示した電圧センス装置の平面構造を
示す平面図である。
【図18】第3の実施例の電圧センス装置の動作説明用
の模式断面図である。
【図19】第3の実施例の電圧センス装置の動作説明用
の模式断面図である。
【図20】この発明の第4の実施例である電圧センス装
置の構成を示す断面図である。
【図21】図20で示した電圧センス装置の平面構造を
示す平面図である。
【図22】図20で示した電圧センス装置の平面構造を
示す平面図である。
【図23】第4の実施例の電圧センス装置の動作説明用
の模式断面図である。
【図24】第4の実施例の電圧センス装置の動作説明用
の模式断面図である。
【図25】第4の実施例の電圧センス装置の電圧センス
特性を示すグラフである。
【図26】第4の実施例の電圧センス装置の電圧センス
特性を示すグラフである。
【図27】従来の電圧センス装置の構成を示す断面図で
ある。
【図28】従来の電圧センス装置の動作説明用の模式断
面図である。
【図29】従来の電圧センス装置の動作説明用の模式断
面図である。
【図30】従来の電圧センス装置の電圧センス特性を示
すグラフである。
【符号の説明】
11 N- 基板 12 P拡散領域 13 P拡散領域 14 N+ 拡散領域 15 絶縁膜 16 導電膜 17 P- 基板 18 N- 層 31 電極 32 センス電極 33 電極 34 電極 35 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薩摩 和正 兵庫県伊丹市瑞原4丁目1番地 三菱電 機株式会社 北伊丹製作所内 (58)調査した分野(Int.Cl.6,DB名) H01L 21/66

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 一方主面と他方主面とを有する第1の導
    電型の半導体基板と、 前記半導体基板の一方主面に選択的に形成された第2の
    導電型の第1の半導体領域と、 前記半導体基板の一方主面に、前記第1の半導体領域と
    独立して選択的に形成された第2の導電型の第2の半導
    体領域と、 前記第1の半導体領域上に形成された第1の主電極と、 前記第2の半導体領域上に形成されたセンス電極と、 前記半導体基板の他方主面上に形成された第2の主電極
    とを備えており、 動作状態において前記センス電極に電流を流すことによ
    って前記センス電極より得られるセンス電圧が測定可能
    である、 半導体装置。
  2. 【請求項2】 一方主面と他方主面とを有する第1の導
    電型の半導体基板と、 前記半導体基板の一方主面に選択的に形成された第2の
    導電型の第1の半導体領域と、 前記半導体基板の一方主面に、前記第1の半導体領域と
    独立して選択的に形成された第2の導電型の第2の半導
    体領域と、 前記半導体基板の一方主面に、前記第1及び第2の半導
    体領域と独立して選択的に形成された第1の導電型の第
    3の半導体領域と、 前記第1の半導体領域上に形成された第1の主電極と、 前記第2の半導体領域上に形成されたセンス電極と、 前記第3の半導体領域上に形成された第2の主電極とを
    備えており、 動作状態において前記センス電極に電流を流すことによ
    って前記センス電極より得られるセンス電圧が測定可能
    である、 半導体装置。
JP4000217A 1992-01-06 1992-01-06 半導体装置 Expired - Lifetime JP2955106B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4000217A JP2955106B2 (ja) 1992-01-06 1992-01-06 半導体装置
DE4300108A DE4300108C2 (de) 1992-01-06 1993-01-05 Verfahren zum Betreiben einer Halbleitervorrichtung, Halbleitervorrichtung zur Ausführung und Verfahren zur Herstellung der Halbleitervorrichtung
US08/325,633 US5574303A (en) 1992-01-06 1994-10-19 Semiconductor voltage sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4000217A JP2955106B2 (ja) 1992-01-06 1992-01-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH05183038A JPH05183038A (ja) 1993-07-23
JP2955106B2 true JP2955106B2 (ja) 1999-10-04

Family

ID=11467797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4000217A Expired - Lifetime JP2955106B2 (ja) 1992-01-06 1992-01-06 半導体装置

Country Status (3)

Country Link
US (1) US5574303A (ja)
JP (1) JP2955106B2 (ja)
DE (1) DE4300108C2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748025A (en) * 1996-03-29 1998-05-05 Intel Corporation Method and apparatus for providing high voltage with a low voltage CMOS integrated circuit
US6096610A (en) * 1996-03-29 2000-08-01 Intel Corporation Transistor suitable for high voltage circuit
JP4857610B2 (ja) * 2005-06-01 2012-01-18 株式会社日立製作所 高圧アナログ・スイッチicおよびそれを使った超音波診断装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1249933B (de) * 1963-07-19 1967-09-14 Radio Corporation of America, New York, NY (V St A) Schaltungsanordnung zum Verstar ken elektrischer Signale mit Feldeffekttran sistoren, die eine isolierte Steuerelektrode enthalten
NL7107040A (ja) * 1971-05-22 1972-11-24
US4153909A (en) * 1973-12-10 1979-05-08 National Semiconductor Corporation Gated collector lateral transistor structure and circuits using same
US4012684A (en) * 1976-03-29 1977-03-15 Rca Corporation Voltage regulator circuit with FET and bipolar transistors
JPS55165674A (en) * 1979-06-12 1980-12-24 Toshiba Corp Semiconductor device
US4349906A (en) * 1979-09-18 1982-09-14 Xerox Corporation Optically controlled integrated current diode lasers
JPS57211262A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit containing signal transfer circuit with lateral type transistor
JPS63138779A (ja) * 1986-11-29 1988-06-10 Nec Kansai Ltd 半導体素子
JPH0777262B2 (ja) * 1988-04-19 1995-08-16 日本電気株式会社 縦型電界効果トランジスタ
US5023693A (en) * 1989-06-06 1991-06-11 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Transistor with current sensing function

Also Published As

Publication number Publication date
US5574303A (en) 1996-11-12
DE4300108C2 (de) 1998-06-04
JPH05183038A (ja) 1993-07-23
DE4300108A1 (en) 1993-07-08

Similar Documents

Publication Publication Date Title
US4047217A (en) High-gain, high-voltage transistor for linear integrated circuits
GB2086652A (en) An insulated gate transistor with sit characteristics
JP5481562B2 (ja) 接合型電界効果トランジスタおよびその製造方法
JP3641489B2 (ja) 多機能電子部品、とくに負性動抵抗素子、およびその製造方法並びに使用方法
JPH10132871A (ja) 半導体装置
US4672645A (en) Charge transfer device having an improved read-out portion
US4205334A (en) Integrated semiconductor device
US4264857A (en) Constant voltage threshold device
JP2955106B2 (ja) 半導体装置
US3882529A (en) Punch-through semiconductor diodes
US7321138B2 (en) Planar diac
US4247788A (en) Charge transfer device with transistor input signal divider
US3482151A (en) Bistable semiconductor integrated device
US4005471A (en) Semiconductor resistor having a high value resistance for use in an integrated circuit semiconductor device
US5874771A (en) Punch-through resistor
US4011580A (en) Integrated circuit
US4559638A (en) Charge transfer device having an improved read-out portion
US4197147A (en) Method of manufacturing an integrated circuit including an analog circuit and an I2 L circuit utilizing staged diffusion techniques
JP2002162303A (ja) 圧力センサ
JP3396125B2 (ja) 定電圧ダイオード
JP2590561B2 (ja) バイポーラトランジスタを備えた半導体装置
JPH05121425A (ja) バイポーラ静電誘導トランジスタ
JPH0373539A (ja) アーリー電圧の高い横型バイポーラトランジスタの製造方法
JPH10125692A (ja) バイポーラ・パワー・トランジスタ
JP4046995B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13