JP2953939B2 - 半導体装置用テープキャリア型パッケージ - Google Patents
半導体装置用テープキャリア型パッケージInfo
- Publication number
- JP2953939B2 JP2953939B2 JP5343143A JP34314393A JP2953939B2 JP 2953939 B2 JP2953939 B2 JP 2953939B2 JP 5343143 A JP5343143 A JP 5343143A JP 34314393 A JP34314393 A JP 34314393A JP 2953939 B2 JP2953939 B2 JP 2953939B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- mounting
- view
- lsi
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用テ−プキ
ャリア型パッケ−ジに関する。
ャリア型パッケ−ジに関する。
【０００２】
【従来の技術】従来の技術について図１３及び図１４を
参照しながら説明する。図１３は、従来技術によるフィ
ルムキャリアパッケ−ジの構造を示す斜視図であって、
(Ａ)はＬＳＩ搭載側から見たパッケ−ジの構造を、ま
た、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみたパッケ−
ジの構造を示す。
参照しながら説明する。図１３は、従来技術によるフィ
ルムキャリアパッケ−ジの構造を示す斜視図であって、
(Ａ)はＬＳＩ搭載側から見たパッケ−ジの構造を、ま
た、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみたパッケ−
ジの構造を示す。
【０００３】従来技術によるフィルムキャリアパッケ−
ジは、図１３に示すように、ポリイミド等からなる絶縁
フィルム１上にCu等の導電性材料からなる配線パタ−ン
２が形成されており、更にパッケ−ジ中央部には、LSI
を搭載するダイアタッチ３が設けられている。このダイ
アタッチ３は、通常配線パタ−ン２と同一材質・厚みで
あり、この配線パタ−ン２のパタ−ニングの際、同時に
形成される。
ジは、図１３に示すように、ポリイミド等からなる絶縁
フィルム１上にCu等の導電性材料からなる配線パタ−ン
２が形成されており、更にパッケ−ジ中央部には、LSI
を搭載するダイアタッチ３が設けられている。このダイ
アタッチ３は、通常配線パタ−ン２と同一材質・厚みで
あり、この配線パタ−ン２のパタ−ニングの際、同時に
形成される。
【０００４】図１４は、従来技術によるテ−プキャリア
パッケ−ジを用いたLSI組立工程及び実装状態を説明す
る図であって、(Ａ)はダイボンド工程、(Ｂ)はボンディ
ング工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。
パッケ−ジを用いたLSI組立工程及び実装状態を説明す
る図であって、(Ａ)はダイボンド工程、(Ｂ)はボンディ
ング工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。
【０００５】従来技術では、まず(Ａ)ダイボンド工程に
示すように、ダイアタッチ３にマウント剤７を介してLS
I６を搭載する。次に、(Ｂ)ボンディング工程に示すよ
うに、LSIの電極部(図示せず)と配線パタ−ン２の内部
接続領域(→“配線パタ−ン２の内側端部から外側に向
かって1〜5mm程度の領域”ILB領域ともいう)とを、Au線
もしくはAl線ワイヤ−８にて接続する。
示すように、ダイアタッチ３にマウント剤７を介してLS
I６を搭載する。次に、(Ｂ)ボンディング工程に示すよ
うに、LSIの電極部(図示せず)と配線パタ−ン２の内部
接続領域(→“配線パタ−ン２の内側端部から外側に向
かって1〜5mm程度の領域”ILB領域ともいう)とを、Au線
もしくはAl線ワイヤ−８にて接続する。
【０００６】その後、(Ｃ)封止工程に示すように、LSI
保護のため、キャップ９にて封止を行う。なお、この
(Ｃ)封止工程ではキャップ９を用いているが、樹脂等に
よるポッティングあるいはトランスファモ−ルドによる
樹脂封止も従来より行われており、この樹脂封止によっ
てもキャップ９による封止と特に効果上差異はない。
保護のため、キャップ９にて封止を行う。なお、この
(Ｃ)封止工程ではキャップ９を用いているが、樹脂等に
よるポッティングあるいはトランスファモ−ルドによる
樹脂封止も従来より行われており、この樹脂封止によっ
てもキャップ９による封止と特に効果上差異はない。
【０００７】図１４の(Ｄ)は、LSIを搭載したフィルム
キャリアパッケ−ジのプリント板10への実装状態を示
す。このテ−プキャリアパッケ−ジの配線パタ−ン２
は、絶縁フィルム表面に１層のみ形成されているので、
プリント板10と電気的に接続する外部接続領域(OLB領域
ともいう)には、この配線パタ−ン２の外端部が利用さ
れる。
キャリアパッケ−ジのプリント板10への実装状態を示
す。このテ−プキャリアパッケ−ジの配線パタ−ン２
は、絶縁フィルム表面に１層のみ形成されているので、
プリント板10と電気的に接続する外部接続領域(OLB領域
ともいう)には、この配線パタ−ン２の外端部が利用さ
れる。
【０００８】前記(Ｃ)封止工程のようにキャップ９にて
封止したままの状態では、このキャップ９の厚み分(概
ね0.5〜3mm程度)だけテ−プキャリアパッケ−ジとプリ
ント板10との間に隙間ができるため、そのままでは接続
ができない。そのため、(Ｄ)実装状態に図示するよう
に、リ−ド成形を行い(リ−ド成形部13参照)、キャップ
の厚さを吸収することが必要である。
封止したままの状態では、このキャップ９の厚み分(概
ね0.5〜3mm程度)だけテ−プキャリアパッケ−ジとプリ
ント板10との間に隙間ができるため、そのままでは接続
ができない。そのため、(Ｄ)実装状態に図示するよう
に、リ−ド成形を行い(リ−ド成形部13参照)、キャップ
の厚さを吸収することが必要である。
【０００９】このリ−ド成形は、キャップ封止した状態
でフィルムキャリアパッケ−ジを成形金型にはめ込み、
圧力を印加(又は加熱)することにより行う。成形した形
状は、配線パタ−ン２であるCu等の導電性材料の曲げ変
形により保持される。
でフィルムキャリアパッケ−ジを成形金型にはめ込み、
圧力を印加(又は加熱)することにより行う。成形した形
状は、配線パタ−ン２であるCu等の導電性材料の曲げ変
形により保持される。
【００１０】上記の方法で不十分の場合には、図示して
はいないが、テ−プキャリア形状に合わせた薄い金属板
を成形金型で曲げた後、この金属板とテ−プキャリアパ
ッケ−ジとを張り合わせるか、もしくは金属板とテ−プ
キャリアパッケ−ジとを張り合わせた後に成形金型で成
形する方法も知られている。
はいないが、テ−プキャリア形状に合わせた薄い金属板
を成形金型で曲げた後、この金属板とテ−プキャリアパ
ッケ−ジとを張り合わせるか、もしくは金属板とテ−プ
キャリアパッケ−ジとを張り合わせた後に成形金型で成
形する方法も知られている。
【００１１】従来のプリント板10への実装は、図１４
(Ｄ)実装状態に示すように、まずプリント板10の電極部
に半田11を印刷した後、テ−プキャリアパッケ−ジ(リ
−ド成形済)の外部接続領域とプリント板10の電極部と
を位置合わせし、パッケ−ジをプリント板10に載せ、し
かる後VPSリフロ−もしくはIRリフロ−にて接続され
る。なお、実装前にパッケ−ジ側の外部接続領域にも予
め予備半田を設ける場合もある。
(Ｄ)実装状態に示すように、まずプリント板10の電極部
に半田11を印刷した後、テ−プキャリアパッケ−ジ(リ
−ド成形済)の外部接続領域とプリント板10の電極部と
を位置合わせし、パッケ−ジをプリント板10に載せ、し
かる後VPSリフロ−もしくはIRリフロ−にて接続され
る。なお、実装前にパッケ−ジ側の外部接続領域にも予
め予備半田を設ける場合もある。
【００１２】
【発明が解決しようとする課題】上記した従来技術によ
りフィルムキャリアパッケ−ジをプリント板10に接続す
る場合、封止したままの状態では、キャップ９の厚み分
(0.5〜3mm程度)だけプリント板10との間に隙間ができる
ので、プリント板10に実装するためには、リ−ド成形が
必要であった(図１４(Ｄ)実装状態、リ−ド成形部13参
照)。しかしながら、リ−ド成形を行うと、リ−ドの外
部接続領域における高さにバラツキが生じ、最悪の場合
には接続不良が発生するという欠点があった。
りフィルムキャリアパッケ−ジをプリント板10に接続す
る場合、封止したままの状態では、キャップ９の厚み分
(0.5〜3mm程度)だけプリント板10との間に隙間ができる
ので、プリント板10に実装するためには、リ−ド成形が
必要であった(図１４(Ｄ)実装状態、リ−ド成形部13参
照)。しかしながら、リ−ド成形を行うと、リ−ドの外
部接続領域における高さにバラツキが生じ、最悪の場合
には接続不良が発生するという欠点があった。
【００１３】近年、LSIは高集積化・多ピン化が進行し
ているが、逆に装置のトレンドは小型化・軽量化の方向
に向かっている。従って、実装密度を向上させるため
に、リ−ドの外部接続ピツチはますます縮小される傾向
にある。
ているが、逆に装置のトレンドは小型化・軽量化の方向
に向かっている。従って、実装密度を向上させるため
に、リ−ドの外部接続ピツチはますます縮小される傾向
にある。
【００１４】現在の接続ピッチの主流は、0.5mmから0.4
mmに移行しつつある段階であり、良好な接続を得るに
は、リ−ドの外部接続領域における高さバラツキの許容
値を0.1mmに抑える必要がある。ところが、フィルムキ
ャリアパッケ−ジを成形すると、フィルムにたわみ・歪
が生じてしまい、この値を満足することが困難になると
いう問題があった。
mmに移行しつつある段階であり、良好な接続を得るに
は、リ−ドの外部接続領域における高さバラツキの許容
値を0.1mmに抑える必要がある。ところが、フィルムキ
ャリアパッケ−ジを成形すると、フィルムにたわみ・歪
が生じてしまい、この値を満足することが困難になると
いう問題があった。
【００１５】本発明は、上記欠点、問題点に鑑み成され
たものであって、その目的は、従来の前記したリ−ド成
形を不要とする半導体装置用テ−プキャリア型パッケ−
ジを提供することにある。即ち、本発明の目的は、リ−
ドの平坦性を損なうリ−ド成形を行わずに、しかもプリ
ント板への実装が容易に行える半導体装置用テ−プキャ
リア型パッケ−ジを提供することにある。
たものであって、その目的は、従来の前記したリ−ド成
形を不要とする半導体装置用テ−プキャリア型パッケ−
ジを提供することにある。即ち、本発明の目的は、リ−
ドの平坦性を損なうリ−ド成形を行わずに、しかもプリ
ント板への実装が容易に行える半導体装置用テ−プキャ
リア型パッケ−ジを提供することにある。
【００１６】
【課題を解決するための手段】そして、本発明の半導体
装置用テ−プキャリア型パッケ−ジは、絶縁フィルムの
一主面に、半導体装置をマウントするマウント領域と、
マウント領域の少なくとも外側に複数の配線パターンと
が設けられ、配線パターン上に設けられたボンディング
領域にて半導体装置とボンディングされるようになし、
絶縁フィルムの反対面に配線パターンの裏面を露出する
開口が設けられ、配線パターンと実装基板とを接続する
突起状電極が開口に設けられ、配線パターンをＣｕもし
くはＣｕ合金材料で構成し、開口に配線パタ−ンのＣｕ
に対してバリア性を有する導電膜（Ｎｉ等）を薄く形成
した後にメッキで突起状電極を形成し、突起状電極はＡ
ｕメッキにて形成した構造か、もしくはＣｕメッキで形
成した後Ｎｉメッキ＋Ａｕメッキを施した構造か、もし
くは半田メッキのみで形成した構造を有している。
装置用テ−プキャリア型パッケ−ジは、絶縁フィルムの
一主面に、半導体装置をマウントするマウント領域と、
マウント領域の少なくとも外側に複数の配線パターンと
が設けられ、配線パターン上に設けられたボンディング
領域にて半導体装置とボンディングされるようになし、
絶縁フィルムの反対面に配線パターンの裏面を露出する
開口が設けられ、配線パターンと実装基板とを接続する
突起状電極が開口に設けられ、配線パターンをＣｕもし
くはＣｕ合金材料で構成し、開口に配線パタ−ンのＣｕ
に対してバリア性を有する導電膜（Ｎｉ等）を薄く形成
した後にメッキで突起状電極を形成し、突起状電極はＡ
ｕメッキにて形成した構造か、もしくはＣｕメッキで形
成した後Ｎｉメッキ＋Ａｕメッキを施した構造か、もし
くは半田メッキのみで形成した構造を有している。
【００１７】本発明の上記構造によって、封止キャップ
を施した面とは逆の面からの実装(プリント板との接続)
が可能となる。従って、キャップの厚さを考慮する必要
がなくなるため、リ−ド成形が不要となる。更に、本発
明において、外部接続領域に設けた開口部を介して微小
な突起電極を形成する方式をとれば、非常に狭ピッチ
(例えば0.3mmピッチ以下の狭ピッチ)の接続も可能とな
る。
を施した面とは逆の面からの実装(プリント板との接続)
が可能となる。従って、キャップの厚さを考慮する必要
がなくなるため、リ−ド成形が不要となる。更に、本発
明において、外部接続領域に設けた開口部を介して微小
な突起電極を形成する方式をとれば、非常に狭ピッチ
(例えば0.3mmピッチ以下の狭ピッチ)の接続も可能とな
る。
【００１８】
【実施例】次に、図１〜図１２を用いて本発明の半導体
装置用テ−プキャリア型パッケ−ジを詳細に説明する。
なお、図１〜図３は本発明の第１実施例を、図４及び図
５は同第２実施例を、図６及び図７は同第３実施例を、
図８及び図９は同第４実施例を、図１０〜図１２は同第
５実施例をそれぞれ説明するための図である。
装置用テ−プキャリア型パッケ−ジを詳細に説明する。
なお、図１〜図３は本発明の第１実施例を、図４及び図
５は同第２実施例を、図６及び図７は同第３実施例を、
図８及び図９は同第４実施例を、図１０〜図１２は同第
５実施例をそれぞれ説明するための図である。
【００１９】（第１実施例）図１は、本発明による第１
実施例のテ−プキャリア型パッケ−ジを説明する図であ
って、(Ａ)はＬＳＩ搭載側から見たパッケ−ジの構造を
示す斜視図、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみた
パッケ−ジの構造を示す斜視図である。また、(Ｃ)は突
起電極の形成工程を示す断面図である。
実施例のテ−プキャリア型パッケ−ジを説明する図であ
って、(Ａ)はＬＳＩ搭載側から見たパッケ−ジの構造を
示す斜視図、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみた
パッケ−ジの構造を示す斜視図である。また、(Ｃ)は突
起電極の形成工程を示す断面図である。
【００２０】第１実施例は、図１(Ａ)に示すように、絶
縁フィルム１(ここではポリイミドフィルムとする)上に
配線パタ−ン２、ダイアタッチ３(ここではいずれもCu
のパタ−ンにNiメッキ＋Auメッキを施したものとする)
が形成されている構造のものである。また、(Ｂ)に示す
ように、パッケ−ジの外周部(外部接続領域)に突起電極
５(ここではCuの突起電極とし、表面にはNiメッキ＋Au
メッキを施すものとする)を設けた構造からなるもので
ある。
縁フィルム１(ここではポリイミドフィルムとする)上に
配線パタ−ン２、ダイアタッチ３(ここではいずれもCu
のパタ−ンにNiメッキ＋Auメッキを施したものとする)
が形成されている構造のものである。また、(Ｂ)に示す
ように、パッケ−ジの外周部(外部接続領域)に突起電極
５(ここではCuの突起電極とし、表面にはNiメッキ＋Au
メッキを施すものとする)を設けた構造からなるもので
ある。
【００２１】この突起電極は、図１の(Ｃ)突起電極形成
工程に示すように、絶縁フィルム１に貫通孔(開口部)４
を形成した後、この貫通孔(開口部)４の底部にNiメッキ
を施し(図示せず)、続いて、Cuメッキによって突起電極
５を形成する。次に、この突起電極５の表面にNiメッキ
＋Auメッキを施す(図示せず)。なお、Cuメッキで突起電
極５を50μｍ形成した場合、その高さのバラツキは50±
10μｍ程度におさめることができる。
工程に示すように、絶縁フィルム１に貫通孔(開口部)４
を形成した後、この貫通孔(開口部)４の底部にNiメッキ
を施し(図示せず)、続いて、Cuメッキによって突起電極
５を形成する。次に、この突起電極５の表面にNiメッキ
＋Auメッキを施す(図示せず)。なお、Cuメッキで突起電
極５を50μｍ形成した場合、その高さのバラツキは50±
10μｍ程度におさめることができる。
【００２２】図２は、第１実施例によるテ−プキャリア
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装形態を示す断面図である。
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装形態を示す断面図である。
【００２３】第１実施例によるテ−プキャリア型パッケ
−ジのLSI組立は、(Ａ)ダイボンド工程に示すように、
まずダイアタッチ３上にマウント剤７を塗布(もしくは
貼付)し、次にLSI６を搭載する。このLSI６の固定が完
了した後、(Ｂ)ワイヤ−ボンド工程に示すように、LSI
６と配線パタ−ン２とをワイヤ−８で接続し、その後、
(Ｃ)封止工程に示すように、キャップ９をかぶせて封止
する。(ここではキャップ９をかぶせる例を示したが、
樹脂等によるポッティングを用いることもできる。)
−ジのLSI組立は、(Ａ)ダイボンド工程に示すように、
まずダイアタッチ３上にマウント剤７を塗布(もしくは
貼付)し、次にLSI６を搭載する。このLSI６の固定が完
了した後、(Ｂ)ワイヤ−ボンド工程に示すように、LSI
６と配線パタ−ン２とをワイヤ−８で接続し、その後、
(Ｃ)封止工程に示すように、キャップ９をかぶせて封止
する。(ここではキャップ９をかぶせる例を示したが、
樹脂等によるポッティングを用いることもできる。)
【００２４】図２の(Ｄ)は、プリント板10への実装状態
を示す断面図である。この(Ｄ)実装状態に示すように、
プリント板10に半田11を印刷等で形成した後、パッケ−
ジの突起電極５と半田部とを位置合わせし、加熱リフロ
−する。図２の(Ｄ)実装状態は、リフロ−後の状態であ
り、前記したように突起電極５の高さバラツキは±10μ
ｍ程度のため、0.3mmピッチ等の狭ピッチ接続において
も非常に良好な接続が可能である。
を示す断面図である。この(Ｄ)実装状態に示すように、
プリント板10に半田11を印刷等で形成した後、パッケ−
ジの突起電極５と半田部とを位置合わせし、加熱リフロ
−する。図２の(Ｄ)実装状態は、リフロ−後の状態であ
り、前記したように突起電極５の高さバラツキは±10μ
ｍ程度のため、0.3mmピッチ等の狭ピッチ接続において
も非常に良好な接続が可能である。
【００２５】図３は、大きさの異なるLSIの実装例を示
す斜視図であって、(Ａ)は通常の大きさのLSI実装例で
あり、(Ｂ)は小LSI、(Ｃ)は大LSIの各実装例である。ダ
イアタッチ３よりも小さな寸法のLSI６を搭載する場合
は、(Ｂ)に示すように、マウント剤７には通常のＡｇペ
−スト等を用いることができるが、(Ｃ)に示すような大
きなLSI６を搭載する場合には、電気的絶縁性を有する
マウント絶縁シ−ト７ａを用いることができる。
す斜視図であって、(Ａ)は通常の大きさのLSI実装例で
あり、(Ｂ)は小LSI、(Ｃ)は大LSIの各実装例である。ダ
イアタッチ３よりも小さな寸法のLSI６を搭載する場合
は、(Ｂ)に示すように、マウント剤７には通常のＡｇペ
−スト等を用いることができるが、(Ｃ)に示すような大
きなLSI６を搭載する場合には、電気的絶縁性を有する
マウント絶縁シ−ト７ａを用いることができる。
【００２６】このマウント絶縁シ−ト７ａは、絶縁性と
密着性を有するものであれば何でも良いが、通常ポリイ
ミド系の接着シ−トを用いるのが好ましい。第１実施例
では、このように同一パッケ−ジにチップサイズの異な
るLSIを搭載することが可能であるので、パッケ−ジ開
発費用が低減できるという利点も生じる。
密着性を有するものであれば何でも良いが、通常ポリイ
ミド系の接着シ−トを用いるのが好ましい。第１実施例
では、このように同一パッケ−ジにチップサイズの異な
るLSIを搭載することが可能であるので、パッケ−ジ開
発費用が低減できるという利点も生じる。
【００２７】（第２実施例）図４は、本発明による第２
実施例のテ−プキャリア型パッケ−ジの構造を示す斜視
図であって、(Ａ)はＬＳＩ搭載側から見たパッケ−ジの
構造を、また、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみ
たパッケ−ジの構造を示す。
実施例のテ−プキャリア型パッケ−ジの構造を示す斜視
図であって、(Ａ)はＬＳＩ搭載側から見たパッケ−ジの
構造を、また、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみ
たパッケ−ジの構造を示す。
【００２８】第２実施例では、絶縁フィルム１に設けた
開口部を、配線パタ−ン２を跨ぐ形で設け、その結果、
絶縁フィルム１は、中央部の絶縁フィルム１と４つの周
辺部の絶縁フィルムタイバ−１ａとに完全に分離された
構造をとる。この両者の間の隙間が開口領域４ａであ
り、配線パタ−ン２にそって2〜5mm程度の幅を有する。
絶縁フィルムタイバ−１ａの幅は、1〜2mm程度である。
また、絶縁フィルム１の中央には、ダイアタッチ３が形
成されている。
開口部を、配線パタ−ン２を跨ぐ形で設け、その結果、
絶縁フィルム１は、中央部の絶縁フィルム１と４つの周
辺部の絶縁フィルムタイバ−１ａとに完全に分離された
構造をとる。この両者の間の隙間が開口領域４ａであ
り、配線パタ−ン２にそって2〜5mm程度の幅を有する。
絶縁フィルムタイバ−１ａの幅は、1〜2mm程度である。
また、絶縁フィルム１の中央には、ダイアタッチ３が形
成されている。
【００２９】図５は、第２実施例によるテ−プキャリア
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。なお、図５の(Ａ)
ダイボンド工程、(Ｂ)ワイヤ−ボンド工程及び(Ｃ)封止
工程は、前記第１実施例と同一であるので、その説明を
省略する。
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。なお、図５の(Ａ)
ダイボンド工程、(Ｂ)ワイヤ−ボンド工程及び(Ｃ)封止
工程は、前記第１実施例と同一であるので、その説明を
省略する。
【００３０】図５の(Ｄ)は、プリント板10への実装状態
を示したものである。絶縁フィルム１の厚みを一般的な
20〜40μｍとすれば、このままの状態では配線パタ−ン
２の外部接続領域からプリント板10迄の距離も20〜40μ
ｍ程度となり、その分の隙間が生じてしまう。しかしな
がら、プリント板10に印刷した半田11は、接続時の加熱
によって高さが上昇するので(30μｍ印刷した場合、加
熱後は50μｍ程度になる)、位置合わせが適当であれ
ば、十分な接続が可能である。
を示したものである。絶縁フィルム１の厚みを一般的な
20〜40μｍとすれば、このままの状態では配線パタ−ン
２の外部接続領域からプリント板10迄の距離も20〜40μ
ｍ程度となり、その分の隙間が生じてしまう。しかしな
がら、プリント板10に印刷した半田11は、接続時の加熱
によって高さが上昇するので(30μｍ印刷した場合、加
熱後は50μｍ程度になる)、位置合わせが適当であれ
ば、十分な接続が可能である。
【００３１】（第３実施例）図６は、本発明による第３
実施例のテ−プキャリア型パッケ−ジの構造を示す斜視
図であって、(Ａ)はＬＳＩ搭載側から見たパッケ−ジの
構造を、また、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみ
たパッケ−ジの構造を示す。
実施例のテ−プキャリア型パッケ−ジの構造を示す斜視
図であって、(Ａ)はＬＳＩ搭載側から見たパッケ−ジの
構造を、また、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみ
たパッケ−ジの構造を示す。
【００３２】第３実施例によるパッケ−ジ構造は、前記
第２実施例におけるテ−プキャリア型パッケ−ジからダ
イアタッチを削除した構造と同一であるが、LSIを搭載
する側が逆であるという特徴を有する。そして、図６
(Ａ)、(Ｂ)に示すように、絶縁フィルム１に設けた開口
部を、配線パタ−ン２を跨ぐ形で設け、その結果、絶縁
フィルム１は、中央部の絶縁フィルム１と４つの周辺部
の絶縁フィルムタイバ−１ａとに完全に分離された構造
を有し、この両者の間の隙間が開口領域４ａである。
第２実施例におけるテ−プキャリア型パッケ−ジからダ
イアタッチを削除した構造と同一であるが、LSIを搭載
する側が逆であるという特徴を有する。そして、図６
(Ａ)、(Ｂ)に示すように、絶縁フィルム１に設けた開口
部を、配線パタ−ン２を跨ぐ形で設け、その結果、絶縁
フィルム１は、中央部の絶縁フィルム１と４つの周辺部
の絶縁フィルムタイバ−１ａとに完全に分離された構造
を有し、この両者の間の隙間が開口領域４ａである。
【００３３】図７は、第３実施例によるテ−プキャリア
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。
【００３４】第３実施例では、まず図７(Ａ)ダイボンド
工程に示すように、絶縁フィルム１上に直接マウント剤
７を塗布(もしくは貼付け)し、その後LSI６を搭載す
る。続いて、図７(Ｂ)ワイヤ−ボンド工程に示すよう
に、LSI６と配線パタ−ン２とをワイヤ−８で接続す
る。
工程に示すように、絶縁フィルム１上に直接マウント剤
７を塗布(もしくは貼付け)し、その後LSI６を搭載す
る。続いて、図７(Ｂ)ワイヤ−ボンド工程に示すよう
に、LSI６と配線パタ−ン２とをワイヤ−８で接続す
る。
【００３５】次に、封止工程であるが、前記第１、第２
実施例では、キャップ(もしくは樹脂封止)で封止を行う
ことが可能であったが、この第３実施例では、図７(Ｃ)
に示すように、封止樹脂９ａで封止する。この封止によ
って、配線パタ−ン２にボンディングしたワイヤ−８の
保護を行う際、配線パタ−ン２間の隙間をある程度埋め
る必要があるため、ポッティングもしくはトランスファ
モルドによる樹脂封止は必須となる。その際、配線パタ
−ン２下の樹脂の回り込み(厚さ)としては、40μｍ程度
にする必要がある。
実施例では、キャップ(もしくは樹脂封止)で封止を行う
ことが可能であったが、この第３実施例では、図７(Ｃ)
に示すように、封止樹脂９ａで封止する。この封止によ
って、配線パタ−ン２にボンディングしたワイヤ−８の
保護を行う際、配線パタ−ン２間の隙間をある程度埋め
る必要があるため、ポッティングもしくはトランスファ
モルドによる樹脂封止は必須となる。その際、配線パタ
−ン２下の樹脂の回り込み(厚さ)としては、40μｍ程度
にする必要がある。
【００３６】図７(Ｄ)は、実装状態を示したものであ
る。この第３実施例では、配線パタ−ン２下の樹脂厚が
40μｍ以下であれば、前記第２実施例の場合と同等の接
続が可能である。なお、図７(Ｄ)において、１は絶縁フ
ィルム、１ａは絶縁フィルムタイバ−、９ａは封止樹
脂、10はプリント板、11は半田である。
る。この第３実施例では、配線パタ−ン２下の樹脂厚が
40μｍ以下であれば、前記第２実施例の場合と同等の接
続が可能である。なお、図７(Ｄ)において、１は絶縁フ
ィルム、１ａは絶縁フィルムタイバ−、９ａは封止樹
脂、10はプリント板、11は半田である。
【００３７】（第４実施例）図８は、本発明による第４
実施例のテ−プキャリア型パッケ−ジの構造を示す図で
あって、(Ａ)はLSI搭載側から見たパッケ−ジの構造を
示す斜視図、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみた
パッケ−ジの構造を示す斜視図である。また、図８の
(Ｃ)はパッケ−ジの断面図、(Ｄ)はLSI搭載時の断面図
である。
実施例のテ−プキャリア型パッケ−ジの構造を示す図で
あって、(Ａ)はLSI搭載側から見たパッケ−ジの構造を
示す斜視図、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみた
パッケ−ジの構造を示す斜視図である。また、図８の
(Ｃ)はパッケ−ジの断面図、(Ｄ)はLSI搭載時の断面図
である。
【００３８】第４実施例では、貫通孔(開口部)４は、配
線パタ−ン２の内部接続領域(配線パタ−ンの内側端部
から1〜5mm程度外側に入った領域)と接している絶縁フ
ィルム１に、配線幅よりも小さな直径となるように形成
されている(図８(Ａ)、(Ｃ)参照)。なお、この貫通孔
(開口部)４は、必ずしも円形でなくとも良く、楕円形や
矩形とすることもできる。そして、図８の(Ｄ)に示すよ
うに、ボンディングワイヤ−８は、この貫通孔(開口部)
４を経由して底部の配線パタ−ン２に接続される。
線パタ−ン２の内部接続領域(配線パタ−ンの内側端部
から1〜5mm程度外側に入った領域)と接している絶縁フ
ィルム１に、配線幅よりも小さな直径となるように形成
されている(図８(Ａ)、(Ｃ)参照)。なお、この貫通孔
(開口部)４は、必ずしも円形でなくとも良く、楕円形や
矩形とすることもできる。そして、図８の(Ｄ)に示すよ
うに、ボンディングワイヤ−８は、この貫通孔(開口部)
４を経由して底部の配線パタ−ン２に接続される。
【００３９】図９は、第４実施例によるテ−プキャリア
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。
型パッケ−ジのLSI組立工程及び実装状態の概要を示す
図であって、(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボ
ンド工程、(Ｃ)は封止工程を示す斜視図であり、また、
(Ｄ)は実装状態を示す断面図である。
【００４０】第４実施例では、まず図９(Ａ)ダイボンド
工程に示すように、マウント剤７を絶縁フィルム１の中
央部に塗布(貼付)した後、LSI６と固着する。次に、図
９(Ｂ)ワイヤ−ボンド工程に示すように、LSI６と配線
パタ−ン２の内部接続領域（図９(Ａ)の貫通孔(開口部)
４に対応する）とをワイヤ−８で接続し、その後、図９
(Ｃ)封止工程に示すように、キャップ９にて封止する。
工程に示すように、マウント剤７を絶縁フィルム１の中
央部に塗布(貼付)した後、LSI６と固着する。次に、図
９(Ｂ)ワイヤ−ボンド工程に示すように、LSI６と配線
パタ−ン２の内部接続領域（図９(Ａ)の貫通孔(開口部)
４に対応する）とをワイヤ−８で接続し、その後、図９
(Ｃ)封止工程に示すように、キャップ９にて封止する。
【００４１】この第４実施例において、プリント板10と
の接続は、図９(Ｄ)実装状態に示すように、20〜40μｍ
の厚のソルダ−レジスト12にてパッケ−ジを持ち上げて
半田11で接続する。また、図示していないが、ソルダ−
レジストを設けることなくそのままプリント板10上にパ
ッケ−ジを搭載し、半田11を介して接続することもでき
る。
の接続は、図９(Ｄ)実装状態に示すように、20〜40μｍ
の厚のソルダ−レジスト12にてパッケ−ジを持ち上げて
半田11で接続する。また、図示していないが、ソルダ−
レジストを設けることなくそのままプリント板10上にパ
ッケ−ジを搭載し、半田11を介して接続することもでき
る。
【００４２】（第５実施例）図１０は、本発明による第
５実施例のテ−プキャリア型パッケ−ジの構造を示す斜
視図であって、(Ａ)はＬＳＩ搭載側から見たパッケ−ジ
の構造を、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみたパ
ッケ−ジの構造を示す。
５実施例のテ−プキャリア型パッケ−ジの構造を示す斜
視図であって、(Ａ)はＬＳＩ搭載側から見たパッケ−ジ
の構造を、(Ｂ)は(Ａ)の反対側(逆側：裏側)からみたパ
ッケ−ジの構造を示す。
【００４３】この第５実施例におけるパッケ−ジの形状
は、前記第２実施例及び第３実施例と類似した構造であ
るが、大きな相違点は、貫通窓(開口窓)４ｂによって絶
縁フィルム１が完全には分離されていない点にあり、各
コ−ナ−部において中央部とタイバ−部とが接続されて
いる構造をとっていることである。
は、前記第２実施例及び第３実施例と類似した構造であ
るが、大きな相違点は、貫通窓(開口窓)４ｂによって絶
縁フィルム１が完全には分離されていない点にあり、各
コ−ナ−部において中央部とタイバ−部とが接続されて
いる構造をとっていることである。
【００４４】図１１は、第５実施例のパッケ−ジに大き
さの異なるLSIの実装例を示す斜視図であって、(Ａ)は
通常の大きさのLSI実装例であり、(Ｂ)は小LSI、(Ｃ)は
大LSIの各実装例である。詳細は、前記第１実施例の場
合と同様であるので省略するが、第１実施例の場合と同
じく、一つのパッケ−ジで異なる寸法のLSIが搭載でき
るため、パッケ−ジ開発コストの低減が可能である。
さの異なるLSIの実装例を示す斜視図であって、(Ａ)は
通常の大きさのLSI実装例であり、(Ｂ)は小LSI、(Ｃ)は
大LSIの各実装例である。詳細は、前記第１実施例の場
合と同様であるので省略するが、第１実施例の場合と同
じく、一つのパッケ−ジで異なる寸法のLSIが搭載でき
るため、パッケ−ジ開発コストの低減が可能である。
【００４５】図１２は、第５実施例によるパッケ−ジの
(Ａ)封止工程並びに(Ｂ)実装状態を示す図である。この
第５実施例では、図１２の(Ａ)封止工程に示すように、
封止樹脂９ａにより封止するものであり、前記第３実施
例と同様、樹脂ポッティングもしくはトランスファモ−
ルドにて行う必要がある。実装状態も、前記第３実施例
の場合と同様であるが、図１２の(Ｂ)実装状態に示すよ
うに、パッケ−ジコ−ナ−部にて中央部の絶縁フィルム
１とタイバ−部とがつながっているため、リ−ドの平坦
性は、第３実施例の場合よりも良好となり、接続歩留ま
りの向上が図れるという効果がある。なお、図１２(Ｄ)
において、１は絶縁フィルム、２は配線パタ−ン、９ａ
は封止樹脂、10はプリント板、11は半田である。
(Ａ)封止工程並びに(Ｂ)実装状態を示す図である。この
第５実施例では、図１２の(Ａ)封止工程に示すように、
封止樹脂９ａにより封止するものであり、前記第３実施
例と同様、樹脂ポッティングもしくはトランスファモ−
ルドにて行う必要がある。実装状態も、前記第３実施例
の場合と同様であるが、図１２の(Ｂ)実装状態に示すよ
うに、パッケ−ジコ−ナ−部にて中央部の絶縁フィルム
１とタイバ−部とがつながっているため、リ−ドの平坦
性は、第３実施例の場合よりも良好となり、接続歩留ま
りの向上が図れるという効果がある。なお、図１２(Ｄ)
において、１は絶縁フィルム、２は配線パタ−ン、９ａ
は封止樹脂、10はプリント板、11は半田である。
【００４６】
【発明の効果】以上説明したように、本発明のテ−プキ
ャリア型パッケ−ジでは (1) リ−ド成形が不要となり、リ−ド成形に伴って発生
するリ−ド高さのバラツキが抑えられることによりプリ
ント板への実装歩留まりが向上する。 (2) 更に、開口を介して微小な突起電極を形成する構造
をとれば、非常に狭ピッチ(例えば0.3mmピッチ以下の狭
ピッチ)の接続も可能となる。という効果が生じる。
ャリア型パッケ−ジでは (1) リ−ド成形が不要となり、リ−ド成形に伴って発生
するリ−ド高さのバラツキが抑えられることによりプリ
ント板への実装歩留まりが向上する。 (2) 更に、開口を介して微小な突起電極を形成する構造
をとれば、非常に狭ピッチ(例えば0.3mmピッチ以下の狭
ピッチ)の接続も可能となる。という効果が生じる。
【図１】本発明による第１実施例のテ−プキャリア型パ
ッケ−ジの構造を示す図であって、(Ａ)はＬＳＩ搭載側
から見たパッケ−ジの構造を示す斜視図、(Ｂ)は(Ａ)の
反対側(逆側：裏側)からみたパッケ−ジの構造を示す斜
視図、(Ｃ)は突起電極の形成工程を示す断面図。
ッケ−ジの構造を示す図であって、(Ａ)はＬＳＩ搭載側
から見たパッケ−ジの構造を示す斜視図、(Ｂ)は(Ａ)の
反対側(逆側：裏側)からみたパッケ−ジの構造を示す斜
視図、(Ｃ)は突起電極の形成工程を示す断面図。
【図２】第１実施例のテ−プキャリア型パッケ−ジを用
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
【図３】第１実施例のテ−プキャリア型パッケ−ジを用
いた大きさの異なるＬＳＩの搭載例を示す図であって、
(Ａ)は通常の大きさのLSI実装例、(Ｂ)は小LSI実装例、
(Ｃ)は大LSI実装例の各斜視図。
いた大きさの異なるＬＳＩの搭載例を示す図であって、
(Ａ)は通常の大きさのLSI実装例、(Ｂ)は小LSI実装例、
(Ｃ)は大LSI実装例の各斜視図。
【図４】本発明による第２実施例のテ−プキャリア型パ
ッケ−ジの構造を示す図であって、(Ａ)はＬＳＩ搭載側
から見たパッケ−ジの構造を示す斜視図、(Ｂ)は(Ａ)の
反対側(逆側：裏側)からみたパッケ−ジの構造を示す斜
視図。
ッケ−ジの構造を示す図であって、(Ａ)はＬＳＩ搭載側
から見たパッケ−ジの構造を示す斜視図、(Ｂ)は(Ａ)の
反対側(逆側：裏側)からみたパッケ−ジの構造を示す斜
視図。
【図５】第２実施例のテ−プキャリア型パッケ−ジを用
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
【図６】本発明による第３実施例のテ−プキャリア型パ
ッケ−ジの構造を示す図であって、(Ａ)はＬＳＩ搭載側
から見たパッケ−ジの構造を示す斜視図、(Ｂ)は(Ａ)の
反対側(逆側：裏側)からみたパッケ−ジの構造を示す斜
視図。
ッケ−ジの構造を示す図であって、(Ａ)はＬＳＩ搭載側
から見たパッケ−ジの構造を示す斜視図、(Ｂ)は(Ａ)の
反対側(逆側：裏側)からみたパッケ−ジの構造を示す斜
視図。
【図７】第３実施例のテ−プキャリア型パッケ−ジを用
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
【図８】本発明による第４実施例のテ−プキャリア型パ
ッケ−ジの構造を説明する図であって、(Ａ)はＬＳＩ搭
載側から見たパッケ−ジの構造を示す斜視図、(Ｂ)は
(Ａ)の反対側(逆側：裏側)からみたパッケ−ジの構造を
示す斜視図、(Ｃ)はパッケ−ジの断面図、(Ｄ)はＬＳＩ
搭載時の断面図。
ッケ−ジの構造を説明する図であって、(Ａ)はＬＳＩ搭
載側から見たパッケ−ジの構造を示す斜視図、(Ｂ)は
(Ａ)の反対側(逆側：裏側)からみたパッケ−ジの構造を
示す斜視図、(Ｃ)はパッケ−ジの断面図、(Ｄ)はＬＳＩ
搭載時の断面図。
【図９】第４実施例のテ−プキャリア型パッケ−ジを用
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
いたLSI組立工程及び実装状態を説明する図であって、
(Ａ)はダイボンド工程、(Ｂ)はワイヤ−ボンド工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
【図１０】本発明による第５実施例のテ−プキャリア型
パッケ−ジの構造を説明する図であって、(Ａ)はＬＳＩ
搭載側から見たパッケ−ジの構造を示す斜視図、(Ｂ)は
(Ａ)の反対側(逆側：裏側)からみたパッケ−ジの構造を
示す斜視図。
パッケ−ジの構造を説明する図であって、(Ａ)はＬＳＩ
搭載側から見たパッケ−ジの構造を示す斜視図、(Ｂ)は
(Ａ)の反対側(逆側：裏側)からみたパッケ−ジの構造を
示す斜視図。
【図１１】第５実施例のテ−プキャリア型パッケ−ジを
用いた大きさの異なるＬＳＩの搭載例を示す図であっ
て、(Ａ)は通常の大きさのLSI実装例、(Ｂ)は小LSI実装
例、(Ｃ)は大LSI実装例の各斜視図。
用いた大きさの異なるＬＳＩの搭載例を示す図であっ
て、(Ａ)は通常の大きさのLSI実装例、(Ｂ)は小LSI実装
例、(Ｃ)は大LSI実装例の各斜視図。
【図１２】第５実施例のテ−プキャリア型パッケ−ジを
用いたLSI組立工程及び実装状態を説明する図であっ
て、(Ａ)は封止工程を示す斜視図、(Ｂ)は実装状態を示
す断面図。
用いたLSI組立工程及び実装状態を説明する図であっ
て、(Ａ)は封止工程を示す斜視図、(Ｂ)は実装状態を示
す断面図。
【図１３】従来技術によるテ−プキャリアパッケ−ジの
構造を説明する図であって、(Ａ)はＬＳＩ搭載側から見
たパッケ−ジの構造を、また、(Ｂ)は(Ａ)の反対側(逆
側：裏側)からみたパッケ−ジの構造を示す斜視図。
構造を説明する図であって、(Ａ)はＬＳＩ搭載側から見
たパッケ−ジの構造を、また、(Ｂ)は(Ａ)の反対側(逆
側：裏側)からみたパッケ−ジの構造を示す斜視図。
【図１４】従来技術によるテ−プキャリアパッケ−ジを
用いたLSI組立工程及び実装状態を説明する図であっ
て、(Ａ)はダイボンド工程、(Ｂ)はボンディング工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
用いたLSI組立工程及び実装状態を説明する図であっ
て、(Ａ)はダイボンド工程、(Ｂ)はボンディング工程、
(Ｃ)は封止工程を示す斜視図であり、(Ｄ)は実装状態を
示す断面図。
１ 絶縁フィルム １ａ 絶縁フィルムタイバ− ２ 配線パタ−ン ３ ダイアタッチ ４ 貫通孔(開口部) ４ａ 開口領域 ４ｂ 貫通窓(開口窓) ５ 突起電極 ６ ＬＳＩ ７ マウント剤 ７ａ マウント絶縁シ−ト ８ ワイヤ− ９ キャップ ９ａ 封止樹脂 １０ プリント板 １１ 半田 １２ ソルダ−レジスト １３ リ−ド成形部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−38051（ＪＰ，Ａ) 特開 平４−267535（ＪＰ，Ａ) 特開 昭55−24477（ＪＰ，Ａ) 特開 平１−120835（ＪＰ，Ａ) 特開 平４−365343（ＪＰ，Ａ) 特開 平１−215031（ＪＰ，Ａ) 特開 平１−110742（ＪＰ，Ａ) 特開 昭64−36494（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 23/50 H05K 1/18
Claims (1)
- 【請求項１】 絶縁フィルムの一主面に、半導体装置を
マウントするマウント領域と、前記マウント領域の少な
くとも外側に複数の配線パターンとが設けられ、前記配
線パターン上に設けられたボンディング領域にて前記半
導体装置とボンディングされるようになし、前記絶縁フ
ィルムの反対面に前記配線パターンの裏面を露出する開
口が設けられ、前記配線パターンと実装基板とを接続す
る突起状電極が前記開口に設けられ、前記配線パターン
をＣｕもしくはＣｕ合金材料で構成し、前記開口に前記
配線パタ−ンのＣｕに対してバリア性を有する導電膜
（Ｎｉ等）を薄く形成した後にメッキで前記突起状電極
を形成し、前記突起状電極はＡｕメッキにて形成した構
造か、もしくはＣｕメッキで形成した後Ｎｉメッキ＋Ａ
ｕメッキを施した構造か、もしくは半田メッキのみで形
成した構造を有することを特徴とする半導体装置用テー
プキャリア型パッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343143A JP2953939B2 (ja) | 1993-12-15 | 1993-12-15 | 半導体装置用テープキャリア型パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5343143A JP2953939B2 (ja) | 1993-12-15 | 1993-12-15 | 半導体装置用テープキャリア型パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169794A JPH07169794A (ja) | 1995-07-04 |
| JP2953939B2 true JP2953939B2 (ja) | 1999-09-27 |
Family
ID=18359250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5343143A Expired - Lifetime JP2953939B2 (ja) | 1993-12-15 | 1993-12-15 | 半導体装置用テープキャリア型パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953939B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5819598B2 (ja) * | 2010-11-16 | 2015-11-24 | Ｎｅｃネットワークプロダクツ株式会社 | インターポーザー |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5524477A (en) * | 1978-08-09 | 1980-02-21 | Nec Corp | Integrated circuit |
| JPS6046543B2 (ja) * | 1978-09-11 | 1985-10-16 | 富士通株式会社 | 樹脂フイルムのスル−ホ−ル形成法 |
| JPH01120835A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04267535A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | フィルムキャリヤテープ |
| JPH04365343A (ja) * | 1991-06-13 | 1992-12-17 | Hitachi Cable Ltd | Ｔａｂ用テープキャリア |
-
1993
- 1993-12-15 JP JP5343143A patent/JP2953939B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169794A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| TW498472B (en) | Tape-BGA package and its manufacturing process | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| US6319749B1 (en) | Lead frame, semiconductor package having the same and method for manufacturing the same | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP2779133B2 (ja) | バンプを持つ半導体構造 | |
| JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
| JP2003068804A (ja) | 電子部品実装用基板 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JPH03257854A (ja) | 半導体装置 | |
| JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960423 |