[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2941883B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2941883B2
JP2941883B2 JP2100775A JP10077590A JP2941883B2 JP 2941883 B2 JP2941883 B2 JP 2941883B2 JP 2100775 A JP2100775 A JP 2100775A JP 10077590 A JP10077590 A JP 10077590A JP 2941883 B2 JP2941883 B2 JP 2941883B2
Authority
JP
Japan
Prior art keywords
output
channels
selection
scanning
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2100775A
Other languages
English (en)
Other versions
JPH03296718A (ja
Inventor
英雄 菅野
勝弘 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2100775A priority Critical patent/JP2941883B2/ja
Priority to EP91106034A priority patent/EP0452870B1/en
Priority to DE69124408T priority patent/DE69124408T2/de
Priority to AT91106034T priority patent/ATE148576T1/de
Priority to KR1019910006077A priority patent/KR940005238B1/ko
Publication of JPH03296718A publication Critical patent/JPH03296718A/ja
Priority to US08/452,010 priority patent/US5898417A/en
Application granted granted Critical
Publication of JP2941883B2 publication Critical patent/JP2941883B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Control Of El Displays (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、表示装置に関し、特にメモリ性を有する表
示パネル、例えば強誘電性液晶表示パネルを用いた表示
装置に関するものである。
〔従来の技術〕
蛍光体の残光特性を利用して画像を形成するCRT（カ
ソード・レイ・チユーブ）や駆動電圧実効値に応じた透
過光量特性を利用して画像を形成するTN（ツイストテツ
ド・ネマチツク）型LCD（液晶素子）では表示原理上、
１画面形成周波数であるフレーム周波数を一定値以上に
保つ必要がある。それは、一般に30Hz以上とされてお
り、このフレーム周波数は表示部を構成する走査線数と
これを走査するため水平走査時間との積の逆数で表現す
ることができる。現状では、走査方式として、インター
レース方式（１本おき以上の飛越し走査）とノンインタ
ーレース方式（非飛越し走査）が知られている。又、そ
の他の方式として、ペアリング方式及びLCDに限られる
が画面を分割して同時平列走査方式等々が提案、実用化
されている。NTSC規格においては、フレーム周波数30Hz
の２フイールド／フレームのインターレース方式で、水
平走査時間は、約63.5μsecであり、走査線数は480本程
度（有効表示線数）となっている。TN型LCDにおいては
走査線数200〜400本で、フレーム周波数30Hz以上のノン
インターレース方式となっている。又、CRTではNTSC規
格とは別にフレーム周波数40〜60Hz程度のノンインター
レース方式も用いられており、走査線数は200〜1000本
程度である。
ここで、仮りに縦（走査線）1920×横2560画素のCRT
とTN型LCDについて駆動する事を考えてみる。フレーム
周波数30Hz、インターレース方式とした場合、その水平
走査時間は約17.5μsecになり、水平ドツトクロツク周
波数は、約147MHz（CRTにおける水平帰線時間は考慮し
ていない）となる。CRTの場合、水平ドツトクロツク周
波数147MHzはビーム走査速度が非常に高く、現状の受像
管における電子銃の最大電子ビーム変調周波数を大きく
越えてしまい、17.5μsecで走査しても正確に映像させ
る事はできない。TN型LCDの場合、1920本の走査線駆動
はデユーテイ比1920に相当し、現在の最大デユーテイ比
400程度を大きく越えて、表示できない。そこで、水平
走査時間を現実的な値にして駆動する事を考えて見る
と、こんどはフレーム周波数が30Hzより小さくなり、こ
のため走査状態が視覚に認識されたり、ちらつきが発生
し、表示品位を著しく損なう。このようにCRTやTN型LCD
の大画面化、高密度化はその表示原理や駆動素子等の制
約により走査線数が充分に増やせない事によって頭打ち
になっているのが現状である。
ところで、近年クラークとラガーウエルが高速応答性
とメモリ性（双安定性）をもつ強誘電性液晶素子を米国
特許第4367924号公報などで発表した。
この強誘電性液晶素子は、一般に特定の温度域におい
て、カイラルスメクチツクＣ相（SmC＊）又はＨ相（SmH
＊）を有し、この状態において、加えられる電界に応答
して第１の光学的安定状態と第２の光学的安定状態のい
ずれかを取り、且つ電界の印加のないときはその状態を
維持する性質、すなわち双安定性を有し、又電界の変化
に対する応答も速やかであり、高速ならびに記憶型の表
示素子として広い利用が期待されている。
しかしながら、一般に強誘電性液晶素子はクラークら
が提案したような双安定性を有することはむずかしく、
単安定状態をもつ傾向が強い。クラークらは、永久的な
双安定性を実現させるために、シエアリングによるせん
断力の印加や磁場の印加などによる配向制御方法を利用
していたが、生産技術面で見ると配向制御方法として
は、ラビング処理や斜方蒸着処理などの一軸性配向処理
を基板に付与する方法が有利である。かかる一軸性配向
処理を基板に付与させて配向制御した強誘電性液晶素子
は、永久的な双安定性を生じない場合があった。この永
久的な双安定性を生じない配向状態いわゆる単安定性配
向状態は、数msec〜数時間の範囲で、電界印加時の２軸
配向が無電界時に１軸配向に転移する性質をもってい
る。このため、この単安定性の強誘電性液晶素子を用い
た表示装置では、一旦書込んだ画像が、電界の解除にと
もなって消失してしまう問題点があった。特に、マルチ
プレクシング駆動時には、アクセスされていない走査線
上の画素の書込み状態が次第に消失していく問題点があ
った。
そこで、かかる問題点に対して、選択された走査線上
の画素に“黒”を生じさせる電圧信号と、“白”を生じ
させる電圧信号を選択的に印加し、走査線を順次選択す
る周期を１フレーム又は複数フイールドとした時、この
周期を繰返すことによって書込みを行う駆動方式（リフ
レツシユ駆動）が考えられている。かかるリフレツシユ
駆動方式を採用することによって、非選択画素の透過光
量の変動は非常に小さく、しかもフレーム周波数を30Hz
より低いフレーム周波数においても、書込み走査ライン
の視認（走査書込みラインが他のラインと較べ高輝度と
なって視覚的にもそれが容易に判別されうる）やちらつ
きの発生を解消することができた。この際、本発明者ら
の検討によれば、5Hz程度のフレーム周波数であって
も、同様の効果があることを確認することができた。
以上の事実は、前述したCRTおよびTN型LCDでの制約で
ある30Hz以上のフレーム周波数で駆動しなければならな
いという必須条件から生じていた大画面化，高精細化へ
の問題点を一挙に打開するに有効である。
〔発明が解決しようとしている課題〕
しかしながら、前述のごとく低いフレーム周波数でリ
フレツシユ駆動する場合では、文字編集やグラフイツク
ス画面等でのスムーズスクロールやカーソル移動などの
いわゆる動画表示には遅く、表示性能が落ちる問題点が
ある。近年、コンピユータ及びその周辺回路やソフトウ
エアの発達が著しく、特に大画面，高精細デイスプレイ
に対してはマルチウインドウと呼ばれる、表示領域内に
複数の画面を重ね表示する表示方法が普及している。強
誘電性液晶素子を用いた表示装置では、従来の表示装置
（CRT,TN型LCD等）をはるかに上回る大画面化・高精細
化を可能にする表示装置であるが、その大画面化・高精
細化にともない、フレーム周波数が低周波となり、この
ため増々スムーズスクロールやカーソル移動の速度が遅
くなる問題点があった。
〔課題を解決するための手段（及び作用）〕
本発明の目的は、前述の問題点を解決した表示装置を
提供すること、特にフレーム周波数が30Hz以下のような
低フレーム周波数の走査駆動でのカーソル移動やマウス
移動を高速に動画表示することを可能にした表示装置を
提供することにある。
本発明は、第１に、a.マトリクス配置した走査電極と
情報電極を備えた表示面を持つ表示パネル、b.走査電極
を駆動させ、走査電極への出力動作のチャネル数を選択
する第１の駆動手段、及びc.情報電極を駆動させる第２
の駆動手段を有する表示装置において、d.前記装置は、
選択されたチャネル数のチャネル出力が所定期間内で実
行されるように配置され、e.連続する２つの走査信号出
力のうち、先の走査信号出力の後半部と、後の走査信号
出力の前半部とがオーバーラップするようにチャネル出
力を実行する第１の選択と、連続する２つの走査信号出
力のうち、先の走査信号出力と、後の走査信号出力とが
オーバーラップしないようにチャネル出力を実行する第
２の選択との間で切り替える表示装置に、第１の特徴が
あり、第２に、a.マトリクス配置した走査電極と情報電
極を備えた表示面を持つ表示パネル、b.走査電極を駆動
させ、走査電極への出力動作のチャネル数を選択する第
１の駆動手段、及びc.情報電極を駆動させる第２の駆動
手段を有する表示装置において、d.前記装置は、選択さ
れたチャネル数のチャネル出力が所定期間内で実行され
るように配置され、e.単一の走査電極に対して単一のチ
ャネル出力が選択される第１の選択と、複数の走査電極
に対して単一のチャネル出力が選択される第２の選択と
を切り替える表示装置に、第２の特徴がある。
〔実施例〕
〈表示装置の構成〉 第１図は表示装置の構成図である。表示パネル11は走
査電極11C1024本×情報電極11S1280本のマトリクス構造
で、これに強誘電性液晶を封入したものである。これに
出力128bitの走査電極駆動IC12が８ケと出力128bitの情
報電極駆動IC13が10ケ、走査電極11Cおよび情報電極11S
へとそれぞれ接続されている。制御装置14は走査電極駆
動IC12と情報電極駆動IC13の制御と映像データの供給を
なす本体装置15との通信をそれぞれ司る回路である。
〈走査電極駆動ICのブロツク図〉 第２図は、走査電極駆動ICのブロツク図で、以下各ブ
ロツクの機能を説明する。
レジスタ21は入力信号CA0〜CA6,＊CS,CWFD0〜CWFD3,
＊CLTCHをCSCLKでサンプリングし、各信号間のタイミン
グバラツキを整える回路である。
スイツチ22は、CDIRによりCA0〜CA6を反転／非反転デ
ータに変換し、CA0〜CA6で指定されるアドレスデータ
（出力回路選択信号）対出力チヤネル（出力回路）の対
応を切り換える回路である。
コンパレータ23は、アドレスデータ（CA0〜CA6,＊C
S）を保持し、次に入力されるアドレスデータと比較し
て同一出力チヤネル選択時固有の制御状態にする回路で
ある。
デコーダ1 24は、アドレスデータで指定される出力チ
ヤネルを選択する回路である。
セレクタ1 25は、出力チヤネルの選択モード（シング
ル＝１本選択／デユアル＝隣接２本選択／クワツド＝隣
接４本選択）を選択する回路である。
ラインメモリ26は、セレクタ1 25の出力データを格納
する回路である。
セレクタ2 27は、デコーダ1 24で選択される出力チヤ
ネルの出力波形設定データ、CWFD0・CWFD1とラインメモ
リ26で選択される出力チヤネルの出力波形設定データCW
FD2・CWFD3のいずれか一方を選択する回路である。
デコーダ2 28は、１出力チヤネル当たり４値（V1・V2
・V5・VC）レベルを出力するが、このうち１値を選択す
る回路である。
レベルコンバータ29は、前記各ブロツクのデイジタル
回路部で発生した制御信号を出力回路用に電圧レベル変
換する回路である。
アウトプツト30は、４値（V1・V2・V5・VC）レベルの
液晶駆動波形を発生する回路である。
〈走査電極駆動ICの端子機能〉 第２図における、走査電極駆動ICの入出力端子とその
機能について説明する。
M0,M1,M2は、選択方式・走査方式を決めるためのモー
ド設定信号で、それぞれの組合わせで、計６種のモード
設定をする。表１に、その真理値表を示す。（選択方式
・走査方式については後述の〈入出力出力動作〉の項で
説明） CWFD0〜CWFD3は、V1・V2・V5・VCの４値出力波形を設
定する２組/2bitのデータ信号で、CWFD0,CWFD1はデコー
ダ1 24で選択される出力チヤネルに対しての波形設定デ
ータである。CWFD2,CWFD3はラインメモリ26で選択され
る出力チヤネルに対しての波形設定データとしている。
表２にその真理値表を示す。
＊CLTCHは、アドレスデータCA0〜CA6 ＊CSの取り込み
とデコーダ1 24の出力をラインメモリ26へ転送するラツ
チ信号である。
CSCLKは、アドレスデータCA0〜CA6 ＊CSと波形設定デ
ータCWFD0〜CWFD3と＊CLTCHをサンプリングする信号
で、各信号間のタイミングバラツキを当信号で整える。
CA0〜CA6は出力チヤネル128チヤネルのうち１チヤネ
ルを選択するアドレス信号である。
＊CSはチツプの選択信号で、当信号とCA0〜CA6の積
（AND）で、出力チヤネルを選択／非選択を定める。
＊CCLRは、他のロジツク入力信号の状態にかかわら
ず、排他的に出力チヤネルの出力をVCレベルに設定する
信号である。
CDIRは、CA0〜CA6で指定されるアドレスデータと出力
チヤネルの対応を順方向／逆方向とに切り換えるデイレ
クシヨン信号である。表３にその真理値表を示す。（00
HのＨは16進数を示す、選択方式については後述の〈入
出力動作〉の項で説明する） ＊CRESETは、ロジツク回路における、パワーON時の不
定状態を生じないためのリセツト（初期化）信号で、パ
ワーONと同時にこの機能がはたらき、全出力チヤネルは
VCレベルとなる。また、パワーON後でも当信号でリセッ
ト状態にすることができる。表４にその真理値表を示
す。
＊CTEST0〜＊CTEST2は、通常動作状態とテストモード
を設定する信号である。通常動作状態は、前述のロジツ
ク信号で当ICを制御できる状態であり、テストモードは
全出力チヤネルにVCレベルを除く他の３値を他のロジツ
ク入力信号よりも優先的に設定できる状態である。表５
にその真理値表を示す。
V1,V2,V5,VCは、４値の液晶駆動電源の入力端子であ
る。
VDDはロジツク回路部用電源入力である。
VEEは、出力チヤネル回路部用の電源入力である。
VSSは、GND（グランド）端子である。
C1〜C128は、128チヤネルの液晶駆動出力チヤネルで
ある。
〈走査電極駆動ICの入出力動作〉 モード設定信号M0〜M2で走査方式と選択方式の組合わ
せを設定するが、本実施例では計６種の入出力動作が可
能である。
以下、各入出力動作について説明する。
（１）標準走査方式／シングル選択 当入出力動作は１つのアドレスデータで選択される出
力チヤネルは１チヤネルで（シングル選択）、１チヤネ
ルの選択期間は１水平走査期間（以下1Hと、選択された
出力チヤネルは期間1Hと称す）においては、他の出力チ
ヤネルの選択期間と重複しない（標準走査）。
第３図に当入出力動作のタイミングチヤートを示す。
＊CLTCHの周期を1Hとしており、これに同期してCA0〜
CA6,＊CSが切り換わる。CWFD0〜CWFD3は、1H期間の1/8
周期で切り換わり、1H当たり８サイクル（ph1〜ph8）構
成で＊CLTCHに同期して1H毎に繰り返される。CSCLKは、
これら入力信号の基本クロツクとしてはたらき、これら
入力信号はCSCLKの立下がりに同期して切り換わる。
上記のように入力信号が入力される事により走査電極
駆動ICは、まず、t1部で出力チヤネルClを選択しCWFD0,
CWFD1で設定される出力電圧レベルを出力する。次の1H
（2t部）では、＊CLTCHに同期してアドレスデータがCm
に切り換わったので出力チヤネルCmを選択してCWFD0,CW
FD1で設定される出力電圧レベルを出力する。一方、出
力チヤネルClは非選択状態となりVCレベルを出力する。
（２）標準走査／デユアル選択 当入出力動作は、１つのアドレスデータで選択される
出力チヤネルは隣り合う２チヤネルで（デユアル選
択）,2チヤネルの選択期間は1Hとし、選択された出力チ
ヤネルは期間1Hにおいては他の出力チヤネルの選択期間
と重複しない（標準走査）。
隣り合う２チヤネルの関係は、CDIR＝Ｌレベルの時、
アドレスデータは必ず偶数値（CA0＝Ｌレベル）とし、
これと同時に選択される出力チヤネルは“偶数値＋1"の
チヤネルとなる。またCDIR＝Ｈレベルの時は、アドレス
データは必ず奇数値（CA0＝Ｈレベル）とし、これと同
時に選択される出力チヤネルは“奇数値＋1"の出力チヤ
ネルとなる。（デユアル選択） 第４図に当入出力動作のタイミングチヤートを示す。
＊CLTCHの周期を1Hとしており、これに同期してCA0〜CA
6,＊CSが切り換わる。CWFD0,CWFD1は1H期間の1/8周期で
切り換わり、1H当たり８サイクル（ph1〜ph8）構成で＊
CLTCHに同期して1H毎に繰り返される。CSCLKはこれら入
力信号の基本クロツクとしてはらたき、これら入力信号
はCSCLKの立下りに同期して切り換わる。
CDIR＝Ｌレベルの時において、上記のように入力信号
が入力される事により、走査電極駆動ICは、まず、t1部
で出力チヤネルClを選択し、CWFD0,CWFD1で設定される
出力電圧レベルを出力チヤネルClとCl＋１に出力する。
次の1H（t2部）では、＊CLTCHに同期してアドレスデー
タがCmに切り換わったので、出力チヤネルCmを選択して
CWFD0,CWFD1で設定される出力電圧レベルを出力チヤネ
ルCmとCm＋１に出力する。一方出力チヤネルClとCl＋１
は、非選択状態となりVCレベルを出力する。
（３）標準走査／クワツド選択 当入出力動作は、１つのアドレスデータで選択される
出力チヤネルは、隣り合う４チヤネルで（クワツド選
択）,4チヤネルの選択期間は1Hとし、選択された出力チ
ヤネルは期間1Hにおいては他の出力チヤネルの選択期間
と重複しない（標準走査）。隣り合う４チヤネルの関係
は、CDIR＝Ｌレベルの時、アドレスデータは必ず偶数値
（CA0とCA1＝Ｌレベル）とし、これと同時に選択される
出力チヤネルは“偶数値＋1"“偶数値＋2"“偶数値＋3"
の出力チヤネルとなる。また、CDIR＝Ｈレベルの時はア
ドレスデータは必ず奇数値（CA0とCA1＝Ｈレベル）と
し、これと同時に選択される出力チヤネルは“奇数値＋
1"“奇数値＋2"“奇数値＋3"の出力チヤネルとなる。
（クワツド選択） 第５図に当入出力動作のタイミングチヤートを示す。
KCLTCHの周期を1Hとしており、これに同期してCA0〜CA
6,＊CSが切り換わる。CWFD0,CWFD1は1H期間の1/8周期で
切り換わり、1H当たり８サイクル（ph1〜ph8）構成で、
＊CLTCHに同期して1H毎に繰り返される。CSCLKはこれら
入力信号の基本クロツクとしてはたらき、これら入力信
号はCSCLKの立下りに同期して切り換わる。
CDIR＝Ｌレベルの時において、上記のように入力信号
が入力される事により、走査電極駆動ICはまず、t1部で
出力チヤネルClを選択し、CWFD0,CWFD1で設定される出
力電圧レベルを出力チヤネルClとCl＋１とCl＋２とCl＋
３に出力する。次の1H（t2部）では、＊CLTCHに同期し
てアドレスデータがCmに切り換わったので、出力チヤネ
ルCmを選択してCWFD0,CWFD1で設定される出力電圧レベ
ルを出力チヤネルCmとCm＋１とCm＋２とCm＋３に出力す
る。一方出力チヤネルClとCl＋２とCl＋３は非選択状態
となりVCレベルを出力する。
（４）二重走査／シングル選択 当入出力動作は、１つのアドレスデータで選択される
出力チヤネルは１チヤネルで（シングル選択）、１チヤ
ネルの選択期間は連続する２水平走査期間（以下2Hと称
す）となり、この2H期間中の後半1Hは次のアドレスデー
タで選択される出力チヤネルと重複する（二重走査）。
第６図に当入出力動作のタイミングチヤートを示す。
＊CLTCHの周期を1Hとしており、これに同期してCA0〜CA
6,＊CSが切り換わる。CWFD0〜CWFD3は1H期間の1/8周期
で切り換わり、1H当たり８サイクル（ph1〜ph8）構成
で、＊CLTCHに同期して1H毎に繰り返される。CSCLKはこ
れら入力信号の基本クロツクとしてはたらき、これら入
力信号はCSCLKの立下りに同期して切り換わる。上記の
ように入力信号が入力される事により走査電極駆動IC
は、まず、t1部で出力チヤネルClを選択し、CWFD0,CWFD
1で設定される出力電圧レベルを出力チヤネルClに出力
する。次の1H（t2部）で、＊CLTCHに同期してアドレス
データがCmに切り換わり、出力チヤネルCmを選択してCW
FD0,CWFD1で設定される出力電圧レベルを出力チヤネルC
mに出力する。一方、出力チヤネルClはt2部でもt1部に
引き続き選択されており、CWFD2,CWFD3で設定される出
力電圧レベルを出力チヤネルClに出力する。更に次の1H
（t3部）で、＊CLTCHに同期してアドレスデータがCnに
切り換わり、出力チヤネルCnを選択してCWFD0,CWFD1で
設定される出力電圧レベルを出力チヤネルCnに出力す
る。同時にt3部では、出力チヤネルCmがt2部から引き続
き選択された状態で、CWFD2,CWFD3で設定される出力電
圧レベルを出力チヤネルCmに出力する。更に同時に、出
力チヤネルClは非選択状態となり、VCレベルを出力す
る。
（５）二重走査／デユアル選択 当入出力動作は、１つのアドレスデータで選択される
出力チヤネルは隣り合う２チヤネル（デユアル選択）
で、２チヤネルの選択期間は連続する2Hである。この2H
期間中隣り合う２チヤネルの関係は、CDIR＝２レベルの
時、アドレスデータは必ず偶数値（CA0＝Ｌレベル）と
し、これと同時に選択される出力チヤネルは“偶数値＋
1"の出力チヤネルとなる。また、CDIR＝Ｈレベルの時、
アドレスデータは必ず奇数値（CA0＝Ｈレベル）とし、
これと同時に選択される出力チヤネルは“奇数値＋1"の
出力チヤネルとなる。2H期間中の後半1Hは、次のアドレ
スデータで選択される２チヤネルと重複する（二重走
査）。
第７図に当入出力動作のタイミングチヤートを示す。
＊CLTCHの周期を1Hとしており、これに同期してCA0〜CA
6,＊CSが切り換わる。CWFD0〜CWFD3は、1H期間の1/8周
期で切り換わり1H当たり８サイクル（ph1〜ph8）構成
で、＊CLTCHに同期して1H毎に繰り返される。CSCLKはこ
れら入力信号の基本クロツクとしてはたらき、これら入
力信号はCSCLKの立下りに同期して切り換わる。
例えば、CDIR＝Ｌレベルの時において、上記のように
入力信号が入力される事により走査電極駆動ICは、ま
ず、t1部で出力チヤネルClを選択し、CWFD0 CWFD1で設
定される出力電圧レベルを出力チヤネルClとCl＋１に出
力する。次の1H（t2部）で、＊CLTCHに同期してアドレ
スデータがCmに切り換わり、出力チヤネルCmを選択して
CWFD0,CWFD1で設定される出力電圧レベルを出力チヤネ
ルCmとCm＋１に出力する。一方、出力チヤネルClとCl＋
１はt2部でもt1部に引き続き選択されており、CWFD2,CW
FD3で設定される出力電圧レベルを出力チヤネルClとCl
＋１に出力する。更に次の1H（3t部）では、＊CLTCHに
同期してアドレスデータがCnに切り換わり出力チヤネル
Cnを選択してCWFD0,CWFD1で設定される出力電圧レベル
を出力チヤネルCnとCn＋１に出力する。同時にt3部で
は、出力チヤネルCmとCm＋１がt2部から引き続き選択さ
れた状態で、CWFD2,CWFD3で設定される出力電圧レベル
を出力チヤネルCmとCm＋１に出力する。更に同時に出力
チヤネルClとCl＋１は非選択状態となりVCレベルを出力
する。
（６）二重走査／クワツド選択 当入出力動作は、１つのアドレスデータで選択される
出力チヤネルは連続する４チヤネルで（クワツド選
択）,4チヤネルの選択期間は2Hである。この2H期間中、
連続する４チヤネルの関係は、CDIR＝Ｌレベルの時、ア
ドレスデータは必ず偶数値CA0,CA1＝Ｌレベル）とし、
これと同時に選択される出力チヤネルは“偶数値＋1"と
“偶数値＋2"と“偶数値＋3"の出力チヤネルとなる。ま
た、CDIR＝Ｈレベルの時は、アドレスデータは必ず奇数
値（CA0,CA1＝Ｈレベル）とし、これと同時に選択され
る出力チヤネルは“奇数値＋1"と“奇数値＋2"と“奇数
値＋3"の出力チヤネルとなる。
2H期間中の後半1Hは、次のアドレスデータで選択され
る２チヤネルと重複する（二重走査）。
第８図に当入出力動作のタイミングチヤートを示す。
＊CLTCHの周期を1Hとしており、これに同期してCA0〜CA
6,＊CSが切り換わる。CWFD0〜CWFD3は、1H期間の1/8周
期で切り換わり、1H当たり８サイクル（ph1〜ph8）構成
で、＊CLTCHに同期して1H毎に繰り返される。CSCLKはこ
れら入力信号の基本クロツクとしてはたらき、これら入
力信号は、CSCLKの立下りに同期して切り換わる。
例えば、CDIR＝Ｌレベルの時において、上記のように
入力信号が、入力される事により、走査電極駆動ICは、
まず、t1部で出力チヤネルClを選択し、CWFD0,CWFD1で
設定される出力電圧レベルを出力チヤネルClとCl＋１と
Cl＋２とCl＋３に出力する。次の1H（t2部）で、＊CLTC
Hに同期してアドレスデータがCmに切り換わり、出力チ
ヤネルCmを選択してCWFD0,CWFD1で設定される出力電圧
レベルを出力チヤネルCmとCm＋１とCm＋２とCm＋３に出
力する。一方、出力チヤネルClとCl＋１とCl＋２とCl＋
３はt2部でもt1部に引き続き選択されており、CWFD2,CW
FD3で設定される出力電圧レベルを出力チヤネルClとCl
＋１とCl＋２とCl＋３に出力する。更に次の1H（t3部）
では、＊CLTCHに同期してアドレスデータがCnに切り換
わり、出力チヤネルCnを選択してCWFD0,CWFD1で設定さ
れる出力電圧レベルを出力チヤネルCnとCn＋１とCn＋２
とCn＋３に出力する。同時にt3部では、出力チヤネルCm
とCm＋１とCm＋２とCm＋３がt2部から引き続き選択され
た状態で、CWFD2,CWFD3で設定される出力電圧レベルを
出力チヤネルCmとCm＋１とCm＋２とCm＋３に出力する。
更に同時に出力チヤネルClとCl＋１とCl＋２とCl＋３は
非選択状態となりVCレベルを出力する。
以上６つの動作モードにおける本実施例での動作速
度、動作電圧は以下の通りである。
CSCLK＝160kHz ＊CLTCH＝20kHz CA0〜CA6,＊CS＝10Hz CWFD0〜CWFD3＝80kHz VEE＝40V VDD＝5V VSS＝0V V1＝38V V2＝2V V5＝28.1V VC＝20V 〈情報電極駆動ICのブロツク図〉 第９図は情報電極駆動ICのブロツク図で、以下各ブロ
ツクの機能を説明する。
レジスタ91は、入力信号SWFD0〜SWFD3,＊SLTCHをSSCL
Kでサンプリングし、各信号間のタイミングバラツキを
整える回路である。シフトレジスタ92は、画像データを
サンプリングするのに必要なサンプリングクロツクを発
生する回路である。スイツチ93は、画像データのサンプ
リング順番（左シフト／右シフト）を切り換える回路で
ある。
コントロール94は、当ICが画像データをサンプリング
可能な状態（イネーブル状態）と、サンプリング不可の
状態（デイセーブル状態）に制御する回路である。
ラインメモリ1 95は、画像データ128ケをサンプル／
ホールドする回路である。
ラインメモリ2 96は、ラインメモリ１出力を格納する
回路である。セレクタ97は、ラインメモリ２に格納され
た画像データが、Ｌレベルの時の出力波形設定データSW
FD0,SWFD1とＨレベルの時の出力波形設定データSWFD2,S
WFD3のどちらかを選択する回路である。
デコーダ98は、１出力チヤネル当たり３値（V3・V4・
VC）レベルを出力するが、このうち１値を選択する回路
である。
レベルコンバータ99は、前記各ブロツクのデイジタル
回路部で発生した制御信号を出力回路用に電圧レベルを
変換する回路である。
アウトプツト100は、３値（V3・V4・VC）レベルの液
晶駆動波形を発生する回路である。
〈情報電極駆動ICの端子機能〉 第９図における情報電極駆動ICの入出力端子とその機
能について以下説明する。
ID0〜ID7は、8bitパラレルの画像データ信号である。
SCLKは、画像データ信号ID0〜ID7の転送用クロツクで
ある。また、シフトレジスタ92のシフト用クロツクでも
ある。
SDIは、シフトレジスタ92のシリアルデータ入力信号
である。
SDOは、シフトレジスタ92発生し、コントロール回路
を介したシリアルデータ出力信号で、ICの縦続接続する
際にカスケード信号となる。
SWFD0〜SWFD3は、V3・V4・VCの３値出力波形を設定す
る２組/2bitのデータ信号で、SWFD0とSWFD1は、画像デ
ータがＬレベルの時の出力電圧レベルを設定する信号と
なる。また、SWFD2とSWFD3は、画像データがＨレベルの
時の出力電圧レベルを設定する信号となる。表７にその
真理値表を示す。
＊SLTCHは、ラインメモリ1 95でサンプリングした画
像データをラインメモリ2 96へ転送するラツチ信号で
す。
SSCLKは、波形設定データSWFD0〜SWFD3,＊SLTCHをサ
ンプリングクロツク信号で、各信号間のタイミングバラ
ツキを当信号で整える。
SDIRは、画像データのサンプリング順番（左シフト／
右シフト）を設定する信号で、これにより画像データと
出力チヤネルの対応が定まる。表８にその対チヤネルシ
フト順番を示す。
（後述の入出力動作説明の項で、より詳細に説明） ＊SCLKは、他のロジツク入力信号の状態にかかわら
ず、排他的人出力チヤネルの出力をVCレベルに設定する
信号である。
SRESETは、ロジツク回路におけるパワーON時の不定状
態を生じないためのリセツト（初期化）信号で、パワー
ONと同時にこの機能がはたらき、全出力チヤネルはVCレ
ベルを出力する。またパワーON後でも当信号でリセツト
状態にすることができる。表９にその真理値表を示す。
＊STEST0,＊STEST1は、通常動作状態とテストモード
を設定する信号である。通常動作状態は、前述のロジツ
ク信号で当ICを制御できる状態であり、テストモード
は、全出力チヤネルにVCレベルを除く他の２値を他のロ
ジツク入力信号よりも優先的に設定できる状態である。
表10にその真理値表を示す。
V3・V4・VCは３値の液晶駆動電源の入力端子である。
VDDは、ロジツク回路部用電源入力である。
VEEは、出力チヤネル回路部用の電源入力である。
VSSは、GND（グランド）端子である。
S1〜S128は、128チヤネルの液晶駆動出力チヤネルで
ある。
〈情報電極駆動ICの入出力動作〉 当ICの主な動作は、画像データのサンプリング動作と
液晶駆動の動作に大別される。前者は高速動作で、後者
は低速動作で、両者はそれぞれ独立に動作する。
以下、入出力動作について説明する。
第10図に画像データサンプリング期間内の動作を示
す。SDIはSCLKの立ち下りに同期したSCLK1周期幅のＨレ
ベルパルスである。ID0〜ID7はSCLKの立ち下りに同期し
て切り換わり、画像データの先頭（d1〜d8）がSDIのＨ
レベルパルスに合わせたタイミングで入力される。ここ
で、画像データと出力チヤネルの対応は、表11のように
なる。
SDOはSDIのＨレベルパルスに対して、SCLKの16サイク
ル後にSCLKの１周期幅のＨレベルパルスを出力する。こ
のSDO信号はICの縦続接続の時、次段のICのSDI端子に接
続し、カスカード信号となる。更に詳しくは、前述のご
とく、SDI信号が入力されると、その時点から当ICは画
像データサンプリング開始となり、SCLK16サイクル後
（画像データ128ケサンプリング後）まで動作し、SDO信
号出力直後より画像データのサンプリングに関与する回
路（例えばシフトレジスタ92、コントロール94、スイツ
チ93、ラインメモリ1 95等）が停止する。
次に、第11図に液晶駆動出力タイミングの動作を示
す。
＊SLTCHの周期を１水平走査期（以下1Hと称す）とし
ており、画像データのサンプリング動作終了後に＊SLTC
HのＬレベルが位置する。SWFD0〜SWFD3は1H期間内を1/8
周期で切り換わっており、1H当たり８サイクル（ph1〜p
h8）構成で、＊SLTCHに周期して1H毎に繰り返される。S
SCLKは、これら入力信号の基本ブロツクで、入力信号は
SSCLKの立ち下りに同期して切り換わる。
当ICは、1H前（t1部）でラインメモリ1 95にサンプリ
ングした画像データを、＊SLTCHのレベルで立ち上るSSC
LKの立ち上り部から、＊SLTCHの立ち上り部の期間（t
3）でラインメモリ2 96へ転送する。ここで出力チヤネ
ルSnに対して画像データがＬレベルの時は、SWFD0とSWF
D1で設定される出力電圧レベルを出力し、Ｈレベルの時
は、SWFD2,SWFD3で設定される出力電圧レベルを出力し
ます。この動作中は、同時に次の1Hの画像データのサン
プリング期間となる。正確には＊SLTCHの立ち上りから
次の＊SLTCH Lレベル期間中のSSCLK立ち上りまでの期間
（t2部）である。
以上、本実施例における動作速度、動作電圧は以下の
通り。
SSCLK＝160kHz ＊SLTCH＝20kHz SWFD0〜SWFD3＝80kHz SCLK＝10MHz ID0〜ID7＝5MHz VEE＝40V VDD＝5V VSS＝0V V3＝27.4V V4＝12.6V VC＝20V 〈走査電極駆動IC対情報電極駆動ICの入出力タイミン
グ〉 第12図に走査電極駆動ICと情報電極駆動ICの動作タイ
ミング関係の一列を示す。ここでは、二重走査／シング
ル選択の動作モードを例にして説明する。両ICの入力信
号を前述した入出力動作のように入力する。両ICの入力
タイミング関係は、CSCLKとSSCLK ＊CLTCHと＊SLTCH、C
WFD0〜３と＊SWFD0〜３のそれぞれ同位相にする。した
がって両ICの出力タイミング関係はCSCLKとSSCLKもしく
は＊CLTCHと＊SLTCHで互いに同期した出力電圧レベルが
出力される。このように両ICのコンビネーシヨンをとる
ことにより、まず、t2部で走査電極駆動ICは出力チヤネ
ルClを選択し、CWFD0,CWFD1で設定される出力電圧レベ
ルを出力チヤネルClに出力する。一方、情報電極駆動IC
は、1H前（t1部）でラインメモリ1 95にサンプリングし
た画像データを＊SLTCHのＬレベル部で立ち上るSSCLKの
立ち上り部から＊SLTCHの立ち上り部の期間（t5部）で
ラインメモリ2 96へ転送し、この画像データとSWFD0〜S
WFD3との関係で設定される出力電圧レベルを出力する
（Sn）。
この時、同時に次の1Hの画像データをサンプリングし
ている（t6部）。次の1H（t3部）で、アドレスデータが
Cmに切り換わり、出力チヤネルCmを選択してCWFD0,CWFD
1で設定される出力電圧レベルを出力チヤネルCmに出力
する。出力チヤネルClはt3部でもt2部に引き続き選択さ
れており、CWFD2,CWFD3で設定される出力電圧レベルを
出力する。一方、情報電極駆動ICは1H前（t2部）でサン
プリングした画像データに更新され、t2部同様な動作を
繰り返す（Sn）。
この時、同時に次の1Hの画像データをサンプリングし
ている、 更に次の1H（t4部）で、アドレスデータがCnに切り換
わり、出力チヤネルCnを選択してCWFD0,CWFD1で設定さ
れる出力電圧レベルを出力チヤネルCnに出力する。出力
チヤネルCmはt4部でも引き続き選択されており、CWFD2,
CWFD3で設定される出力電圧レベルを出力する。更に同
時に出力チヤネルClは非選択状態となり、VCレベルを出
力する。
一方、情報電極選択ICは1H前（t3部）でサンプリング
した画像データに更新され、t2部同様な動作を繰り返
す。（Sn） 以上のようなタイミングで両ICを動作させる事によ
り、所望の駆動波形を走査電極と情報電極に印加でき
る。
本実施例の動作速度、動作電圧は以下の通りである。
＊CSCLK＝160kHz ＊CLTCH＝20kHz CA0〜CA6,＊CS＝1.0kHz CWFD0〜CWFD3＝80kHz SSCLK＝160kHz ＊SLTCH＝20kHz SWFD0〜SWFD3＝80kHz SCLK＝10MHz ID0〜ID7＝5MHz VEE＝40V VDD＝5V VSS＝0V V1＝38V V2＝2V V3＝27.4V V4＝12.6V V5＝28.1V VC＝20V 〔発明の効果〕 本発明によれば、部分書換え駆動と全表示画面走査駆
動との両立が表現でき、低フレーム周波数における部分
的動画表示を高速化できる。
【図面の簡単な説明】
第１図は、本発明の装置を表わすブロツク図である。第
２図は、本発明で用いた走査電極駆動ICのブロツク図で
ある。第３図は、本発明で用いた標準走査／シングル選
択を表わすタイミングチヤート図である。第４図は、本
発明で用いた標準走査／デユアル選択を表わすタイミン
グチヤート図である。第５図は、本発明で用いた標準走
査／クワツド選択を表わすタイミングチヤート図であ
る。第６図は、本発明で用いた二重走査／シングル選択
を表わすタイミングチヤート図である。第７図は、本発
明で用いた二重走査／デユアル選択を表わすタイミング
チヤート図である。第８図は、本発明で用いた二重走査
／クワツド選択を表わすタイミングチヤート図である。
第９図は、本発明で用いた情報電極駆動ICのブロツク図
である。第10図は、本発明で用いた画像データサンプリ
ング期間内の動作を表わすタイミングチヤート図であ
る。第11図は、本発明で用いた液晶駆動出力タイミング
図である。第12図は、本発明で用いた走査電極駆動ICと
情報電極駆動ICの動作タイミング図である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】a.マトリクス配置した走査電極と情報電極
    を備えた表示面を持つ表示パネル、 b.走査電極を駆動させ、走査電極への出力動作のチャネ
    ル数を選択する第１の駆動手段、及び c.情報電極を駆動させる第２の駆動手段を有する表示装
    置において、 d.前記装置は、選択されたチャネル数のチャネル出力が
    所定期間内で実行されるように配置され、 e.連続する２つの走査信号出力のうち、先の走査信号出
    力の後半部と、後の走査信号出力の前半部とがオーバー
    ラップするようにチャネル出力を実行する第１の選択
    と、連続する２つの走査信号出力のうち、先の走査信号
    出力と、後の走査信号出力とがオーバーラップしないよ
    うにチャネル出力を実行する第２の選択との間で切り替
    えることを特徴とする表示装置。
  2. 【請求項２】a.マトリクス配置した走査電極と情報電極
    を備えた表示面を持つ表示パネル、 b.走査電極を駆動させ、走査電極への出力動作のチャネ
    ル数を選択する第１の駆動手段、及び c.情報電極を駆動させる第２の駆動手段を有する表示装
    置において、 d.前記装置は、選択されたチャネル数のチャネル出力が
    所定期間内で実行されるように配置され、 e.単一の走査電極に対して単一のチャネル出力が選択さ
    れる第１の選択と、複数の走査電極に対して単一のチャ
    ネル出力が選択される第２の選択とを切り替えることを
    特徴とする表示装置。
JP2100775A 1990-04-16 1990-04-16 表示装置 Expired - Fee Related JP2941883B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2100775A JP2941883B2 (ja) 1990-04-16 1990-04-16 表示装置
EP91106034A EP0452870B1 (en) 1990-04-16 1991-04-15 Display apparatus and driving circuit
DE69124408T DE69124408T2 (de) 1990-04-16 1991-04-15 Anzeigegerät und Treiberschaltung
AT91106034T ATE148576T1 (de) 1990-04-16 1991-04-15 Anzeigegerät und treiberschaltung
KR1019910006077A KR940005238B1 (ko) 1990-04-16 1991-04-16 표시장치 및 구동회로
US08/452,010 US5898417A (en) 1990-04-16 1995-05-26 Display apparatus and driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2100775A JP2941883B2 (ja) 1990-04-16 1990-04-16 表示装置

Publications (2)

Publication Number Publication Date
JPH03296718A JPH03296718A (ja) 1991-12-27
JP2941883B2 true JP2941883B2 (ja) 1999-08-30

Family

ID=14282856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2100775A Expired - Fee Related JP2941883B2 (ja) 1990-04-16 1990-04-16 表示装置

Country Status (6)

Country Link
US (1) US5898417A (ja)
EP (1) EP0452870B1 (ja)
JP (1) JP2941883B2 (ja)
KR (1) KR940005238B1 (ja)
AT (1) ATE148576T1 (ja)
DE (1) DE69124408T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
DE69704607T2 (de) * 1996-08-19 2001-09-13 Seiko Epson Corp., Tokio/Tokyo Verfahren zur ansteuerung einer flüssigkristall-anzeigevorrichtung
TWI267049B (en) * 2000-05-09 2006-11-21 Sharp Kk Image display device, and electronic apparatus using the same
JP2002123208A (ja) * 2000-10-13 2002-04-26 Nec Corp 画像表示装置およびその駆動方法
JP2008076668A (ja) * 2006-09-20 2008-04-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367924A (en) * 1980-01-08 1983-01-11 Clark Noel A Chiral smectic C or H liquid crystal electro-optical device
US4709995A (en) * 1984-08-18 1987-12-01 Canon Kabushiki Kaisha Ferroelectric display panel and driving method therefor to achieve gray scale
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
DE3787660T2 (de) * 1986-02-17 1994-02-17 Canon Kk Steuergerät.
DE3752232T2 (de) * 1986-08-18 1999-04-29 Canon K.K., Tokio/Tokyo Anzeigegerät
JP2612267B2 (ja) * 1987-03-31 1997-05-21 キヤノン株式会社 表示制御装置
US5049865A (en) * 1987-10-29 1991-09-17 Nec Corporation Display apparatus
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
FR2627308B1 (fr) * 1988-02-15 1990-06-01 Commissariat Energie Atomique Procede de commande d'un ecran d'affichage matriciel permettant d'ajuster son contraste et dispositif pour la mise en oeuvre de ce procede
ES2070153T3 (es) * 1988-08-17 1995-06-01 Canon Kk Aparato visualizador.

Also Published As

Publication number Publication date
JPH03296718A (ja) 1991-12-27
KR940005238B1 (ko) 1994-06-15
DE69124408T2 (de) 1997-06-26
DE69124408D1 (de) 1997-03-13
EP0452870A2 (en) 1991-10-23
EP0452870B1 (en) 1997-01-29
KR910018965A (ko) 1991-11-30
EP0452870A3 (en) 1992-09-16
US5898417A (en) 1999-04-27
ATE148576T1 (de) 1997-02-15

Similar Documents

Publication Publication Date Title
JP3253481B2 (ja) メモリインターフェイス回路
CN1292399C (zh) 显示装置驱动设备
KR900008068B1 (ko) 표시 데이타의 변환 방법 및 그 장치
US8339423B2 (en) Display apparatus, display method, display monitor, and television receiver
EP1280127A2 (en) Active matrix display device
JP2003280600A (ja) 表示装置およびその駆動方法
KR20020039898A (ko) 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법
JP2003280599A (ja) 表示装置及びその駆動方法
US7499010B2 (en) Display, driver device for same, and display method for same
CN112908242A (zh) 显示面板的驱动方法、驱动装置和显示装置
US5289175A (en) Method of and apparatus for driving ferroelectric liquid crystal display device
JP2941883B2 (ja) 表示装置
JPS6371889A (ja) 表示装置の駆動回路
EP0788088A2 (en) Liquid crystal apparatus using alternately different types of drive waveforms
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JPH08304774A (ja) 画像表示装置
JP2004029506A (ja) 液晶表示装置およびその駆動方法
JP2009042725A (ja) 動態残像を解決するディスプレーの駆動方法とそれを使用するドライバー
JP2891730B2 (ja) 液晶表示装置と液晶駆動装置
WO2000002184A1 (en) Matrix display device adapted to display video signals from different video standards
JP2635967B2 (ja) 強誘電性液晶デバイスの駆動方法
JP2770981B2 (ja) マトリクス形強誘電性液晶パネルの駆動法
JP2807070B2 (ja) 強誘電性液晶パネルの駆動方法
JPH07199864A (ja) 表示装置
JPH0573001A (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees