JP2834280B2 - Electronic musical instrument tone control device - Google Patents
Electronic musical instrument tone control deviceInfo
- Publication number
- JP2834280B2 JP2834280B2 JP2134401A JP13440190A JP2834280B2 JP 2834280 B2 JP2834280 B2 JP 2834280B2 JP 2134401 A JP2134401 A JP 2134401A JP 13440190 A JP13440190 A JP 13440190A JP 2834280 B2 JP2834280 B2 JP 2834280B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tone
- basic clock
- generating means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、楽音信号をディジタル信号のまま混合する
電子楽器の楽音制御装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a musical tone control device for an electronic musical instrument that mixes musical tone signals as digital signals.
従来の技術 従来の電子楽器では、複数の楽音信号発生手段から発
生された楽音信号は、一旦ディジタル信号からアナログ
信号に変換された後、混合され、出力されていた。2. Description of the Related Art In a conventional electronic musical instrument, tone signals generated by a plurality of tone signal generating means are once converted from digital signals to analog signals, mixed, and output.
あるいは、同一の基本クロック信号で動作する複数の
楽音信号発生手段と楽音信号混合手段の間でのみ、ディ
ジタル信号のまま、楽音信号は混合されていた。(たと
えば、特開昭53−83610号公報参照) 発明が解決しようとする課題 しかしながら、上記の従来の電子楽器では、ディジタ
ル信号からアナログ信号に変換するために、楽音信号発
生手段の数だけ、ディジタル−アナログ変換器(以下、
DACと称す)が必要であり、高価になるという問題があ
った。Alternatively, tone signals are mixed as digital signals only between a plurality of tone signal generating means and tone signal mixing means operating with the same basic clock signal. (See, for example, JP-A-53-83610) Problems to be Solved by the Invention However, in the above-mentioned conventional electronic musical instrument, in order to convert a digital signal into an analog signal, the number of digital signals is equal to the number of tone signal generating means. -Analog converter
DAC), which is expensive.
また、同一の基本クロック信号を使用した場合でも、
すべての楽音信号発生手段と楽音信号混合手段に基本ク
ロック信号を供給するために、基本クロック信号線が非
常に長くなり、電磁波輻射が増加し他の電子機器に障害
を及ぼしたり、負荷容量と負荷抵抗によって基本クロッ
ク信号が鈍り、誤動作を起こすという問題があった。Also, even when using the same basic clock signal,
In order to supply the basic clock signal to all the tone signal generating means and the tone signal mixing means, the basic clock signal line becomes very long, electromagnetic wave radiation increases, and other electronic devices may be damaged, and the load capacity and load may be reduced. There has been a problem that the basic clock signal is dull due to the resistance, causing a malfunction.
さらに、複数の電子楽器においては、基本クロック信
号は別々に発生するので、複数の電子楽器から出力され
る楽音信号を、ディジタル信号のまま混合することは、
不可能であった。なぜなら、公称では同一周波数の水晶
発振器を用いて複数の基本クロック信号を作っても、厳
密には、僅かながら基本クロック信号の周期は異なって
おり、この差がサンプリング周期分だけ蓄積すると、デ
ィジタル信号である楽音信号の欠落や重複が起こり、雑
音が発生するからである。Further, in a plurality of electronic musical instruments, since the basic clock signal is generated separately, it is difficult to mix tone signals output from the plurality of electronic musical instruments as digital signals.
It was impossible. This is because even if a plurality of basic clock signals are nominally generated using the same frequency crystal oscillator, strictly speaking, the period of the basic clock signal is slightly different, and if this difference accumulates for the sampling period, the digital signal This is because a tone signal is dropped or duplicated, and noise is generated.
本発明は、上記従来の問題を解決するものであり、別
々の基本クロック信号で動作する楽音信号発生手段と楽
音信号混合手段とを同期させることにより、複数の基本
クロック信号の周期のずれの影響をなくし、複数の楽音
信号を、ディジタル信号のまま混合可能とした電子楽器
の楽音制御装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problem. By synchronizing a tone signal generating means and a tone signal mixing means operating with separate basic clock signals, the influence of a shift in the cycle of a plurality of basic clock signals can be obtained. It is an object of the present invention to provide a musical tone control device for an electronic musical instrument in which a plurality of musical tone signals can be mixed as digital signals.
課題を解決するための手段 上記課題を解決するために本発明の電子楽器の楽音制
御装置は、完全には同一周波数でないクロックを発生す
る複数の基本クロック発生部と、前記の基本クロックの
周波数のわずかな違いに起因するサンプリング周波数の
違いを吸収するための同期信号を発生する同期信号発生
手段と、前記同期信号に同期し前記基本クロックに応じ
て楽音信号を発生する1つ以上の楽音信号発生手段と、
前記同期信号に同期し前記基本クロックに応じて前記楽
音信号を混合する1つ以上の楽音信号混合手段とを備え
たものである。Means for Solving the Problems In order to solve the above-mentioned problems, a musical sound control device for an electronic musical instrument according to the present invention comprises a plurality of basic clock generators for generating clocks that are not completely at the same frequency; Synchronizing signal generating means for generating a synchronizing signal for absorbing a difference in sampling frequency caused by a slight difference, and one or more tone signal generating means for synchronizing with the synchronizing signal and generating a tone signal in accordance with the basic clock Means,
One or more tone signal mixing means for mixing the tone signals in accordance with the basic clock in synchronization with the synchronization signal.
作 用 上記構成により、基本クロックの周波数のわずかな違
いに起因するサンプリング周波数の違いを吸収するため
の同期信号発生手段の同期信号によって、楽音信号発生
手段と楽音信号混合手段とを同期して動作させること
で、同期信号発生手段と楽音信号発生手段と楽音信号混
合手段の間で僅かに異なる基本クロック信号の周期の影
響がなくなり、周期ずれなく複数の楽音信号はディジタ
ル信号のまま混合される。また基本クロック発生部を楽
音信号発生手段あるいは楽音信号混合手段に含入させる
ことも可能である。With the above configuration, the tone signal generating means and the tone signal mixing means operate in synchronization with the synchronizing signal of the synchronizing signal generating means for absorbing a difference in sampling frequency caused by a slight difference in the frequency of the basic clock. By doing so, the influence of the cycle of the basic clock signal slightly different between the synchronizing signal generating means, the tone signal generating means and the tone signal mixing means is eliminated, and the plurality of tone signals are mixed as digital signals without a cycle shift. It is also possible to include the basic clock generator in the tone signal generator or tone signal mixer.
実施例 以下本発明の一実施例を図面に基づいて説明する。An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例における電子楽器の楽音制
御装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a tone control device for an electronic musical instrument according to an embodiment of the present invention.
本発明の電子楽器の楽音制御装置は、同期信号S11を
発生する同期信号発生手段11と、同期信号S11を入力
し、この同期信号S11に同期してディジタル楽音信号S12
を発生する第1の楽音信号発生手段12と、同期信号S11
を入力し、この同期信号S11に同期してディジタル楽音
信号S13を発生する、上記第1の楽音信号発生手段12と
同一構成の第2の楽音信号発生手段13と、同期信号S11
とディジタル楽音信号S12とディジタル楽音信号S13とを
入力し、同期信号S11に同期してディジタル楽音信号S12
とS13を混合し、ディジタル楽音混合信号S14として出力
する楽音信号混合手段14と、ディジタル楽音混合信号S1
4を入力し、ディジタル−アナログ変換を行うディジタ
ル−アナログ変換器(以下、DACと称す)15と、DAC15の
出力信号を入力し発音するサウンドシステム16とから構
成されている。The musical tone control device for an electronic musical instrument according to the present invention comprises a synchronizing signal generating means 11 for generating a synchronizing signal S11, a synchronizing signal S11, and a digital tone signal S12 synchronized with the synchronizing signal S11.
And a synchronizing signal S11.
And a second tone signal generating means 13 having the same configuration as the first tone signal generating means 12 for generating a digital tone signal S13 in synchronization with the synchronizing signal S11.
And the digital tone signal S12 and the digital tone signal S13, and the digital tone signal S12 is synchronized with the synchronizing signal S11.
Signal mixing means 14 for mixing the digital tone mixing signal S1 and the digital tone mixing signal S1
4 is provided with a digital-analog converter (hereinafter referred to as DAC) 15 for performing digital-analog conversion, and a sound system 16 for inputting and outputting an output signal of the DAC 15.
上記同期信号発生手段11の構成およびその動作を第2
図のブロック図および第3図のタイムチャートにより詳
細に説明する。The configuration and operation of the synchronization signal generating means 11
This will be described in detail with reference to the block diagram shown in the drawing and the time chart shown in FIG.
同期信号発生手段11は第2図に示すように、基本クロ
ック信号S21を発生する基本クロック発生部21と基本ク
ロック信号S21を分周するカウンタ22と、カウンタ22の
出力Qの値が‘0'のとき出力信号S23が‘1'となる‘0'
検出器23と、カウンタ22の出力Qの値が‘8'のとき出力
信号S24が‘1'となる‘8'検出器24と、カウンタ22の出
力Qの値が‘16'のとき出力信号S25が‘1'となり、カウ
ンタ22をリセットする‘16'検出器25と、出力信号S23を
セット入力、出力信号S24をリセット入力とし、出力Q
として同期信号S11を出力するRSフリップフロップ(以
下、RSFFと略す)26とから構成されており、以下のよう
に動作する。As shown in FIG. 2, the synchronizing signal generating means 11 includes a basic clock generating unit 21 for generating a basic clock signal S21, a counter 22 for dividing the frequency of the basic clock signal S21, and a value of the output Q of the counter 22 being "0". The output signal S23 becomes '1'
The detector 23, the '8' detector 24 in which the output signal S24 becomes '1' when the value of the output Q of the counter 22 is '8', and the output signal when the value of the output Q of the counter 22 is '16' S25 becomes '1', the '16' detector 25 resets the counter 22, the output signal S23 is set input, the output signal S24 is reset input, and the output Q
And an RS flip-flop (hereinafter abbreviated as RSFF) 26 that outputs a synchronization signal S11, and operates as follows.
基本クロック発生部21は基本クロック信号S21を発生
する。クロック同期式リセット入力付き5ビットのバイ
ナリカウンタであるカウンタ22は、基本クロック信号S2
1をクロックとして、‘0'からカウントアップしてい
く。最初に、カウンタ22の値(出力Qの値)は‘0'であ
るので、‘0'検出器23の出力S23は‘1'となり、RSFF26
の入力Sも‘1'となり、その出力Qである同期信号S11
は‘1'となる。カウンタ22の値が‘8'になると、‘8'検
出器24の出力S24は‘1'となり、RSFF26の入力Rも‘1'
となり、同期信号S11は‘0'となる。さらに、カウンタ2
2の値が‘16'になると、‘16'検出器25の出力S25は‘1'
となり、カウンタ22のリセット入力RSTも‘1'となり、
次のクロックの立ち上がりでカウンタ22の値は‘0'にリ
セットされる。そして同期信号S11は再び‘1'となる。
このようにして、基本クロック信号の周期17個分を1周
期とする同期信号S11が発生する。The basic clock generator 21 generates a basic clock signal S21. The counter 22, which is a 5-bit binary counter with a clock synchronous reset input, receives the basic clock signal S2
Using 1 as a clock, count up from '0'. First, since the value of the counter 22 (the value of the output Q) is “0”, the output S23 of the “0” detector 23 becomes “1” and the RSFF 26
Of the synchronization signal S11 which is the output Q of the
Becomes '1'. When the value of the counter 22 becomes "8", the output S24 of the "8" detector 24 becomes "1" and the input R of the RSFF 26 becomes "1".
And the synchronization signal S11 becomes '0'. In addition, counter 2
When the value of 2 becomes '16', the output S25 of the '16' detector 25 becomes '1'
And the reset input RST of the counter 22 also becomes '1',
At the next rising edge of the clock, the value of the counter 22 is reset to “0”. Then, the synchronization signal S11 becomes “1” again.
In this manner, the synchronization signal S11 having one cycle of 17 basic clock signal cycles is generated.
次に楽音信号発生手段12,13の構成およびその動作を
第4図のブロック図および第5図〜第7図のタイムチャ
ートにより詳細に説明する。Next, the configuration and operation of the tone signal generating means 12 and 13 will be described in detail with reference to the block diagram of FIG. 4 and the time charts of FIGS.
楽音信号発生手段12,13は、第4図に示すように、基
本クロック信号S31を発生する基本クロック発生部31
と、基本クロック信号S31を分周するカウンタ32と、同
期信号S11をデータ入力、基本クロック信号S31をクロッ
ク入力とするDフリップフロップ(以下、DFFと略す)3
3と、DFF33の出力信号S33をデータ入力、基本クロッ
ク信号S31をクロック入力とするDFF34と、出力Q信号S3
3とDFF34の出力Q信号S34を入力とする2入力ANDゲート
35と、カウンタ32の出力QA(‘1')、QB(‘2')、QC
(‘4')、QD(‘8')を入力する4入力ANDゲート38
と、4入力ANDゲート38の出力信号S38をセット入力、2
入力ANDゲート35の出力信号S35をリセット入力とし、出
力Q信号S36でカウンタ32をリセットするRSFF36と、カ
ウンタ32の出力QA,QB,QC,QDおよび基本クロック信号S31
をタイミング信号として、楽音信号S12またはS13を合成
して出力する楽音信号合成部38とから構成されており、
以下のように動作する。As shown in FIG. 4, the tone signal generating means 12, 13 includes a basic clock generator 31 for generating a basic clock signal S31.
And a counter 32 for dividing the basic clock signal S31, a D flip-flop (hereinafter abbreviated as DFF) 3 for inputting the synchronization signal S11 as data and the basic clock signal S31 as a clock input.
3, a DFF34 having a data input of the output signal S33 of the DFF33 and a clock input of the basic clock signal S31, and an output Q signal S3.
2-input AND gate that receives 3 and the output Q signal S34 of DFF34
35, counter 32 outputs QA ('1'), QB ('2'), QC
('4'), 4-input AND gate 38 for inputting QD ('8')
And the input signal S38 of the four-input AND gate 38
The output signal S35 of the input AND gate 35 is used as a reset input, the RSFF 36 resets the counter 32 with the output Q signal S36, the outputs QA, QB, QC, QD of the counter 32 and the basic clock signal S31.
And a tone signal synthesizing unit 38 that synthesizes and outputs the tone signal S12 or S13 as a timing signal,
It works as follows.
基本クロック発生部31は基本クロック信号S31を発生
する。クロック同期式リセット入力付き4ビットのバイ
ナリカウンタであるカウンタ32は、基本クロック信号S3
1をクロックとして、‘0'からカウントアップしてい
く。カウンタ32の出力QA,QB,QC,QDがすべて‘1'になる
と、4入力ANDゲート38の出力信号S38は‘1'になり、RS
FF36のセット入力Sも‘1'となり、その出力信号S36も
‘1'となる。カウンタ32のリセット入力RSTが‘1'とな
るので、次のクロックの立ち上がりでカウンタ32の値は
‘0'にリセットされ、リセット入力RSTが‘1'の間は基
本クロック信号S31が入ってきても、カウンタ32の値は
‘0'のままである。カウンタ32の値が進まないと、楽音
信号合成部37における楽音合成も進行せず、停止状態に
なる。The basic clock generator 31 generates a basic clock signal S31. The counter 32, which is a 4-bit binary counter with a clock synchronous reset input, receives the basic clock signal S3
Using 1 as a clock, count up from '0'. When the outputs QA, QB, QC, and QD of the counter 32 all become "1", the output signal S38 of the 4-input AND gate 38 becomes "1", and RS
The set input S of the FF 36 also becomes "1", and the output signal S36 also becomes "1". Since the reset input RST of the counter 32 becomes '1', the value of the counter 32 is reset to '0' at the next rising edge of the clock, and the basic clock signal S31 enters while the reset input RST is '1'. Also, the value of the counter 32 remains '0'. If the value of the counter 32 does not advance, the tone synthesis in the tone signal synthesizing unit 37 does not proceed, and the state is stopped.
一方、同期信号S11は、基本クロック信号S31ごとにDF
F33と34によってサンプリングされている。DFF33の出力
Q信号S33が‘1'、DFF34の反転出力信号S34が‘1'の
とき、ANDゲート35の出力信号S35は‘1'となり、同期信
号S11の‘0'から‘1'への変化を検出する。ANDゲート35
の出力信号S35が‘1'になると、RSFF36のリセット入力
Rも‘1'となり、その出力Q信号S36は‘0'となり、カ
ウンタ32は次のクロックの立ち上がりからカウント動作
を再開する。こうして、楽音信号合成部37における楽音
合成も再開される。演算された楽音信号S12またはS13
は、カウンタ32の値(QA,QB,QC,QD)が‘15'のとき、出
力される。On the other hand, the synchronization signal S11 is
Sampled by F33 and 34. When the output Q signal S33 of DFF33 is '1' and the inverted output signal S34 of DFF34 is '1', the output signal S35 of the AND gate 35 becomes '1', and the synchronization signal S11 changes from '0' to '1'. Detect changes. AND gate 35
When the output signal S35 becomes "1", the reset input R of the RSFF 36 also becomes "1", the output Q signal S36 becomes "0", and the counter 32 resumes the counting operation from the next rising edge of the clock. Thus, the tone synthesis in the tone signal synthesizing section 37 is also restarted. Calculated tone signal S12 or S13
Is output when the value (QA, QB, QC, QD) of the counter 32 is “15”.
以上のように、楽音信号S12またはS13の発生は、基本
クロック信号16個分の周期で行われており、同期信号S1
1は基本クロック信号17個分の周期なので、第6図に示
すように、基本クロック信号1個分の期間の停止状態が
存在する。したがって第7図に示すように、楽音信号発
生手段12,13の基本クロック信号S31の周期が、同期信号
発生手段11の基本クロック信号S21の周期よりも短い場
合には、楽音信号発生手段12,13において、基本クロッ
ク信号S31 1個分の期間の停止状態のほかに、基本クロ
ック信号S31 2個分の期間の停止状態が発生するときが
ある。これは、基本クロック信号の周期のずれが基本ク
ロック信号1周期分だけ蓄積した時に発生する。逆に、
楽音信号発生手段12,13の基本クロック信号S31の周期
が、同期信号発生手段11の基本クロック信号S21の周期
よりも長い場合には、楽音信号発生手段12,13におい
て、基本クロック信号S31 1個分の期間の停止状態のほ
かに、停止状態が発生しないときがあり、このように同
期信号発生手段11と楽音信号発生手段12,13の基本クロ
ック信号の周期のずれを補正している。As described above, the generation of the tone signal S12 or S13 is performed in a cycle of 16 basic clock signals, and
Since 1 is a period corresponding to 17 basic clock signals, there is a stop state for a period corresponding to one basic clock signal as shown in FIG. Therefore, as shown in FIG. 7, when the cycle of the basic clock signal S31 of the tone signal generating means 12, 13 is shorter than the cycle of the basic clock signal S21 of the synchronizing signal generating means 11, the tone signal generating means 12, In 13, in addition to the stop state for a period of one basic clock signal S31, there may be a stop state for a period of two basic clock signals S31. This occurs when the cycle of the basic clock signal is accumulated for one cycle of the basic clock signal. vice versa,
If the cycle of the basic clock signal S31 of the tone signal generating means 12, 13 is longer than the cycle of the basic clock signal S21 of the synchronizing signal generating means 11, one basic clock signal S31 is generated in the tone signal generating means 12, 13. In addition to the stop state during the minute period, there is a case where the stop state does not occur, and thus the deviation of the cycle of the basic clock signal between the synchronizing signal generating means 11 and the tone signal generating means 12 and 13 is corrected.
次に、楽音信号混合手段14の構成およびその動作を第
8図のブロック図および第9図のタイムチャートにより
詳細に説明する。Next, the configuration and operation of the tone signal mixing means 14 will be described in detail with reference to the block diagram of FIG. 8 and the time chart of FIG.
楽音信号混合手段14は、第8図に示すように、基本ク
ロック信号S41を発生する基本クロック発生部41と、基
本クロック信号S41を分周するカウンタ42と、同期信号S
11をデータ入力、基本クロック信号S41をクロック入力
とするDフリップフロップ(以下、DFFと略す)43と、D
FF43の出力Q信号S43をデータ入力、基本クロック信号S
41をクロック入力とするDFF44と、出力Q信号S43とDFF4
4の出力信号S44を入力とする2入力ANDゲート45と、
カウンタ42の出力QA(‘1')、QB(‘2')、QC
(‘4')、QD(‘8')を入力する4入力ANDゲート52
と、4入力ANDゲート52の出力信号S52をセット入力、2
入力ANDゲート45の出力信号S45をリセット入力とし、出
力Q信号S46でカウンタ42をリセットするRSFF46と、カ
ウンタ42の出力QDをクロック入力、ディジタル楽音信号
S12をデータ入力とする複数ビットのDFF47と、カウンタ
42の出力QDをクロック入力、ディジタル楽音信号S13を
データ入力とする複数ビットのDFF48と、DFF47の出力信
号とDFF48の出力信号を加算する加算器49と、カウンタ4
2の出力QDを反転するインバータ50と、加算器49の出力
信号S49をデータ入力、インバータ50の出力信号をクロ
ック入力とし、出力Q信号をディジタル楽音信号S14と
して出力するDFF51とから構成されており、以下のよう
に動作する。As shown in FIG. 8, the tone signal mixing means 14 includes a basic clock generator 41 for generating a basic clock signal S41, a counter 42 for dividing the frequency of the basic clock signal S41, and a synchronizing signal S41.
A D flip-flop (hereinafter abbreviated as DFF) 43 having 11 as a data input and a basic clock signal S41 as a clock input;
FF43 output Q signal S43 data input, basic clock signal S
DFF44 using 41 as a clock input, and output Q signals S43 and DFF4
A two-input AND gate 45 receiving the output signal S44 of FIG.
Output QA ('1'), QB ('2'), QC of counter 42
('4'), 4-input AND gate 52 for inputting QD ('8')
And the set input of the output signal S52 of the 4-input AND gate 52,
The output signal S45 of the input AND gate 45 is used as a reset input, the output Q signal S46 resets the counter 42 with the RSFF 46, and the output QD of the counter 42 is clock input, the digital tone signal
Multi-bit DFF47 with S12 as data input and counter
A multi-bit DFF 48 having a clock input of the output QD of 42 and a data input of the digital tone signal S13, an adder 49 for adding the output signal of the DFF 47 and the output signal of the DFF 48, and a counter 4
An inverter 50 for inverting the output QD of 2 and a DFF51 for inputting the output signal S49 of the adder 49 as a data input, using the output signal of the inverter 50 as a clock input, and outputting the output Q signal as a digital tone signal S14. It operates as follows.
基本クロック発生部41、クロック同期式リセット入力
付き4ビットのバイナリカウンタであるカウンタ42、カ
ウンタ42の値(QA,QB,QC,QD)が‘15'のときに出力が
‘1'となる4入力ANDゲート52、同期信号S11の立ち上が
り検出用のDFF43と44とANDゲート45、およびカウンタ42
のリセット用RSFF46の動作は、楽音信号発生手段12,13
の場合と同じなので省略する。楽音信号発生手段12およ
び13から出力された楽音信号S12およびS13は、カウンタ
42の出力QDの立ち上がり時にDFF47および48によってラ
ッチされ、加算器49において加算される。その加算結果
は、カウンタ42の出力QDの立ち下がり時にDFF51にラッ
チされ、楽音混合信号S14として出力される。楽音信号
混合手段14においても同期信号発生手段11との基本クロ
ック信号の周期のずれは補正されている。A basic clock generator 41, a counter 42 which is a 4-bit binary counter with a clock synchronous reset input, and an output "1" when the value (QA, QB, QC, QD) of the counter 42 is "15". Input AND gate 52, DFFs 43 and 44 for detecting rising of synchronization signal S11, AND gate 45, and counter 42
The operation of the reset RSFF 46 is based on the tone signal generation means 12 and 13.
Since it is the same as the case of, it is omitted. The tone signals S12 and S13 output from the tone signal generating means 12 and 13 are
At the rising edge of the output QD 42, it is latched by the DFFs 47 and 48 and added by the adder 49. The result of the addition is latched by DFF51 when the output QD of the counter 42 falls, and is output as a tone mixing signal S14. In the tone signal mixing means 14 as well, the deviation of the cycle of the basic clock signal from the synchronization signal generation means 11 is corrected.
以上のように本実施例によれば、同期信号発生手段11
から発生する同期信号によって、楽音信号発生手段12,1
3と楽音信号混合手段14とを同期させることにより、楽
音信号発生手段12,13と楽音信号混合手段14が別々の基
本クロック信号で動作しても、基本クロック信号の周期
のずれを補正し、楽音信号発生手段12,13から発生する
楽音信号をディジタル信号のまま混合することができ
る。As described above, according to the present embodiment, the synchronization signal generating means 11
Music signal generating means 12, 1
By synchronizing the tone signal mixing means 14 with the tone signal mixing means 14, even if the tone signal generating means 12, 13 and the tone signal mixing means 14 operate with different basic clock signals, the shift of the cycle of the basic clock signal is corrected, The tone signals generated from the tone signal generating means 12 and 13 can be mixed as digital signals.
なお、本実施例では、同期信号発生手段11を独立して
設けてあるが、同期信号発生手段11を楽音信号混合手段
14に含めて、同期信号発生手段11と楽音信号混合手段14
を同一の基本クロックで動作させ、同期信号を残りの楽
音信号発生手段12,13へ供給してもよい。この場合の同
期信号の流れを第10図(a)(b)に示す。第10図で
は、‘SG'は楽音信号発生手段を、‘MIX'は楽音信号混
合手段を表わしている。また、同期信号発生手段を楽音
信号発生手段に含めてもよい。この場合の同期信号の流
れは第10図(c)のようになる。さらに、第10図(d)
のように同期信号を順次接続したり、(e)のように同
期信号をループ状に接続してもよい。In this embodiment, the synchronizing signal generating means 11 is provided independently, but the synchronizing signal generating means 11 is
14, the synchronizing signal generating means 11 and the tone signal mixing means 14
May be operated with the same basic clock, and the synchronizing signal may be supplied to the remaining tone signal generating means 12 and 13. The flow of the synchronization signal in this case is shown in FIGS. 10 (a) and 10 (b). In FIG. 10, 'SG' indicates a tone signal generating means, and 'MIX' indicates a tone signal mixing means. Further, the synchronizing signal generating means may be included in the tone signal generating means. The flow of the synchronization signal in this case is as shown in FIG. Further, FIG. 10 (d)
Or the synchronization signals may be connected in a loop as shown in FIG.
発明の効果 以上のように本発明によれば、完全には同一周波数で
ないクロックを発生する複数の基本クロック発生部と、
前記の基本クロックの周波数のわずかな違いに起因する
サンプリング周波数の違いを吸収するための同期信号を
発生する同期信号発生手段と、前記同期信号に同期し前
記基本クロックに応じて楽音信号を発生する1つ以上の
楽音信号発生手段と、前記同期信号に同期し前記基本ク
ロックに応じて前記楽音信号を混合する1つ以上の楽音
信号混合手段とを設けるようにしたので、各手段の間で
僅かに異なる基本クロッ信号の周期のずれをなくすこと
ができ、楽音信号をディジタル信号のまま混合すること
ができる。Effects of the Invention As described above, according to the present invention, a plurality of basic clock generators that generate clocks that are not completely at the same frequency,
Synchronizing signal generating means for generating a synchronizing signal for absorbing a difference in sampling frequency caused by a slight difference in the frequency of the basic clock, and generating a tone signal in synchronization with the synchronizing signal and according to the basic clock Since at least one tone signal generating means and one or more tone signal mixing means for synchronizing with the synchronizing signal and mixing the tone signals in accordance with the basic clock are provided, a slight Therefore, it is possible to eliminate the deviation of the cycle of the basic clock signal which is different from the original one, and to mix the tone signal as a digital signal.
第1図は本発明の一実施例における電子楽器の楽音制御
装置のブロック図、第2図は第1図の同期信号発生手段
のブロック図、第3図は第2図の同期信号発生手段のタ
イムチャート、第4図は第1図の楽音信号発生手段のブ
ロック図、第5図、第6図および第7図はそれぞれ第4
図の楽音信号発生手段のタイムチャート、第8図は第1
図の楽音信号混合手段のブロック図、第9図は第8図の
楽音信号混合手段のタイムチャート、第10図は本実施例
以外の同期信号の接続例を示す接続図である。 11……同期信号発生手段、12,13……楽音信号発生手
段、14……楽音信号混合手段、15……ディジタル−アナ
ログ変換器(DAC)、16……サウンドシステム、S11……
同期信号、S12,S13……ディジタル楽音信号、S14……デ
ィジタル楽音混合信号。FIG. 1 is a block diagram of a tone control device for an electronic musical instrument according to one embodiment of the present invention, FIG. 2 is a block diagram of a synchronizing signal generating means of FIG. 1, and FIG. FIG. 4 is a block diagram of the tone signal generating means shown in FIG. 1, and FIGS.
FIG. 8 is a time chart of the tone signal generating means shown in FIG.
FIG. 9 is a block diagram of the tone signal mixing means shown in FIG. 9, FIG. 9 is a time chart of the tone signal mixing means of FIG. 8, and FIG. 10 is a connection diagram showing an example of connection of synchronization signals other than the present embodiment. 11 synchronization signal generating means, 12, 13 tone signal generating means, 14 tone signal mixing means, 15 digital-analog converter (DAC), 16 sound system, S11
Synchronous signal, S12, S13 ... Digital tone signal, S14 ... Digital tone mixed signal.
Claims (3)
する複数の基本クロック発生部と、 前記の基本クロックの周波数のわずかな違いに起因する
サンプリング周波数の違いを吸収するための同期信号を
発生する同期信号発生手段と、 前記同期信号に同期し前記基本クロックに応じて楽音信
号を発生する1つ以上の楽音信号発生手段と、 前記同期信号に同期し前記基本クロックに応じて前記楽
音信号を混合する1つ以上の楽音信号混合手段と、 を備えた電子楽器の楽音制御装置。1. A plurality of basic clock generators for generating clocks not completely at the same frequency, and a synchronizing signal for absorbing a difference in sampling frequency caused by a slight difference in the frequency of the basic clock. Synchronizing signal generating means; one or more tone signal generating means synchronizing with the synchronizing signal and generating a tone signal in accordance with the basic clock; mixing the tone signal in synchronizing with the synchronizing signal and in accordance with the basic clock And a tone signal mixing means for an electronic musical instrument, comprising: at least one tone signal mixing means.
含むこと を特徴とする請求項1記載の電子楽器の楽音制御装置。2. The tone control device for an electronic musical instrument according to claim 1, wherein said tone signal generating means includes a basic clock generator.
含むこと を特徴とする請求項1記載の電子楽器の楽音制御装置。3. The tone control device for an electronic musical instrument according to claim 1, wherein the tone signal mixing means includes a basic clock generator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2134401A JP2834280B2 (en) | 1990-05-24 | 1990-05-24 | Electronic musical instrument tone control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2134401A JP2834280B2 (en) | 1990-05-24 | 1990-05-24 | Electronic musical instrument tone control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0429198A JPH0429198A (en) | 1992-01-31 |
JP2834280B2 true JP2834280B2 (en) | 1998-12-09 |
Family
ID=15127531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2134401A Expired - Fee Related JP2834280B2 (en) | 1990-05-24 | 1990-05-24 | Electronic musical instrument tone control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2834280B2 (en) |
-
1990
- 1990-05-24 JP JP2134401A patent/JP2834280B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0429198A (en) | 1992-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100865662B1 (en) | Noise Shaping Digital Frequency Synthesis | |
US8456344B1 (en) | Method and apparatus for generating a target frequency having an over-sampled data rate using a system clock having a different frequency | |
JP4310036B2 (en) | Timing signal generation circuit and semiconductor inspection apparatus including the same | |
JPH0951269A (en) | Frequency synthesizer | |
KR100464933B1 (en) | Fully digital clock synthesizer | |
US11509314B2 (en) | All-digital phase-locked loop | |
JP2834280B2 (en) | Electronic musical instrument tone control device | |
JP2004208029A (en) | Synchronization circuit | |
JP7539008B2 (en) | Entropy Source Circuit | |
JPS5853836B2 (en) | A device that generates a multi-bit digital display | |
KR850700194A (en) | Multi-Frequency Digital Phase Locked Loops | |
US11588490B2 (en) | Digital loop filter in all-digital phase-locked loop | |
JP3201437B2 (en) | Waveform generator trigger synchronization circuit | |
JP3900679B2 (en) | Digital PLL circuit | |
JPH01144818A (en) | Numerical value control type oscillation circuit | |
KR20030065062A (en) | Apparatus and method for generating writing pulse on optical recording medium using ring oscillator | |
KR0165052B1 (en) | Digital ring back tone generating circuit | |
JP2541109B2 (en) | PLL system offset frequency synthesis circuit | |
JP2689539B2 (en) | Divider | |
JP3006794B2 (en) | Synchronous pulse generation circuit | |
JP2734287B2 (en) | Sampling clock information generation circuit | |
JPH0722915Y2 (en) | Digital automatic optimum phase synchronization circuit | |
JPS62279713A (en) | 56khz clock generation circuit | |
JP2000332538A (en) | Multichannel synchronous synthesizer | |
KR100211333B1 (en) | Adjustment synchronization device of digital voice signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |