[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2833996B2 - フレキシブルフィルム及びこれを有する半導体装置 - Google Patents

フレキシブルフィルム及びこれを有する半導体装置

Info

Publication number
JP2833996B2
JP2833996B2 JP6110857A JP11085794A JP2833996B2 JP 2833996 B2 JP2833996 B2 JP 2833996B2 JP 6110857 A JP6110857 A JP 6110857A JP 11085794 A JP11085794 A JP 11085794A JP 2833996 B2 JP2833996 B2 JP 2833996B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
connection
wiring layer
chip
flexible film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6110857A
Other languages
English (en)
Other versions
JPH07321157A (ja
Inventor
慶一郎 方
修一 松田
英二 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6110857A priority Critical patent/JP2833996B2/ja
Priority to EP95108029A priority patent/EP0684644B1/en
Priority to DE69525280T priority patent/DE69525280T2/de
Priority to EP99115292A priority patent/EP0959499A1/en
Priority to US08/450,728 priority patent/US5683942A/en
Priority to KR1019950013222A priority patent/KR100203030B1/ko
Publication of JPH07321157A publication Critical patent/JPH07321157A/ja
Priority to US08/873,593 priority patent/US5905303A/en
Application granted granted Critical
Publication of JP2833996B2 publication Critical patent/JP2833996B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フィルムキャリヤ半導
体デバイス、特に高密度実装に適したフィルムキャリヤ
及びこれを有する半導体デバイスとその製造方法並びに
そのデバイス実装方法に関するものである。
【０００２】
【従来の技術】半導体パッケージは、小型軽量化，高速
化，高機能化という電子機器の要求に対応する為に、新
しい形態が次々に開発されている。チップの高集積化に
よる多ピン化と、装置の小型・薄型化の要求は厳しくな
り、その両立にはファインピッチ化が避けられない。よ
って、狭ピッチ化が可能なインナーリード接続とピッチ
を拡大できるエリアアレイ接続は必要不可欠な技術にな
ることは間違いないと思われる。
【０００３】現在、チップとリードの電気的接続、いわ
ゆるインナーリード接続（ＩＬＢ）には主にワイヤーボ
ンディング方式が用いられているが、多ピン化に伴い、
パッドピッチが狭くなり、接続が困難になってきた為、
ＴＡＢ方式やフリップチップ方式が注目されている。Ｔ
ＡＢ接続方式では、絶縁フィルム上にエッチングして作
った金属箔のインナーリードをチップのパッド上に形成
されたバンプとボンディングする為、薄型・小型実装化
に対してもメリットがある。フリップチップ接続方式
は、チップの能動素子面に半田バンプを形成し、チップ
を裏返して基板に直接接続する方式なので、多ピン・狭
ピッチ化に対応でき、接続配線長が極めて短い為、高速
化や低ノイズ化にも有利である。
【０００４】ところが、いずれの接続方式においても、
一般的に半導体ベアチップの電極パッドにバリヤメタル
やバンプを形成するプロセスが必要となる。例えば、ア
ルミニウム電極に対しバンプ材料として半田が適用され
る場合、まず電極面に接着層としてＣｒやＴｉ、拡散防
止層としてＣｕ，Ｎｉ，Ｐｔ，Ｒｈ，Ｐｄ等をスパッタ
や蒸着等の方法により形成しなければならない。また、
半田やＡｕ等のバンプもボールバンプやメッキ等で形成
する工程が入る。一方、ＴＡＢ接続方式では、インナー
リード側にバンプを形成してボンディングする方式（転
写バンプ方式やメサバンプ方式）も考案されている。し
かし、いずれにしても複雑な製造工程の導入は避けられ
ず、製造コストアップや歩留まり低下、狭パッチ化に対
する制約や信頼性の低下につながる。
【０００５】上記課題を解決する方法として、特開昭５
３−５６９６９号公報や特開平５−４７８４７号公報、
特開平２−２２９４４５号公報に示されたバンプ付きフ
ィルムキャリヤテープが提案されている。特開昭５３−
５６９６９号公報では、図１７に示すように、片面にリ
ード配線３が形成されたポリイミド等の絶縁性フィルム
４にフォトエッチングやプレス加工により貫通孔を設
け、その開口部にメッキ等により金属物質５を充填し、
その上にバンプ状金属突出物６を形成している。そし
て、チップ１の電極パッド２に金属物質６を接着してい
る。かかる構成により、チップやリードへのバンプ形成
工程が排除できる。さらに、特開平５−４７８４７号公
報では、ＴＡＢ接続方式の課題であった細密化に伴うリ
ード変形防止やリード自体の強度、パッドとの接続強度
の低下を改善できる構造が開示されている。一方、特開
平２−２２９４４５号公報では、図１７と基本的には同
一構造ではあるが、チップとフィルムキャリヤテープと
の密着性も向上する手段が開示されている。すなわち、
図１８に示すように、半導体チップ１の外部接続用電極
２の形成面に熱接着性樹脂層７を設け、一方、フィルム
キャリヤテープ側にはフィルム４に複数の開孔７を形成
しており、これらを接続している。かくすれば、接着性
樹脂層７がフィルム４の開孔７を埋め、その結果、密着
性が向上し、電気的接続も強固になると共に、チップの
表面保護も行える。上記の各方法によれば、フィルムキ
ャリヤテープ側にバンプを形成できるので、製造工程が
簡素化され、かつ多ピン化、薄型化するリードフィンガ
ーの強度をますことができる。
【０００６】しかし、これらの提案では、基本的には従
来のＴＡＢテープの改良に関するものであり、チップの
電極パッド上のバンプをただ単にＴＡＢテープ側に移し
たものに過ぎず、他のＴＡＢ接続方式の課題は改善され
ていない。ＴＡＢの実装方法を取り込んだフィルムキャ
リヤタイプのパッケージであるＴＣＰでは、アウターリ
ードが狭ピッチである為に、一括リフローは困難で、基
板への実装には特別なボンダーが必須となる。更に、多
ピン化と高周波数化や低ノイズ化の要求を両立するに
は、少なくても２層の金属配線層を持ったテープの開発
が必要になる。
【０００７】一方、アウターリードを設けることなく、
フィルムキャリヤを介してベアチップを基板に実装する
提案が特開平４−１５４１３６号公報で行われている。
すなわち、図１９に示すように、絶縁フィルム４の一方
の表面に形成されたリード配線３の終端部分にバンプ電
極６が設けられ、このバンプ電極６にチップ１の電極パ
ッド２が接続されている。フィルム４はその他方の表面
にも電極パッド８を有しており、同パッド８はビアホー
ル９を介してリード配線３に接続されている。かかる構
成では、従来ワイヤボンディングやＴＡＢ接続方式で用
いていた汎用チップがそのまま流用できる。また、ＴＡ
Ｂ接続方式の利点であるチップ実装前の選別、ＢＴも可
能である。さらに、フィルムキャリヤテープの実装基板
対応面側の接続パッドを中央部の領域を利用するように
接続パターンを形成することで展開できる。即ち、外部
接続ピッチを拡大できるエリアアレイ接続が可能とな
る。
【０００８】また、フィルムキャリヤが接続されたチッ
プの周囲を樹脂封止することによって、パッケージ化さ
れた小型の半導体装置が特開平５−８２５８６号公報で
提案されている。すなわち、図２０に示したように、パ
ッケージの小型化や高速化に対応できるよう各々バンプ
電極６が形成された絶縁基板１０とチップ１を接続して
いるが、チップのバンプ電極２１とは異なる位置に絶縁
基板１０のそれを自由に配置できるので、実装時の自由
度は高くなる。チップと絶縁基板のの接続は、加熱治具
を用い拡散接合で行っている。封止は、キャビティ内に
収容し、ゲートを介してモールド樹脂１６を注入、冷却
することで行っている。
【０００９】ところで、フリッピフロップ接続方式の他
の課題であるチップと基板の熱膨張が比較的整合してい
るセラリック等の高価な基板を使用する、もしくは樹脂
を封入することで補強する等の対策を施していたもの
が、フレキシブルなフィルムを介在させることだけで緩
和できることを特開昭６２−２９３７３０号公報、特開
平２−２２９４４３号公報、特開平３−４８４３５号公
報が示している。
【００１０】
【発明が解決しようとする課題】このように、チップの
実装およびそのための電極形成、引出し構造について様
々な提案があるが、いずれにも以下のような問題があ
る。すなわちまづ、特開昭５３−５６９６９号公報や特
開平５−４７８４７号公報、特開平２−２２９４４５号
公報では、先に記したように、アウターリード接続の問
題があるが、リードをフィルムキャリヤのチップ搭載部
側に引き回す例は一切記載されていない。特開昭５３−
５６９６９号公報ではリードが外側に延在しているの
で、このチップを含むパッケージサイズは小型化できな
い。さらに、特開平５−４７８４７号公報では、導体バ
ンプがニケルメッキ上に金メッキすることで形成されて
おり、かつ、ギャングボンディングにより接合すると明
記されている。しかし、接合時にニッケルが硬い為に、
クラックが入り、信頼性の高い接続はできない。金メッ
キ厚も約４〜６μｍなので、Ａｕ−Ａｌの共晶合金を作
り易くしているが、コストアップを招くだけである。ま
た、ギャングによる一括接続方式では微細ピッチには対
応できない。接合はポリイミドフィルムを通じては出来
ず、正確に充填金属をツールで如く必要があるからだ。
前記のキャリヤフィルムとチップ間の封止がされていな
いことによる問題も同様である。更に、信号伝達用導体
パターンは、常にチップ接続面とは逆側に形成しなけれ
ばならない。
【００１１】特開平２−２２９４４５号公報でも、上記
同様、リードが外側に延在している。また、フィルムキ
ャリヤ半導体素子のボンディング方法が明記されていな
い。特に、狭ピッチ化に伴い従来のＴＡＢリードとパッ
ドを接続するギャングボンディング方式では信頼性の高
い接合は得られない。また、唯一フィルムキャリヤとチ
ップ間に熱接着性樹脂層を設けて、表面保護や封止を行
えるように記載されているが、実施例のような方法では
バンプ状金属突出物の高さをかなり稼ぐか、樹脂層の厚
みを薄くしないと、そもそも接合せず、また初期的に接
合しても信頼性は保証できない。なぜならば、接合界面
の微小領域に必ず熱圧着性樹脂の残留物が認められ、確
実に接続信頼性を劣化させるからである。更に、樹脂が
流れ込むように金属物質が充填されていない貫通孔をフ
ィルムキャリヤの中央部に多数設けているが、特にその
必要性は認められない。
【００１２】一方、特開平４−１５４１３６号公報で
は、熱圧着や超音波接合によるフィルムキャリヤ上への
ベアチップ実装が可能なように、いずれかにＡｕまたは
Ａｌバンプを形成すると明記されている。これは前述し
たような問題を有する。また、フィルムキャリヤとして
ポリイミドやテフロン等の有機材料を使用する場合、仮
にベアチップとフィルムキャリヤとを電気的に接続でき
たとしても、インナーリード接続箇所以外は接着してい
ない為、フィルムキャリヤの変形が発生すると予想させ
る。特に微細な貫通孔を設けてビアを形成する際はフィ
ルムキャリヤの薄厚化が望まれるので、顕著に現れる。
これは、インナーリード接続を行う際に、フィルムキャ
リヤ全体が高温に曝され熱膨張し、その伸びた状態でイ
ンナーリード接続部は固定されるものの、有機材料は室
温に戻った際に再び縮む為に発生する現象である。特
に、実装基板側の接続パッドを内部に引き回す時に顕著
となる。即ち、半田バンプを形成する工程では、形成面
に平坦性が要求される為である。更に、インナーリード
接続部の封止が行われていない為、信頼性の低下が懸念
される。また、半導体チップの活性領域とフィルムキャ
リヤ上の引き回し配線層間に絶縁層が殆ど存在せず、回
路特性上干渉等の問題が懸念される。
【００１３】特開平５−８２５８６号公報では、チップ
へのバンプ形成を不可欠としており、接続方法もファイ
ンピッチ化に対応できない。また、チップと絶縁基板間
を本方法で樹脂封止するには、バンプ高さをかなり稼が
なければならず、均一に注入できず、空間ができてしま
う確率が高い。
【００１４】よって、本発明の目的は、以上のような従
来の問題点を解決することにより、少なくとも半導体チ
ップ搭載部分に外部接続用パッドを設けたフィルムキャ
リヤ及びこれを有する半導体装置を提供することにあ
る。
【００１５】
【課題を解決するための手段】本発明のフレキシブルフ
ィルムは、半導体チップの電極と対向する一主面に配線
層が設けられたフレキシブルフィルムであって、フレキ
シブルフィルム本体に前記配線層と前記電極とを接続す
る接続部が設けられ、前記接続部に対応する位置に設け
られた第１の開口部上で前記接続部が前記電極に接続さ
れるようになし、前記接続部の位置とは異なる位置に導
電体が埋め込まれた第２の開口部を備え、前記配線層及
び前記第２の開口部に設けられた導電体と電気的に接続
される導電性突起物が前記一主面とは反対面上の前記半
導体チップと重なる位置に設けられ、前記配線層及び前
記導電体は前記フレキシブルフィルム本体に密着して形
成されていることを特徴とする。また、本発明のフレキ
シブルフィルムは、半導体チップの電極に接続される配
線層と外部に接続される導電性突起物とが前記半導体チ
ップと重なる位置に設けられたフレキシブルフィルムに
おいて、前記電極と同位置に設けられた開口部の側面に
密着して形成され、かつ前記半導体チップと対向する一
主面にて略平坦な形状を呈する接続部と、前記一主面と
は反対面に密着して設けられ、前記接続部にその一端が
接続された配線層と、前記接続部とは異なる位置の前記
反対面上に密着して設けられ、前記配線層の他端に接続
された導電性突起物と、前記一主面側に設けられた接着
層とを有することを特徴とする。
【００１６】さらに、本発明の半導体装置は、表面に接
続用パッドを有する半導体チップと、前記半導体チップ
に接着層を介して固着されたフレキシブルフィルムとを
有する半導体装置において、前記フレキシブルフィルム
は、前記半導体チップと対向する一主面に設けられた配
線層と、前記配線層と前記接続用パッドとを接続する接
続部と、前記接続部に対応する位置に設けられた第１の
開口部と、前記第１の開口部とは異なる位置に設けら
れ、導電体にて埋め込まれた第２の開口部と、前記配線
層及び前記第２の開口部に設けられた導電体と電気的に
接続され、前記一主面とは反対面上の前記半導体チップ
と重なる位置に設けられた導電性突起部とを有すること
を特徴とする。また、本発明の半導体装置は、表面に接
続用パッドを有する半導体チップと、前記半導体チップ
に接着層を介して隙間なく固着されたフレキシブルフィ
ルムとを有する半導体装置であって、前記フレキシブル
フィルムは、前記接続用パッドと同位置に設けられた開
口部と、前記開口部の側面に密着して形成され、かつ前
記接続用パッドにバンプを介在することなく接続される
略平坦な形状を呈する接続部と、前記半導体チップと対
向する一主面とは反対面に設けられ、前記接続部にその
一端が接続された配線層と、前記半導体チップと重なる
位置の前記反対面上に密着して設けられ、前記配線層の
他端に接続された導電性突起物と、前記一主面側に設け
られた接着層とを有することを特徴とする。さらに、本
発明の半導体装置は、周辺部分に配置された複数の接続
用パッドを有する半導体チップと、前記半導体チップと
実質的に同じ大きさであって前記半導体チップに接着層
を介して隙間なく固着されたフレキシブルフィルムとを
有する半導体装置であって、前記フレキシブルフィルム
は、前記接続用パッドと同位置に設けられた開口部の内
部に充填された導電体にて形成され、かつ前記接続用パ
ッドにバンプを介在することなく圧着接続される略平坦
な形状を呈する接続部と、前記半導体チップと対向する
一主面またはこれとは反対面に設けられ、前記接続部に
その一端が接続された配線層と、前記接続用パッドより
も内側の前記反対面上に密着して形成され、前記配線層
の他端に接続された導電性突起物と、前記一主面側に設
けられた接着層とを有することを特徴とする。また、本
発明の半導体装置は、接続用パッドが形成された半導体
チップと、前記半導体チップの表面に接着層を介して隙
間なく固着されたフレキシブルフィルムとを有する半導
体装置であって、前記フレキシブルフィルムは、前記接
続用パッドと同位置に設けられた開口部の内部に充填さ
れた導電体にて形成され、かつ前記接続用パッドにバン
プを介在することなく圧着接続される略平坦な形状を呈
する接続部と、前記半導体チップと密着される一主面ま
たはこれとは反対面に密着して設けられ、前記接続部に
その一端が接続された配線層と、前記反対面に密着して
設けられ、前記配線層の他端に接続された外部端子と、
前記一主面側に設けられた接着層とを有することを特徴
とする。
【００１７】これらフレキシブルフィルムは、その配線
層の接続部が直接半導体チップのパッドに接続されて、
これによって半導体装置が得られる。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。
【００１９】図１は本発明のフィルムキャリヤ半導体デ
バイスの第一の実施例を示しており、（ａ）はその平面
図、（ｂ）は（ａ）図の線Ａ−Ａ′に沿った断面図を示
している。本実施例のフィルムキャリヤ半導体デバイス
は、銅等の金属箔をエッチング等により所望の形状に加
工した配線層３と、この配線層３の一部に半導体チップ
の電極と接続される領域を設け、かつかかる領域の直下
に相当するフィルム部分に開口部５が形成されているポ
リイミド系樹脂等の有機絶縁フィルム４から成るフィル
ムキャリヤを備えている。一方、半導体ベアキップ１は
その外周縁部に電極パッド２が配置され、各パッド２は
バンプやバリヤメタルが形成されていない状態で接着層
を挟んで電気的に接続された構成になっている。５０は
チップ１上のパッシベーション膜であり、チップ１とフ
ィルムキャリヤとは接着テープ７により接着されてい
る。更に、前記フィルムキャリヤの外部接続用パッドと
して例えば半田で成るバンプ電極６が形成されている。
このバンプ電極６は、図１（ａ）に示したように、フィ
ルムキャリヤに半導体ベアチップを搭載する部分のほぼ
全面を利用し、例えば同一ピッチでグリッド状に配置さ
れている。配線層３はフィルムキャリヤのチップ対応面
側に形成されており、その一端はビアホール９を通じて
外部接続用パッド６につながっている。インナーリード
としての配線層３は、前述した開口部５により半導体ベ
アチップ１の電極パッド２と高精度に位置合せすること
が可能である。インナーリード接続後は、必要に応じて
液状樹脂等を前記開口部５に注入して封止することも可
能である。
【００２０】次に、本発明の第二の実施例について図２
を用いて説明する。図２において、（ａ）はその平面
図、（ｂ）は（ａ）のＡ−Ａ′線に沿った断面図を示し
ている。本実施例では、第一の実施例と異なり、フィル
ムキャリヤに形成された配線層５は基板対応面側に位置
している。よって、チップ最外周縁部にリードが触れる
ことによるショート発生の心配は無くなる。また、チッ
プの活性領域と配線層間の絶縁距離を大きくとることが
できる為、電気特性上は有利になる。また、第一の実施
例では、ビアホール径に応じた外部接続用パッドしか設
けられず、限定されてしまうが、第二の実施例では配線
層がレジストもしくはポリイミド等の絶縁層１０でカバ
ーされ、エッチングにより外部接続用パッドを形成する
為、任意のランド径を設定することが可能となる。フィ
ルムキャリヤのチップ対応面側には、電極パッドに対応
した位置にリードが形成されている。配線層とインナー
リードとの導通は、厚み方向に貫通孔を設け、側面メッ
キを施すことによって行っている。
【００２１】図３に本発明の第三の実施例を示す。
（ａ）は平面図であり、（ｂ）は断面図である。第一の
実施例同様、フィルムキャリヤに形成された配線層３は
チップ対応面側に形成されているが、インナーリード接
続の為にフィルムキャリヤの厚み方向にスルーホール１
１を設け、該スルーホール１２に金属物質１２を充填す
ることでビアホール１３を形成する。該ビアホール１３
は半導体ベアチップ１の電極パッド２や前記配線層３と
高精度に位置合わせすることが可能で、ビアホール１３
を通じてそれぞれインナーリード接続される。本接続方
式を採用することで、ファインピッチ化に応じてリード
の薄厚化が進んでいるが、強度が持たない、リード曲が
りが起こるという問題は発生しなくなると共に、接合部
の信頼性は向上する。充填金属を通じて効率的にエネル
ギーを伝達できる為、インナーリード接合条件を緩和す
ることができる。
【００２２】図４に本発明の第四の実施例を示す。
（ａ）はその平面図であり、（ｂ）は断面図である。第
三の実施例との相違点は、フィルムキャリヤに形成され
た導体パターン３が基板対応面側に位置する点である。
第一と第二の実施例の相違点と同じく、エッジタッチの
心配が無くなり、絶縁距離も大きくとれる。また、イン
ナーリード接続用のビアホール１３の径とは無関係に外
部接続用パッドのランド径を設定できる。第三の実施例
では、インナーリード用の外部接続用と２種類のビアホ
ールを形成する必要がある。エッティング工程において
各々で径を変えることは可能だが、メッキにより金属充
填する際、量の制御が難しくなる欠点がある。しかし、
外部接続用パッドをメッキにより盛り上げることにより
半田ボールバンプ方式などで半田バンプを形成する際、
シェア強度を上げる効果がある。また、図５に第五の実
施例として示すように、半導体ベアチップに対向して設
置したフィルムキャリヤのスルーホールに金属物質を充
填する際に、故意に絶縁フィルム面から突起するように
バンプを形成することにより、接合後の高さを稼ぎ、接
着層分の段差をカバーすることも可能となる。さらに、
フィルムキャリヤを製造するコストを比較すると、第四
の実施例の方がカバー層を追加する分高くなるデメリッ
トもある。
【００２３】次に、本発明のフィルムキャリヤ型半導体
デバイスの製造方法について、図６を用いて説明する。
本方法は、図３に示したフィルムキャリヤ半導体デバイ
スに対応するものである。まず、図６（Ａ）に示すよう
に、本実施例のフィルムキャリヤ半導体デバイスを構成
するのに必要な部材は、フィルムキャリヤ５０と接着フ
ィルム７と半導体ベアチップ１である。
【００２４】本実施例に用いたフィルムキャリヤ５０を
図７に示す。（ａ）は金属箔側、（ｂ）は絶縁フィルム
側を示している。フィルムキャリヤは、例えば以下のよ
うな製法で作製できる。ポリイミド系有機絶縁フィルム
４と銅等の金属箔からなる２層基材において、まずフォ
トレジスト法により所望の形状で、かつ半導体ベアチッ
プの電極パッドと接続できるよう、高精度に位置合わせ
された導体パターン３を形成する。先に記したように、
導体パターンとしての配線層３の一端は外部接続用パッ
ドにつながっているが、他端は電気選別用パッド２１に
つながれている。次に、有機絶縁フィルムにレーザーや
エッチング等によりスルーホールを設ける。その際も、
配線層との高精度な位置合わせが必要である。例えば、
前記電極パッドが半導体ベアチップの外周縁部に１００
μｍピッチ、単列配置で形成されている場合、配線ピッ
チも１００μｍとなるが、スルーホールとの位置合わせ
を考えると、出来るだけ導体幅を大きくとることが望ま
れる。但し、フィルムキャリヤの半導体ベアチップを搭
載する部分ほぼ全面に渡り同一ピッチでグリッド状に配
置されたパッド間に配線を引き回す際の最小導体幅と異
なる場合は注意が必要である。また、逆に導体幅を広げ
すぎると、接合後にリードがつぶれ、ショートを起こす
ことも考えられる。今、導体幅として７０μｍが可能な
場合、位置合わせ精度を考慮に入れ、貫通孔の径として
はφ５０μｍ程度が適当となる。なお、このような微細
な貫通孔を精度よく形成するためには、絶縁フィルムの
厚みとしては出来るだけ薄い方が好ましい。また、金属
箔の厚みもエッチング精度が次第に厳しくなるに伴い、
同様に薄厚化の傾向にある。よって、トータル厚みとし
ては従来のＴＡＢテープよりもかなり薄くなるため、搬
送によるテープ不良や歩留まり低下に注意が必要とな
る。また、後述するように、加熱後のテープのしわや変
形発生原因にもなる。
【００２５】更に、前記スルーホールに電解メッキ等で
金属物質８を充填することによって、配線層と接続す
る。一方、反対側の開口部では充填金属８を盛り上げる
ことも可能で、アウターリード接続用ビアホールにおい
ては半田バンプを形成する際のランド径を稼ぎ、接合強
度を高める効果がある。なお、金属物質としては、金，
ニッケル，銅等が考えられるが、コストを考えると金は
好まれない。また、ニッケルはボンディング時にクラッ
クが入り易く信頼性の高い接続はできない。本発明で
は、充填金属として、主に銅を用いる。なお、表面はフ
ラッシュ金或いは錫メッキ処理を施す程度で、金の場合
耐食性を向上できる０．５μｍ前後の厚みで十分であ
る。最後に、ポリイミドをエッチングすることでスプロ
ケットホールや位置合わせ用ホールを完成させる。
【００２６】一方、図８に、第４の実施例に用いたフィ
ルムキャリヤを示しており（ａ）は金属箔側、（ｂ）は
絶縁フィルム側を示す。金属箔側にはレジスト或いはカ
バーポリイミド１０がコートされており、インナーリー
ド接続部、外部接続パッド部、電気選別用パッド部は開
口されている。図９に、第１の実施例に用いたフィルム
キャリヤの金属箔側（ａ），絶縁フィルム側（ｂ），を
各々示す。本実施例では、フィルムキャリヤにインナー
リード接続用の開口部５が設けられており、かつ、配線
層は半導体ベアチップの電極パッドに相対応するように
形成されてり、第１の実施例同様、その一端はフィルム
キャリヤのチップ対応面側に延伸され、ビアホールを介
して外部接続用パッドにつながっており、他端は電気選
別用パッドにまで引き回されている。
【００２７】一方、接着フィルム７に用いる樹脂として
は、熱硬化性、熱可塑性どちらでも差し支えない。キュ
アが不要で、耐熱性を考慮に入れると、熱可塑性ポリイ
ミドは有効である。熱可塑性ポリイミドは熱で溶融しな
いポリイミドと同様に芳香族系分子がイミド結合で結ば
れたポリマーである為、４００℃以上の耐熱性を有して
いるが、分子間の相互作用を弱め、樹脂に熱流動性を持
たせている。流動性の発現するいわゆるガラス転移温度
は任意にコントロールでき、各化学メーカから種々のタ
イプのものが既に市販されている。本発明では、チップ
の耐熱性からは出来るだけ低温、低加圧力での接着が必
要だが、半田リフロー時には溶融しないタイプの熱可塑
性ポリイミドが望まれる。なお、ポリイミド以外でも耐
熱性の改善された高分子系接着フィルムや高速キュアが
可能な熱硬化性ポリイミドフィルムでも、半導体ベアチ
ップの表面パッシベーション膜やキャリヤフィルムテー
プの絶縁フィルム側、金属箔側と高い密着力を実現でき
る。
【００２８】ところで、接着フィルムはチップサイズよ
り小さく切断する必要がある。なぜならば、チップの電
極パッドに接着フィルムが被覆した状態でインナーリー
ド接続を行った場合、接続部に有機物が付着し、確実に
接続信頼性を落とす為である。例えば、電極パッドが本
実施例のように外周縁部に配置されている場合、切断や
仮固定精度を考慮に入れ、余裕を持たせたサイズに予め
切断しておくことになる。また、接着フィルムは、その
厚み分だけチップの電極パッドとフィルムキャリヤ間の
段差につながる為、出来るだけ薄い方が好ましい。接着
フィルムのハドリング性も考慮に入れ、１０〜３０μｍ
程度が好ましい。
【００２９】本実施例の半導体ベアチップ１では、接続
パッド２がチップ外周縁部に設置されているが、活性領
域に配置されている場合でも問題ない。パッドを形成す
る金属は一般的にアルミニウム系合金である。また、本
実施例では形成されている表面パッシベーション膜５０
としてはポリイミド、窒化ケイ素膜、酸化ケイ素膜等が
想定されるが、特にその有無については限定しない。
【００３０】図６（Ｂ）に戻って、上記切断済み接着フ
ィルム７を半導体ベアチップ１上に位置精度よくセッテ
ィングする。更に、熱可塑性樹脂を用いる場合、接着フ
ィルムがメルトする温度にまでチップ側から加熱するこ
とで仮に固定できる。この時、ボイドがトラップされな
いように接着フィルムを設置、加熱する必要がある。
【００３１】次に、図６（Ｃ）のように、ＴＡＢ接続で
用いられるシングルポイントボンダーを流用し、フィル
ムキャリヤ５０と接着フィルム６が仮固定されたチップ
を位置合わせ後にインナーリード接続する。従来、ギャ
ングボンド方式がよく用いられてきたが、チップ電極パ
ッドのファインピッチ化や効率的なエネルギーの伝達が
要求されてきた為、熱と超音波を併用することで低温化
を図れ、１パッド或いは数パッドづつ接続していくいわ
ゆるシングルポイント接続方式の採用が不可欠である。
接合はチップ１の電極２を構成するアルミニウムとフィ
ルムキャリヤで配線層３を構成する銅の合金化によって
強固なものとなる。典型的な条件は、チップ表面が３０
０℃、荷重、時間を制御し、超音波を併用することもで
きる。また、ボンディングツールの材質やサイズについ
ても、インナーリード接続用ビアホール径及びばらつき
や充填金属の種類によって最適化する必要がある。
【００３２】ところで、図１０に示すように、接着フィ
ルム層７の厚み分、フィルムキャリヤは変形するが、有
機絶縁フィルム４特有の柔軟性と充填金属の延伸性によ
り問題はなく、強固な接続を得ることができる。一方、
インナーリード接続後室温に戻した際、加温時との熱膨
張率差によってフィルムキャリヤの半田バンプ搭載面に
しわが発生し、平坦性も失われている。ギャングボンデ
ィング接続方式では、更に高温が必要（例えば、５００
℃程度）なので、その程度は激しくなる。
【００３３】そこで、図６（Ｄ）に戻って、フィルムキ
ャリヤとチップ１を接着フィルム７を挟んで貼り合わせ
る為に、テープ側或いはチップ側から加熱、加圧を数秒
間行う。そのことによって、両者は接着すると共に、条
件によって接着フィルム成分の一部がインナーリード接
続部に回り込んで、チップ最外周縁部にまで広がる為
に、最終的に接着フィルムはチップ全体に行き渡ること
もある。また、テープ活性領域やインナーリード接続部
の封止、チップとの絶縁、α線対策等の効果も期待され
る。なお、典型的な条件は、インナーリード接続時の温
度と同等で、数ｋｇ／ｃｍ2 の荷重をかけるが、クラッ
ク等のチップやインナーリード接続部への悪影響は認め
られない。また、フィルムキャリヤの半田バンプ搭載面
は汚れ防止の為に平坦性のあるテフロンやセラミック板
等でカバーしながら加圧或いは加熱を行う必要がある。
【００３４】ところで、図６（Ｂ）〜（Ｄ）について特
に順番等は規定しない。例えば、接着フィルム７はフィ
ルムキャリヤ側にセッティングしても構わず、位置精度
よく貼り上わせた後にインナーリード接続しても差し支
えない。また、予めウエハー状態で接着層をチップ表面
に形成しておいても構わない。
【００３５】次に、図６（Ｅ）では、選別用パッド２１
を利用して通常のテープキャリヤパッケージ（ＴＣＰ）
と同様の方法で、電気選別・ＢＴを実施する。フィルム
キャリヤの外形や寸法等、ＥＩＡＪに準拠するよう設計
することで、ソケット、ボード等の選別治具は共有化す
ることができる。
【００３６】図６（Ｆ）では、チップ裏面にレーザー捺
印で品名表示後、金型を用い外形切断する。切りしろを
考慮に入れ、片端１００μｍ程度づつや大きめに切断す
るのが常であるが、ダイシングソーやレーザー等により
高精度な切断も可能である。
【００３７】最後に、図６（Ｇ）ではフィルムキャリヤ
テープの基板対応面に同一ピッチでグリッド状に配置さ
れた外部接続用パッドに半田バンプ６を形成する。形成
方法の一例としては、特開昭４９−５２９７３号公報に
記されているように、半田から成るワイヤをワイヤボン
ディング法を使用してボールを形成し、ボールをパッド
上に接合後、ボールのみを残してワイヤを切断すること
によりバンプを得る方法がある。その他、種々の方法が
提案されているが、特に拘らない。なお、半田バンプは
予めフィルムキャリヤテープを作製する際や貼り合わ
せ，インナーリード接続後で選別前に形成しても差し支
えない。また、バンブ形成材料についても半田に拘る必
要はなく、低温接続が可能なインジウムでも問題ない。
【００３８】以上のような工程を経て、本実施例のフィ
ルムキャリヤ半導体デバイスが完成する。
【００３９】次に、本実施例のフィルムキャリヤ半導体
デバイスを基板に実装する方法について説明する。図１
１は、実装状態の一例を示す断面図である。まず、本実
施例のフィルムキャリヤ半導体デバイスと実装基板１２
は例えば高精度マウンターを用い仮付けされる。フィル
ムキャリヤ半導体デバイスの例えば半田バンプ６と実装
基板のランド部１５の位置を光学系により合わせ、加熱
しながら荷重をかけることで仮固定する。その後、リフ
ロー炉で本接合する。また、半田バンプ径やランド径を
大きくとれる場合には、位置合わせ用治具にセットし、
リフロー炉に投入しても半田のセルフアライメント効果
で十分位置合わせ可能である。なお、実装性を考える
と、アウターリード接続用パッドピッチは０．５ｍｍ程
度が好ましい。また、実装基板のランド側にも半田を形
成しておけば、バンプ高さを稼ぐことができる。
【００４０】本発明のフィルムキャリヤ型半導体装置
は、チップと実装基板の間にフレキシブルフィルムを介
在している形になるので、熱膨張差に基づき発生する応
力を緩和することができる。よって、通常のフリップチ
ップ接続方式では、１００μｍ程度の高さが要求され、
かつ隙間を液状樹脂で封止することが不可欠で、更に、
基板も出来るだけチップの熱膨張係数に近いものが要求
されるが、本発明では、接続後５０μｍ程度の高さがあ
ればよいことから、基板の反りを考慮に入れると、８０
μｍ程度のバンプ径があれば十分である。また、熱膨張
差が大きいプリント基板上に、樹脂封止せずに実装した
場合でも、温度サイクル試験（−２５℃／３０分と１２
５℃／３０分を３００サイクル）をパスすることができ
る。更に、フィルムキャリヤ並びに接着フィルムはフラ
ックスに対するカバーの役目も果たしており、従来フリ
ップチップ接続方式で不安視されていた不十分な洗浄に
よるフラックス成分の残査の問題も解消される。
【００４１】次に、本発明のフィルムキャリヤ型半導体
デバイスの製造方法に関する第二の実施例を説明する。
図１２の（Ａ）〜（Ｄ）は、その製造工程の一部を示す
図である。前述の第一の実施例との相違点は、接着層の
形成方法である。図１２（Ａ）に参照番号１３として示
したように、外部接続パッドが形成されているフィルム
キャリヤの半導体ベアチップ搭載部の中央付近に液状樹
脂注入ホールが付加されている。かかるホール１３を有
するフィルムキャリヤテープ５０と半導体ベアチップ１
を準備する〔図１２（Ａ）〕。次に、本発明の製造方法
の第一の実施例と同様に、インナーリード接続する〔図
１２（Ｂ）〕。次に、樹脂注入孔１３から封止用の液状
樹脂１４を流し込む〔図１２（Ｃ）〕。樹脂としては、
適度な流動性を有し、かつ薄い塗膜を形成できることが
望ましい。エポキシ系、シリコン系、シリコンエポキシ
系、テフロン系等が候補に挙げられるが、キュア後もゴ
ム状の性質を有するシリコン系やテフロン系が適当であ
る。更に、キャリヤテープのしわをなくし、高平坦性が
得られるように、軽く均した後に、キャアを行う〔図１
２（Ｄ）〕。製造方法の第一の実施例に比べ、平坦性や
均一な塗布量や領域の制御は劣るものの、樹脂を容易に
チップ表面からはみ出させることが可能となる。即ち、
後述するように、信頼性、特に耐湿性の要求レベルに応
じて、チップ周辺部を再度液状樹脂で封止することも考
えられるが、本実施例では同時に実施することも可能で
ある利点がある。なお、以降の工程は第一の実施例と同
様である。図１３に、本製造方法で組み立てた半導体デ
バイスの平面図（ａ）並び断面図（ｂ）を示している。
【００４２】さて、本発明の第五の実施例の概念を示す
断面図を図１４に示す。第三の実施例との相違点は半導
体チップ周辺部を液状樹脂１５で封止する工程を追加し
た点で、耐湿性を向上させることができる。また、図１
５ではチップ裏面は封止されていないが、高放熱性を要
求された場合、ヒートスプレッダ材料やヒートシンクを
ダイレクトに付けれるようにした為で、必要がない場合
は全体を封止しても構わない。製造方法上は、図６にお
いて、工程（Ｄ）と（Ｅ）の間に追加され、それに概念
される。よって、ボイド，密着性，耐半田クラック性と
共に、低応力化が必要となる。また、一般的に成形が容
易な寸法として、チップの両端各々０．５ｍｍ程度、厚
み方向は０．１ｍｍ程度の余裕を持たせた方が好まさい
としても、ほぼチップサイズのモールド品を作製できる
ことになる。また、チップとフィルムキャリヤテープ間
の封止は既に行われているので、本工程で樹脂を浸透さ
せる必要があるのはチップ外周縁部だけである。
【００４３】次に、本発明の第七の実施例の概念を示す
断面図（ａ）、（ｂ）及び基板対応面の平面図（ｃ）を
図１６に示す。（ａ）、（ｂ）図は、（ｃ）図に示した
Ａ−Ａ′部とＢ−Ｂ′部の断面を示している。製法につ
いては、第四の実施例と同様である。相違点は、フィル
ムキャリヤの半導体ベアチップ搭載部以外にチップ周辺
部にも外部接続用パッドの一部が形成されている点であ
る。図１７（ｃ）に示すように、ベアチップ搭載部だけ
は引き回しが行えない場合は、チップ周辺部にもパッド
が形成されている。例えば、実装し易さを第一に考え、
アウターリード接続用パッドを０．５ｍｍピッチとし、
グリッド状に配置する場合を考える。今、半導体チップ
搭載部でパッド形成可能な領域が７ｍｍ角の場合、ピン
数が２２６ピンを越えるとその範囲内でパッドを形成す
ることができなくなる。したがって、平坦性を確保しつ
つ、チップサイズ以上のパッド形成可能な領域を作製す
るには、図１５のようなモールド成形が好ましい。
【００４４】
【発明の効果】以上説明したように、本発明のフィルム
キャリヤ半導体デバイスは、少なくとも半導体ベアチッ
プを搭載する部分に外部接続用パッドを設けたフィルム
キャリヤとチップをインナーリード接続することで、該
接続パッドの再配列が行え、かつパッケージサイズをチ
ップサイズと同等に抑えることが出来る。高密度な実装
伴い、工程（Ｆ）での切断寸法も変更される。本工程
は、従来のＴＣＰ組立工程内のポッティング封止方法を
条件だけ変更するだけで流用できる。チップ周辺部のみ
封止が必要なので、例えば描画方式を用いることがで
き、ディスペンサに取り付けられたノズルから、エアー
加圧により樹脂を吐出す。ディスペンス時のノズル径や
加圧力、スピード、樹脂粘度等を制御することで、流動
範囲を限定できる。その後、キュア炉で窒素中８０〜１
００℃で１時間前後仮キュアした後に、１５０℃前後で
数時間ファイナルキュアを行うことで封止は完了する。
以上のような工程を経ることで、耐湿性の強化されたフ
ィルムキャリヤ型半導体装置を作製することができる。
なお、液状樹脂は通常のＴＡＢをフリップチップ用のも
のを流用できるが、特にフィルムキャリヤとの密着性や
片面だけしか封止しない分フィルムの反りが懸念される
ので、低熱応力化に着目する必要がある。
【００４５】更に、本発明の第六の実施例について説明
する。図１５に本発明の第六の実施例の概念を示す断面
図を示す。本実施例では、第三の実施例で示したフィル
ムキャリヤ半導体デバイスを樹脂１６によりトランスフ
ァモールド成形する工程を、第五の実施例同様、図６に
おいて工程（Ｄ）と（Ｅ）の間に追加した。なお、工程
（Ｆ）での切断寸法も成形寸法に応じて変更される。工
程（Ｄ）を完了後、モールド成形装置の下金型にサンプ
ルを設置し、上金型の下げて固定する。樹脂タブレット
を予備加熱後、金型内に投入する。プラジャを下げて、
樹脂をポットからランナー、ゲートを通じてキャビティ
に注入される。このゲート構造設計が樹脂の流動性に大
きな影響を与えるので、十分検討する必要がある。樹脂
が充填された状態で数分間保持することでキュアを行
う。成形が終わると、金型から取り出す。その後、ファ
イナルキュアを１７０〜１８０℃で数時間実施すること
で完了する。成形樹脂は通常のモールド品と同様のもの
を流用できるが、図１５に示すようにキャリヤファイム
に対し第五の実施例同様片面しか成形されないので、フ
ァイルの反りが拡大した接続ピッチで行えるので、半田
バンプ等を介することで、従来通りリフロー方式を採用
することができ、実装コストを大幅に低減できる。更
に、チップと実装基板間にフィルムキャリヤテープを挟
むことになるので応力の緩和効果もある。必要に応じ
て、フィルムキャリヤテープに電気選別パッドを設けれ
ば、チップの選別やバーンイン試験を実装前に行うこと
も可能である。
【００４６】一方、その製造工程でシングルポイント方
式のインナーリード接続方法を採用することにより、狭
ピッチ接続が可能となる。さらに、チップ上にバンプを
形成する工程を省くことができるので、低コスト化を図
れると共に接続信頼性が向上する。また、フィルムキャ
リヤテープと半導体チップ間に接着層を介在させること
で、テープの変形防止、平坦性の確保、インナーリード
接続部の封止、半導体チップの活性領域とフィルムキャ
リヤテープ引き回し配線層間の絶縁及び半導体チップの
α線エラー防止を実現できる。但し、チップとフィルム
キャリヤの導通をとる際に、接着層が妨害しないような
工夫を施している。また、高い信頼性が要求される場
合、チップ周囲をレジンコートすることもできるが、事
前にチップとフィルムキャリヤ間に接着層が既設されて
いるので、封止されていない領域は全く発生しない。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体デバイスの
断面図と平面図。
【図２】本発明の第２の実施例を示す半導体デバイスの
断面図と平面図。
【図３】本発明の第３の実施例を示す半導体デバイスの
断面図と平面図。
【図４】本発明の第４の実施例を示す半導体デバイスの
断面図と平面図。
【図５】本発明の第５の実施例を示す半導体デバイスの
断面図と平面図。
【図６】本発明の半導体デバイスを製造する方法を示す
図（第６実施例）。
【図７】第３の実施例のテープキャリア。
【図８】第２の実施例のテープキャリア。
【図９】第１の実施例のテープキャリア。
【図１０】デバイス製造方法において、テープキャリア
の配線と半導体チップの電極とを接合する方法を示す
図。
【図１１】本発明のデバイス構造を実装基板に実装した
状態を示した図。
【図１２】本発明の半導体デバイスを製造する他の方法
を示す図（第７実施例）。
【図１３】第７実施例で製造したデバイス構造の断面図
と平面図。
【図１４】半導体デバイスの周辺のみを封止した実施例
７の断面図。
【図１５】半導体デバイス全体を封止した実施例８の断
面図。
【図１６】実施例９を示す断面図。
【図１７】従来技術の断面図。
【図１８】他の従来技術の断面図。
【図１９】他の従来技術の断面図。
【図２０】他の従来技術の断面図。
【符号の説明】
１ 半導体チップ ２ 電極 ３ 配線 ４ テープキャリア ５ スルーホール ６ バンプ ７ 接着テープ ８ 導電充填物 ９ 配線層カバー １０ スプロケットホール １１ ボンディングツール １２ 実装基板 １３ 接着樹脂注入口 １４ 接着樹脂 １５ 封止樹脂 １６ モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 萩本 英二 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平４−233749（ＪＰ，Ａ) 特開 平３−11646（ＪＰ，Ａ) 特開 平６−77284（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップの電極と対向する一主面に
    配線層が設けられたフレキシブルフィルムであって、フ
    レキシブルフィルム本体に前記配線層と前記電極とを接
    続する接続部が設けられ、前記接続部に対応する位置に
    設けられた第１の開口部上で前記接続部が前記電極に接
    続されるようになし、前記接続部の位置とは異なる位置
    に導電体が埋め込まれた第２の開口部を備え、前記配線
    層及び前記第２の開口部に設けられた導電体と電気的に
    接続される導電性突起物が前記一主面とは反対面上の前
    記半導体チップと重なる位置に設けられ、前記配線層及
    び前記導電体は前記フレキシブルフィルム本体に密着し
    て形成されていることを特徴とするフレキシブルフィル
    ム。
  2. 【請求項２】 半導体チップの電極に接続される配線層
    と外部に接続される導電性突起物とが前記半導体チップ
    と重なる位置に設けられたフレキシブルフィルムにおい
    て、前記電極と同位置に設けられた開口部の側面に密着
    して形成され、かつ前記半導体チップと対向する一主面
    にて略平坦な形状を呈する接続部と、前記一主面とは反
    対面に密着して設けられ、前記接続部にその一端が接続
    された配線層と、前記接続部とは異なる位置の前記反対
    面上に密着して設けられ、前記配線層の他端に接続され
    た導電性突起物と、前記一主面側に設けられた接着層と
    を有することを特徴とするフレキシブルフィルム。
  3. 【請求項３】 表面に接続用パッドを有する半導体チッ
    プと、前記半導体チップに接着層を介して固着されたフ
    レキシブルフィルムとを有する半導体装置において、前
    記フレキシブルフィルムは、前記半導体チップと対向す
    る一主面に設けられた配線層と、前記配線層と前記接続
    用パッドとを接続する接続部と、前記接続部に対応する
    位置に設けられた第１の開口部と、前記第１の開口部と
    は異なる位置に設けられ、導電体にて埋め込まれた第２
    の開口部と、前記配線層及び前記第２の開口部に設けら
    れた導電体と電気的に接続され、前記一主面とは反対面
    上の前記半導体チップと重なる位置に設けられた導電性
    突起部とを有することを特徴とする半導体装置。
  4. 【請求項４】 表面に接続用パッドを有する半導体チッ
    プと、前記半導体チップに接着層を介して隙間なく固着
    されたフレキシブルフィルムとを有する半導体装置であ
    って、前記フレキシブルフィルムは、前記接続用パッド
    と同位置に設けられた開口部と、前記開口部の側面に密
    着して形成され、かつ前記接続用パッドにバンプを介在
    することなく接続される略平坦な形状を呈する接続部
    と、前記半導体チップと対向する一主面とは反対面に設
    けられ、前記接続部にその一端が接続された配線層と、
    前記半導体チップと重なる位置の前記反対面上に密着し
    て設けられ、前記配線層の他端に接続された導電性突起
    物と、前記一主面側に設けられた接着層とを有すること
    を特徴とする半導体装置。
  5. 【請求項５】 周辺部分に配置された複数の接続用パッ
    ドを有する半導体チップと、前記半導体チップと実質的
    に同じ大きさであって前記半導体チップに接着層を介し
    て隙間なく固着されたフレキシブルフィルムとを有する
    半導体装置であって、前記フレキシブルフィルムは、前
    記接続用パッドと同位置に設けられた開口部の内部に充
    填された導電体にて形成され、かつ前記接続用パッドに
    バンプを介在することなく圧着接続される略平坦な形状
    を呈する接続部と、前記半導体チップと対向する一主面
    またはこれとは反対面に設けられ、前記接続部にその一
    端が接続された配線層と、前記接続用パッドよりも内側
    の前記反対面上に密着して形成され、前記配線層の他端
    に接続された導電性突起物と、前記一主面側に設けられ
    た接着層とを有することを特徴とする半導体装置。
  6. 【請求項６】 接続用パッドが形成された半導体チップ
    と、前記半導体チップの表面に接着層を介して隙間なく
    固着されたフレキシブルフィルムとを有する半導体装置
    であって、前記フレキシブルフィルムは、前記接続用パ
    ッドと同位置に設けられた開口部の内部に充填された導
    電体にて形成され、かつ前記接続用パッドにバンプを介
    在することなく圧着接続される略平坦な形状を呈する接
    続部と、前記半導体チップと密着される一主面またはこ
    れとは反対面に密着して設けられ、前記接続部にその一
    端が接続された配線層と、前記反対面に密着して設けら
    れ、前記配線層の他端に接続された外部端子と、前記一
    主面側に設けられた接着層とを有することを特徴とする
    半導体装置。
  7. 【請求項７】 前記接続部が前記第１の開口部内に充填
    された導電体にて形成されていることを特徴とする請求
    項１のフレキシブルフィルムまたは請求項３の半導体装
    置。
JP6110857A 1994-05-25 1994-05-25 フレキシブルフィルム及びこれを有する半導体装置 Expired - Lifetime JP2833996B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP6110857A JP2833996B2 (ja) 1994-05-25 1994-05-25 フレキシブルフィルム及びこれを有する半導体装置
DE69525280T DE69525280T2 (de) 1994-05-25 1995-05-24 Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp
EP99115292A EP0959499A1 (en) 1994-05-25 1995-05-24 Method for manufacturing bump leaded film carrier type semiconductor device
EP95108029A EP0684644B1 (en) 1994-05-25 1995-05-24 Method for manufacturing bump leaded film carrier type semiconductor device
US08/450,728 US5683942A (en) 1994-05-25 1995-05-25 Method for manufacturing bump leaded film carrier type semiconductor device
KR1019950013222A KR100203030B1 (ko) 1994-05-25 1995-05-25 반도체 디바이스 및 그 제조방법과 반도체 칩을 실장하기 위한 가요성 막
US08/873,593 US5905303A (en) 1994-05-25 1997-06-12 Method for manufacturing bump leaded film carrier type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6110857A JP2833996B2 (ja) 1994-05-25 1994-05-25 フレキシブルフィルム及びこれを有する半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP9208716A Division JP3063691B2 (ja) 1997-08-04 1997-08-04 フレキシブルフィルム及びこれを有する半導体装置

Publications (2)

Publication Number Publication Date
JPH07321157A JPH07321157A (ja) 1995-12-08
JP2833996B2 true JP2833996B2 (ja) 1998-12-09

Family

ID=14546436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6110857A Expired - Lifetime JP2833996B2 (ja) 1994-05-25 1994-05-25 フレキシブルフィルム及びこれを有する半導体装置

Country Status (5)

Country Link
US (2) US5683942A (ja)
EP (2) EP0959499A1 (ja)
JP (1) JP2833996B2 (ja)
KR (1) KR100203030B1 (ja)
DE (1) DE69525280T2 (ja)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
DE4442960C1 (de) * 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
DE19500655B4 (de) * 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP2768336B2 (ja) * 1995-12-18 1998-06-25 日本電気株式会社 半導体装置
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US6667560B2 (en) * 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP4572375B2 (ja) * 1996-10-17 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法
SG165145A1 (en) * 1996-10-22 2010-10-28 Seiko Epson Corp Film carrier tape
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
SG80657A1 (en) * 1997-01-23 2001-05-22 Seiko Epson Corp Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6202918B1 (en) 1997-01-28 2001-03-20 Eric Hertz Method and apparatus for placing conductive preforms
US6230963B1 (en) 1997-01-28 2001-05-15 Eric L. Hertz Method and apparatus using colored foils for placing conductive preforms
US6641030B1 (en) 1997-02-06 2003-11-04 Speedline Technologies, Inc. Method and apparatus for placing solder balls on a substrate
US6427903B1 (en) * 1997-02-06 2002-08-06 Speedline Technologies, Inc. Solder ball placement apparatus
US6249046B1 (en) * 1997-02-13 2001-06-19 Seiko Epson Corporation Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device
US6097098A (en) 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
JP3695890B2 (ja) * 1997-02-19 2005-09-14 ジャパンゴアテックス株式会社 Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ
JP3134815B2 (ja) 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
KR100427541B1 (ko) * 1997-06-30 2004-07-19 주식회사 하이닉스반도체 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
EP1020104B1 (en) * 1997-10-02 2002-11-27 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board, and semiconductor device
US6049122A (en) * 1997-10-16 2000-04-11 Fujitsu Limited Flip chip mounting substrate with resin filled between substrate and semiconductor chip
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP3053010B2 (ja) * 1997-11-21 2000-06-19 日本電気株式会社 半導体装置
JPH11186462A (ja) * 1997-12-19 1999-07-09 Sony Corp 半導体装置と電子機器
JP3065010B2 (ja) * 1997-12-26 2000-07-12 日本電気株式会社 半導体装置
KR100551607B1 (ko) * 1998-01-19 2006-02-13 시티즌 도케이 가부시키가이샤 반도체 패키지
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP3610787B2 (ja) * 1998-03-24 2005-01-19 セイコーエプソン株式会社 半導体チップの実装構造体、液晶装置及び電子機器
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
KR100340060B1 (ko) * 1998-06-02 2002-07-18 박종섭 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
DE59915167D1 (de) * 1998-08-21 2010-06-24 Infineon Technologies Ag Verfahren zur herstellung von integrierten schaltkreisen
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP2000077477A (ja) * 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板
US6507095B1 (en) * 1999-03-25 2003-01-14 Seiko Epson Corporation Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP4408009B2 (ja) * 1999-06-10 2010-02-03 東洋鋼鈑株式会社 半導体装置用インターポーザの製造方法
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3371867B2 (ja) * 1999-10-05 2003-01-27 日本電気株式会社 半導体装置
JP3450238B2 (ja) * 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2001308220A (ja) 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
DE10038006A1 (de) * 2000-08-04 2002-02-21 Haas Laser Gmbh & Co Kg Laserverstärkeranordnung
US6403460B1 (en) * 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
US6455941B1 (en) * 2001-01-03 2002-09-24 Advanced Semiconductor Engineering, Inc. Chip scale package
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
JP3838351B2 (ja) * 2002-02-21 2006-10-25 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6838316B2 (en) * 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
US6965160B2 (en) 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US20050194665A1 (en) * 2003-01-21 2005-09-08 Huang Chien P. Semiconductor package free of substrate and fabrication method thereof
FR2856516A1 (fr) * 2003-06-17 2004-12-24 St Microelectronics Sa Procede de fabrication d'un composant semi-conducteur et composant semi-conducteur
FR2856517B1 (fr) * 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
US7214442B2 (en) * 2003-12-02 2007-05-08 Los Alamos National Security, Llc High specific power, direct methanol fuel cell stack
JP2005191508A (ja) * 2003-12-05 2005-07-14 Rohm Co Ltd 半導体装置およびその製造方法
JP2005347623A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置の製造方法
US7224061B2 (en) * 2004-08-16 2007-05-29 Advanced Chip Engineering Technology Inc. Package structure
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7298052B2 (en) * 2005-04-22 2007-11-20 Stats Chippac Ltd. Micro chip-scale-package system
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
JP5098220B2 (ja) * 2006-05-23 2012-12-12 日本電気株式会社 インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
JP5386302B2 (ja) * 2009-10-27 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE102010003227A1 (de) 2010-03-24 2011-09-29 Universität Stuttgart Institut für Strahlwerkzeuge Lasersystem
US8963311B2 (en) * 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
US20160317068A1 (en) * 2015-04-30 2016-11-03 Verily Life Sciences Llc Electronic devices with encapsulating silicone based adhesive
CH711536B1 (de) * 2015-08-31 2019-02-15 Besi Switzerland Ag Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952973A (ja) * 1972-09-22 1974-05-23
JPS5353766A (en) * 1976-10-26 1978-05-16 Suwa Seikosha Kk Tape carrier tape
JPS5356969A (en) 1976-11-02 1978-05-23 Seiko Epson Corp Production of tape for tape carrier
JPH0656861B2 (ja) * 1986-06-13 1994-07-27 日本電信電話株式会社 基板間接続子の製造法
FR2635916B1 (fr) * 1988-08-23 1990-10-12 Bull Sa Support de circuit integre de haute densite et son procede de fabrication
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
EP0393206B1 (en) * 1988-10-14 1996-05-08 Matsushita Electric Industrial Co., Ltd. Image sensor and method of producing the same
EP0368262B1 (en) * 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
JP2815113B2 (ja) 1989-03-01 1998-10-27 日東電工株式会社 フィルムキャリアおよび半導体装置の製造方法
JP2709501B2 (ja) * 1989-03-02 1998-02-04 新日本製鐵株式会社 半導体素子接続方法
JP2823242B2 (ja) * 1989-06-08 1998-11-11 新光電気工業株式会社 フィルムキャリア
JPH0348435A (ja) * 1989-07-17 1991-03-01 Oki Electric Ind Co Ltd フリップチップ素子の実装構造
US5164336A (en) * 1989-09-11 1992-11-17 Nippon Steel Corporation Method of connecting tab tape to semiconductor chip, and bump sheet and bumped tape used in the method
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
JPH04233749A (ja) * 1990-08-06 1992-08-21 Motorola Inc 電気アセンブリ用たわみチップ・キャリア
JP2629435B2 (ja) * 1990-10-17 1997-07-09 日本電気株式会社 アレイ状光素子用サブ基板の作製方法
JPH04154136A (ja) 1990-10-18 1992-05-27 Fujitsu Ltd ベアチップの実装方法
JP2546431B2 (ja) * 1990-10-29 1996-10-23 日本電気株式会社 フィルムキャリアテープ
EP0563264B1 (en) * 1990-12-21 1998-07-29 Motorola Inc. Leadless pad array chip carrier
DE59209470D1 (de) * 1991-06-24 1998-10-01 Siemens Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
JPH0547847A (ja) 1991-08-09 1993-02-26 Seiko Epson Corp 半導体装置
JP3234614B2 (ja) 1991-09-18 2001-12-04 三菱電機株式会社 半導体装置及びその製造方法
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
JP2949969B2 (ja) * 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
JPH05243338A (ja) * 1992-02-07 1993-09-21 Nippon Steel Corp Ｔａｂテープ及び半導体素子の実装方法
JP3295457B2 (ja) * 1992-08-27 2002-06-24 三菱電機株式会社 半導体装置
JPH06140462A (ja) * 1992-10-26 1994-05-20 Nec Corp 半導体装置のパッケージ
US5385869A (en) * 1993-07-22 1995-01-31 Motorola, Inc. Semiconductor chip bonded to a substrate and method of making
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same

Also Published As

Publication number Publication date
DE69525280T2 (de) 2002-06-27
KR950034639A (ko) 1995-12-28
EP0684644A1 (en) 1995-11-29
DE69525280D1 (de) 2002-03-21
KR100203030B1 (ko) 1999-06-15
JPH07321157A (ja) 1995-12-08
US5905303A (en) 1999-05-18
US5683942A (en) 1997-11-04
EP0959499A1 (en) 1999-11-24
EP0684644B1 (en) 2002-02-06

Similar Documents

Publication Publication Date Title
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
US6552426B2 (en) Semiconductor device and method of manufacturing same
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
TWI628750B (zh) 功率覆蓋結構及其製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US6515370B2 (en) Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
US6635962B2 (en) Chip on chip semiconductor device
KR20010066939A (ko) 반도체 장치 및 그 제조 방법
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
WO2000055910A1 (en) Semiconductor device and semiconductor module
JP2003133508A (ja) 半導体装置
JP2586344B2 (ja) キャリアフィルム
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP3529507B2 (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP3382516B2 (ja) 半導体パッケージ
JP3894935B2 (ja) 半導体装置およびその製造方法
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091002

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101002

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111002

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 14