JP2824483B2 - Ａｔｍ交換機におけるスイッチ診断方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ交換機のスイッ
チの診断方式に関する。

【０００２】

【従来の技術】ＡＴＭ(Asynchronous Transfer Mode)通
信方式は、情報を固定長のブロックに分割し先頭に宛先
情報等のヘッダを付加したセルと呼ばれる単位で通信を
行い、その固定長のセルをタイムスロット多重（時分割
多重）で伝送すると共に、各セルをそのヘッダの内容に
基づいてハードウエアで高速に交換する方式である。こ
の方式は、従来の回線交換（ＳＴＭ;Synchronous Trans
fer Mode) 方式に比較して、必要なだけの情報をセルに
載せて伝送すればよいため、バースト信号等も効率良く
伝送することが可能となる。また、ＡＴＭ方式は、従来
のパケット交換方式に比較して、パケットに相当するセ
ルの交換をプロセッサによるソフトウエア処理によって
ではなく、スイッチに設けられたハードウエアによって
交換するため、複雑なプロトコルを必要とせずに交換処
理を行えるため、数百メガビット／秒にもおよぶ高速通
信が可能となる。

【０００３】セルの交換を行うＡＴＭ交換機において
は、ＳＲＭ(Self Rooting Module) と呼ばれるハードウ
エア自立のスイッチングモジュールが多段接続されたＭ
ＳＳＲ(Multi Stage Self Rooting Module) と呼ばれる
ＡＴＭスイッチが用いられる。このＭＳＳＲでは、入力
ハイウエイからの入力部において、入力されるセルのヘ
ッダに格納されているＶＰＩ(Virtual Path Identifie
r) 及びＶＣＩ(VirtualChannel Identifier) と呼ばれ
る宛先情報に基づいて、入力したセルをＭＳＳＲ内のど
のルートでどの出力ハイウエイに出力すべきかを示すタ
グ情報が求められ、そのタグ情報が入力されるセルの先
頭部分（ヘッダの更に前の部分）に付加される。また、
セルに付加されていたＶＰＩ及びＶＣＩが次のＡＴＭ交
換機のための新たなＶＰＩ及びＶＣＩに付け替えられ
る。そして、ＭＳＳＲを構成する各ＳＲＭ内のスイッチ
部分（以下、「クロスポイント」と呼ぶ）は、入線から
入力したセルの先頭に付加されたタグ情報に従って自分
がそのセルをスイッチすべきか否かを判別し、スイッチ
すべきであると判別した場合に、そのセルを出線上の空
いているタイムスロットに多重する。このとき、各クロ
スポイントにおける上述の判別処理及びスイッチング処
理は、ハードウエア自立で行われる。

【０００４】上述の説明から明らかなように、ＭＳＳＲ
スイッチを構成する各ＳＲＭ内の各クロスポイントがタ
グ情報に基づいて正常に動作していないと、呼の誤接
続、セルの脱落（廃棄）など、重大な障害が発生する可
能性がある。このため、ＭＳＳＲスイッチの正常性を確
認するための試験が必ず必要となる。

【０００５】

【発明が解決しようとする課題】しかし、従来、ＡＴＭ
交換機のスイッチ部を効率良く試験する方式は知られて
いなかった。特に、ＡＴＭ交換機のＭＳＳＲスイッチに
おいては、ある入力線からある出力線に至るパスの本数
はＳＲＭを構成するクロスポイントの数に応じて増大す
るため、これら全てのパスをどのようにして効率的に試
験するかという問題は、ＡＴＭ交換機を実現する上で避
けて通れない問題である。

【０００６】また、交換機は、非常に公共性が高く、膨
大な情報を一度に扱う将来のＡＴＭ交換機においては、
ＡＴＭスイッチの診断を行うにあたってその稼働を停止
することは困難であり、実運用時において診断できるよ
うにする必要がある。

【０００７】本発明は、ＡＴＭスイッチの効率的な診断
を可能とすることを目的とする。

【０００８】

【課題を解決するための手段】図１は、本発明のブロッ
ク図である。本発明は、#0〜#n-1(nは任意の自然数）の
複数の入力ハイウエイ１０２から入力される各セルを、
#0〜#m-1(mは任意の自然数）の複数の出力ハイウエイ１
０３のいずれかに交換接続する例えば多段構成のセルフ
ルーティングモジュールで構成されるＡＴＭスイッチ１
０１の診断方式である。

【０００９】そして、まず、各入力ハイウエイ１０２毎
に設けられ、ヘッダ部に試験セルであることを示すＶＰ
Ｉ（仮想パス識別子）及びＶＣＩ（仮想チャネル識別
子）等の仮想識別子が付加され、ペイロードに試験デー
タが付加された複数の試験セルを順次発生し、該入力ハ
イウエイに多重する試験セル挿入手段１０４を有する。
この場合、同手段１０４は、例えば、試験セルのペイロ
ードの各オクテットに、ペイロードの先頭オクテットか
ら順に値が順次増加又は減少する連続値を試験データと
して付加する。また、試験セル挿入手段１０４は、例え
ば、各入力ハイウエイ１０２上を試験セル以外のセルが
所定数通過する毎に１つずつ試験セルを多重する。

【００１０】次に、各入力ハイウエイ１０２毎に設けら
れ、試験セル挿入手段１０４によって入力ハイウエイ１
０２に多重された各試験セルにＡＴＭスイッチ１０１内
の任意のクロスポイントでスイッチ動作が行われるよう
なタグを付加する試験セル用タグ付加手段１０５を有す
る。同手段１０５は、例えば、ＶＰＩ及びＶＣＩをタグ
情報に変換するＶＣＣ（仮想チャネルコンバータ）内に
設けられ、例えば、入力ハイウエイ１０２から入力した
セルが通過し得るＡＴＭスイッチ１０１内の全てのクロ
スポイントでのスイッチング動作に対応するタグを順次
発生し、各試験セルに順次付加する。

【００１１】そして、各出力ハイウエイ１０３毎に設け
られ、ＡＴＭスイッチ１０１から出力ハイウエイ１０３
に出力されるセルのヘッダに付加されている仮想識別子
を識別することによって試験セルを抽出し、抽出された
試験セルのペイロードに付加された試験データを検査す
る試験セル監視手段１０６を有する。同手段１０６は、
例えば、抽出された試験セルのペイロードの各オクテッ
トに付加されている各試験データの値がそのペイロード
の先頭オクテットの試験データの値から順に各値が順次
増加又は減少する連続値であるか否かを判定することに
よって、各試験データを検査する。

【００１２】

【作用】試験セル挿入手段１０４は、例えば所定数のセ
ルの１つずつの割合で、試験セルを入力ハイウエイ１０
２に多重する。従って、各入力ハイウエイ１０２におけ
る通常のセルの転送動作が妨げられることはない。

【００１３】また、試験セル用タグ発生手段１０５は、
例えば、ＡＴＭスイッチ１０１内の全てのクロスポイン
トでのスイッチング動作に対応するタグを順次発生し、
各試験セルに付加することによって、ＡＴＭスイッチ１
０１内の各クロスポイントの正常性の試験を効率良く行
うことができる。

【００１４】更に、試験セル挿入手段１０４が、試験セ
ルのペイロードの各オクテットに例えば連続値を試験デ
ータとして付加し、試験セル監視手段１０６が、抽出し
た試験セルのペイロードの各オクテットに付加されてい
る試験データが連続値であるか否かを検査することによ
って、各クロスポイントがセルデータ全体にわたって正
常にスイッチングを行っているか否かを詳細に検査する
ことができる。

【００１５】

【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。ＡＴＭ交換機の全体構成 図２は、本発明によるＡＴＭ交換機の全体構成図であ
る。

【００１６】ＭＳＳＲ２０１は、#0〜#3の４本の入力ハ
イウエイ２０４から入力する各セルを交換し、#0〜#3の
４本の出力ハイウエイ２０５に出力する。なお、ハイウ
エイの数は、４本に限られるものではない。

【００１７】ＭＳＳＲ２０１は、インタフェース装置
（ＣＰＩＦ）２０２を介して接続される中央処理装置
（ＣＰＲ）２０３によって制御される。これに加えて、
#0〜#3の各入力ハイウエイ２０４に接続される#0〜#3の
試験セル挿入装置（ＴＣＩ）２０６は、特定のＶＰＩ及
びＶＣＩと特定のペイロード（後述する）が付加された
試験セルを各入力ハイウエイ２０４に挿入する。

【００１８】一方、#0〜#3の各出力ハイウエイ２０５に
接続される#0〜#3の試験セル監視装置（ＴＣＣ）２０７
は、それぞれ試験セル発生時（後述する）に各出力ハイ
ウエイ２０５から試験セルを検出し、その監視を行う。
その監視出力は、信号線２０８を介して、ＣＰＲ２０３
に通知される。ＭＳＳＲの構成 次に、図３は、図２のＭＳＳＲ２０１の構成図である。

【００１９】同図の破線３０１内の３０１−１−１と３
０１−１−２、３０１−２−１と３０１−２−２及び３
０１−３−１と３０１−３−２で示されるように、#0と
#1の２本の入線を#0と#1の２本の出線にスイッチするＳ
ＲＭと呼ばれるスイッチングモジュールが、入力ハイウ
エイ側から出力ハイウエイ側に向かって２列×３段に接
続された構成を有する。

【００２０】そして、#0〜#3の各入力ハイウエイ２０４
から第１段目のＳＲＭ３０１−１−１と３０１−１−２
への入口に、#0〜#3のＶＣＣ( Virtual Channel Conver
tor)３０２が設けられる。ＶＣＣ３０２の機能について
は後述する。ＴＣＩの構成 図４は、図２の#0〜#3の試験セル挿入部（ＴＣＩ）２０
６の共通の構成図である。ここでは、特には図示しない
加入者又は他のＡＴＭ交換機から入力される通常のセル
ｎ（ｎは適当な自然数）個に対して１個の割合で、試験
セルを入力ハイウエイ２０４に挿入する。ここで、ｎ
は、通常のセルのトラヒックに影響を与えない程度の数
である。

【００２１】入力ハイウエイ２０４からバッファ４０１
に書き込まれたセルは、特には図示しない読出し回路に
よって読み出され、多重部４０４に送られる。多重部４
０４は、通常は、バッファ４０１から出力されるセル
を、そのままＭＳＳＲ２０１（図２）に向う入力ハイウ
エイ２０４に出力する。

【００２２】これに対して、図２のＣＰＲ２０３から試
験セル発生指示がなされた場合、ｎカウンタ４０５がカ
ウント動作を開始し、ｎカウンタ４０５がｎ回カウント
してカウントアップする毎に、バッファ４０１からの通
常のセルの読み出しが阻止されると共に、多重部４０４
は試験セル発生部４０２から出力される試験セルを入力
ハイウエイ２０４に出力する。

【００２３】試験セル発生部４０２は、試験セル用のＶ
ＰＩ及びＶＣＩを有し、８ビットカウンタ４０３の出力
に基づくペイロードを有する試験セルを発生する。この
部分の動作については、後述する。ＶＣＣの構成 図５は、図３の#0〜#3のＶＣＣ３０２の共通の構成図で
ある。

【００２４】ＶＰＩ／ＶＣＩ検出部５０１は、#0〜#3の
入力ハイウエイ２０４より入力するセルのヘッダ部のＶ
ＰＩ(Virtual Path Identifier) 、ＶＣＩ(Virtual Cha
nnelIdentifier)を検出する。

【００２５】テーブル読出制御部５０２は、ＶＰＩ／Ｖ
ＣＩ検出部５０１で検出されたＶＰＩ、ＶＣＩが通常の
セルのものである場合に、そのＶＰＩ、ＶＣＩをアドレ
スとしてＶＰＩ／ＶＣＩテーブル５０３を参照し、対応
するタグ情報と、次のＡＴＭ交換機で使用される新たな
ＶＰＩ、ＶＣＩを読み出す。

【００２６】多重部５０５は、ディレイ部５０４で遅延
されたセルの先頭部分に、テーブル読出制御部５０２で
読み出されたタグ情報を付加し、更に、そのセルのヘッ
ダ部に付加されているＶＰＩ、ＶＣＩをテーブル読出制
御部５０２で読み出された新たなＶＰＩ、ＶＣＩに付け
替える。

【００２７】ここで、ＶＰＩ／ＶＣＩテーブル５０３に
格納されるＶＰＩ、ＶＣＩから、タグ情報及び新たなＶ
ＰＩ、ＶＣＩへの変換テーブルは、図２のＣＰＲ２０３
からＣＰＩＦ２０２を介して設定される。

【００２８】試験セル用タグ発生装置５０６は、図２の
ＣＰＲ２０３からＣＰＩＦ２０２を介して試験セル用タ
グ発生指示がなされている場合に、ＶＰＩ／ＶＣＩ検出
部５０１で検出されたＶＰＩ、ＶＣＩが試験セルのもの
である場合に、試験セル用のタグ情報を順次発生する。
多重部５０５は、ディレイ部５０４で遅延された試験セ
ルの先頭部分に、試験セル用タグ発生装置５０６で発生
された試験セル用のタグ情報を付加し、入力ハイウエイ
２０４上の空いているタイムスロットに多重する。ＳＲＭとその内部のクロスポイントの構成 次に、図６は、図３のＳＲＭ３０１−１−１〜３０１−
３−２の共通の構成図である。

【００２９】同図のように、ＳＲＭは、#0と#1の２本の
入線６０１を#0と#1の２本の出線６０２にスイッチする
モジュールである。#0の入線６０１から入力するセル
は、クロスポイントＣ₀₀及びＣ₁₀でそれぞれ#0又は#1の
出線６０２に選択的に出力され、#1の入線６０１から入
力するセルは、クロスポイントＣ₀₁及びＣ₁₁でそれぞれ
#0又は#1の出線６０２に選択的に出力される。

【００３０】図７は、図６のクロスポイントＣ₀₀、
Ｃ₀₁、Ｃ₁₀及びＣ₁₁の共通の構成図である。タグ比較部
７０１は、入線６０１（図６参照）から入力するセルの
先頭に付加されているタグを検出し、自分がスイッチを
行うべきか否かを判別する。ここでスイッチを行うべき
であると判別された場合、後述するトークンコントロー
ラ７０５の出力がアクティブの場合にゲート７０２がオ
ンにされ、入線６０１からタグに続いて入力するセル本
体がバッファ７０３に受信される。その後、多重部７０
４が、バッファ７０３に保持されたセルを、出線６０２
（図６参照）の空いているタイムスロットに多重する。
なお、セルの先頭に付加されているタグのうち、判別に
使用されたタグだけが消去されて出線６０２に多重され
る。

【００３１】ここで、例えば図６のクロスポイントＣ₀₀
とＣ₀₁（又はＣ₁₀とＣ₁₁）は出線６０２が#0（又は#1）
で共通である。このため、出力動作が競合する場合が起
り得る。そこで、出線６０２を共通とするクロスポイン
トの間でトークンと呼ばれる１つのフラグ情報が順次回
転される。そして、各クロスポイントの図７に示される
トークンコントローラ７０５が、トークンを受け取って
いる場合に、同コントローラの出力をアクティブにす
る。これにより、トークンが回ってきたクロスポイント
のみがセルの出力動作を行える。これにより、クロスポ
イント間の競合を回避することができる。ＴＣＣの構成 図８は、図２の#0〜#3の試験セル監視部（ＴＣＣ）２０
７の共通の構成図である。

【００３２】ヘッダ検査部８０１は、出力ハイウエイ２
０５上を転送されるセルのヘッダ部のＶＰＩ、ＶＣＩを
検査し、試験セルと通常のセルの区別を行う。そして、
試験セルが通過したことを確認した場合に、ヘッダ部に
続いて入力されるペイロード（後述する）を試験セルペ
イロード抽出部８０２に出力する。

【００３３】試験セルペイロード抽出部８０２は、先頭
オクテットのペイロード値をｎカウンタ８０３にカウン
タ初期値として渡した後、各オクテットのペイロード値
をエクスクルーシブオア回路８０４に出力する。ｎカウ
ンタ８０３は、上述のカウンタ初期値から順次カウント
動作を行い、各カウント値をエクスクルーシブオア回路
８０４に出力する。同回路８０４は、上記両者の値が不
一致のときにアクティブとなる監視出力８０５を出力す
る。この監視出力８０５は、図２の信号線２０８を介し
てＣＰＲ２０３に通知される。

【００３４】なお、ＴＣＣ２０７は、図８の代りに図９
のような構成を有してもよい。図９の９０１〜９０５
は、それぞれ図８の８０１〜８０５に対応する。図９で
は、ヘッダ検査部８０１が試験セルのＶＰＩ、ＶＣＩを
検出したタイミングでゲート９０６がオンとなり、監視
出力９０５が有効となる。ＡＴＭセルの構成図 図１０は、ＡＴＭセルの構成図である。

【００３５】図２の入力ハイウエイ２０４から入力する
セルは、実際の通信データが格納され４８オクテットの
データ長を有するペイロード１００２と、宛先情報が格
納され５オクテットのデータ長を有するヘッダ部１００
１とから構成されている。ヘッダ部１００１には、現在
のＡＴＭ交換機におけるそのセルのパスを示す情報であ
るＶＰＩ及びＶＣＩが格納されるほか、ペイロード１０
０２のタイプを示す情報やセル廃棄時の廃棄の優先度を
示す情報などが格納される。

【００３６】そして、図３又は図５のＶＣＣ３０２にお
いて、セルの先頭すなわちヘッダ部１００１の前に、例
えば２オクテットのデータ長を有するタグ部１００３が
付加される。このタグ部１００３には、本実施例の場
合、それぞれが１ビットずつの1st タグ１００４、2nd
タグ１００５及び3rd タグ１００６が含まれる。なお、
実際のＡＴＭ交換機の場合は、より多いビット数が各タ
グに割り当てられる。

【００３７】1st タグ１００４は、ＭＳＳＲ２０１内の
第１段目のＳＲＭ３０１−１−１又は３０１−１−２
（図３参照）に入力した自セルが、#0と#1の出線６０２
のうちどちらに出力されるべきかを指示する情報であ
り、その値が“０”なら#0の出線６０２への出力、
“１”なら#1の出線６０２への出力を指示する。

【００３８】2nd タグ１００５は、ＭＳＳＲ２０１内の
第２段目のＳＲＭ３０１−２−１又は３０１−２−２に
入力した自セルが、第１段目の場合と同様に#0と#1の出
線６０２のうちどちらに出力されるべきかを指示する情
報である。

【００３９】更に、3rd タグ１００６は、ＭＳＳＲ２０
１内の第３段目のＳＲＭ３０１−３−１又は３０１−３
−２に入力した自セルが、第１段目の場合と同様に#0と
#1の出線６０２のうちどちらに出力されるべきかを指示
する情報である。

【００４０】上記タグ情報１００４〜１００６による指
示に対し、各ＳＲＭ内の各クロスポイントＣ₀₀、Ｃ₀₁、
Ｃ₁₀及びＣ₁₁（図６参照）は、それぞれのタグ比較部７
０１（図７参照）において、まず、自分が何段目のＳＲ
Ｍに収容されているかによって、1st タグ１００４、2n
d タグ１００５又は3rd タグ１００６のいずれかを参照
し、更に自分が#0の出線６０２に接続されていれば、上
記タグの値が“０”の場合にスイッチを行い、“１”の
場合にスイッチを行わない。逆に、自分が#1の出線６０
２に接続されていれば、上記タグの値が“１”の場合に
スイッチを行い、“０”の場合にスイッチを行わない。
なお、実際のＡＴＭ交換機では、各クロスポイントは２
本以上の出線を有するため、各クロスポイントで判別さ
れるタグのビット数も１ビット以上である。

【００４１】今、例えば、図３の#0の入力ハイウエイ２
０４から入力したセルに、#0のＶＣＣ３０２において、
そのセルのヘッダ部のＶＰＩ、ＶＣＩに基づいて、タグ
情報１００４〜１００６として“１０１”の値が付加さ
れたとする。この場合、ＭＳＳＲ２０１内の第１段目で
は、#0の入力ハイウエイ２０４からＳＲＭ３０１−１−
１の#0の入線に入力したセルは、同ＳＲＭ内のクロスポ
イントＣ₁₀（図６参照）でスイッチされ#1の出線に出力
される。第２段目では、上記セルはＳＲＭ３０１−２−
２の#0の入線に入力し、同ＳＲＭ内のクロスポイントＣ
₀₀でスイッチされ#0の出線に出力される。そして、第３
段目では、上記セルはＳＲＭ３０１−３−１の#1の入線
に入力し、同ＳＲＭ内のクロスポイントＣ₁₁でスイッチ
され#1の出線に出力される。この結果、#0の入力ハイウ
エイ２０４に入力したセルは、ＭＳＳＲ２０１での交換
動作により、#1の出力ハイウエイ２０５に出力される。ＡＴＭスイッチの試験動作 次に、本発明に最も関連する図２のＭＳＳＲ２０１（Ａ
ＴＭスイッチ）の試験動作について説明する。

【００４２】試験動作時には、まず、図２のＣＰＲ２０
３から信号線２０８を介して、#0〜#3の各ＴＣＩ２０６
に対して試験セル発生指示が出力される。また、同じく
ＣＰＲ２０３からＣＰＩＦ２０２を介して、ＭＳＳＲ２
０１内の#0〜#3の各ＶＣＣ３０２に対して、試験セル用
タグ発生指示が出力される。

【００４３】各ＴＣＩ２０６は、上記試験セル発生指示
を受け取ると、前述したように、図４のｎカウンタ４０
５がカウント動作を開始し、ｎカウンタ４０５がｎ回カ
ウントしてカウントアップする毎に、バッファ４０１か
らの通常のセルの読み出しが阻止されると共に、多重部
４０４が試験セル発生部４０２から出力される試験セル
を入力ハイウエイ２０４に出力する。

【００４４】試験セル発生部４０２は、試験セルを発生
する場合に、そのヘッダ部１００１（図１０参照）に試
験セル用のＶＰＩ及びＶＣＩを付加する。また、４８オ
クテットのペイロード１００２の各オクテットに、８ビ
ットカウンタ４０３の各出力値を格納する。従って、試
験セルのペイロード１００２の各オクテットには、先頭
のオクテットの値から順次その値が増加する値が、試験
データとして格納されることになる。なお、８ビットカ
ウンタ４０３は特にはリセットされず、従って、試験セ
ルのペイロード１００２には、任意の値から順次増加す
るデータがセットされる。

【００４５】このようにして、入力ハイウエイ２０４に
出力された試験セルは、図２のＭＳＳＲ２０１に入力さ
れ、#0〜#3の各入力ハイウエイ２０４に接続される#0〜
#3のＶＣＣ３０２のそれぞれ（図３参照）に入力され
る。

【００４６】各ＶＣＣ３０２では、まず、図５に示され
る試験セル用タグ発生装置５０６が図２のＣＰＲ２０３
からの試験セル用タグ発生指示を受け取る。それ以後、
試験セル用タグ発生装置５０６は、ＶＰＩ／ＶＣＩ検出
部５０１で検出されたＶＰＩ、ＶＣＩが試験セルのもの
である場合に、試験セル用のタグ情報を順次発生する。
そして、多重部５０５は、ディレイ部５０４で遅延され
た試験セルの先頭部分に、試験セル用タグ発生装置５０
６で発生された試験セル用のタグ情報を付加し、入力ハ
イウエイ２０４上の空いているタイムスロットに多重す
る。

【００４７】この場合、試験セル用タグ発生装置５０６
は、図１１に示されるような1st タグ１００４、2nd タ
グ１００５及び3rd タグ１００６が付加された第１〜第
８の８種類の試験セル用タグを順次発生し、これらが多
重部５０５において、順次入力される各試験セルに付加
される。

【００４８】本実施例の場合、#0〜#3のうち１つの入力
ハイウエイ２０４からＭＳＳＲ２０１に入力したセル
は、図３のように第１段から第３段の３つのＳＲＭを通
過して#0〜#3の出力ハイウエイ２０５のいずれかに出力
される。この場合、図６のように、１つのＳＲＭについ
て、１本の入線６０１に対して２つのクロスポイントが
存在し、それらによって選択され得る出線６０２は２本
ある。従って、#0〜#3のうち１つの入力ハイウエイ２０
４からＭＳＳＲ２０１に入力したセルが、#0〜#3のいず
れかの出力ハイウエイ２０５に出力されるためにとり得
るルートは、２³ ＝８通りある。そして、図１１のよう
なタグ情報が付加された第１〜第８の８種類の試験セル
によって、１本の入力ハイウエイ２０４について、そこ
から入力したセルが通過し得る全てのＳＲＭ内の全ての
クロスポイントにスイッチを行わせることができる。こ
の原理は、図２のＭＳＳＲ２０１の規模が増大しても同
様である。

【００４９】上述の各入力ハイウエイ２０４毎で８個ず
つの試験セルは、図２の#0〜#3の各出力ハイウエイ２０
５上に設けられたＴＣＣ２０７（図８又は図９参照）で
検出される。

【００５０】まず、ヘッダ検査部８０１は、出力ハイウ
エイ２０５上を転送されるセルのヘッダ部のＶＰＩ、Ｖ
ＣＩを検査し、試験セルが通過したことを確認すると、
ヘッダ部に続いて入力されるペイロード１００２（図１
０参照）を試験セルペイロード抽出部８０２に出力す
る。

【００５１】試験セルペイロード抽出部８０２は、ま
ず、ペイロード１００２の先頭オクテットに格納されて
いるデータ値をｎカウンタ８０３にカウンタ初期値とし
て出力する。ｎカウンタ８０３は、この初期値から、各
オクテットの入力タイミング毎に順次カウントアップす
る。

【００５２】それ以後、試験セルペイロード抽出部８０
２は、ペイロード１００２の各オクテットに格納されて
いるデータ値をエクスクルーシブオア回路８０４に出力
し、また、ｎカウンタ８０３は、各カウント値をエクス
クルーシブオア回路８０４に出力する。

【００５３】ここで、図２の各ＴＣＩ２０６では、図４
で説明したように、試験セルのペイロード１００２の各
オクテットに、先頭オクテットからその値が順次増加す
るデータ値が格納される。従って、ＳＲＭ３０１（図３
参照）内の各クロスポイント（図６参照）が正常にスイ
ッチング動作を行っていれば、エクスクルーシブオア回
路８０４における試験セルペイロード抽出部８０２から
の入力値とｎカウンタ８０３からの入力値は常に一致す
るはずである。従って、両者が一致しない場合に、エク
スクルーシブオア回路８０４の出力である監視出力８０
５がアクティブとなることによって、各クロスポイント
の正常性の診断を行うことができる。そして、この監視
出力８０５は、図２の信号線２０８を介してＣＰＲ２０
３に通知される。

【００５４】なお、例えばＴＣＣ２０７内で試験開始時
からの一定時間内の試験セルの到達セル数をカウントす
ることにより、全クロスポイントで試験セルがスイッチ
ングされたか否かを判定することができる。

【００５５】また、例えば試験セルのタグ部１００３
（図１０参照）の空きビットに、その試験セルがどの入
力ハイウエイ２０４のＴＣＩ２０６（図２参照）から入
力されたかを示す情報を付加すれば、より詳細な監視を
行うことができる。他の実施例 以上の実施例では、入力ハイウエイ２０４と出力ハイウ
エイ２０５の数がそれぞれ４本ずつで、ＭＳＳＲが２列
×３段のＳＲＭからなる場合について説明したが、勿論
これに限られるものではない。これらの数が変化した場
合には、入力ハイウエイ毎に発生される試験セルの数を
変化させるなどすれば、容易に対応できる。

【００５６】また、以上説明した実施例では、実際のＡ
ＴＭ交換の運用を行いながら、セルの空チャネルに試験
セルを挿入することによって、運用を妨げることなくス
イッチの診断を行う例について説明した。ここで、実際
のＡＴＭ交換システムは、安全性を高めるために、図２
の全体構成が２重化されており、一方が現用系、他方が
予備系として運用される。従って、予備系となっている
方のシステムについて上述の診断を行えば、現在の交換
動作の運用を全く妨げることなく予備系の診断を行え
る。そして、予備系について試験が終了したら、現用系
と予備系と切り替えて同様の診断を行えばよい。

【００５７】更に、図２の構成では、各ハイウエイ毎に
１つずつのＴＣＩ２０６とＴＣＣ２０７が設けられてい
るが、１組のＴＣＩ２０６とＴＣＣ２０７を順次各ハイ
ウエイに接続するようにしてもよい。この場合には、例
えばセルの多重化装置などを介して各装置が各ハイウエ
イに接続されることになる。

【００５８】

【発明の効果】本発明によれば、各入力ハイウエイ１０
２における通常のセルの転送動作を妨げることなく、試
験セル挿入手段が試験セルを入力ハイウエイに多重する
ことが可能となる。

【００５９】また、試験セル用タグ発生手段は、例え
ば、ＡＴＭスイッチ内の全てのクロスポイントでのスイ
ッチング動作に対応するタグを順次発生し、各試験セル
に付加することによって、ＡＴＭスイッチ内の各クロス
ポイントの正常性の試験を効率良く行うことが可能とな
る。

【００６０】更に、試験セル挿入手段が、試験セルのペ
イロードの各オクテットに例えば連続値を試験データと
して付加し、試験セル監視手段が、抽出した試験セルの
ペイロードの各オクテットに付加されている試験データ
が連続値であるか否かを検査することによって、各クロ
スポイントがセルデータ全体にわたって正常にスイッチ
ングを行っているか否かを詳細に検査することが可能と
なる。

【図面の簡単な説明】

【図１】本発明のブロック図である。

【図２】本発明の実施例の全体構成図である。

【図３】ＭＳＳＲの構成図である。

【図４】試験セル挿入装置（ＴＣＩ）の構成図である。

【図５】ＶＣＣの構成図である。

【図６】ＳＲＭの構成図である。

【図７】クロスポイントの構成図である。

【図８】試験セル監視装置（ＴＣＣ）の構成図（その
１）である。

【図９】試験セル監視装置（ＴＣＣ）の構成図（その
２）である。

【図１０】本実施例におけるＡＴＭセルの構成図であ
る。

【図１１】試験セルに付加されるタグ情報を示した図で
ある。

【符号の説明】

１０１ ＡＴＭスイッチ １０２ 入力ハイウエイ １０３ 出力ハイウエイ １０４ 試験セル挿入手段 １０５ 試験セル用タグ付加手段 １０６ 試験セル監視手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 瓜生 士郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−296537（ＪＰ，Ａ) 特開 平２−206938（ＪＰ，Ａ) 特開 平２−198245（ＪＰ，Ａ) 特開 平４−157841（ＪＰ，Ａ) 特開 平４−105443（ＪＰ，Ａ) 特開 平３−270434（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28 H04L 12/56

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力ハイウェイから入力されるセルをこ
   れに付加されるタグに従って出力ハイウェイへ交換する
   ＡＴＭスイッチを有するＡＴＭ交換機において、 前記入力ハイウェイに設けられ、ヘッダ部にチャネルを
   識別する識別子を有する前記入力ハイウェイ上の他のセ
   ルに、試験データに付加されたヘッダ部に試験セルであ
   ることを示す特定値の識別子を有する試験セルを多重す
   る挿入手段と、 前記入力ハイウェイに設けられ、入力ハイウェイ上のセ
   ルのヘッダ部における識別子を識別し、試験セルである
   ことを識別した場合には前記ＡＴＭスイッチ内の任意の
   クロスポイントでスイッチ動作が行われるような試験用
   タグを該試験セルに付加し、他のセルであること識別し
   た場合には該識別子に対応して予め定まったタグを該他
   のセルに付加するタグ付加手段と、 前記出力ハイウェイに設けられ、前記ＡＴＭスイッチか
   ら該出力ハイウェイに出力されるセルのヘッダ部におけ
   る識別子を識別することによって試験セルを識別し、該
   識別された試験セルの有する試験データを監視する試験
   セル監視手段と、 を有することを特徴とするＡＴＭ交換機におけるスイッ
   チ診断方式。