[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2804608B2 - Photovoltaic device - Google Patents

Photovoltaic device

Info

Publication number
JP2804608B2
JP2804608B2 JP2173867A JP17386790A JP2804608B2 JP 2804608 B2 JP2804608 B2 JP 2804608B2 JP 2173867 A JP2173867 A JP 2173867A JP 17386790 A JP17386790 A JP 17386790A JP 2804608 B2 JP2804608 B2 JP 2804608B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
polycrystalline silicon
silicon
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2173867A
Other languages
Japanese (ja)
Other versions
JPH0461384A (en
Inventor
繁 能口
浩志 岩多
景一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2173867A priority Critical patent/JP2804608B2/en
Priority to US07/722,949 priority patent/US5211761A/en
Publication of JPH0461384A publication Critical patent/JPH0461384A/en
Application granted granted Critical
Publication of JP2804608B2 publication Critical patent/JP2804608B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板上に多結晶シリコン薄膜を形成した
光起電力装置に関する。
Description: TECHNICAL FIELD The present invention relates to a photovoltaic device having a polycrystalline silicon thin film formed on a substrate.

〔従来の技術〕[Conventional technology]

太陽電池、センサ等に用いられる半導体薄膜として、
非晶質シリコン薄膜や多結晶シリコン薄膜が広く用いら
れている。多結晶シリコンは、非晶質シリコンに比べて
移動度が1〜2桁程度高く、熱的に安定しており、信頼
性が高いという特性を有している。
As a semiconductor thin film used for solar cells, sensors, etc.,
Amorphous silicon thin films and polycrystalline silicon thin films are widely used. Polycrystalline silicon has characteristics of higher mobility than amorphous silicon by about one to two digits, thermal stability, and high reliability.

ところが、多結晶シリコンは非晶質シリコンと比較し
て形成温度が高い。そのため、例えば、第50回応物学会
予稿集p.567(1989秋)の記事「液相法による太陽電池
用多結晶Si薄膜の成長」に示されているように、単結晶
シリコン及びキャスト多結晶シリコンを基板として用
い、その基板上に多結晶シリコン薄膜を液相成長法によ
り形成しているのが現状である。
However, polycrystalline silicon has a higher forming temperature than amorphous silicon. Therefore, for example, as shown in the article “Growth of polycrystalline Si thin films for solar cells by the liquid phase method” in the 50th Proceedings of the Society of Materials Science, p.567 (autumn 1989), monocrystalline silicon and cast polycrystalline At present, silicon is used as a substrate, and a polycrystalline silicon thin film is formed on the substrate by a liquid phase growth method.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述したように、多結晶シリコンは形成温度が高いた
め、使用する基板も耐熱性の優れた単結晶シリコンなど
が用いられており、その基板が高価でコストが高くなる
という難点がある。現在、8インチウェハの単結晶シリ
コン基板が半導体集積回路に実用化されているが、この
基板は非常に高価で、太陽電池等に用いると極めて高い
ものになり、大面積化を図る上での障害になっていた。
As described above, since polycrystalline silicon has a high formation temperature, a single crystal silicon or the like having excellent heat resistance is used for a substrate to be used, and the substrate is expensive and costly. At present, a single-crystal silicon substrate of an 8-inch wafer is put to practical use for a semiconductor integrated circuit. However, this substrate is very expensive, and becomes extremely expensive when used for a solar cell or the like. Had been an obstacle.

そこで、セラミック基板や石英ガラスなどを基板とし
て用いることも考えられるが、これら基板と液相成長に
よるシリコン層とは濡れ性が極めて悪く、これら基板上
に多結晶シリコン層を形成することはできなかった。
Therefore, it is conceivable to use a ceramic substrate, quartz glass, or the like as a substrate, but the wettability between these substrates and a silicon layer formed by liquid phase growth is extremely poor, and a polycrystalline silicon layer cannot be formed on these substrates. Was.

ここで、濡れ性とは基板表面に材料が付着する割合を
いい、以下の式で示すNが90%以下のものを濡れ性が悪
いとここでは定義する。
Here, the wettability refers to the rate at which the material adheres to the surface of the substrate, and a material having an N of 90% or less represented by the following equation is defined as poor wettability.

N=材料の付着面積/基板面積×100 この濡れ性が悪いと液相成長法により多結晶シリコン
薄膜を形成することができない。
N = material adhesion area / substrate area × 100 If this wettability is poor, a polycrystalline silicon thin film cannot be formed by the liquid phase growth method.

本発明は、上述した従来の難点に鑑みなされたものに
して、基板の材質に左右されずに、多結晶シリコン層の
形成を可能にした光起電力装置を提供することをその課
題とする。
An object of the present invention is to provide a photovoltaic device capable of forming a polycrystalline silicon layer irrespective of the material of a substrate, in view of the above-mentioned conventional problems.

〔課題を解決するための手段〕[Means for solving the problem]

この発明は、耐熱性基板上に、プラズマ溶射により基
板の濡れ性を向上させるバッファ層が形成され、このバ
ッファ層上に液相成長により、一導電型の多結晶シリコ
ン層からなる半導体薄膜が形成され、この半導体薄膜上
に他導電型の半導体薄膜が形成されていることを特徴と
する。
According to the present invention, a buffer layer for improving the wettability of a substrate is formed on a heat-resistant substrate by plasma spraying, and a semiconductor thin film made of a polycrystalline silicon layer of one conductivity type is formed on the buffer layer by liquid phase growth. A semiconductor thin film of another conductivity type is formed on the semiconductor thin film.

又、前記バッファ層として、シリコン薄膜、シリサイ
ド薄膜、サーメット薄膜、窒化シリコン薄膜または炭化
シリコン薄膜の単層または多層膜で形成しても良い。
Further, the buffer layer may be formed of a single layer or a multilayer of a silicon thin film, a silicide thin film, a cermet thin film, a silicon nitride thin film or a silicon carbide thin film.

〔作用〕[Action]

この発明によれば、基板上に濡れ性の良いバッファ層
をプラズマ溶射により形成する。従って、このバッファ
層は基板上に確実に堆積される。そして、このバッファ
層と多結晶シリコン層は濡れ性が極めて良く、このバッ
ファ層上に多結晶シリコンが堆積される。このため基板
の材質に無関係に基板上に多結晶シリコンを形成するこ
とができる。
According to the present invention, a buffer layer having good wettability is formed on a substrate by plasma spraying. Thus, this buffer layer is reliably deposited on the substrate. The buffer layer and the polycrystalline silicon layer have extremely good wettability, and polycrystalline silicon is deposited on the buffer layer. Therefore, polycrystalline silicon can be formed on the substrate regardless of the material of the substrate.

〔実施例〕〔Example〕

以下、本発明の実施例につき、図面を参照して説明す
る。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示す断面図である。こ
の図において、1は透光性セラミックまたは石英ガラス
からなる基板である。
FIG. 1 is a sectional view showing one embodiment of the present invention. In this figure, reference numeral 1 denotes a substrate made of translucent ceramic or quartz glass.

前述したように、この基板1は濡れ性が悪い。そこ
で、本発明においては濡れ性を向上させるために基板1
表面にプラズマ溶射によりバッファ層2が設けられてい
る。このバッファ層2は多結晶シリコンとの濡れ性を向
上させる材料が用いられ、例えば、シリコン薄膜、シリ
サイド薄膜、サーメット薄膜、窒化シリコン薄膜、また
は炭化シリコン薄膜の単層または多層膜が用いられる。
これらの材料の薄膜は多結晶シリコンとの濡れ性が極め
て良い。そしてこのバッファ層2はプラズマ溶射により
基板1上に形成されるので、上述の各材料は確実に基板
1上に堆積させることができる。
As described above, the substrate 1 has poor wettability. Therefore, in the present invention, in order to improve the wettability, the substrate 1
The buffer layer 2 is provided on the surface by plasma spraying. The buffer layer 2 is made of a material that improves the wettability with polycrystalline silicon. For example, a single layer or a multilayer film of a silicon thin film, a silicide thin film, a cermet thin film, a silicon nitride thin film, or a silicon carbide thin film is used.
Thin films of these materials have extremely good wettability with polycrystalline silicon. Since the buffer layer 2 is formed on the substrate 1 by plasma spraying, each of the above-described materials can be reliably deposited on the substrate 1.

このバッファ層2上に、液相成長法によりp+型の多結
晶シリコン薄膜3が形成される。
On this buffer layer 2, ap + -type polycrystalline silicon thin film 3 is formed by a liquid phase growth method.

4はp+型多結晶シリコン薄膜3上に同じく液相成長法
により形成されたp-型の多結晶シリコン薄膜、5はp-
多結晶シリコン薄膜4上に同じく液相成長法により形成
されたn+型の多結晶シリコン薄膜である。
4 p was formed similarly by the liquid phase growth method on the p + -type polycrystalline silicon film 3 - type polycrystalline silicon thin film, 5 is p - is likewise formed by a liquid phase growth method on type polycrystalline silicon thin film 4 N + type polycrystalline silicon thin film.

6はn+型多結晶シリコン薄膜5上に設けられたアルミ
ニウムなどからなる櫛型の表面電極、7は上記p+型多結
晶シリコン薄膜3の1部とオーミックコンタクトする裏
面電極である。
Reference numeral 6 denotes a comb-shaped front electrode made of aluminum or the like provided on the n + -type polycrystalline silicon thin film 5, and reference numeral 7 denotes a back electrode that makes ohmic contact with a part of the p + -type polycrystalline silicon thin film 3.

次に、このような構成からなる本実施例の製造方法に
ついて説明する。
Next, a manufacturing method of the present embodiment having such a configuration will be described.

第3図は、本実施例の製造に用いられる減圧プラズマ
溶射装置の概略模式図、第4図は液相成長装置の概略模
式図である。
FIG. 3 is a schematic diagram of a low-pressure plasma spraying apparatus used in the production of this embodiment, and FIG. 4 is a schematic diagram of a liquid phase growth apparatus.

まず、減圧プラズマ溶射装置について簡単に説明す
る。
First, the reduced pressure plasma spraying device will be briefly described.

第3図において、11は減圧保持可能な真空容器、12は
プラズマ溶射用の直流電源で、この直流電源はプラズマ
溶射ガン13を構成する陰極14aと14bに結合されている。
15は成膜すべき半導体薄膜の原料パウダー例えば粒径数
μm〜数10μmのシリコン(Si)粉末、炭化シリコン
(SiC)粉末、窒化シリコン(SiN)粉末等が供給される
パウダー供給口で、上記陰極14aと陽極14bの間で発生さ
せたDCプラズマの熱で原料パウダーは溶融される。16は
前記原料パウダーの溶融物をプラズマ溶射用ガン13から
微粒子状のプラズマジェット17として噴射せしめるヘリ
ウム、アルゴン、水素などの溶射ガスが導入される溶射
ガス導入口で、前記プラズマジェット17はプラズマ溶射
用ガン13と対向配置された基板1上に原料パウダーに基
づく多結晶、或いは微結晶のシリコン、炭化シリコン、
窒化シリコン等の薄膜半導体から成るバッファ層2を成
膜する。20、21は真空容器11内に雰囲気ガスを導入或い
は排気する雰囲気ガス導入口及び排気口である。
In FIG. 3, reference numeral 11 denotes a vacuum vessel capable of maintaining a reduced pressure, and reference numeral 12 denotes a DC power supply for plasma spraying. This DC power supply is connected to cathodes 14a and 14b constituting a plasma spray gun 13.
Reference numeral 15 denotes a powder supply port for supplying a raw material powder of a semiconductor thin film to be formed, for example, silicon (Si) powder, silicon carbide (SiC) powder, silicon nitride (SiN) powder having a particle size of several μm to several tens μm. The raw material powder is melted by the heat of the DC plasma generated between the cathode 14a and the anode 14b. Reference numeral 16 denotes a spray gas inlet into which a spray gas, such as helium, argon, or hydrogen, for injecting a melt of the raw material powder from the plasma spray gun 13 as a fine-particle plasma jet 17 is introduced. Polycrystalline or microcrystalline silicon or silicon carbide based on the raw material powder on the substrate 1 opposed to the application gun 13.
The buffer layer 2 made of a thin film semiconductor such as silicon nitride is formed. Reference numerals 20 and 21 denote an atmospheric gas inlet and an exhaust port for introducing or exhausting an atmospheric gas into the vacuum vessel 11.

次に液相成長装置の構成につき第4図に従い簡単に説
明する。
Next, the configuration of the liquid phase growth apparatus will be briefly described with reference to FIG.

第4図において、30は高純度カーボン製トレイであ
り、この高純度カーボン製トレイ30上に、液相成長させ
る基板1が保持される。
In FIG. 4, reference numeral 30 denotes a high-purity carbon tray, on which the substrate 1 for liquid phase growth is held.

31は同じく高純度カーボン製ボートであり、このボー
ト31内のるつぼ32でシリコン錫(SiSn)が溶解されてい
る。、そして、トレイ30上に保持された基板1を高純度
カーボン製ボート31のるつぼ32内で溶解しているSiSn溶
液33表面に接するように配置される。
Reference numeral 31 denotes a boat made of high-purity carbon, and silicon tin (SiSn) is dissolved in a crucible 32 in the boat 31. Then, the substrate 1 held on the tray 30 is placed in contact with the surface of the SiSn solution 33 dissolved in the crucible 32 of the boat 31 made of high-purity carbon.

続いて、水素大気圧雰囲気中で、るつぼ温度を例え
ば、1000℃に設定し、基板1をセットした後、毎分1〜
2℃の速度で降温させ、るつぼ温度が950℃まで降温さ
せることにより、基板1上に約50μmの多結晶シリコン
薄膜が形成される。
Subsequently, in a hydrogen atmosphere atmosphere, the crucible temperature is set to, for example, 1000 ° C., and the substrate 1 is set.
By lowering the temperature at a rate of 2 ° C. and the temperature of the crucible to 950 ° C., a polycrystalline silicon thin film of about 50 μm is formed on the substrate 1.

次に、第1図に示したこの本発明の実施例の具体的実
施例を製造例に従って更に説明する。
Next, a specific embodiment of the embodiment of the present invention shown in FIG. 1 will be further described according to a production example.

まず、石英ガラス又はアルミナ(Al2O3)、窒化アル
ミニウム(AIN)、イットリア(Y2O3)、マグネシア(M
gO)、ジルコニア(ZrO2)などのセラミックからなる耐
熱性基板1をプラズマ溶射装置内に配置する。そして、
プラズマ溶射装置の真空容器11内を10-3Torr程度に排気
後に、溶射ガス導入口16からアルゴンと水素の混合ガス
を1〜10slm導入し、パウダー供給口15から粒径10〜44
μmのシリコンパウダーを1〜10g/分導入する。
First, quartz glass or alumina (Al 2 O 3 ), aluminum nitride (AIN), yttria (Y 2 O 3 ), magnesia (M
A heat-resistant substrate 1 made of a ceramic such as gO) or zirconia (ZrO 2 ) is placed in a plasma spraying apparatus. And
After evacuating the inside of the vacuum chamber 11 of the plasma spraying apparatus to about 10 -3 Torr, a mixed gas of argon and hydrogen is introduced at 1 to 10 slm from the spraying gas inlet 16, and the particle diameter is 10 to 44 from the powder supply port 15.
μm of silicon powder is introduced at 1 to 10 g / min.

そして、直流電源12から30KWの電力を印加し、プラズ
マジェット17を発生させて、基板1上に多結晶シリコン
薄膜から成る膜厚400μmのバッファ層2を堆積させ
る。このときの堆積条件は、圧力1−10Torr、基板温度
500〜1000℃、時間10分である。
Then, a power of 30 KW is applied from the DC power supply 12 to generate a plasma jet 17, thereby depositing a 400 μm thick buffer layer 2 made of a polycrystalline silicon thin film on the substrate 1. The deposition conditions at this time are as follows: pressure 1-10 Torr, substrate temperature
500-1000 ° C for 10 minutes.

続いて、水素大気圧雰囲気中で、高純度カーボン製ト
レイ30上にバッファ層2を堆積させた基板1を支持さ
せ、高純度カーボン製ボート31のるつぼ32内で溶解して
いるSiSn溶液33表面と基板1のバッファ層2表面が接す
るようにトレイ30を停止する。この時SiSn溶液33は状態
図に基づき大部分が錫(Sn)である。また、シリコン
(Si)ソースはp型の単結晶シリコンであり、その比抵
抗は1Ωcm以下である。
Subsequently, the substrate 1 on which the buffer layer 2 is deposited is supported on a high-purity carbon tray 30 in an atmosphere of hydrogen at atmospheric pressure, and the surface of the SiSn solution 33 dissolved in the crucible 32 of the high-purity carbon boat 31 is The tray 30 is stopped so that the surface of the buffer layer 2 of the substrate 1 contacts the substrate 30. At this time, the SiSn solution 33 is mostly tin (Sn) based on the phase diagram. The silicon (Si) source is p-type single crystal silicon, and its specific resistance is 1 Ωcm or less.

而して、水素大気圧雰囲気中で、基板1を1000℃から
毎分1〜2℃で降温させ、950℃で基板1をSiSn溶液33
から離すと、基板1上に堆積されたバッファ層2上に膜
厚50μmのp+型の多結晶シリコン層3が液相成長により
形成される。
Then, the substrate 1 is cooled at a temperature of 1 to 2 ° C./min from 1000 ° C. in an atmosphere of hydrogen at atmospheric pressure.
Then, a p + -type polycrystalline silicon layer 3 having a thickness of 50 μm is formed on the buffer layer 2 deposited on the substrate 1 by liquid phase growth.

その後、多結晶シリコン層3が形成された基板1を同
様に高純度カーボン製トレイ30上に支持し、高純度カー
ボン製ボート31のるつぼ32内で溶解しているSiSn溶液33
表面と基板1の表面が接するようにトレイ30を停止す
る。この時、SiSn溶液33は状態図に基づき大部分がSnで
ある。また、シリコン(Si)ソースはp型の単結晶シリ
コンであり、その比抵抗は5Ωcm以下である。
Thereafter, the substrate 1 on which the polycrystalline silicon layer 3 has been formed is similarly supported on a high-purity carbon tray 30, and the SiSn solution 33 dissolved in the crucible 32 of the high-purity carbon boat 31.
The tray 30 is stopped so that the front surface and the surface of the substrate 1 are in contact with each other. At this time, most of the SiSn solution 33 is Sn based on the phase diagram. The silicon (Si) source is p-type single crystal silicon, and its specific resistance is 5 Ωcm or less.

前述と同様にして、水素大気圧雰囲気中で、基板1を
1000℃から毎分1〜2℃で降温させ、900℃で基板1をS
iSn溶液33から離すと、基板1上に堆積されたp+型多結
晶シリコン3上に膜厚100μmのp-型の多結晶シリコン
層4が液相成長により形成される。
In the same manner as described above, the substrate 1 is
The temperature is lowered from 1000 ° C. at 1-2 ° C./min.
When separated from the iSn solution 33, a p - type polycrystalline silicon layer 4 having a thickness of 100 μm is formed on the p + type polycrystalline silicon 3 deposited on the substrate 1 by liquid phase growth.

然かる後、同様にして、液相成長法によりn+型の多結
晶シリコン層5を形成する。この時SiSn溶液33のシリコ
ン(Si)ソースはn型の単結晶シリコンであり、その比
抵抗は1Ωcm以下である。
Thereafter, similarly, an n + -type polycrystalline silicon layer 5 is formed by a liquid phase growth method. At this time, the silicon (Si) source of the SiSn solution 33 is n-type single crystal silicon, and its specific resistance is 1 Ωcm or less.

前述と同様にして、水素大気圧雰囲気中で、基板1を
1000℃から毎分1〜2℃で降温させ、995℃で基板1をS
iSn溶液33から離すと、基板1上に堆積されたp-型多結
晶シリコン層4上に膜厚5μmのn+型の多結晶シリコン
層5が液相成長により形成される。
In the same manner as described above, the substrate 1 is
The temperature is lowered at a rate of 1 to 2 ° C per minute from 1000 ° C.
When separated from the iSn solution 33, a 5 μm-thick n + -type polycrystalline silicon layer 5 is formed on the p -type polycrystalline silicon layer 4 deposited on the substrate 1 by liquid phase growth.

その後、n+型多結晶シリコン層5並びにp+型多結晶シ
リコン層3と夫々オーミックコンタクトする電極層をア
ルミニウムなどを蒸着することにより設け、夫々パター
ニングして、櫛型の表面電極6及び裏面電極の取り出し
電極7を形成して本発明にかかる光起電力装置が形成さ
れる。
Thereafter, an electrode layer in ohmic contact with each of the n + -type polycrystalline silicon layer 5 and the p + -type polycrystalline silicon layer 3 is provided by evaporating aluminum or the like, and is patterned, respectively, to form a comb-shaped front electrode 6 and a back electrode. Is formed to form the photovoltaic device according to the present invention.

上述した実施例においては、バッファ層2として、シ
リコン薄膜を用いた場合について説明したが、その他の
材料によるバッファ層2の形成方法について以下に説明
する。
In the above-described embodiment, the case where a silicon thin film is used as the buffer layer 2 has been described. However, a method of forming the buffer layer 2 using other materials will be described below.

まず、バッファ層2としてシリサイド層を用いる場合
について説明する。
First, a case where a silicide layer is used as the buffer layer 2 will be described.

シリサイドの材料としてはTiSi2、VSi2、CrSi2、FeSi
2、CoSi2、又は、NiSi2の粒径10〜44μmパウダーが用
いられる。これらシリサイド材料のパウダーを第3図に
示すプラズマ溶射装置のパウダー供給口15から、毎分1
〜10g導入する。
TiSi 2 , VSi 2 , CrSi 2 , FeSi
2 , CoSi 2 or NiSi 2 powder having a particle size of 10 to 44 μm is used. The powder of these silicide materials is supplied from the powder supply port 15 of the plasma spraying apparatus shown in FIG.
Introduce ~ 10g.

そして、直流電源12から50kwの電力を印加し、プラズ
マジェット17を発生させ、基板1上にシリサイド薄膜か
ら成る薄厚500μmのバッファ層2が堆積される。
Then, a power of 50 kw is applied from the DC power supply 12 to generate a plasma jet 17, and a thin 500 μm buffer layer 2 made of a silicide thin film is deposited on the substrate 1.

次に、バッファ層2としてサーメット薄膜を用いる場
合について説明する。
Next, a case where a cermet thin film is used as the buffer layer 2 will be described.

サーメットの材料としては、WC−9%Co、WC−13%C
o、WC15%Co、Cr3C2−NiCr、Al2O3−Cr、又はAl2O3−Mo
−Crの粒径10〜44μmのパウダーが用いられる。これら
サーメット材料のパウダーを前述し同様にパウダー供給
口15から毎分1〜10g導入する。
Cermet materials are WC-9% Co, WC-13% C
o, WC15% Co, Cr 3 C 2 -NiCr, Al 2 O 3 -Cr, or Al 2 O 3 -Mo
A powder having a particle size of -Cr of 10 to 44 µm is used. The powder of the cermet material is introduced at 1 to 10 g per minute from the powder supply port 15 in the same manner as described above.

そして、直流電源12から50KWの電力を印加し、プラズ
マジェット17を発生させて、基板1上にサーメット薄膜
からなる薄膜500μmのバッファ層2が堆積される。
Then, a power of 50 KW is applied from the DC power supply 12 to generate a plasma jet 17, and a thin film 500 μm buffer layer 2 made of a cermet thin film is deposited on the substrate 1.

続いて、バッファ層2として窒化シリコン薄膜を用い
る場合について説明する。
Subsequently, a case where a silicon nitride thin film is used as the buffer layer 2 will be described.

前述と同様に粒径10〜44μmのSi3N4パウダーをパウ
ダー供給口15から毎分1〜10g導入する。
As described above, 1 to 10 g of Si 3 N 4 powder having a particle size of 10 to 44 μm is introduced from the powder supply port 15 per minute.

そして、直流電源12から50KWの電力を印加し、プラズ
マジェット17を発生させて、基板1上に窒化シリコン薄
膜からなる薄膜500μmのバッファ層2が堆積される。
Then, a power of 50 kW is applied from the DC power supply 12 to generate a plasma jet 17, and a 500 μm thin film buffer layer 2 made of a silicon nitride thin film is deposited on the substrate 1.

最後に、バッファ層2として炭化シリコン薄膜を用い
る場合について説明する。
Finally, a case where a silicon carbide thin film is used as the buffer layer 2 will be described.

前述と同様に粒径10〜44μmのSiCパウダーをパウダ
ー供給口15から毎分1〜10g導入する。
As described above, 1 to 10 g of SiC powder having a particle size of 10 to 44 μm is introduced from the powder supply port 15 per minute.

そして、直流電源12から50KWの電力を印加し、プラズ
マジェット17を発生させて、基板1上に炭化シリコン薄
膜からなる薄厚500μmのバッファ層2が堆積される。
Then, a power of 50 KW is applied from the DC power supply 12 to generate a plasma jet 17, and a thin 500 μm buffer layer 2 made of a silicon carbide thin film is deposited on the substrate 1.

次に、本発明の第2の実施例につき図面を参照して説
明する。
Next, a second embodiment of the present invention will be described with reference to the drawings.

第2図は、本発明の第2の実施例を示す断面図であ
る。この図において、1はセラミックまたは石英ガラス
からなる絶縁性を有する基板である。
FIG. 2 is a sectional view showing a second embodiment of the present invention. In this figure, reference numeral 1 denotes an insulating substrate made of ceramic or quartz glass.

2は濡れ性を向上させるために基板1表面にプラズマ
溶射により形成されたバッファ層である。このバッファ
層2は第1の実施例と同様に、多結晶シリコンとの濡れ
性を向上させる材料が用いられる。
Reference numeral 2 denotes a buffer layer formed on the surface of the substrate 1 by plasma spraying to improve wettability. As in the first embodiment, a material that improves the wettability with polycrystalline silicon is used for the buffer layer 2.

このバッファ層2上に、液相成長法によりn型の多結
晶シリコン薄膜40が形成される。
An n-type polycrystalline silicon thin film 40 is formed on buffer layer 2 by a liquid phase growth method.

41はn型多結晶シリコン薄膜40上に同じく液相成長法
により形成されたp型の多結晶シリコン薄膜である。
Reference numeral 41 denotes a p-type polycrystalline silicon thin film similarly formed on the n-type polycrystalline silicon thin film 40 by a liquid phase growth method.

42はp型多結晶シリコン薄膜41上にプラズマCVD法等
により形成されたn型i型p型と積層された非晶質シリ
コン半導体層である。
Reference numeral 42 denotes an amorphous silicon semiconductor layer formed on the p-type polycrystalline silicon thin film 41 by n-type i-type p-type formed by a plasma CVD method or the like.

43は非晶質シリコン半導体層42の全面に形成されたIT
Oなどからなる透明電極、44は透明電極43とコンタクト
する表面電極の取り出し電極、45はn型多結晶シリコン
40とオーミックコンタクトする裏面取り出し電極であ
る。
43 denotes an IT formed on the entire surface of the amorphous silicon semiconductor layer 42
Transparent electrode made of O, etc., 44 is an extraction electrode of the surface electrode that contacts the transparent electrode 43, 45 is n-type polycrystalline silicon
The back surface extraction electrode that makes ohmic contact with 40.

次にこの発明の第2の実施例具体的実施例の製造例に
ついて、更に説明する。
Next, a production example of the second embodiment of the present invention will be further described.

まず、石英ガラス又は、アルミナ(Al2O3)、窒化ア
ルミニウム(AlN)、イットリア(Y2O3)、マグネシア
(MgO)、ジルコニア(ZrO2)などのセラミックからな
る耐熱性基板1をプラズマ溶射装置内に配置する。そし
て、プラズマ溶射装置の真空容器11内を10-3Torr程度に
排気後に、溶射ガス導入口16からアルゴンと水素の混合
ガスを1〜10slm導入し、パウダー供給口15から粒径10
〜44μmの窒化シリコンパウダー又は炭化シリコンパウ
ダーを1〜10g/分導入する。
First, a heat-resistant substrate 1 made of quartz glass or ceramic such as alumina (Al 2 O 3 ), aluminum nitride (AlN), yttria (Y 2 O 3 ), magnesia (MgO), zirconia (ZrO 2 ) is plasma sprayed. Place in the device. After evacuating the inside of the vacuum chamber 11 of the plasma spraying apparatus to about 10 −3 Torr, a mixed gas of argon and hydrogen is introduced at 1 to 10 slm from the spraying gas inlet 16, and a particle diameter of 10
A silicon nitride powder or a silicon carbide powder of ~ 44 µm is introduced at a rate of 1 to 10 g / min.

そして、直流電源12から30KWの電力を印加し、プラズ
マジェット17を発生させて、基板1上に多結晶窒化シリ
コン薄膜または多結晶炭化シリコン薄膜から成る膜厚40
0μmのバッファ層2を堆積させる。このときの堆積条
件は、圧力1〜10Torr、基板温度500〜1000℃、時間10
分である。
Then, a power of 30 KW is applied from the DC power supply 12 to generate a plasma jet 17, and a film thickness 40 of a polycrystalline silicon nitride thin film or a polycrystalline silicon carbide thin film is formed on the substrate 1.
A 0 μm buffer layer 2 is deposited. The deposition conditions at this time are as follows: pressure 1 to 10 Torr, substrate temperature 500 to 1000 ° C., time 10
Minutes.

続いて、水素大気雰囲気中で、高純度カーボン製トレ
イ30上に支持された基板1を高純度カーボン製ボート31
のるつぼ内で溶解しているSiSn溶液33表面と基板1の表
面が接するようにトレイ30を停止する。この時SiSn溶液
33は状態図に基づき大部分がSnである。そして、シリコ
ン(Si)ソースはn型の単結晶シリコンであり、その比
抵抗は1Ωcm以下である。
Subsequently, in a hydrogen atmosphere, the substrate 1 supported on the high-purity carbon tray 30 is transferred to the high-purity carbon boat 31.
The tray 30 is stopped so that the surface of the SiSn solution 33 dissolved in the crucible is in contact with the surface of the substrate 1. At this time, SiSn solution
33 is mostly Sn based on the state diagram. The silicon (Si) source is n-type single crystal silicon, and its specific resistance is 1 Ωcm or less.

而して、水素大気圧雰囲気中で、基板1を1000℃から
毎分1〜2℃で降温させ、950℃で基板1をSiSn溶液33
から離すと、基板1上に堆積されたバッファ層2上に膜
厚50μmのn型の多結晶シリコン層40が液相成長により
形成される。
Then, the substrate 1 is cooled at a temperature of 1 to 2 ° C./min from 1000 ° C. in an atmosphere of hydrogen at atmospheric pressure.
Then, an n-type polycrystalline silicon layer 40 having a thickness of 50 μm is formed on the buffer layer 2 deposited on the substrate 1 by liquid phase growth.

その後、多結晶シリコン層40が形成された基板1を同
様に高純度カーボン製トレイ30上に支持し、高純度カー
ボン製ボート31のるつぼ内で溶解しているSiSn溶液33表
面と基板1の表面が接するようにトレイ30を停止する。
この時SiSn溶液33は状態図に基づき大部分がSnである。
そして、シリコン(Si)ソースはp型の単結晶シリコン
であり、その比抵抗は5Ωcmである。
Thereafter, the substrate 1 on which the polycrystalline silicon layer 40 is formed is similarly supported on a high-purity carbon tray 30, and the surface of the SiSn solution 33 dissolved in the crucible of the high-purity carbon boat 31 and the surface of the substrate 1 The tray 30 is stopped so that the tray contacts.
At this time, most of the SiSn solution 33 is Sn based on the phase diagram.
The silicon (Si) source is p-type single crystal silicon, and its specific resistance is 5 Ωcm.

前述と同様に、水素大気圧雰囲気中で、基板1を1000
℃から毎分1〜2℃で降温させ、900℃で基板1をSiSn
溶液33から離すと、基板1上に堆積されたn型多結晶シ
リコン40上に膜厚100μmのp型の多結晶シリコン層41
が液相成長により形成される。
In the same manner as described above, the substrate 1 is
The temperature is lowered at a rate of 1 to 2 ° C./min.
When separated from the solution 33, a 100 μm-thick p-type polycrystalline silicon layer 41 is formed on the n-type polycrystalline silicon 40 deposited on the substrate 1.
Are formed by liquid phase growth.

然る後、p型多結晶シリコン層1上にプラズマCVD法
により、n型i型p型の非晶質シリコン薄膜を順次積層
した非晶質シリコン層42を形成する。各非晶質シリコン
薄膜の成膜条件は以下の通りである。
Thereafter, an amorphous silicon layer 42 in which an n-type i-type p-type amorphous silicon thin film is sequentially laminated on the p-type polycrystalline silicon layer 1 by a plasma CVD method is formed. The conditions for forming each amorphous silicon thin film are as follows.

n型非晶質シリコンは基板温度を200℃に保持し、RF
出力を0.01W/cm2圧力を0.1Torr、反応ガスとしてPH3/Si
H4=1%を用い5分間反応させた。
n-type amorphous silicon maintains the substrate temperature at 200 ° C, RF
Output: 0.01 W / cm 2 Pressure: 0.1 Torr, PH 3 / Si as reaction gas
The reaction was performed for 5 minutes using H 4 = 1%.

i型非晶質シリコンは、同じく基板温度を200℃に保
持し、RF出力を0.01W/cm2、圧力を0.1Torr、反応ガスと
してSiH4=30SCCMを用い1時間反応させた。
The i-type amorphous silicon was reacted for 1 hour using the same substrate temperature of 200 ° C., RF output of 0.01 W / cm 2 , pressure of 0.1 Torr, and SiH 4 = 30 SCCM as a reaction gas.

p型非晶質シリコンは、同じく基板温度を200℃に保
持し、PF出力0.01W/cm2、圧力を0.1Torr反応ガスとして
B2H6/SiH4=0.1%を用い5分間反応させた。
In the case of p-type amorphous silicon, the substrate temperature is also maintained at 200 ° C., the PF output is 0.01 W / cm 2 , and the pressure is 0.1 Torr reaction gas.
The reaction was carried out for 5 minutes using B 2 H 6 / SiH 4 = 0.1%.

その後、この非晶質シリコン層42上にスパッタリング
法によりITOからなる透明電極43を形成する。
Thereafter, a transparent electrode 43 made of ITO is formed on the amorphous silicon layer 42 by a sputtering method.

そして、蒸着法により、アルミニウムなどからなる透
明電極43の取り出し電極並びにn型多結晶シリコン層40
とオーミックコンタクトする電極層を設け、夫々パター
ニングして、裏面電極の取り出し電極45及び表面電極の
取り出し電極44を形成して、本発明にかかる光起電力装
置が形成される。
Then, by a vapor deposition method, an extraction electrode of the transparent electrode 43 made of aluminum or the like and the n-type polycrystalline silicon layer 40 are formed.
An electrode layer that makes ohmic contact with the electrode is provided, and each is patterned to form an extraction electrode 45 for the back electrode and an extraction electrode 44 for the front electrode, thereby forming the photovoltaic device according to the present invention.

上述した実施例においては、バッファ層2として、多
結晶窒化シリコン薄膜、または多結晶炭化シリコン薄膜
を用いているがその他の材料によるバッファ層の形成方
法について前述の実施例と同様であり、説明を省略す
る。
In the above-described embodiment, the polycrystalline silicon nitride thin film or the polycrystalline silicon carbide thin film is used as the buffer layer 2. However, the method of forming the buffer layer using other materials is the same as in the above-described embodiment. Omitted.

〔発明の効果〕〔The invention's effect〕

以上説明したように、この発明によれば、基板上に濡
れ性の良いバッファ層をプラズマ溶射により形成してい
るので、バッファ層上に多結晶シリコンが確実に堆積で
きる。従って、基板の材質に無関係に多結晶シリコンを
形成できるため、光起電力装置の大面積化が容易に図れ
る。
As described above, according to the present invention, since the buffer layer having good wettability is formed on the substrate by plasma spraying, polycrystalline silicon can be reliably deposited on the buffer layer. Therefore, since polycrystalline silicon can be formed regardless of the material of the substrate, the area of the photovoltaic device can be easily increased.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの本発明の第1の実施例を示す断面図、第2
図はこの本発明の第2の実施例を示す断面図である。 第3図は本発明に用いられるプラズマ溶射装置の模式
図、第4図は液相成長装置の模式図である。 1……基板、2……バッファ層、 3……p+型多結晶シリコン層、 4……p-型多結晶シリコン層、 5……n+型多結晶シリコン層、 40……n型多結晶シリコン層、 41……p型多結晶シリコン層、 42……非晶質シリコン層、43……透明電極。
FIG. 1 is a sectional view showing a first embodiment of the present invention, and FIG.
FIG. 5 is a sectional view showing a second embodiment of the present invention. FIG. 3 is a schematic view of a plasma spraying apparatus used in the present invention, and FIG. 4 is a schematic view of a liquid phase growth apparatus. 1 ... substrate, 2 ... buffer layer, 3 ... p + -type polycrystalline silicon layer, 4 ... p -- type polycrystalline silicon layer, 5 ... n + -type polycrystalline silicon layer, 40 ... ... n-type polycrystalline silicon layer Crystal silicon layer, 41: p-type polycrystalline silicon layer, 42: amorphous silicon layer, 43: transparent electrode.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−49420(JP,A) 特開 昭64−53475(JP,A) 特開 昭60−233818(JP,A) 特開 昭58−48418(JP,A) 特開 平2−28315(JP,A) 特開 平2−185021(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 31/04──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-49420 (JP, A) JP-A-64-53475 (JP, A) JP-A-60-233818 (JP, A) JP-A-58-58 48418 (JP, A) JP-A-2-28315 (JP, A) JP-A-2-185021 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 31/04

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】耐熱性基板上に、プラズマ溶射により基板
の濡れ性を向上させるバッファ層が形成され、このバッ
ファ層上に液相成長により、一導電型の多結晶シリコン
層からなる半導体薄膜が形成され、この半導体薄膜上に
他導電型の半導体薄膜が形成されていることを特徴とす
る光起電力装置。
A buffer layer for improving the wettability of a substrate is formed on a heat-resistant substrate by plasma spraying. On the buffer layer, a semiconductor thin film made of a polycrystalline silicon layer of one conductivity type is formed by liquid phase growth. A photovoltaic device, wherein a semiconductor thin film of another conductivity type is formed on the semiconductor thin film.
【請求項2】前記バッファ層は、シリコン薄膜、シリサ
イド薄膜、サーメット薄膜、窒化シリコン薄膜または炭
化シリコン薄膜の単層または多層膜で形成されているこ
とを特徴とする請求項第1に記載の光起電力装置。
2. The light according to claim 1, wherein the buffer layer is formed of a single layer or a multilayer of a silicon thin film, a silicide thin film, a cermet thin film, a silicon nitride thin film or a silicon carbide thin film. Electromotive device.
JP2173867A 1990-06-29 1990-06-29 Photovoltaic device Expired - Fee Related JP2804608B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2173867A JP2804608B2 (en) 1990-06-29 1990-06-29 Photovoltaic device
US07/722,949 US5211761A (en) 1990-06-29 1991-06-28 Photovoltaic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2173867A JP2804608B2 (en) 1990-06-29 1990-06-29 Photovoltaic device

Publications (2)

Publication Number Publication Date
JPH0461384A JPH0461384A (en) 1992-02-27
JP2804608B2 true JP2804608B2 (en) 1998-09-30

Family

ID=15968605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2173867A Expired - Fee Related JP2804608B2 (en) 1990-06-29 1990-06-29 Photovoltaic device

Country Status (1)

Country Link
JP (1) JP2804608B2 (en)

Also Published As

Publication number Publication date
JPH0461384A (en) 1992-02-27

Similar Documents

Publication Publication Date Title
CN101789466B (en) method for manufacturing solar battery
WO2002016679A1 (en) Polycrystalline semiconductor material and method of manufacture thereof
TW201128780A (en) Passivation layer for wafer based solar cells and method of manufacturing thereof
US5211761A (en) Photovoltaic device and manufacturing method thereof
US6815788B2 (en) Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
JP2001189114A (en) Manufacturing method of transparent electrode
JPS61272922A (en) Semiconductor device wafer substrate and manufacture thereof
JP2804608B2 (en) Photovoltaic device
JP2001135149A (en) Zinc oxide-based transparent electrode
CN103426976A (en) Method for preparing polycrystalline silicon film by utilizing reusable substrate
JPH04133357A (en) Optoelectric transducer
JP2706182B2 (en) Manufacturing method of silicide film
CN103403213A (en) Multi-elements-doped zinc oxide film, manufacturing method and application thereof
JP3162781B2 (en) Method for forming semiconductor thin film and apparatus for forming this film
JP3453329B2 (en) Transparent conductive film and method for manufacturing the same
CN114015982A (en) Method for preparing crystalline barium stannate film by magnetic field enhancement technology
JPH11274535A (en) Apparatus for manufacturing silicon based thin film photoelectric converter
CN110718604A (en) Back surface field of P-type crystalline silicon solar cell and back passivation layer preparation method
JP3274099B2 (en) Solar cell manufacturing method
JP3068276B2 (en) Manufacturing method of non-single crystal tandem solar cell and manufacturing apparatus used therefor
Kunz et al. Silicon carbide barrier layer on ceramic substrates for crystalline silicon thin-film modules with an integrated series connection
US20110003425A1 (en) Process for making multi-crystalline silicon thin-film solar cells
CN111218658B (en) High-conductivity Mo metal film structure and preparation method and application thereof
JP2763688B2 (en) Method for producing transparent conductive film
JPH02148843A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees