JP2894406B2 - 最尤系列推定装置 - Google Patents
最尤系列推定装置Info
- Publication number
- JP2894406B2 JP2894406B2 JP24080992A JP24080992A JP2894406B2 JP 2894406 B2 JP2894406 B2 JP 2894406B2 JP 24080992 A JP24080992 A JP 24080992A JP 24080992 A JP24080992 A JP 24080992A JP 2894406 B2 JP2894406 B2 JP 2894406B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- data
- data pattern
- surviving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】この発明は自動車電話をはじめと
するディジタルデータ伝送に用いる最尤系列推定装置に
関するものである。
するディジタルデータ伝送に用いる最尤系列推定装置に
関するものである。
【０００２】
【従来の技術】従来の技術を説明する前に、本発明に関
する技術的背景について説明する。
する技術的背景について説明する。
【０００３】ＦＩＲフィルタを説明する。ＦＩＲフィル
タは有限インパルス応答（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓ
ｅ Ｒｅｓｐｏｎｓｅ）フィルタの略で、インパルス応
答が有限時間で終了するフィルタである。図８にＦＩＲ
フィルタの説明図を示す。ＦＩＲフィルタは入力される
信号に順次遅延を与え、タップ係数を乗算した後、複数
の乗算結果を加算するものである。該遅延量は通常一定
値とする。
タは有限インパルス応答（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓ
ｅ Ｒｅｓｐｏｎｓｅ）フィルタの略で、インパルス応
答が有限時間で終了するフィルタである。図８にＦＩＲ
フィルタの説明図を示す。ＦＩＲフィルタは入力される
信号に順次遅延を与え、タップ係数を乗算した後、複数
の乗算結果を加算するものである。該遅延量は通常一定
値とする。
【０００４】次に、符号間干渉（ＩＳＩ）を有した伝送
路モデルについて説明する。まず、フェージングにより
引き起こされる符号間干渉の概念について説明する。図
９に簡単なフェージング伝送路のモデルを示した。本モ
デルにおいて受信波は送信された信号が直接受信される
先行波と、反射して受信される時間遅延を有した遅延波
の合成波であるとする。本モデルでは先行波と遅延波の
時間差は遅延回路により与えられ、先行波及び遅延波は
それぞれタップ係数（タップＣ0 ，Ｃ1 ，・・・，Ｃ
L ）を乗算され加算回路で合成される。更に該合成波は
雑音が加算されて受信信号となる。図１０にフェージン
グ波形の時間変化の一例を示す。符号間干渉成分は、こ
のフェージングのように他のシンボルに影響を与える成
分のことである。
路モデルについて説明する。まず、フェージングにより
引き起こされる符号間干渉の概念について説明する。図
９に簡単なフェージング伝送路のモデルを示した。本モ
デルにおいて受信波は送信された信号が直接受信される
先行波と、反射して受信される時間遅延を有した遅延波
の合成波であるとする。本モデルでは先行波と遅延波の
時間差は遅延回路により与えられ、先行波及び遅延波は
それぞれタップ係数（タップＣ0 ，Ｃ1 ，・・・，Ｃ
L ）を乗算され加算回路で合成される。更に該合成波は
雑音が加算されて受信信号となる。図１０にフェージン
グ波形の時間変化の一例を示す。符号間干渉成分は、こ
のフェージングのように他のシンボルに影響を与える成
分のことである。
【０００５】伝送路に対して｛Ｉn ｝なる送信情報系列
を送信した場合、この送信情報系列は伝送路でＩＳＩと
加法的白色ガウス雑音（ＡＷＧＮ）ｗn を受けて、受信
側ではｒn なる受信信号となる。ここで、サフィックス
ｎは時刻を表現する。通常、ＩＳＩのない場合、このｒ
n は、
を送信した場合、この送信情報系列は伝送路でＩＳＩと
加法的白色ガウス雑音（ＡＷＧＮ）ｗn を受けて、受信
側ではｒn なる受信信号となる。ここで、サフィックス
ｎは時刻を表現する。通常、ＩＳＩのない場合、このｒ
n は、
【０００６】
【数１】
【０００７】と表現できる。この場合はＣ0 が既知で、
雑音が小さい時、ｒn からＩn を容易に推定できる。し
かし、ＩＳＩを受けた場合にはｒn の中に時刻ｎのみで
はなく、それより過去のＩn が受信され、
雑音が小さい時、ｒn からＩn を容易に推定できる。し
かし、ＩＳＩを受けた場合にはｒn の中に時刻ｎのみで
はなく、それより過去のＩn が受信され、
【０００８】
【数２】
【０００９】と表現される。ＬはＩＳＩが影響を与える
時間長さ（伝送路メモリ長）を示す。図９に示した伝送
路モデルでは、時刻ｎから時刻（ｎ‐Ｌ）までの送信系
列が含まれることになる。また、ｃi ，ｎは伝送路の特
性をＦＩＲフィルタで表現した場合のタップ係数を示
す。ここで、ｒn からＩn を容易に推定できないため、
等化という概念が重要となる。
時間長さ（伝送路メモリ長）を示す。図９に示した伝送
路モデルでは、時刻ｎから時刻（ｎ‐Ｌ）までの送信系
列が含まれることになる。また、ｃi ，ｎは伝送路の特
性をＦＩＲフィルタで表現した場合のタップ係数を示
す。ここで、ｒn からＩn を容易に推定できないため、
等化という概念が重要となる。
【００１０】次に、等化の一種である最尤系列推定につ
いて説明する。Ｇ．Ｄ．Ｆｏｒｎｅｙ，Ｊｒ著の“Ｍａ
ｘｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄｓｅｑｕｅｎｃｅ
ｅｓｔｉｍａｔｉｏｎ ｏｆ ｄｉｇｉｔａｌ ｓｅｑ
ｕｅｎｃｅ ｉｎ ｔｈｅ ｐｒｅｓｅｎｃｅ ｏｆ
ｉｎｔｅｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃ
ｅ，”（ＩＥＥＥ Ｔｒａｎｓ．Ｉｎｆｏｒｍ．Ｔｈｅ
ｏｒｙ，ｖｏｌ．ＩＴ−１８，ｐｐ．３６３−３７８，
Ｍａｙ １９７２）に述べられた、ビタビアルゴリズム
を用いた最尤系列推定の説明を順次行う。まずステート
とトレリス図について説明する。ステートとは状態を示
すもので、詳細にはビタビアルゴリズムのトレリス格子
について説明する必要があるが、ここでは説明を簡単に
するため概念のみについて述べる。図９にフェージング
のモデルを示しているが、フェージング波形は、先行波
を決定する現時刻の送信系列のみではなく、遅延波を決
定する過去の送信系列によっても決定される。そのため
に、現在の送信系列を推定するためには過去の送信系列
も考慮する必要がある。この過去の送信系列の組み合わ
せがステートに相当し、遅延回路が１シンボル周期であ
ればステート“０”とステート“１”の２種類、遅延回
路が２シンボル周期であればステート“００”，ステー
ト“０１”，ステート“１０”とステート“１１”の４
種類が用意される。このように、ステートとは送信系列
の組合せで表現され、ビタビアルゴリズムのメモリ長を
Ｖとすると、時刻ｎ及び時刻ｎ−１のステートｘn 及び
ｘn-1 はそれぞれ、
いて説明する。Ｇ．Ｄ．Ｆｏｒｎｅｙ，Ｊｒ著の“Ｍａ
ｘｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄｓｅｑｕｅｎｃｅ
ｅｓｔｉｍａｔｉｏｎ ｏｆ ｄｉｇｉｔａｌ ｓｅｑ
ｕｅｎｃｅ ｉｎ ｔｈｅ ｐｒｅｓｅｎｃｅ ｏｆ
ｉｎｔｅｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃ
ｅ，”（ＩＥＥＥ Ｔｒａｎｓ．Ｉｎｆｏｒｍ．Ｔｈｅ
ｏｒｙ，ｖｏｌ．ＩＴ−１８，ｐｐ．３６３−３７８，
Ｍａｙ １９７２）に述べられた、ビタビアルゴリズム
を用いた最尤系列推定の説明を順次行う。まずステート
とトレリス図について説明する。ステートとは状態を示
すもので、詳細にはビタビアルゴリズムのトレリス格子
について説明する必要があるが、ここでは説明を簡単に
するため概念のみについて述べる。図９にフェージング
のモデルを示しているが、フェージング波形は、先行波
を決定する現時刻の送信系列のみではなく、遅延波を決
定する過去の送信系列によっても決定される。そのため
に、現在の送信系列を推定するためには過去の送信系列
も考慮する必要がある。この過去の送信系列の組み合わ
せがステートに相当し、遅延回路が１シンボル周期であ
ればステート“０”とステート“１”の２種類、遅延回
路が２シンボル周期であればステート“００”，ステー
ト“０１”，ステート“１０”とステート“１１”の４
種類が用意される。このように、ステートとは送信系列
の組合せで表現され、ビタビアルゴリズムのメモリ長を
Ｖとすると、時刻ｎ及び時刻ｎ−１のステートｘn 及び
ｘn-1 はそれぞれ、
【００１１】
【数３】
【００１２】
【数４】
【００１３】と表現できる。つまり、２つのステートの
うちＩn-1 からＩn-V+1 のＶ−１個の送信系列は同一値
となる。この性質を利用して図１１のトレリス図が作成
できる。このトレリス図は遅延回路が２シンボル周期
（Ｌ＝２）である場合を示しており、また、信号が０と
１の２値（Ｎ＝２）をとる場合を示している。したがっ
てステートの個数ＭはＭ＝ＮL ＝２2 ＝４となる。すな
わち、本例は、Ｉn を０，１とし、Ｖを２としたので、
ｘn は００，１０，０１，１１の４ステートでトレリス
が構成される。トレリス図における線分ｘn ／ｘn-1 は
ブランチと呼ばれる。このブランチは一意的にＩn から
Ｉn-V の送信系列を決定する。それゆえ、ＶをＬと設定
した場合、数２で示されたｒn を一意的に決定できる。
うちＩn-1 からＩn-V+1 のＶ−１個の送信系列は同一値
となる。この性質を利用して図１１のトレリス図が作成
できる。このトレリス図は遅延回路が２シンボル周期
（Ｌ＝２）である場合を示しており、また、信号が０と
１の２値（Ｎ＝２）をとる場合を示している。したがっ
てステートの個数ＭはＭ＝ＮL ＝２2 ＝４となる。すな
わち、本例は、Ｉn を０，１とし、Ｖを２としたので、
ｘn は００，１０，０１，１１の４ステートでトレリス
が構成される。トレリス図における線分ｘn ／ｘn-1 は
ブランチと呼ばれる。このブランチは一意的にＩn から
Ｉn-V の送信系列を決定する。それゆえ、ＶをＬと設定
した場合、数２で示されたｒn を一意的に決定できる。
【００１４】次にブランチメトリックについて説明す
る。ブランチメトリックとは、受信信号と各ステートで
再生された推定受信信号の誤差電力のことである。この
誤差電力は生起確率に関係している。ブランチｘn ／ｘ
n-1 により決定されるＩn からＩn-V の送信系列Ｉn-i
［ｘn ／ｘn-1 ］ （０≦ｉ≦Ｌ） から、ｒn のレプ
リカｈn ［ｘn ／ｘn-1 ］を以下のように作成できる。
る。ブランチメトリックとは、受信信号と各ステートで
再生された推定受信信号の誤差電力のことである。この
誤差電力は生起確率に関係している。ブランチｘn ／ｘ
n-1 により決定されるＩn からＩn-V の送信系列Ｉn-i
［ｘn ／ｘn-1 ］ （０≦ｉ≦Ｌ） から、ｒn のレプ
リカｈn ［ｘn ／ｘn-1 ］を以下のように作成できる。
【００１５】
【数５】
【００１６】ここで、ｃi ，ｎの推定値はｇi ，ｎとし
た。実際の受信信号ｒn とブランチｘn ／ｘn-1 により
決定されるレプリカｈn ［ｘn ／ｘn-1 ］の差ｅn ［ｘ
n ／ｘn-1 ］は、一種の確からしさを表現し、このｅn
［ｘn ／ｘn-1 ］の２乗はブランチメトリックＥn ［ｘ
n ／ｘn-1 ］と呼ばれ以下のように表現できる。
た。実際の受信信号ｒn とブランチｘn ／ｘn-1 により
決定されるレプリカｈn ［ｘn ／ｘn-1 ］の差ｅn ［ｘ
n ／ｘn-1 ］は、一種の確からしさを表現し、このｅn
［ｘn ／ｘn-1 ］の２乗はブランチメトリックＥn ［ｘ
n ／ｘn-1 ］と呼ばれ以下のように表現できる。
【００１７】
【数６】
【００１８】つまり、ブランチｘn ／ｘn-1 により一意
的にブランチメトリックＥn ［ｘn／ｘn-1 ］が決定す
る。
的にブランチメトリックＥn ［ｘn／ｘn-1 ］が決定す
る。
【００１９】次にパスメトリックについて説明する。パ
スメトリックとは、生き残り系列上にあるステートに対
応するブランチメトリックをすべて合計したものであ
る。ブランチｘn ／ｘn-1 により一意的に決定されるブ
ランチメトリックＥn ［ｘn ／ｘn-1 ］を全てのブラン
チについて加算したものをパスメトリックと呼び、時刻
ｎのパスメトリックＦn ［ｘn ／ｘn-1 ］を以下のよう
に表現できる。
スメトリックとは、生き残り系列上にあるステートに対
応するブランチメトリックをすべて合計したものであ
る。ブランチｘn ／ｘn-1 により一意的に決定されるブ
ランチメトリックＥn ［ｘn ／ｘn-1 ］を全てのブラン
チについて加算したものをパスメトリックと呼び、時刻
ｎのパスメトリックＦn ［ｘn ／ｘn-1 ］を以下のよう
に表現できる。
【００２０】
【数７】
【００２１】つまり、パスメトリックＦ n ［ｘn ／ｘ
n-1 ］は、数７に示すような、逐次的な処理で算出可能
である。つまり現時刻がｎである場合、「現在の受信信
号に対する確からしさ」はブランチメトリックＥn ［ｘ
n ／ｘn-1 ］、「過去のステートに繋がる生き残り系列
に対して計算されて保存された確からしさ」はパスメト
リックＦn-1 ［ｘn-1 ／ｘn-2 ］、「現在のステートに
繋がる生き残り系列に対して計算される確からしさ」は
パスメトリックＦn ［ｘn ／ｘn-1 ］に対応する。
n-1 ］は、数７に示すような、逐次的な処理で算出可能
である。つまり現時刻がｎである場合、「現在の受信信
号に対する確からしさ」はブランチメトリックＥn ［ｘ
n ／ｘn-1 ］、「過去のステートに繋がる生き残り系列
に対して計算されて保存された確からしさ」はパスメト
リックＦn-1 ［ｘn-1 ／ｘn-2 ］、「現在のステートに
繋がる生き残り系列に対して計算される確からしさ」は
パスメトリックＦn ［ｘn ／ｘn-1 ］に対応する。
【００２２】次にＡＣＳ処理について説明する。ＡＣＳ
とはＡｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ（加算比較
選択）の略である。加算処理とは、上記数７に示したパ
スメトリックにブランチメトリックを加算する操作であ
る。比較処理とは、各ステートに対して送信信号点（ア
ルファベットサイズ）数個（送信信号が０，１の場合は
２個）のパスメトリックが作成されるため、複数個のメ
トリックを比較する操作である。選択処理とは、比較処
理の結果からパスメトリックの小さい方を選択し、選択
したパスメトリックに対応する系列を選択する操作であ
る。たとえば、図１１のトレリス格子には２つのブラン
チが入力されているが、まずこの２つのブランチに対し
て数７の加算処理を行う。次に、２つのパスメトリック
を比較して小さい方のブランチを選択する。これが比較
選択であり、選択されたブランチに繋がるパスが生き残
りパスと呼ばれ、選択されなかったパスは棄却される。
以上がビタビアルゴリズムを用いた最尤系列推定の説明
である。このように、Ｇ．Ｄ．Ｆｏｒｎｅｙにより提案
された最尤系列推定回路は、シンボルレートの受信信号
を入力して以下のように動作する。推定した伝送路特性
に基づいて、受信信号を入力し、生起する可能性のある
送信系列の組み合わせである各々の「ステート」に対す
る「確からしさ」と過去の「ステート」に繋がる「生き
残り系列」に対してすでに計算され記憶された「確から
しさ」から、現在の各々の「ステート」に対する最も生
起する可能性の高い系列を「生き残り系列」として記憶
するというＡＣＳ処理をすべてのステートに対して行う
ビタビアルゴリズムを用いて、全ての入力信号系列を入
力した後、最終的に残った唯一の「生き残り系列」（最
尤系列）を送信した信号系列として判定する。
とはＡｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ（加算比較
選択）の略である。加算処理とは、上記数７に示したパ
スメトリックにブランチメトリックを加算する操作であ
る。比較処理とは、各ステートに対して送信信号点（ア
ルファベットサイズ）数個（送信信号が０，１の場合は
２個）のパスメトリックが作成されるため、複数個のメ
トリックを比較する操作である。選択処理とは、比較処
理の結果からパスメトリックの小さい方を選択し、選択
したパスメトリックに対応する系列を選択する操作であ
る。たとえば、図１１のトレリス格子には２つのブラン
チが入力されているが、まずこの２つのブランチに対し
て数７の加算処理を行う。次に、２つのパスメトリック
を比較して小さい方のブランチを選択する。これが比較
選択であり、選択されたブランチに繋がるパスが生き残
りパスと呼ばれ、選択されなかったパスは棄却される。
以上がビタビアルゴリズムを用いた最尤系列推定の説明
である。このように、Ｇ．Ｄ．Ｆｏｒｎｅｙにより提案
された最尤系列推定回路は、シンボルレートの受信信号
を入力して以下のように動作する。推定した伝送路特性
に基づいて、受信信号を入力し、生起する可能性のある
送信系列の組み合わせである各々の「ステート」に対す
る「確からしさ」と過去の「ステート」に繋がる「生き
残り系列」に対してすでに計算され記憶された「確から
しさ」から、現在の各々の「ステート」に対する最も生
起する可能性の高い系列を「生き残り系列」として記憶
するというＡＣＳ処理をすべてのステートに対して行う
ビタビアルゴリズムを用いて、全ての入力信号系列を入
力した後、最終的に残った唯一の「生き残り系列」（最
尤系列）を送信した信号系列として判定する。
【００２３】次に、伝送路特性の推定について説明す
る。伝送路特性の推定は、図９のような伝送路モデルの
タップ係数の推定に置き換えられる。通常はトレーニン
グ系列という既知の系列から伝送路特性を推定する。長
さがＫで十分にランダムなトレーニング系列が存在する
場合、タップ係数ｃi の推定値ｇi は、
る。伝送路特性の推定は、図９のような伝送路モデルの
タップ係数の推定に置き換えられる。通常はトレーニン
グ系列という既知の系列から伝送路特性を推定する。長
さがＫで十分にランダムなトレーニング系列が存在する
場合、タップ係数ｃi の推定値ｇi は、
【００２４】
【数８】
【００２５】として算出できる。ここで、＊は複素数共
役を示す。ただし、トレーニング系列が十分にランダム
でない場合はＷｉｅｎｅｒ−Ｈｏｐｆの方程式を解く必
要がある。また、タップ係数ｃi ，ｎが時間的に変動す
る際には、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒ
ｅ）アルゴリズムやＲＬＳ（Ｒｅｃｕｒｓｉｖｅ Ｌｅ
ａｓｔ Ｓｑｕａｒｅｓ）アルゴリズム等の適応アルゴ
リズムを用いる必要がある。
役を示す。ただし、トレーニング系列が十分にランダム
でない場合はＷｉｅｎｅｒ−Ｈｏｐｆの方程式を解く必
要がある。また、タップ係数ｃi ，ｎが時間的に変動す
る際には、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒ
ｅ）アルゴリズムやＲＬＳ（Ｒｅｃｕｒｓｉｖｅ Ｌｅ
ａｓｔ Ｓｑｕａｒｅｓ）アルゴリズム等の適応アルゴ
リズムを用いる必要がある。
【００２６】ＬＭＳアルゴリズムについて説明する。Ｗ
ｉｅｎｅｒ解の近似解を逐次的にもとめるアルゴリズム
の中にＬＭＳアルゴリズムがある。これは、受信信号と
そのレプリカの２乗誤差値が最小になるように、タップ
係数を調整するものであり、以下のように表現できる。
ｉｅｎｅｒ解の近似解を逐次的にもとめるアルゴリズム
の中にＬＭＳアルゴリズムがある。これは、受信信号と
そのレプリカの２乗誤差値が最小になるように、タップ
係数を調整するものであり、以下のように表現できる。
【００２７】
【数９】
【００２８】
【数１０】
【００２９】ここで、特に、δはステップサイズ、Ｉn
は参照入力（ｒｅｆｅｒｅｎｃｅｉｎｐｕｔ）と呼ばれ
る。
は参照入力（ｒｅｆｅｒｅｎｃｅｉｎｐｕｔ）と呼ばれ
る。
【００３０】Ｆ．Ｒ．Ｍａｇｅｅ，Ｊｒ．ａｎｄ Ｊ．
Ｇ．Ｐｒｏａｋｉｓ，著の“Ａｄａｐｔｉｖｅ ｍａｘ
ｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄ ｓｅｑｕｅｎｃｅ
ｅｓｔｉｍａｔｉｏｎ ｆｏｒ ｄｉｇｉｔａｌ ｓｉ
ｇｎａｌｉｎｇ ｉｎ ｔｈｅ ｐｒｅｓｅｎｃｅ ｏ
ｆ ｉｎｔｅｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃ
ｅ，”（ＩＥＥＥ Ｔｒａｎｓ．Ｉｎｆｏｒｍ．Ｔｈｅ
ｏｒｙ，ｖｏｌ．ＩＴ−１９，ｐｐ．１２０−１２４，
Ｊａｎ．１９７３）に示された、最尤系列推定を適応化
する手法について述べる。伝送路が時間的に変化する場
合、最尤系列推定に供給する伝送路特性の値も適応的に
修正する必要がある。この修正に、ＬＭＳアルゴリズム
をはじめとする適応アルゴリズムが用いられる。ここ
で、伝送路推定には送信系列の推定値が必要となるが、
これは最もパスメトリックが小さいステートに繋がる生
き残りパスを数シンボル（ｑシンボル）遡った値を使用
する。つまり、伝送路推定は以下のように行われる。
Ｇ．Ｐｒｏａｋｉｓ，著の“Ａｄａｐｔｉｖｅ ｍａｘ
ｉｍｕｍ−ｌｉｋｅｌｉｈｏｏｄ ｓｅｑｕｅｎｃｅ
ｅｓｔｉｍａｔｉｏｎ ｆｏｒ ｄｉｇｉｔａｌ ｓｉ
ｇｎａｌｉｎｇ ｉｎ ｔｈｅ ｐｒｅｓｅｎｃｅ ｏ
ｆ ｉｎｔｅｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃ
ｅ，”（ＩＥＥＥ Ｔｒａｎｓ．Ｉｎｆｏｒｍ．Ｔｈｅ
ｏｒｙ，ｖｏｌ．ＩＴ−１９，ｐｐ．１２０−１２４，
Ｊａｎ．１９７３）に示された、最尤系列推定を適応化
する手法について述べる。伝送路が時間的に変化する場
合、最尤系列推定に供給する伝送路特性の値も適応的に
修正する必要がある。この修正に、ＬＭＳアルゴリズム
をはじめとする適応アルゴリズムが用いられる。ここ
で、伝送路推定には送信系列の推定値が必要となるが、
これは最もパスメトリックが小さいステートに繋がる生
き残りパスを数シンボル（ｑシンボル）遡った値を使用
する。つまり、伝送路推定は以下のように行われる。
【００３１】
【数１１】
【００３２】
【数１２】
【００３３】Ｐ．Ｒ．Ｃｈｅｖｉｌｌａｔ ａｎｄ
Ｅ．Ｅｌｅｆｔｈｒｉｏｕ， 著の“Ｄｅｃｏｄｉｎｇ
ｏｆ ｔｒｅｌｌｉｓ−ｅｎｃｏｄｅｄ ｓｉｇｎａ
ｌｓｉｎ ｔｈｅ ｐｒｅｓｅｎｃｅ ｏｆ ｉｎｔｅ
ｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃｅ ａｎｄ
ｎｏｉｓｅ，”（ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｍｕ
ｎ．，ｖｏｌ．ＣＯＭ−３７，ｐｐ．６６９−６７６，
Ｊｕｌｙ １９８９）、Ｍ．Ｖ．Ｅｙｕｂｏｇｌｕ ａ
ｎｄ Ｓ．Ｕ．Ｈ．Ｑｕｒｅｓｈｉ，著の“Ｒｅｄｕｃ
ｅｄ−ｓｔａｔｅ ｓｅｑｕｅｎｃｅ ｅｓｔｉｍａｔ
ｉｏｎ ｆｏｒｃｏｄｅｄ ｍｏｄｕｌａｔｉｏｎ ｏ
ｎ ｉｎｔｅｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃ
ｅ ｃｈａｎｎｅｌｓ，”（ＩＥＥＥ Ｊｏｕｒｎａｌ
ｏｎＳｅｌｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏｍｍ
ｕｎ．，ｖｏｌ．ＪＳＡＣ−７，ｐｐ．９８９−９９
５，Ａｕｇ．１９８９）等に述べられた、復号と等化を
同時にビタビアルゴリズムを用いて最尤系列推定する手
法について、順次説明する。簡単に、符号化の導入につ
いて説明する。伝送路に送信される信号Ｉn としては符
号化後の信号が送信される。いま、Ｙn を符号化前の情
報系列とし、Ｐ［・ ］をＫシンボルまで過去のデータ
を使用して符号を作成する関数とすると、以下の関係が
成立する。
Ｅ．Ｅｌｅｆｔｈｒｉｏｕ， 著の“Ｄｅｃｏｄｉｎｇ
ｏｆ ｔｒｅｌｌｉｓ−ｅｎｃｏｄｅｄ ｓｉｇｎａ
ｌｓｉｎ ｔｈｅ ｐｒｅｓｅｎｃｅ ｏｆ ｉｎｔｅ
ｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃｅ ａｎｄ
ｎｏｉｓｅ，”（ＩＥＥＥ Ｔｒａｎｓ．Ｃｏｍｍｕ
ｎ．，ｖｏｌ．ＣＯＭ−３７，ｐｐ．６６９−６７６，
Ｊｕｌｙ １９８９）、Ｍ．Ｖ．Ｅｙｕｂｏｇｌｕ ａ
ｎｄ Ｓ．Ｕ．Ｈ．Ｑｕｒｅｓｈｉ，著の“Ｒｅｄｕｃ
ｅｄ−ｓｔａｔｅ ｓｅｑｕｅｎｃｅ ｅｓｔｉｍａｔ
ｉｏｎ ｆｏｒｃｏｄｅｄ ｍｏｄｕｌａｔｉｏｎ ｏ
ｎ ｉｎｔｅｒｓｙｍｂｏｌ ｉｎｔｅｒｆｅｒｅｎｃ
ｅ ｃｈａｎｎｅｌｓ，”（ＩＥＥＥ Ｊｏｕｒｎａｌ
ｏｎＳｅｌｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏｍｍ
ｕｎ．，ｖｏｌ．ＪＳＡＣ−７，ｐｐ．９８９−９９
５，Ａｕｇ．１９８９）等に述べられた、復号と等化を
同時にビタビアルゴリズムを用いて最尤系列推定する手
法について、順次説明する。簡単に、符号化の導入につ
いて説明する。伝送路に送信される信号Ｉn としては符
号化後の信号が送信される。いま、Ｙn を符号化前の情
報系列とし、Ｐ［・ ］をＫシンボルまで過去のデータ
を使用して符号を作成する関数とすると、以下の関係が
成立する。
【００３４】
【数１３】
【００３５】ここで、このＫのことは拘束長と呼ばれ
る。ここで、関数Ｐ［ ・ ］を表現するＦＩＲフィル
タのモデルは後述する図１０の説明において述べる。こ
の符号化に対する復号もトレリス格子を導入することが
可能となり、ビタビアルゴリズムのステートｘn は、数
１４なる関係を有する。ここで、ＶはＫ−１と設定され
る。
る。ここで、関数Ｐ［ ・ ］を表現するＦＩＲフィル
タのモデルは後述する図１０の説明において述べる。こ
の符号化に対する復号もトレリス格子を導入することが
可能となり、ビタビアルゴリズムのステートｘn は、数
１４なる関係を有する。ここで、ＶはＫ−１と設定され
る。
【００３６】
【数１４】
【００３７】符号化と等化の同時実現手法について説明
する。これは等化のみを行う場合のブランチメトリック
作成の前段に符号化が導入されたことになるので、符号
化前の情報系列Ｙn から送信系列Ｉn を作成することが
必要となる。伝送路メモリの長さＬが存在する場合、送
信系列はＬサンプル過去まで作成する必要がある。そこ
で、数１５なる関係が導入され、ＶをＫ−１＋Ｌとする
必要がある。こうして、符号化前の情報系列Ｙn から送
信系列Ｉn を作成しながら、ビタビアルゴリズムを使用
してデータ判定を行うものが、復号と等化を同時にビタ
ビアルゴリズムで処理する最尤系列推定である。
する。これは等化のみを行う場合のブランチメトリック
作成の前段に符号化が導入されたことになるので、符号
化前の情報系列Ｙn から送信系列Ｉn を作成することが
必要となる。伝送路メモリの長さＬが存在する場合、送
信系列はＬサンプル過去まで作成する必要がある。そこ
で、数１５なる関係が導入され、ＶをＫ−１＋Ｌとする
必要がある。こうして、符号化前の情報系列Ｙn から送
信系列Ｉn を作成しながら、ビタビアルゴリズムを使用
してデータ判定を行うものが、復号と等化を同時にビタ
ビアルゴリズムで処理する最尤系列推定である。
【００３８】
【数１５】
【００３９】次に、従来の最尤系列推定装置の一例につ
いて述べる。図１２は例えば、従来の最尤系列推定装置
を示すブロック図であり、図中、１はブランンチメトリ
ック作成回路、２ａは第１のＡＣＳ回路、２ｍは第Ｍの
ＡＣＳ回路、３は伝送路推定回路、４は判定値作成回
路、５は受信信号入力端子、６は判定値出力端子、３０
１は選択回路である。
いて述べる。図１２は例えば、従来の最尤系列推定装置
を示すブロック図であり、図中、１はブランンチメトリ
ック作成回路、２ａは第１のＡＣＳ回路、２ｍは第Ｍの
ＡＣＳ回路、３は伝送路推定回路、４は判定値作成回
路、５は受信信号入力端子、６は判定値出力端子、３０
１は選択回路である。
【００４０】図１３は上記ブランチメトリック作成回路
の動作を説明するためのブロック図であり、図におい
て、先に述べた構成要素に対応するものには同一の符号
を付し、その説明を省略する。図中、７はパタンテーブ
ル保持回路、８ａは第１のブランチメトリック計算回
路、８ｎは第Ｎのブランチメトリック計算回路、９ｉは
伝送路特性入力端子、１０ａは第１のブランチメトリッ
ク出力端子、１０ｎは第Ｎのブランチメトリック出力端
子である。ここで通常Ｎ≧Ｍである。
の動作を説明するためのブロック図であり、図におい
て、先に述べた構成要素に対応するものには同一の符号
を付し、その説明を省略する。図中、７はパタンテーブ
ル保持回路、８ａは第１のブランチメトリック計算回
路、８ｎは第Ｎのブランチメトリック計算回路、９ｉは
伝送路特性入力端子、１０ａは第１のブランチメトリッ
ク出力端子、１０ｎは第Ｎのブランチメトリック出力端
子である。ここで通常Ｎ≧Ｍである。
【００４１】図１４は上記ブランチメトリック計算回路
の動作を説明するためのブロック図であり、図におい
て、先に述べた構成要素に対応するものには同一の符号
を付し、その説明を省略する。図中、９ｉは伝送路特性
入力端子、１０ｉはブランチメトリック出力端子、１１
はレプリカ作成回路、１２は演算回路、１３はパタン入
力端子である。
の動作を説明するためのブロック図であり、図におい
て、先に述べた構成要素に対応するものには同一の符号
を付し、その説明を省略する。図中、９ｉは伝送路特性
入力端子、１０ｉはブランチメトリック出力端子、１１
はレプリカ作成回路、１２は演算回路、１３はパタン入
力端子である。
【００４２】図１５は上記レプリカ作成回路の動作を説
明するためのブロック図であり、図において、先に述べ
た構成要素に対応するものには同一の符号を付し、その
説明を省略する。図中、１５はシフトレジスタ、１６は
第０の可変タップ、１７は第１の可変タップ、１８は第
２の可変タップ、１９は加算回路、２０はデータ入力端
子、２１はレプリカ出力端子である。
明するためのブロック図であり、図において、先に述べ
た構成要素に対応するものには同一の符号を付し、その
説明を省略する。図中、１５はシフトレジスタ、１６は
第０の可変タップ、１７は第１の可変タップ、１８は第
２の可変タップ、１９は加算回路、２０はデータ入力端
子、２１はレプリカ出力端子である。
【００４３】図１６は上記ＡＣＳ回路の動作を説明する
ためのブロック図であり、図において、先に述べた構成
要素に対応するものには同一の符号を付し、その説明を
省略する。図中、２５ａは第１のメトリック加算回路、
２５ｂは第２のメトリック加算回路、２６はメトリック
・パス選択回路、２７ａは第１のブランチメトリック入
力端子、２７ｂは第２のブランチメトリック入力端子、
２８は生き残りパス出力端子、２９はパスメトリック出
力端子である。
ためのブロック図であり、図において、先に述べた構成
要素に対応するものには同一の符号を付し、その説明を
省略する。図中、２５ａは第１のメトリック加算回路、
２５ｂは第２のメトリック加算回路、２６はメトリック
・パス選択回路、２７ａは第１のブランチメトリック入
力端子、２７ｂは第２のブランチメトリック入力端子、
２８は生き残りパス出力端子、２９はパスメトリック出
力端子である。
【００４４】図１７は上記伝送路推定回路の動作を説明
するためのブロック図であり、図において、先に述べた
構成要素に対応するものには同一の符号を付し、その説
明を省略する。図中、３０は誤差作成回路、３１はタッ
プ調整回路、３２は送信候補入力端子、３３は伝送路特
性出力端子である。
するためのブロック図であり、図において、先に述べた
構成要素に対応するものには同一の符号を付し、その説
明を省略する。図中、３０は誤差作成回路、３１はタッ
プ調整回路、３２は送信候補入力端子、３３は伝送路特
性出力端子である。
【００４５】従来の最尤系列推定装置の動作について図
１２を用いて説明する。ブランチメトリック作成回路１
は、受信信号と伝送路推定回路３が推定した伝送路特性
を入力して、ＡＣＳ回路で使用する１からＭのＭ個のス
テートに対応する複数Ｎのブランチメトリックを出力す
る。第１のＡＣＳ回路２ａから第ＭのＡＣＳ回路２ｍの
Ｍ個のＡＣＳ回路は、ステート数個存在する現時刻及び
一時刻過去のパスメトリックと生き残りパスを共有して
おり、互いにアクセス可能であるとする。第１のＡＣＳ
回路２ａは、ステートに対応した複数のブランチメトリ
ック、一時刻過去のパスメトリックと生き残りパスを入
力し、前述したＡＣＳ処理を行い、一時刻過去のパスメ
トリックと生き残りパスを現時刻のパスメトリックと生
き残りパスに更新し、現時刻のパスメトリックと生き残
りパスを出力する。第ＭのＡＣＳ回路２ｍも第１のＡＣ
Ｓ回路２ａと同様の操作を、ステートについて行う。伝
送路推定回路３は、受信信号、各ステートのパスメトリ
ック及び生き残りパスを入力し、選択回路３０１により
単一の系列を選択した後、伝送路特性を推定し出力す
る。判定値作成回路４は、各ステートのパスメトリック
及び生き残りパスを入力し、選択した系列を判定値とし
て出力する。
１２を用いて説明する。ブランチメトリック作成回路１
は、受信信号と伝送路推定回路３が推定した伝送路特性
を入力して、ＡＣＳ回路で使用する１からＭのＭ個のス
テートに対応する複数Ｎのブランチメトリックを出力す
る。第１のＡＣＳ回路２ａから第ＭのＡＣＳ回路２ｍの
Ｍ個のＡＣＳ回路は、ステート数個存在する現時刻及び
一時刻過去のパスメトリックと生き残りパスを共有して
おり、互いにアクセス可能であるとする。第１のＡＣＳ
回路２ａは、ステートに対応した複数のブランチメトリ
ック、一時刻過去のパスメトリックと生き残りパスを入
力し、前述したＡＣＳ処理を行い、一時刻過去のパスメ
トリックと生き残りパスを現時刻のパスメトリックと生
き残りパスに更新し、現時刻のパスメトリックと生き残
りパスを出力する。第ＭのＡＣＳ回路２ｍも第１のＡＣ
Ｓ回路２ａと同様の操作を、ステートについて行う。伝
送路推定回路３は、受信信号、各ステートのパスメトリ
ック及び生き残りパスを入力し、選択回路３０１により
単一の系列を選択した後、伝送路特性を推定し出力す
る。判定値作成回路４は、各ステートのパスメトリック
及び生き残りパスを入力し、選択した系列を判定値とし
て出力する。
【００４６】ブランチメトリック作成回路の動作につい
て図１３を用いて説明する。パタンテーブル作成回路７
は、各ステートに対応するＮ個のパタンを第１のブラン
チメトリック計算回路８ａから第Ｎのブランチメトリッ
ク計算回路８ｎのＮ個のブランチメトリック計算回路に
出力する。第１のブランチメトリック計算回路８ａはス
テート１に対応するパタン、受信信号と伝送路特性を入
力し、ブランチメトリックを計算して出力する。第Ｎの
ブランチメトリック計算回路８ｎは、異なる入力パタン
に対して同様の処理を行う。
て図１３を用いて説明する。パタンテーブル作成回路７
は、各ステートに対応するＮ個のパタンを第１のブラン
チメトリック計算回路８ａから第Ｎのブランチメトリッ
ク計算回路８ｎのＮ個のブランチメトリック計算回路に
出力する。第１のブランチメトリック計算回路８ａはス
テート１に対応するパタン、受信信号と伝送路特性を入
力し、ブランチメトリックを計算して出力する。第Ｎの
ブランチメトリック計算回路８ｎは、異なる入力パタン
に対して同様の処理を行う。
【００４７】ブランチメトリック計算回路の動作につい
て図１４を用いて説明する。図において、レプリカ作成
回路１１は、パタンと伝送路特性を入力し、レプリカを
出力する。演算回路１２はレプリカと受信信号を入力
し、ブランチメトリックの計算結果を出力する。
て図１４を用いて説明する。図において、レプリカ作成
回路１１は、パタンと伝送路特性を入力し、レプリカを
出力する。演算回路１２はレプリカと受信信号を入力
し、ブランチメトリックの計算結果を出力する。
【００４８】レプリカ作成回路の動作について図１５を
用いて説明する。ここで、レプリカ作成回路はＦＩＲフ
ィルタの構造をしている。シフトレジスタ１５は、パタ
ンを入力しこれに順次遅延を与えて出力する。第０の可
変タップ１６、第１の可変タップ１７、第２の可変タッ
プ１８はＦＩＲフィルタのタップ係数で、シフトレジス
タ１５出力とそれぞれ乗算した後、加算回路１９で加算
されて出力される。
用いて説明する。ここで、レプリカ作成回路はＦＩＲフ
ィルタの構造をしている。シフトレジスタ１５は、パタ
ンを入力しこれに順次遅延を与えて出力する。第０の可
変タップ１６、第１の可変タップ１７、第２の可変タッ
プ１８はＦＩＲフィルタのタップ係数で、シフトレジス
タ１５出力とそれぞれ乗算した後、加算回路１９で加算
されて出力される。
【００４９】ＡＣＳ回路の動作について図１６を用いて
説明する。なお都合上、Ｍ個のＡＣＳ回路は一時刻過去
及び現時刻のパスメトリック及び生き残りパスは共有し
ており、互いにアクセス可能であるとする。第１のメト
リック加算回路２５ａは、対応するブランチメトリック
と一時刻過去のパスメトリックを入力し、現時刻のパス
メトリックを出力する。第２のメトリック加算回路２５
ｂも同様に対応する現時刻のパスメトリックを出力す
る。メトリック・パス選択回路２６は、２系統の現時刻
のパスメトリックを入力し、一方の系統を選択し、相当
する一時刻過去の生き残りパスを入力しこれを更新した
後、現時刻のパスメトリック及び生き残りパスを出力す
る。
説明する。なお都合上、Ｍ個のＡＣＳ回路は一時刻過去
及び現時刻のパスメトリック及び生き残りパスは共有し
ており、互いにアクセス可能であるとする。第１のメト
リック加算回路２５ａは、対応するブランチメトリック
と一時刻過去のパスメトリックを入力し、現時刻のパス
メトリックを出力する。第２のメトリック加算回路２５
ｂも同様に対応する現時刻のパスメトリックを出力す
る。メトリック・パス選択回路２６は、２系統の現時刻
のパスメトリックを入力し、一方の系統を選択し、相当
する一時刻過去の生き残りパスを入力しこれを更新した
後、現時刻のパスメトリック及び生き残りパスを出力す
る。
【００５０】伝送路特性推定回路の動作について図１７
を参照して説明する。レプリカ作成回路１１は伝送路特
性と判定値の候補であるデータを入力し、レプリカを出
力する。誤差作成回路３０はレプリカと受信信号を入力
し、誤差信号を出力する。タップ調整回路３１は前述し
たＬＭＳアルゴリズムをはじめとする適応アルゴリズム
に従って伝送路特性であるタップ係数を調整し出力す
る。
を参照して説明する。レプリカ作成回路１１は伝送路特
性と判定値の候補であるデータを入力し、レプリカを出
力する。誤差作成回路３０はレプリカと受信信号を入力
し、誤差信号を出力する。タップ調整回路３１は前述し
たＬＭＳアルゴリズムをはじめとする適応アルゴリズム
に従って伝送路特性であるタップ係数を調整し出力す
る。
【００５１】
【発明が解決しようとする課題】従来の最尤系列推定装
置における伝送路推定回路は、等化や復号及びその両方
を行う場合でも、通常複数のパスメトリックを入力し選
択回路により最尤の生き残りパスを選択する。次に、こ
の生き残りパスを数シンボル遡ったデータを用て伝送路
特性を推定する。この際に選択回路の選択動作により伝
送路推定遅延が発生する。従って、従来の等化や復号及
びその両方を行う最尤系列推定装置は、伝送路特性の変
動に対する追随特性が低いという問題点があった。ま
た、ステート数を増加させると、同時に伝送路特性のた
めのタップ数も増加するため、適応アルゴリズムの耐雑
音特性が劣化する。このため、タップ数の増加に従って
耐雑音特性や追随特性が劣化する等の問題点があった。
置における伝送路推定回路は、等化や復号及びその両方
を行う場合でも、通常複数のパスメトリックを入力し選
択回路により最尤の生き残りパスを選択する。次に、こ
の生き残りパスを数シンボル遡ったデータを用て伝送路
特性を推定する。この際に選択回路の選択動作により伝
送路推定遅延が発生する。従って、従来の等化や復号及
びその両方を行う最尤系列推定装置は、伝送路特性の変
動に対する追随特性が低いという問題点があった。ま
た、ステート数を増加させると、同時に伝送路特性のた
めのタップ数も増加するため、適応アルゴリズムの耐雑
音特性が劣化する。このため、タップ数の増加に従って
耐雑音特性や追随特性が劣化する等の問題点があった。
【００５２】この発明が上記のような問題点を解決する
ためになされたもので、伝送路特性の変動に対する追随
特性を改善するとともに、タップ数の増加につれて耐雑
音特性や追随特性が劣化することを緩和できる最尤系列
推定装置を提供することを目的とする。
ためになされたもので、伝送路特性の変動に対する追随
特性を改善するとともに、タップ数の増加につれて耐雑
音特性や追随特性が劣化することを緩和できる最尤系列
推定装置を提供することを目的とする。
【００５３】
【課題を解決するための手段】請求項１記載の発明に係
わる最尤系列推定装置は、たとえば、伝送路特性の推定
値に基づいて、現時刻の受信信号に対して生起する可能
性のある送信信号の組合せであるデータパタンを表現す
る各々のステートに対する確からしさ（ブランチメトリ
ック）と、一時刻過去のステートに繋がる生き残りパス
に対して既に計算され記憶された確からしさ（パスメト
リック）とから、現時刻のステートに対するパスメトリ
ックを計算し、現時刻の各々のステートに対する最も生
起する可能性の高い系列を生き残りパスとして記憶する
ビタビアルゴリズムを用いて、最終的に残った生き残り
パスを送信信号の推定値として出力する最尤系列推定装
置において、該受信信号とステート数個存在する該伝送
路特性とを入力し各ステートに対応するブランチメトリ
ック（データパタン確からしさ）を作成するブランチメ
トリック作成回路（データパタン確からしさ出力手段の
一例）と、各ステート毎に一時刻過去の生き残りパス
（生き残りパタン）とパスメトリック及びブランチメト
リックを入力し現時刻の生き残りパス（生き残りパタ
ン）とパスメトリック（生き残りパタン確からしさ）を
出力するステート数個存在するＡＣＳ回路（生き残りパ
タン確からしさ出力手段の一例）と、各ステート毎に受
信信号と生き残りパスを入力し伝送路特性の推定値を推
定し出力するステート数個存在する伝送路推定回路（伝
送路推定手段の一例）とを備えたことを特徴とするもの
であり、上記データパタン確からしさ出力手段は、生起
する可能性のあるデータパタンを入力して順次遅延を与
えるｎ（ｎ≧１）段のデータパタン遅延回路と、上記ｎ
段のデータパタン遅延回路の初段から順に入力される各
データパタンを入力して伝送路特性の加重を加え加重さ
れたデータパタン加重信号を出力するｍ（ｍ≧１，ｎ≧
ｍ）個のデータパタン加重回路と、上記データパタン加
重回路により加重されたデータパタン加重信号を加算し
てデータパタンに基づくレプリカを出力するデータパタ
ンに基づくレプリカ作成回路を有しているとともに、上
記データパタン確からしさ出力手段は、上記データパタ
ンに基づくレプリカを用いた場合のデータパタンの確か
らしさを出力するものであり、上記データパタン遅延回
路のうち少 なくとも最終段から（ｎ−ｍ＋１）段目まで
のデータパタン遅延回路は、上記データパタン加重回路
による加重を加えず上記データパタンに基づくレプリカ
作成回路による加算を行わないデータパタン遅延回路で
あることを特徴とする。
わる最尤系列推定装置は、たとえば、伝送路特性の推定
値に基づいて、現時刻の受信信号に対して生起する可能
性のある送信信号の組合せであるデータパタンを表現す
る各々のステートに対する確からしさ（ブランチメトリ
ック）と、一時刻過去のステートに繋がる生き残りパス
に対して既に計算され記憶された確からしさ（パスメト
リック）とから、現時刻のステートに対するパスメトリ
ックを計算し、現時刻の各々のステートに対する最も生
起する可能性の高い系列を生き残りパスとして記憶する
ビタビアルゴリズムを用いて、最終的に残った生き残り
パスを送信信号の推定値として出力する最尤系列推定装
置において、該受信信号とステート数個存在する該伝送
路特性とを入力し各ステートに対応するブランチメトリ
ック（データパタン確からしさ）を作成するブランチメ
トリック作成回路（データパタン確からしさ出力手段の
一例）と、各ステート毎に一時刻過去の生き残りパス
（生き残りパタン）とパスメトリック及びブランチメト
リックを入力し現時刻の生き残りパス（生き残りパタ
ン）とパスメトリック（生き残りパタン確からしさ）を
出力するステート数個存在するＡＣＳ回路（生き残りパ
タン確からしさ出力手段の一例）と、各ステート毎に受
信信号と生き残りパスを入力し伝送路特性の推定値を推
定し出力するステート数個存在する伝送路推定回路（伝
送路推定手段の一例）とを備えたことを特徴とするもの
であり、上記データパタン確からしさ出力手段は、生起
する可能性のあるデータパタンを入力して順次遅延を与
えるｎ（ｎ≧１）段のデータパタン遅延回路と、上記ｎ
段のデータパタン遅延回路の初段から順に入力される各
データパタンを入力して伝送路特性の加重を加え加重さ
れたデータパタン加重信号を出力するｍ（ｍ≧１，ｎ≧
ｍ）個のデータパタン加重回路と、上記データパタン加
重回路により加重されたデータパタン加重信号を加算し
てデータパタンに基づくレプリカを出力するデータパタ
ンに基づくレプリカ作成回路を有しているとともに、上
記データパタン確からしさ出力手段は、上記データパタ
ンに基づくレプリカを用いた場合のデータパタンの確か
らしさを出力するものであり、上記データパタン遅延回
路のうち少 なくとも最終段から（ｎ−ｍ＋１）段目まで
のデータパタン遅延回路は、上記データパタン加重回路
による加重を加えず上記データパタンに基づくレプリカ
作成回路による加算を行わないデータパタン遅延回路で
あることを特徴とする。
【００５４】上記伝送路推定手段は、上記生き残りパタ
ンに順次遅延を与えるｎ（ｎ≧１）段の生き残りパタン
遅延回路と、上記ｎ段の生き残りパタン遅延回路の初段
から順に入力される各生き残りパタンに対して伝送路特
性の加重を加え加重された生き残りパタン加重信号を出
力するｍ（ｍ≧１，ｎ≧ｍ）個の生き残りパタン加重回
路と、上記生き残りパタン加重回路により加重された生
き残りパタン加重信号を加算して生き残りパタンに基づ
くレプリカを出力する生き残りパタンに基づくレプリカ
作成回路を有しているとともに、上記伝送路推定手段
は、受信信号と上記生き残りパタンに基づくレプリカを
入力して上記生き残りパタン加重回路の加重を調整する
事により伝送路の特性を推定するものであり、上記生き
残りパタン遅延回路のうち少なくとも最終段から（ｎ−
ｍ＋１）段目までの生き残りパタン遅延回路は、上記生
き残りパタン加重回路による加重を加えず上記生き残り
パタンに基づくレプリカ作成回路による加算を行わない
生き残りパタン遅延回路であることを特徴とする。
ンに順次遅延を与えるｎ（ｎ≧１）段の生き残りパタン
遅延回路と、上記ｎ段の生き残りパタン遅延回路の初段
から順に入力される各生き残りパタンに対して伝送路特
性の加重を加え加重された生き残りパタン加重信号を出
力するｍ（ｍ≧１，ｎ≧ｍ）個の生き残りパタン加重回
路と、上記生き残りパタン加重回路により加重された生
き残りパタン加重信号を加算して生き残りパタンに基づ
くレプリカを出力する生き残りパタンに基づくレプリカ
作成回路を有しているとともに、上記伝送路推定手段
は、受信信号と上記生き残りパタンに基づくレプリカを
入力して上記生き残りパタン加重回路の加重を調整する
事により伝送路の特性を推定するものであり、上記生き
残りパタン遅延回路のうち少なくとも最終段から（ｎ−
ｍ＋１）段目までの生き残りパタン遅延回路は、上記生
き残りパタン加重回路による加重を加えず上記生き残り
パタンに基づくレプリカ作成回路による加算を行わない
生き残りパタン遅延回路であることを特徴とする。
【００５５】請求項３記載の発明に係わる最尤系列推定
装置は、伝送路を介して受信した受信信号を入力し、生
起する可能性のあるデータパタンを表現するステート各
々に対応して推定された伝送路特性の推定値に基づい
て、各々のデータパタンに対する確からしさを出力する
データパタン確からしさ出力手段と、 各々のステートに
対応して設けられ、上記データパタン確からしさ出力手
段により出力された各データパタンの確からしさをそれ
ぞれ入力し、各ステートに対して送信信号の候補として
生き残っている送信信号の生き残りパタンとその生き残
りパタンに対する確からしさを出力する生き残りパタン
確からしさ出力手段と、 各々のステートに対応して設け
られ、上記受信信号と生き残りパタンを入力し、各ステ
ート毎に伝送路の特性を推定して各ステートに対応した
伝送路特性の推定値を上記データパタン確からしさ出力
手段へ出力する伝送路推定手段とを備え、 上記伝送路推
定手段は、上記生き残りパタンに順次遅延を与えるｎ
（ｎ≧１）段の生き残りパタン遅延回路と、上記ｎ段の
生き残りパタン遅延回路の初段から順に入力される各生
き残りパタンに対して伝送路特性の加重を加え加重され
た生き残りパタン加重信号を出力するｍ（ｍ≧１，ｎ≧
ｍ）個の生き残りパタン加重回路と、上記生き残りパタ
ン加重回路により加重された生き残りパタン加重信号を
加算して生き残りパタンに基づくレプリカを出力する生
き残りパタンに基づくレプリカ作成回路を有していると
ともに、上記伝送路推定手段は、受信信号と上記生き残
りパタンに基づくレプリカを入力して上記生き残りパタ
ン加重回路の加重を調整する事により伝送路の特性を推
定するものであり、上記生き残りパタン遅延回路のうち
少なくとも最終段から（ｎ−ｍ＋１）段目までの生き残
りパタン遅延回路は、上記生き残りパタン加重回路によ
る加重を加えず上記生き残りパタンに基づくレプリカ作
成回路による加算を行わない生き残りパタン遅延回路で
あることを特徴とする。
装置は、伝送路を介して受信した受信信号を入力し、生
起する可能性のあるデータパタンを表現するステート各
々に対応して推定された伝送路特性の推定値に基づい
て、各々のデータパタンに対する確からしさを出力する
データパタン確からしさ出力手段と、 各々のステートに
対応して設けられ、上記データパタン確からしさ出力手
段により出力された各データパタンの確からしさをそれ
ぞれ入力し、各ステートに対して送信信号の候補として
生き残っている送信信号の生き残りパタンとその生き残
りパタンに対する確からしさを出力する生き残りパタン
確からしさ出力手段と、 各々のステートに対応して設け
られ、上記受信信号と生き残りパタンを入力し、各ステ
ート毎に伝送路の特性を推定して各ステートに対応した
伝送路特性の推定値を上記データパタン確からしさ出力
手段へ出力する伝送路推定手段とを備え、 上記伝送路推
定手段は、上記生き残りパタンに順次遅延を与えるｎ
（ｎ≧１）段の生き残りパタン遅延回路と、上記ｎ段の
生き残りパタン遅延回路の初段から順に入力される各生
き残りパタンに対して伝送路特性の加重を加え加重され
た生き残りパタン加重信号を出力するｍ（ｍ≧１，ｎ≧
ｍ）個の生き残りパタン加重回路と、上記生き残りパタ
ン加重回路により加重された生き残りパタン加重信号を
加算して生き残りパタンに基づくレプリカを出力する生
き残りパタンに基づくレプリカ作成回路を有していると
ともに、上記伝送路推定手段は、受信信号と上記生き残
りパタンに基づくレプリカを入力して上記生き残りパタ
ン加重回路の加重を調整する事により伝送路の特性を推
定するものであり、上記生き残りパタン遅延回路のうち
少なくとも最終段から（ｎ−ｍ＋１）段目までの生き残
りパタン遅延回路は、上記生き残りパタン加重回路によ
る加重を加えず上記生き残りパタンに基づくレプリカ作
成回路による加算を行わない生き残りパタン遅延回路で
あることを特徴とする。
【００５６】上記データパタン確からしさ出力手段は、
生起する可能性のあるデータパタンを入力して順次遅延
を与えるｎ（ｎ≧１）段のデータパタン遅延回路と、上
記ｎ段のデータパタン遅延回路の初段から順に入力され
る各データパタンを入力して伝送路特性の加重を加え加
重されたデータパタン加重信号を出力するｍ（ｍ≧１，
ｎ≧ｍ）個のデータパタン加重回路と、上記データパタ
ン加重回路により加重されたデータパタン加重信号を加
算してデータパタンに基づくレプリカを出力するデータ
パタンに基づくレプリカ作成回路を有しているととも
に、上記データパタン確からしさ出力手段は、上記デー
タパタンに基づくレプリカを用いた場合のデータパタン
の確からしさを出力するものであり、上記データパタン
遅延回路のうち少なくとも最終段から（ｎ−ｍ＋１）段
目までのデータパタン遅延回路は、上記データパタン加
重回路による加重を加えず上記データパタンに基づくレ
プリカ作成回路による加算を行わないデータパタン遅延
回路であることを特徴とする。
生起する可能性のあるデータパタンを入力して順次遅延
を与えるｎ（ｎ≧１）段のデータパタン遅延回路と、上
記ｎ段のデータパタン遅延回路の初段から順に入力され
る各データパタンを入力して伝送路特性の加重を加え加
重されたデータパタン加重信号を出力するｍ（ｍ≧１，
ｎ≧ｍ）個のデータパタン加重回路と、上記データパタ
ン加重回路により加重されたデータパタン加重信号を加
算してデータパタンに基づくレプリカを出力するデータ
パタンに基づくレプリカ作成回路を有しているととも
に、上記データパタン確からしさ出力手段は、上記デー
タパタンに基づくレプリカを用いた場合のデータパタン
の確からしさを出力するものであり、上記データパタン
遅延回路のうち少なくとも最終段から（ｎ−ｍ＋１）段
目までのデータパタン遅延回路は、上記データパタン加
重回路による加重を加えず上記データパタンに基づくレ
プリカ作成回路による加算を行わないデータパタン遅延
回路であることを特徴とする。
【００５７】請求項５記載の発明に係わる最尤系列推定
装置は、伝送路を介して受信した受信信号を入力し、生
起する可能性のあるデータパタンを表現するステート各
々に対応して推定された伝送路特性の推定値に基づい
て、各々のデータパタンに対する確からしさを出力する
データパタン確からしさ出力手段と、 各々のステートに
対応して設けられ、上記データパタン確からしさ出力手
段により出力された各データパタンの確からしさをそれ
ぞれ入力し、各ステートに対して送信信号の候補として
生き残っている送信信号の生き残りパタンとその生き残
りパタンに対する確からしさを出力する生き残りパタン
確からしさ出力手段と、 各々のステートに対応して設け
られ、上記受信信号と生き残りパタンを入力し、各ステ
ート毎に伝送路の特性を推定して各ステートに対応した
伝送路特性の推定値を上記データパタン確からしさ出力
手段へ出力する伝送路推定手段とを備え、 上記伝送路推
定手段は、上記生き残りパタンに順次遅延を与えるｎ
（ｎ≧１）段の生き残りパタン遅延回路と、上記ｎ段の
生き残りパタン遅延回路の初段から順に入力される各生
き残りパタンに対して伝送路特性の加重を加え加重され
た生き残りパタン加重信号を出力するｍ（ｍ≧１，ｎ≧
ｍ）個の生き残りパタン加重回路と、上記生き残りパタ
ン加重回路により加重された生き残りパタン加重信号を
加算して生き残りパタンに基づくレプリカを出力する生
き残りパタンに基づくレプリカ作成回路を有していると
ともに、上記伝送路推定手段は、受信信号と上記生き残
りパタンに基づくレプリカを入力して上記生き残りパタ
ン加重回路の加重を調整する事により伝送路の特性を推
定するものであり、上記生き残りパタン遅延回路のうち
少なくとも最終段から（ｎ−ｍ＋１）段目までの生き残
りパタン遅延回路は、上記生き残りパタン加重回路によ
る加重を加えず上記生き残りパタンに基づくレプリカ作
成回路による加算を行わない生き残りパタン遅延回路で
あるとともに、 上記データパタン確からしさ出力手段
は、生起する可能性のあるデータパタンを入力して順次
遅延を与えるｎ（ｎ≧１）段のデータパタン遅延回路
と、上記ｎ 段のデータパタン遅延回路の初段から順に入
力される各データパタンを入力して伝送路特性の加重を
加え加重されたデータパタン加重信号を出力するｍ（ｍ
≧１，ｎ≧ｍ）個のデータパタン加重回路と、上記デー
タパタン加重回路により加重されたデータパタン加重信
号を加算してデータパタンに基づくレプリカを出力する
データパタンに基づくレプリカ作成回路を有していると
ともに、上記データパタン確からしさ出力手段は、上記
データパタンに基づくレプリカを用いた場合のデータパ
タンの確からしさを出力するものであり、上記データパ
タン遅延回路のうち少なくとも最終段から（ｎ−ｍ＋
１）段目までのデータパタン遅延回路は、上記データパ
タン加重回路による加重を加えず上記データパタンに基
づくレプリカ作成回路による加算を行わないデータパタ
ン遅延回路であることを特徴とする。
装置は、伝送路を介して受信した受信信号を入力し、生
起する可能性のあるデータパタンを表現するステート各
々に対応して推定された伝送路特性の推定値に基づい
て、各々のデータパタンに対する確からしさを出力する
データパタン確からしさ出力手段と、 各々のステートに
対応して設けられ、上記データパタン確からしさ出力手
段により出力された各データパタンの確からしさをそれ
ぞれ入力し、各ステートに対して送信信号の候補として
生き残っている送信信号の生き残りパタンとその生き残
りパタンに対する確からしさを出力する生き残りパタン
確からしさ出力手段と、 各々のステートに対応して設け
られ、上記受信信号と生き残りパタンを入力し、各ステ
ート毎に伝送路の特性を推定して各ステートに対応した
伝送路特性の推定値を上記データパタン確からしさ出力
手段へ出力する伝送路推定手段とを備え、 上記伝送路推
定手段は、上記生き残りパタンに順次遅延を与えるｎ
（ｎ≧１）段の生き残りパタン遅延回路と、上記ｎ段の
生き残りパタン遅延回路の初段から順に入力される各生
き残りパタンに対して伝送路特性の加重を加え加重され
た生き残りパタン加重信号を出力するｍ（ｍ≧１，ｎ≧
ｍ）個の生き残りパタン加重回路と、上記生き残りパタ
ン加重回路により加重された生き残りパタン加重信号を
加算して生き残りパタンに基づくレプリカを出力する生
き残りパタンに基づくレプリカ作成回路を有していると
ともに、上記伝送路推定手段は、受信信号と上記生き残
りパタンに基づくレプリカを入力して上記生き残りパタ
ン加重回路の加重を調整する事により伝送路の特性を推
定するものであり、上記生き残りパタン遅延回路のうち
少なくとも最終段から（ｎ−ｍ＋１）段目までの生き残
りパタン遅延回路は、上記生き残りパタン加重回路によ
る加重を加えず上記生き残りパタンに基づくレプリカ作
成回路による加算を行わない生き残りパタン遅延回路で
あるとともに、 上記データパタン確からしさ出力手段
は、生起する可能性のあるデータパタンを入力して順次
遅延を与えるｎ（ｎ≧１）段のデータパタン遅延回路
と、上記ｎ 段のデータパタン遅延回路の初段から順に入
力される各データパタンを入力して伝送路特性の加重を
加え加重されたデータパタン加重信号を出力するｍ（ｍ
≧１，ｎ≧ｍ）個のデータパタン加重回路と、上記デー
タパタン加重回路により加重されたデータパタン加重信
号を加算してデータパタンに基づくレプリカを出力する
データパタンに基づくレプリカ作成回路を有していると
ともに、上記データパタン確からしさ出力手段は、上記
データパタンに基づくレプリカを用いた場合のデータパ
タンの確からしさを出力するものであり、上記データパ
タン遅延回路のうち少なくとも最終段から（ｎ−ｍ＋
１）段目までのデータパタン遅延回路は、上記データパ
タン加重回路による加重を加えず上記データパタンに基
づくレプリカ作成回路による加算を行わないデータパタ
ン遅延回路であることを特徴とする。
【００５８】請求項６記載の発明に係わる最尤系列推定
装置は、たとえば、ブランチメトリック作成回路（デー
タパタン確からしさ出力手段の一例）がブランチメトリ
ック（データパタン確からしさ）を作成する際の入力パ
タン及び伝送路推定回路への入力系列に対して、符号変
換を施すようにしたことを特徴とする。
装置は、たとえば、ブランチメトリック作成回路（デー
タパタン確からしさ出力手段の一例）がブランチメトリ
ック（データパタン確からしさ）を作成する際の入力パ
タン及び伝送路推定回路への入力系列に対して、符号変
換を施すようにしたことを特徴とする。
【００５９】請求項７記載の発明に係わる最尤系列推定
装置は、周波数偏差に対する補正を各ステート毎に行う
ようにしたことを特徴とする。
装置は、周波数偏差に対する補正を各ステート毎に行う
ようにしたことを特徴とする。
【００６０】請求項８記載の発明に係わる最尤系列推定
装置は、位相偏差に対する補正を各ステート毎に行うよ
うにしたことを特徴とする。
装置は、位相偏差に対する補正を各ステート毎に行うよ
うにしたことを特徴とする。
【００６１】
【作用】請求項１〜５記載の発明において、ブランチメ
トリック作成回路（データパタン確からしさ出力手段の
一例）は、ステート数個存在する伝送路特性と受信信号
を入力し各ステートに対応するブランチメトリック（デ
ータパタン確からしさ）を作成する。ＡＣＳ回路（生き
残りパタン確からしさ出力手段の一例）は各ステート毎
に一時刻過去の生き残りパス（生き残っているパタン）
とパスメトリック（生き残りパタン確からしさ）及びブ
ランチメトリック（データパタン確からしさ）を入力
し、現時刻の生き残りパス（現在の生き残りパタン）と
そのパスメトリック（生き残りパタン確からしさ）を出
力する。伝送路推定回路は各ステート毎に受信信号と現
時刻の生き残りパス（現在の生き残りパタン）を入力
し、伝送路特性を推定し出力する。このようにステート
毎に異なった複数の伝送路特性を用意することにより、
従来の選択回路による動作遅延がなくなり伝送路特性の
変動に対する追随特性が高まる。また、タップ数（加重
回路数）の増加につれて耐雑音特性や追随特性が劣化す
るという性質が緩和され、更に演算量が削減できる。
トリック作成回路（データパタン確からしさ出力手段の
一例）は、ステート数個存在する伝送路特性と受信信号
を入力し各ステートに対応するブランチメトリック（デ
ータパタン確からしさ）を作成する。ＡＣＳ回路（生き
残りパタン確からしさ出力手段の一例）は各ステート毎
に一時刻過去の生き残りパス（生き残っているパタン）
とパスメトリック（生き残りパタン確からしさ）及びブ
ランチメトリック（データパタン確からしさ）を入力
し、現時刻の生き残りパス（現在の生き残りパタン）と
そのパスメトリック（生き残りパタン確からしさ）を出
力する。伝送路推定回路は各ステート毎に受信信号と現
時刻の生き残りパス（現在の生き残りパタン）を入力
し、伝送路特性を推定し出力する。このようにステート
毎に異なった複数の伝送路特性を用意することにより、
従来の選択回路による動作遅延がなくなり伝送路特性の
変動に対する追随特性が高まる。また、タップ数（加重
回路数）の増加につれて耐雑音特性や追随特性が劣化す
るという性質が緩和され、更に演算量が削減できる。
【００６２】
【００６３】
【００６４】
【００６５】
【００６６】請求項６記載の発明においては、復号も同
時に行うことが可能となる。
時に行うことが可能となる。
【００６７】請求項７記載の発明においては、周波数偏
差補正を行うため、周波数偏差を削減することが可能と
なる。
差補正を行うため、周波数偏差を削減することが可能と
なる。
【００６８】請求項８記載の発明においては、位相偏差
補正を行うため、位相偏差を削減することが可能とな
る。
補正を行うため、位相偏差を削減することが可能とな
る。
【００６９】
【実施例】実施例１．図１はこの発明の一実施例に係わ
る最尤系列推定装置の構成を示すブロック図である。図
１において、 先に述べた構成要素に対応するものには
同一の符号を付し、その説明を省略する。図１におい
て、１はステート数個の伝送路特性と受信信号を入力し
各ステートに対応するブランチメトリックを作成するブ
ランチメトリック作成回路、３ａ〜３ｍは各ステート毎
に受信信号と第１〜第ＭのＡＣＳ回路２ａ〜２ｍからの
各現時刻の生き残りパスを入力し伝送路特性を推定し出
力するステート数個存在する第１〜第Ｍの伝送路推定回
路である。
る最尤系列推定装置の構成を示すブロック図である。図
１において、 先に述べた構成要素に対応するものには
同一の符号を付し、その説明を省略する。図１におい
て、１はステート数個の伝送路特性と受信信号を入力し
各ステートに対応するブランチメトリックを作成するブ
ランチメトリック作成回路、３ａ〜３ｍは各ステート毎
に受信信号と第１〜第ＭのＡＣＳ回路２ａ〜２ｍからの
各現時刻の生き残りパスを入力し伝送路特性を推定し出
力するステート数個存在する第１〜第Ｍの伝送路推定回
路である。
【００７０】図２はこの発明の一実施例に係わる上記ブ
ランチメトリック作成回路ａを示すブロック図である。
図２において、先に述べた構成要素に対応するものには
同一の符号を付し、その説明を省略する。図２におい
て、９ａは第１の伝送路特性入力端子、９ｍは第Ｍの伝
送路特性入力端子である。
ランチメトリック作成回路ａを示すブロック図である。
図２において、先に述べた構成要素に対応するものには
同一の符号を付し、その説明を省略する。図２におい
て、９ａは第１の伝送路特性入力端子、９ｍは第Ｍの伝
送路特性入力端子である。
【００７１】次に動作について図１及び図２を用いて説
明する。なお、従来例と同一、または相当部分について
は重複説明を省略する。この実施例において、従来例と
相違する部分は、ブランチメトリック作成回路１が第１
の伝送路推定回路３ａから第Ｍの伝送路推定回路３ｍの
Ｍ個の伝送路特性を入力してブランチメトリックを作成
すること、第１の伝送路推定回路３ａが第１のＡＣＳ回
路２ａの出力する現時刻の生き残りパスを入力して伝送
路特性を推定し出力すること、同様に第Ｍの伝送路推定
回路３ｍが第ＭのＡＣＳ回路２ｍの出力する現時刻の生
き残りパスを入力して伝送路特性を推定し出力すること
である。また、ブランチメトリック作成回路１につい
て、図１３との相違は共通の伝送路特性を使用していた
のが、別々の伝送路特性を使用するようになった所であ
る。
明する。なお、従来例と同一、または相当部分について
は重複説明を省略する。この実施例において、従来例と
相違する部分は、ブランチメトリック作成回路１が第１
の伝送路推定回路３ａから第Ｍの伝送路推定回路３ｍの
Ｍ個の伝送路特性を入力してブランチメトリックを作成
すること、第１の伝送路推定回路３ａが第１のＡＣＳ回
路２ａの出力する現時刻の生き残りパスを入力して伝送
路特性を推定し出力すること、同様に第Ｍの伝送路推定
回路３ｍが第ＭのＡＣＳ回路２ｍの出力する現時刻の生
き残りパスを入力して伝送路特性を推定し出力すること
である。また、ブランチメトリック作成回路１につい
て、図１３との相違は共通の伝送路特性を使用していた
のが、別々の伝送路特性を使用するようになった所であ
る。
【００７２】従来の伝送路推定回路は複数のＡＣＳ回路
から出力された複数のパスメトリックと生き残りパスを
入力し、選択回路によりその中から最も可能性の高いパ
スメトリックと生き残りパスを選択していたが、この実
施例によれば、伝送路推定回路をステートの個数分用意
し（即ちＡＣＳ回路の数分だけ用意し）、各ＡＣＳ回路
から出力されるパスメトリックと生き残りパスをそれぞ
れ入力する伝送路推定回路を設けることにより、伝送路
推定の動作が即時に行えることになる。また、伝送路推
定回路を複数設けた事により、各々の伝送路推定回路か
ら、伝送路特性が推定される事になる。これらの複数の
伝送路特性はブランチメトリック作成回路に入力される
ことになる。ブランチメトリック作成回路は、図２に示
すようにブランチメトリック計算回路にこれらの複数の
伝送路特性を入力する。このブランチメトリック計算回
路は第１から第Ｍの伝送路特性の中からそれぞれのブラ
ンチメトリックを計算するために必要な伝送路特性を選
択して使用することになる。ブランチメトリック計算回
路が使用する伝送路特性はアルゴリズムによって予め特
定されるものであり、この選択に関しては実質的に遅延
時間が発生することはない。以上のように、この実施例
は、伝送路特性に基づいて、現在の受信信号に対して生
起する可能性のある送信系列の組み合わせである各々の
ステートに対する確からしさと、過去のステートに繋が
る生き残り系列に対して既に計算され記憶された確から
しさとから、現在の各々のステートに対する最も生起す
る可能性の高い系列を生き残り系列として記憶するビタ
ビ・アルゴリズムを用いて、すべての受信信号を入力し
た後、最終的に残った唯一の生き残り系列である最尤系
列を送信信号の推定値として判定し出力する最尤系列推
定装置において、上記伝送路特性と上記受信信号を入力
し各ステートに対応するブランチメトリックを作成する
ブランチメトリック作成回路と、各ステート毎に一時刻
過去の生き残り系列とパスメトリック及びブランチメト
リックを入力し現在の生き残り系列とパスメトリックを
出力するステート数個存在するＡＣＳ回路と、各ステー
ト毎に受信信号と上記現在の生き残り系列を入力し伝送
路特性を推定し出力するステート数個存在する伝送路推
定回路とを備えたことを特徴とする。
から出力された複数のパスメトリックと生き残りパスを
入力し、選択回路によりその中から最も可能性の高いパ
スメトリックと生き残りパスを選択していたが、この実
施例によれば、伝送路推定回路をステートの個数分用意
し（即ちＡＣＳ回路の数分だけ用意し）、各ＡＣＳ回路
から出力されるパスメトリックと生き残りパスをそれぞ
れ入力する伝送路推定回路を設けることにより、伝送路
推定の動作が即時に行えることになる。また、伝送路推
定回路を複数設けた事により、各々の伝送路推定回路か
ら、伝送路特性が推定される事になる。これらの複数の
伝送路特性はブランチメトリック作成回路に入力される
ことになる。ブランチメトリック作成回路は、図２に示
すようにブランチメトリック計算回路にこれらの複数の
伝送路特性を入力する。このブランチメトリック計算回
路は第１から第Ｍの伝送路特性の中からそれぞれのブラ
ンチメトリックを計算するために必要な伝送路特性を選
択して使用することになる。ブランチメトリック計算回
路が使用する伝送路特性はアルゴリズムによって予め特
定されるものであり、この選択に関しては実質的に遅延
時間が発生することはない。以上のように、この実施例
は、伝送路特性に基づいて、現在の受信信号に対して生
起する可能性のある送信系列の組み合わせである各々の
ステートに対する確からしさと、過去のステートに繋が
る生き残り系列に対して既に計算され記憶された確から
しさとから、現在の各々のステートに対する最も生起す
る可能性の高い系列を生き残り系列として記憶するビタ
ビ・アルゴリズムを用いて、すべての受信信号を入力し
た後、最終的に残った唯一の生き残り系列である最尤系
列を送信信号の推定値として判定し出力する最尤系列推
定装置において、上記伝送路特性と上記受信信号を入力
し各ステートに対応するブランチメトリックを作成する
ブランチメトリック作成回路と、各ステート毎に一時刻
過去の生き残り系列とパスメトリック及びブランチメト
リックを入力し現在の生き残り系列とパスメトリックを
出力するステート数個存在するＡＣＳ回路と、各ステー
ト毎に受信信号と上記現在の生き残り系列を入力し伝送
路特性を推定し出力するステート数個存在する伝送路推
定回路とを備えたことを特徴とする。
【００７３】次に、この実施例の特徴は、第１の伝送路
推定回路３ａから第Ｍの伝送路推定回路３ｍについて、
一時刻過去の伝送路特性を共有して、互いにアクセス可
能であるようにした所にあり、一時刻過去の伝送路特性
を用いて現時刻の伝送路特性を推定するようにしたた
め、演算量の削減が可能であることである。例えば第１
の伝送路推定回路において、一時刻過去の伝送路特性を
利用して現時刻の伝送路特性を推定する場合、一時刻過
去の伝送路特性が第１の伝送路推定回路によって推定さ
れた伝送路特性である場合には、自分自身が推定した伝
送路特性であるため、第１の伝送路推定回路がこの一時
刻過去の伝送路特性を用いて現時刻の伝送路特性を推定
する事が可能である。しかし、第１の伝送路推定回路が
第２の伝送路推定回路で推定された一時刻過去の伝送路
特性を利用したい場合には、第２の伝送路推定回路で推
定された一時刻過去の伝送路特性を第１の伝送路推定回
路に入力する必要が有る。従って、これら第１と第２の
伝送路推定回路は、一時刻過去に推定された伝送路特性
を他の伝送路推定回路が利用できるような入力手段をそ
れぞれ有することにしたものである。以上のように、こ
の実施例は、上記伝送路推定回路について、更にステー
ト数個存在する一時刻過去の伝送路特性の入力を追加し
たことを特徴とする。
推定回路３ａから第Ｍの伝送路推定回路３ｍについて、
一時刻過去の伝送路特性を共有して、互いにアクセス可
能であるようにした所にあり、一時刻過去の伝送路特性
を用いて現時刻の伝送路特性を推定するようにしたた
め、演算量の削減が可能であることである。例えば第１
の伝送路推定回路において、一時刻過去の伝送路特性を
利用して現時刻の伝送路特性を推定する場合、一時刻過
去の伝送路特性が第１の伝送路推定回路によって推定さ
れた伝送路特性である場合には、自分自身が推定した伝
送路特性であるため、第１の伝送路推定回路がこの一時
刻過去の伝送路特性を用いて現時刻の伝送路特性を推定
する事が可能である。しかし、第１の伝送路推定回路が
第２の伝送路推定回路で推定された一時刻過去の伝送路
特性を利用したい場合には、第２の伝送路推定回路で推
定された一時刻過去の伝送路特性を第１の伝送路推定回
路に入力する必要が有る。従って、これら第１と第２の
伝送路推定回路は、一時刻過去に推定された伝送路特性
を他の伝送路推定回路が利用できるような入力手段をそ
れぞれ有することにしたものである。以上のように、こ
の実施例は、上記伝送路推定回路について、更にステー
ト数個存在する一時刻過去の伝送路特性の入力を追加し
たことを特徴とする。
【００７４】上記実施例によれば、等化または復号及び
その両方を行う最尤系列推定器において、ステート毎に
伝送路推定回路を設け、ステート毎に異なった複数の伝
送路特性を用意することにより、従来のような伝送路特
性推定のための時間遅延が不要となり、その結果追随特
性の改善が期待できる。
その両方を行う最尤系列推定器において、ステート毎に
伝送路推定回路を設け、ステート毎に異なった複数の伝
送路特性を用意することにより、従来のような伝送路特
性推定のための時間遅延が不要となり、その結果追随特
性の改善が期待できる。
【００７５】また、上記実施例によれば、伝送路推定回
路に対して、更にステート数個存在する一時刻過去の伝
送路特性の入力を追加するので演算量が削減できる。
路に対して、更にステート数個存在する一時刻過去の伝
送路特性の入力を追加するので演算量が削減できる。
【００７６】実施例２．図３はこの発明の一実施例に係
わるレプリカ作成回路を示すブロック図である。図にお
いて、先に述べた構成要素に対応するものには同一の符
号を付し、その説明を省略する。図において、１８は第
２の固定タップである。ここで、図１５との相違は第２
のタップを固定タップとした所である。
わるレプリカ作成回路を示すブロック図である。図にお
いて、先に述べた構成要素に対応するものには同一の符
号を付し、その説明を省略する。図において、１８は第
２の固定タップである。ここで、図１５との相違は第２
のタップを固定タップとした所である。
【００７７】動作について図３を用いて説明する。な
お、従来例と同一、または相当部分については重複説明
を省略する。この実施例において、従来例と相違する部
分は、ブランチメトリック計算回路と伝送路推定回路中
のレプリカ作成回路において、第２の可変タップ１８が
第２の固定タップ１８になったことである。特に、第２
の固定タップ１８の係数を零とした場合は、第２のタッ
プを除去したことに相当する。つまり、調整するタップ
数を削減でき、雑音による伝送路特性推定誤差の削減及
び演算量の削減が期待できる。図３に示したレプリカ作
成回路は、ブランチメトリック計算回路と伝送路推定回
路の中に用いられるものである。ブランチメトリック計
算回路及び伝送路推定回路共に複数個存在しているた
め、第２のタップを固定する場合、通常はすべての伝送
路指定回路の第２の固定タップの値は同一の値とする
が、特殊な場合は、例えば第１の伝送路推定回路におい
ては第２の固定タップ１８の係数を０とし第２の伝送路
推定回路においては第２の固定タップ１８の係数を１と
することが考えられる。同様に第１と第２のブランチメ
トリック計算回路においても、第２の固定タップ１８の
係数を一方を０とし、他方を１とするような場合が考え
られる。なお、ブランチメトリック計算回路あるいは、
伝送路推定回路が複数存在する中でこれら複数の回路全
てについて第２の固定タップ１８の係数を０とすること
は第２の固定タップを除去したことに相当する。即ち長
さ２の（Ｌ＝２）のシフトレジスタが存在しており、第
２の固定タップが存在している場合でもこれら全ての係
数が０である場合にはシフトレジスタの長さが１（Ｌ＝
１）の場合に相当する。
お、従来例と同一、または相当部分については重複説明
を省略する。この実施例において、従来例と相違する部
分は、ブランチメトリック計算回路と伝送路推定回路中
のレプリカ作成回路において、第２の可変タップ１８が
第２の固定タップ１８になったことである。特に、第２
の固定タップ１８の係数を零とした場合は、第２のタッ
プを除去したことに相当する。つまり、調整するタップ
数を削減でき、雑音による伝送路特性推定誤差の削減及
び演算量の削減が期待できる。図３に示したレプリカ作
成回路は、ブランチメトリック計算回路と伝送路推定回
路の中に用いられるものである。ブランチメトリック計
算回路及び伝送路推定回路共に複数個存在しているた
め、第２のタップを固定する場合、通常はすべての伝送
路指定回路の第２の固定タップの値は同一の値とする
が、特殊な場合は、例えば第１の伝送路推定回路におい
ては第２の固定タップ１８の係数を０とし第２の伝送路
推定回路においては第２の固定タップ１８の係数を１と
することが考えられる。同様に第１と第２のブランチメ
トリック計算回路においても、第２の固定タップ１８の
係数を一方を０とし、他方を１とするような場合が考え
られる。なお、ブランチメトリック計算回路あるいは、
伝送路推定回路が複数存在する中でこれら複数の回路全
てについて第２の固定タップ１８の係数を０とすること
は第２の固定タップを除去したことに相当する。即ち長
さ２の（Ｌ＝２）のシフトレジスタが存在しており、第
２の固定タップが存在している場合でもこれら全ての係
数が０である場合にはシフトレジスタの長さが１（Ｌ＝
１）の場合に相当する。
【００７８】以上のように、この実施例は、各ステート
毎に受信信号と上記現在の生き残り系列を入力し伝送路
特性を推定し出力するステート数個存在する伝送路推定
回路を備え、上記伝送路推定回路が推定する特定の伝送
路特性のタップを削除、または特定の伝送路特性のタッ
プ係数を特定の値に固定するようにしたことを特徴とす
る。また、上記伝送路特性と上記受信信号を入力し各ス
テートに対応するブランチメトリックを作成するブラン
チメトリック作成回路を備え、上記ブランチメトリック
作成回路がブランチメトリックを作成する際に伝送路特
性の特定のタップを使用しないようにしたことを特徴と
する。この実施例によれば、伝送路特性の特定のタップ
を除去、または伝送路特性の特定のタップ係数を固定に
することにより、タップ数の増加につれて耐雑音特性や
追随特性が劣化してしまうという性質を緩和することが
できる。また、ブランチメトリック作成回路がブランチ
メトリックを作成する際に伝送路特性の特定のタップを
使用しないようにすれば、調整するタップ数が削減で
き、雑音による推定誤差が少なくなる。
毎に受信信号と上記現在の生き残り系列を入力し伝送路
特性を推定し出力するステート数個存在する伝送路推定
回路を備え、上記伝送路推定回路が推定する特定の伝送
路特性のタップを削除、または特定の伝送路特性のタッ
プ係数を特定の値に固定するようにしたことを特徴とす
る。また、上記伝送路特性と上記受信信号を入力し各ス
テートに対応するブランチメトリックを作成するブラン
チメトリック作成回路を備え、上記ブランチメトリック
作成回路がブランチメトリックを作成する際に伝送路特
性の特定のタップを使用しないようにしたことを特徴と
する。この実施例によれば、伝送路特性の特定のタップ
を除去、または伝送路特性の特定のタップ係数を固定に
することにより、タップ数の増加につれて耐雑音特性や
追随特性が劣化してしまうという性質を緩和することが
できる。また、ブランチメトリック作成回路がブランチ
メトリックを作成する際に伝送路特性の特定のタップを
使用しないようにすれば、調整するタップ数が削減で
き、雑音による推定誤差が少なくなる。
【００７９】実施例３．図４は復号も同時に行うブラン
チメトリック計算回路の動作を説明するためのブロック
図であり、図において、先に述べた構成要素に対応する
ものには同一の符号を付し、その説明を省略する。図
中、１４は符号変換回路である。図５は同様に復号も同
時に行なう伝送路推定回路の動作を説明するためのブロ
ック図であり、図中１４は符号変換回路である。
チメトリック計算回路の動作を説明するためのブロック
図であり、図において、先に述べた構成要素に対応する
ものには同一の符号を付し、その説明を省略する。図
中、１４は符号変換回路である。図５は同様に復号も同
時に行なう伝送路推定回路の動作を説明するためのブロ
ック図であり、図中１４は符号変換回路である。
【００８０】図６は上記符号変換回路の動作を説明する
ためのブロック図であり、図において、先に述べた構成
要素に対応するものには同一の符号を付し、その説明を
省略する。図中、２２ａは第１のｍｏｄ２加算回路、２
２ｂは第２のｍｏｄ２加算回路、２３はマッピング回
路、２４は符号変換データ出力端子である。
ためのブロック図であり、図において、先に述べた構成
要素に対応するものには同一の符号を付し、その説明を
省略する。図中、２２ａは第１のｍｏｄ２加算回路、２
２ｂは第２のｍｏｄ２加算回路、２３はマッピング回
路、２４は符号変換データ出力端子である。
【００８１】符号変換回路の動作について図６を用いて
説明する。シフトレジスタ１５はパタンを入力し、順次
遅延を与えて出力する。第１のｍｏｄ２加算回路２２ａ
はシフトレジスタ１５の出力する現時刻から２時刻過去
までの３つのデータを入力し、ｍｏｄ２の加算結果を出
力する。第２のｍｏｄ２加算回路２２ｂも同様に、現時
刻と２時刻過去の２つのデータを入力し、ｍｏｄ２の加
算結果を出力する。マッピング回路２３は２系統のｍｏ
ｄ２加算結果を入力し、例えば複素数のマッピング結果
を出力する。
説明する。シフトレジスタ１５はパタンを入力し、順次
遅延を与えて出力する。第１のｍｏｄ２加算回路２２ａ
はシフトレジスタ１５の出力する現時刻から２時刻過去
までの３つのデータを入力し、ｍｏｄ２の加算結果を出
力する。第２のｍｏｄ２加算回路２２ｂも同様に、現時
刻と２時刻過去の２つのデータを入力し、ｍｏｄ２の加
算結果を出力する。マッピング回路２３は２系統のｍｏ
ｄ２加算結果を入力し、例えば複素数のマッピング結果
を出力する。
【００８２】次に符号変換回路について図７を用いて、
説明する。図７には、一例として符号化率（レート）１
／２拘束長３の畳み込み符号化回路を示した。ここで
は、この符号化回路とマッパーを組み合わせて符号変換
回路とする。マッパーは２ビットのデータ系列から送信
信号を作成し、ビット入力と出力の関係は図７のように
なる。以上のように、この実施例は、更に、該ブランチ
メトリック作成回路がブランチメトリックを作成する際
に、入力する生き残りパスに対して予め決定しておいた
符号変換を施し、該符号変換系列を用いてブランチメト
リックを作成すること、該伝送路推定回路が入力する生
き残りパスに対して予め決定しておいた符号変換を施
し、該符号変換系列を用いて伝送路特性を推定すること
を特徴とする。
説明する。図７には、一例として符号化率（レート）１
／２拘束長３の畳み込み符号化回路を示した。ここで
は、この符号化回路とマッパーを組み合わせて符号変換
回路とする。マッパーは２ビットのデータ系列から送信
信号を作成し、ビット入力と出力の関係は図７のように
なる。以上のように、この実施例は、更に、該ブランチ
メトリック作成回路がブランチメトリックを作成する際
に、入力する生き残りパスに対して予め決定しておいた
符号変換を施し、該符号変換系列を用いてブランチメト
リックを作成すること、該伝送路推定回路が入力する生
き残りパスに対して予め決定しておいた符号変換を施
し、該符号変換系列を用いて伝送路特性を推定すること
を特徴とする。
【００８３】このように、この実施例のように復号も同
時に行った場合でも、前述した実施例１及び２の利点を
供与できる。
時に行った場合でも、前述した実施例１及び２の利点を
供与できる。
【００８４】実施例４．次に、周波数偏差と位相偏差に
ついて説明する。変復調を行う通信系では、周波数ｆ1
の搬送波周波数で変調され、周波数ｆ2の搬送波周波数
で復調される。このｆ1 とｆ2 が同じ値であれば、時刻
ｎの受信信号ｒn は次のようになる。
ついて説明する。変復調を行う通信系では、周波数ｆ1
の搬送波周波数で変調され、周波数ｆ2の搬送波周波数
で復調される。このｆ1 とｆ2 が同じ値であれば、時刻
ｎの受信信号ｒn は次のようになる。
【００８５】
【数１６】
【００８６】しかし、ｆ1 とｆ2 が異なる値である場合
は、時刻ｎのｒn は次のようになる。
は、時刻ｎのｒn は次のようになる。
【００８７】
【数１７】
【００８８】Θn ＝２π（ｆ1 −ｆ2 ）ｎ＋θ ここで、ｆ1 −ｆ2 が周波数偏差、θが位相偏差に相当
し、周波数偏差を補正する場合は、 ｒn ←ｒn ｅｘｐ｛−ｊ（ｆ1 −ｆ2 ）ｎ｝ とすれば良く、位相偏差を補正する場合は、 ｒn ←ｒn ｅｘｐ｛−ｊθ｝ とすれば良い。
し、周波数偏差を補正する場合は、 ｒn ←ｒn ｅｘｐ｛−ｊ（ｆ1 −ｆ2 ）ｎ｝ とすれば良く、位相偏差を補正する場合は、 ｒn ←ｒn ｅｘｐ｛−ｊθ｝ とすれば良い。
【００８９】このように、実施例１で述べた伝送路推定
を周波数偏差補正に置き換えることが可能であり、前述
した実施例の利点を供与できる。また、実施例１で述べ
た伝送路推定を位相偏差補正に置き換えることが可能で
あり、前述した実施例の利点を供与できる。また、実施
例１で述べた伝送路推定を周波数偏差補正に置き換える
ばかりでなく、伝送路推定回路に周波数偏差補正を加え
るようにしても構わない。さらに実施例１で述べた伝送
路推定を位相偏差補正に置き換えるばかりでなく、伝送
路推定回路に位相偏差補正を加えるようにしても構わな
い。
を周波数偏差補正に置き換えることが可能であり、前述
した実施例の利点を供与できる。また、実施例１で述べ
た伝送路推定を位相偏差補正に置き換えることが可能で
あり、前述した実施例の利点を供与できる。また、実施
例１で述べた伝送路推定を周波数偏差補正に置き換える
ばかりでなく、伝送路推定回路に周波数偏差補正を加え
るようにしても構わない。さらに実施例１で述べた伝送
路推定を位相偏差補正に置き換えるばかりでなく、伝送
路推定回路に位相偏差補正を加えるようにしても構わな
い。
【００９０】次に、伝送路特性の誤差のバイアス量につ
いて説明する。伝送路特性はｃi.n で表現できるが、仮
にｃi.n が、 ｃi.n ＝ｃi.n-1 ＋Δｃ であるとすると、ｃi.n は常時Δｃだけ変化するもので
ある。時刻ｎの伝送路特性の推定値ｇi.n がｃi.n であ
ると、時刻ｎ＋１の伝送路特性と時刻ｎの伝送路特性の
推定値は常時Δｃだけのバイアス値である誤差を有す
る。
いて説明する。伝送路特性はｃi.n で表現できるが、仮
にｃi.n が、 ｃi.n ＝ｃi.n-1 ＋Δｃ であるとすると、ｃi.n は常時Δｃだけ変化するもので
ある。時刻ｎの伝送路特性の推定値ｇi.n がｃi.n であ
ると、時刻ｎ＋１の伝送路特性と時刻ｎの伝送路特性の
推定値は常時Δｃだけのバイアス値である誤差を有す
る。
【００９１】したがって実施例１で述べた伝送路推定
を、例えば、数１８，数１９，数２０なるアルゴリズム
を用いた構成もよい。
を、例えば、数１８，数１９，数２０なるアルゴリズム
を用いた構成もよい。
【００９２】
【数１８】
【００９３】
【数１９】
【００９４】
【数２０】
【００９５】
【発明の効果】以上のように本発明によれば、等化また
は復号及びその両方を行う最尤系列推定器において、伝
送路特性の変動に対する追随特性が向上する。また、タ
ップ数の増加に従って耐雑音特性や追随特性が劣化する
等の問題点を解決できる。更に、伝送路推定遅延のみで
なく、周波数推定偏差や位相推定偏差も削減が可能であ
る。
は復号及びその両方を行う最尤系列推定器において、伝
送路特性の変動に対する追随特性が向上する。また、タ
ップ数の増加に従って耐雑音特性や追随特性が劣化する
等の問題点を解決できる。更に、伝送路推定遅延のみで
なく、周波数推定偏差や位相推定偏差も削減が可能であ
る。
【図１】この発明の一実施例を示すブロック図。
【図２】この発明のブランチメトリック作成回路の一実
施例を示すブロック図。
施例を示すブロック図。
【図３】この発明のレプリカ作成回路の一実施例を示す
ブロック図。
ブロック図。
【図４】この発明のブランチメトリック計算回路（復号
も同時に行う場合）の一実施例を示すブロック図。
も同時に行う場合）の一実施例を示すブロック図。
【図５】この発明の伝送路推定回路（復号も同時に行う
場合）の一実施例を示すブロック図。
場合）の一実施例を示すブロック図。
【図６】この発明の符号変換回路の一実施例を示すブロ
ック図。
ック図。
【図７】この発明の符号変換回路の動作説明図。
【図８】ＦＩＲフィルタの説明図。
【図９】伝送路モデルの説明図。
【図１０】フェージング波形の説明図。
【図１１】トレリス図の説明図。
【図１２】従来の実施例を示すブロック図。
【図１３】従来のブランチメトリック作成回路の実施例
を示すブロック図。
を示すブロック図。
【図１４】ブランチメトリック計算回路の一実施例を示
すブロック図。
すブロック図。
【図１５】レプリカ作成回路の一実施例を示すブロック
図。
図。
【図１６】ＡＣＳ回路の一実施例を示すブロック図。
【図１７】伝送路推定回路の一実施例を示すブロック
図。
図。
１ ブランチメトリック作成回路 ２ａ 第１のＡＣＳ回路 ２ｍ 第ＭのＡＣＳ回路 ３ａ 第１の伝送路推定回路 ３ｍ 第Ｍの伝送路推定回路 ４ 判定値作成回路 ５ 受信信号入力端子 ６ 判定値出力端子 ７ パタンテーブル保持回路 ８ａ 第１のブランチメトリック計算回路 ８ｍ 第Ｍのブランチメトリック計算回路 ９ａ 第１の伝送路特性入力端子 ９ｍ 第Ｍの伝送路特性入力端子 ９ｉ 伝送路特性入力端子 １０ａ 第１のブランチメトリック出力端子 １０ｍ 第Ｍのブランチメトリック出力端子 １０ｉ ブランチメトリック出力端子 １１ レプリカ作成回路 １２ 演算回路 １３ パタン入力端子 １４ 符号変換回路 １５ シフトレジスタ １６ 第０の可変タップ １７ 第１の可変タップ １８ 第２の可変タップ １８ 第２の固定タップ １９ 加算回路 ２０ データ入力端子 ２１ レプリカ出力端子 ２２ａ 第１のｍｏｄ２加算回路 ２２ｂ 第２のｍｏｄ２加算回路 ２３ マッピング回路 ２４ 符号変換出力端子 ２５ａ 第１のメトリック加算回路 ２５ｍ 第Ｍのメトリック加算回路 ２６ メトリック・パス選択回路 ２７ａ 第１のブランチメトリック入力端子 ２７ｍ 第Ｍのブランチメトリック入力端子 ２８ 判定値候補出力端子 ２９ パスメトリック出力端子 ３０ 誤差作成回路 ３１ タップ調整回路 ３２ 生き残りパス入力端子 ３３ 伝送路特性出力端子
フロントページの続き (56)参考文献 特開 平３−165632（ＪＰ，Ａ) 特開 昭57−57023（ＪＰ，Ａ) 特開 昭57−57024（ＪＰ，Ａ) 特開 平２−256323（ＪＰ，Ａ) 特開 平４−183041（ＪＰ，Ａ) 特開 平４−88726（ＪＰ，Ａ) 特表 平３−503828（ＪＰ，Ａ) 国際公開91／7035（ＷＯ，Ａ１) 1992年信学春季大会、Ｂ−300、ｐ. ２−300 1991年信学春季大会、Ａ−141、ｐ. １−141 信学論Ａ、Ｖｏｌ．Ｊ73−Ａ、Ｎｏ. ７、ｐ．1255−1260 (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 13/12
Claims (8)
- 【請求項１】 伝送路を介して受信した受信信号を入力
し、生起する可能性のある送信信号の組み合わせである
データパタンを表現するステート各々に対応して推定さ
れた伝送路特性の推定値に基づいて、各々のデータパタ
ンに対する確からしさを出力するデータパタン確からし
さ出力手段と、 各々のステートに対応して設けられ、上記受信信号と上
記データパタン確からしさ出力手段により出力された各
データパタンの確からしさをそれぞれ入力し、各ステー
トに対して送信信号の候補として生き残っている送信信
号の生き残りパタンとその生き残りパタンに対する確か
らしさを出力する生き残りパタン確からしさ出力手段
と、 各々のステートに対応して設けられ、上記受信信号と生
き残りパタンを入力し、各ステート毎に伝送路の特性を
推定して各ステートに対応した伝送路特性の推定値を上
記データパタン確からしさ出力手段へ出力する伝送路推
定手段とを備え、 上記データパタン確からしさ出力手段は、生起する可能
性のあるデータパタンを入力して順次遅延を与えるｎ
（ｎ≧１）段のデータパタン遅延回路と、上記ｎ段のデ
ータパタン遅延回路の初段から順に入力される各データ
パタンを入力して伝送路特性の加重を加え加重されたデ
ータパタン加重信号を出力するｍ（ｍ≧１，ｎ≧ｍ）個
のデータパタン加重回路と、上記データパタン加重回路
により加重されたデータパタン加重信号を加算してデー
タパタンに基づくレプリカを出力するデータパタンに基
づくレプリカ作成回路を有しているとともに、上記デー
タパタン確からしさ出力手段は、上記データパタンに基
づくレプリカを用いた場合のデータパタンの確からしさ
を出力するものであり、上記データパタン遅延回路のう
ち少なくとも最終段から（ｎ−ｍ＋１）段目までのデー
タパタン遅延回路は、上記データパタン加重回路による
加重を加えず上記データパタンに基づくレプリカ作成回
路による加算を行わないデータパタン遅延回路であるこ
とを特徴とする最尤系列推定装置。 - 【請求項２】 上記伝送路推定手段は、上記生き残りパ
タンに順次遅延を与えるｎ（ｎ≧１）段の生き残りパタ
ン遅延回路と、上記ｎ段の生き残りパタン遅 延回路の初
段から順に入力される各生き残りパタンに対して伝送路
特性の加重を加え加重された生き残りパタン加重信号を
出力するｍ（ｍ≧１，ｎ≧ｍ）個の生き残りパタン加重
回路と、上記生き残りパタン加重回路により加重された
生き残りパタン加重信号を加算して生き残りパタンに基
づくレプリカを出力する生き残りパタンに基づくレプリ
カ作成回路を有しているとともに、上記伝送路推定手段
は、受信信号と上記生き残りパタンに基づくレプリカを
入力して上記生き残りパタン加重回路の加重を調整する
事により伝送路の特性を推定するものであり、上記生き
残りパタン遅延回路のうち少なくとも最終段から（ｎ−
ｍ＋１）段目までの生き残りパタン遅延回路は、上記生
き残りパタン加重回路による加重を加えず上記生き残り
パタンに基づくレプリカ作成回路による加算を行わない
生き残りパタン遅延回路であることを特徴とする請求項
１に記載の最尤系列推定装置。 - 【請求項３】 伝送路を介して受信した受信信号を入力
し、生起する可能性のあるデータパタンを表現するステ
ート各々に対応して推定された伝送路特性の推定値に基
づいて、各々のデータパタンに対する確からしさを出力
するデータパタン確からしさ出力手段と、 各々のステートに対応して設けられ、上記データパタン
確からしさ出力手段により出力された各データパタンの
確からしさをそれぞれ入力し、各ステートに対して送信
信号の候補として生き残っている送信信号の生き残りパ
タンとその生き残りパタンに対する確からしさを出力す
る生き残りパタン確からしさ出力手段と、 各々のステートに対応して設けられ、上記受信信号と生
き残りパタンを入力し、各ステート毎に伝送路の特性を
推定して各ステートに対応した伝送路特性の推定値を上
記データパタン確からしさ出力手段へ出力する伝送路推
定手段とを備え、 上記伝送路推定手段は、上記生き残りパタンに順次遅延
を与えるｎ（ｎ≧１）段の生き残りパタン遅延回路と、
上記ｎ段の生き残りパタン遅延回路の初段から順に入力
される各生き残りパタンに対して伝送路特性の加重を加
え加重された生き残りパタン加重信号を出力するｍ（ｍ
≧１，ｎ≧ｍ）個の生き残りパタン加重回路と、上記生
き残りパタン加重回路により加重された生き残りパタン
加重信号 を加算して生き残りパタンに基づくレプリカを
出力する生き残りパタンに基づくレプリカ作成回路を有
しているとともに、上記伝送路推定手段は、受信信号と
上記生き残りパタンに基づくレプリカを入力して上記生
き残りパタン加重回路の加重を調整する事により伝送路
の特性を推定するものであり、上記生き残りパタン遅延
回路のうち少なくとも最終段から（ｎ−ｍ＋１）段目ま
での生き残りパタン遅延回路は、上記生き残りパタン加
重回路による加重を加えず上記生き残りパタンに基づく
レプリカ作成回路による加算を行わない生き残りパタン
遅延回路であることを特徴とする最尤系列推定装置。 - 【請求項４】 上記データパタン確からしさ出力手段
は、生起する可能性のあるデータパタンを入力して順次
遅延を与えるｎ（ｎ≧１）段のデータパタン遅延回路
と、上記ｎ段のデータパタン遅延回路の初段から順に入
力される各データパタンを入力して伝送路特性の加重を
加え加重されたデータパタン加重信号を出力するｍ（ｍ
≧１，ｎ≧ｍ）個のデータパタン加重回路と、上記デー
タパタン加重回路により加重されたデータパタン加重信
号を加算してデータパタンに基づくレプリカを出力する
データパタンに基づくレプリカ作成回路を有していると
ともに、上記データパタン確からしさ出力手段は、上記
データパタンに基づくレプリカを用いた場合のデータパ
タンの確からしさを出力するものであり、上記データパ
タン遅延回路のうち少なくとも最終段から（ｎ−ｍ＋
１）段目までのデータパタン遅延回路は、上記データパ
タン加重回路による加重を加えず上記データパタンに基
づくレプリカ作成回路による加算を行わないデータパタ
ン遅延回路であることを特徴とする請求項３に記載の最
尤系列推定装置。 - 【請求項５】 伝送路を介して受信した受信信号を入力
し、生起する可能性のあるデータパタンを表現するステ
ート各々に対応して推定された伝送路特性の推定値に基
づいて、各々のデータパタンに対する確からしさを出力
するデータパタン確からしさ出力手段と、 各々のステートに対応して設けられ、上記データパタン
確からしさ出力手段により出力された各データパタンの
確からしさをそれぞれ入力し、各ステートに対して送信
信号の候補として生き残っている送信信号の生き残りパ
タンとその生き残りパタンに対する確からしさを出力す
る生き残りパタン確からしさ出力手段と 、 各々のステートに対応して設けられ、上記受信信号と生
き残りパタンを入力し、各ステート毎に伝送路の特性を
推定して各ステートに対応した伝送路特性の推定値を上
記データパタン確からしさ出力手段へ出力する伝送路推
定手段とを備え、 上記伝送路推定手段は、上記生き残りパタンに順次遅延
を与えるｎ（ｎ≧１）段の生き残りパタン遅延回路と、
上記ｎ段の生き残りパタン遅延回路の初段から順に入力
される各生き残りパタンに対して伝送路特性の加重を加
え加重された生き残りパタン加重信号を出力するｍ（ｍ
≧１，ｎ≧ｍ）個の生き残りパタン加重回路と、上記生
き残りパタン加重回路により加重された生き残りパタン
加重信号を加算して生き残りパタンに基づくレプリカを
出力する生き残りパタンに基づくレプリカ作成回路を有
しているとともに、上記伝送路推定手段は、受信信号と
上記生き残りパタンに基づくレプリカを入力して上記生
き残りパタン加重回路の加重を調整する事により伝送路
の特性を推定するものであり、上記生き残りパタン遅延
回路のうち少なくとも最終段から（ｎ−ｍ＋１）段目ま
での生き残りパタン遅延回路は、上記生き残りパタン加
重回路による加重を加えず上記生き残りパタンに基づく
レプリカ作成回路による加算を行わない生き残りパタン
遅延回路であるとともに、 上記データパタン確からしさ出力手段は、生起する可能
性のあるデータパタンを入力して順次遅延を与えるｎ
（ｎ≧１）段のデータパタン遅延回路と、上記ｎ段のデ
ータパタン遅延回路の初段から順に入力される各データ
パタンを入力して伝送路特性の加重を加え加重されたデ
ータパタン加重信号を出力するｍ（ｍ≧１，ｎ≧ｍ）個
のデータパタン加重回路と、上記データパタン加重回路
により加重されたデータパタン加重信号を加算してデー
タパタンに基づくレプリカを出力するデータパタンに基
づくレプリカ作成回路を有しているとともに、上記デー
タパタン確からしさ出力手段は、上記データパタンに基
づくレプリカを用いた場合のデータパタンの確からしさ
を出力するものであり、上記データパタン遅延回路のう
ち少なくとも最終段から（ｎ−ｍ＋１）段目までのデー
タパタン遅延回路は、上記データパタン加重回路による
加重を加えず上記データパタンに基づくレプリ カ作成回
路による加算を行わないデータパタン遅延回路であるこ
とを特徴とする最尤系列推定装置。 - 【請求項６】 上記最尤系列推定装置において、生き残
りパタン確からしさ出力手段と伝送路推定手段は、送信
信号の生き残りパタンに対して符号変換を施す手段を備
えていることを特徴とする請求項１から５のいずれかに
記載の最尤系列推定装置。 - 【請求項７】 上記最尤系列推定装置において、伝送路
推定手段は送信信号の生き残りパタンと受信信号から周
波数偏差量を推定し、この周波数偏差量に基づいて伝送
路特性の推定値を求めることを特徴とする請求項１から
６のいずれかに記載の最尤系列推定装置。 - 【請求項８】 上記最尤系列推定装置において、伝送路
推定手段は送信信号の生き残りパタンと受信信号から位
相偏差量を推定し、この位相偏差量に基づいて伝送路特
性の推定値を求めることを特徴とする請求項１から７の
いずれかに記載の最尤系列推定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24080992A JP2894406B2 (ja) | 1991-11-19 | 1992-09-09 | 最尤系列推定装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-330010 | 1991-11-19 | ||
| JP33001091 | 1991-11-19 | ||
| JP24080992A JP2894406B2 (ja) | 1991-11-19 | 1992-09-09 | 最尤系列推定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199125A JPH05199125A (ja) | 1993-08-06 |
| JP2894406B2 true JP2894406B2 (ja) | 1999-05-24 |
Family
ID=26534938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24080992A Expired - Lifetime JP2894406B2 (ja) | 1991-11-19 | 1992-09-09 | 最尤系列推定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2894406B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656959B2 (en) * | 2001-04-13 | 2010-02-02 | Agere Systems Inc. | Pipelined decision-feedback unit in a reduced-state viterbi detector with local feedback |
-
1992
- 1992-09-09 JP JP24080992A patent/JP2894406B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| １９９１年信学春季大会、Ａ−１４１、ｐ．１−１４１ |
| １９９２年信学春季大会、Ｂ−３００、ｐ．２−３００ |
| 信学論Ａ、Ｖｏｌ．Ｊ７３−Ａ、Ｎｏ．７、ｐ．１２５５−１２６０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05199125A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537443A (en) | Interference signal cancelling method, receiver and communication system using the same | |
| US5774504A (en) | Equalization and decoding for digital communication channel | |
| US5530725A (en) | Diversity receiver for dispersive channels, combining reliability-weighed signals | |
| US6178209B1 (en) | Method of estimating trellis encoded symbols utilizing simplified trellis decoding | |
| US5119400A (en) | Digital transmission system employing a viterbi-like equalizer | |
| US6996196B2 (en) | Sequence estimation method and sequence estimator | |
| US8385450B2 (en) | Metrics calculations utilizing pre-stored values | |
| US6707850B1 (en) | Decision-feedback equalizer with maximum-likelihood sequence estimation and associated methods | |
| AU657103B2 (en) | Receiver for a digital transmission system | |
| US20050175081A1 (en) | Decision-feedback equalizer and method of updating filter coefficients | |
| US5905743A (en) | Apparatus, methods and computer program products for sequential maximum likelihood estimating communications signals using whitening path metrics | |
| EP1067709A1 (en) | Adaptive equalizer and adaptive equalizing method | |
| EP1213852A1 (en) | Receiving apparatus and receiving method for radio communication | |
| US20070183489A1 (en) | Apparatus for decoding a signal and method thereof and a trellis coded modulation decoder and method thereof | |
| US6782060B2 (en) | Method and apparatus for generating reliability information for channel decoding in a radio receiver | |
| EP1199815A1 (en) | Receiver apparatus, transmitter apparatus, and base station and communication terminal apparatuses using those receiver and transmitter apparatuses | |
| JP2894406B2 (ja) | 最尤系列推定装置 | |
| US6728322B1 (en) | Sequential decoder, and receiver using sequential decoder | |
| JP3424723B2 (ja) | 適応等化器 | |
| JP2560893B2 (ja) | データ信号受信装置 | |
| US6292510B1 (en) | Automatic equalization method and automatic equalizer | |
| JP3692644B2 (ja) | 軟判定装置 | |
| JP3970545B2 (ja) | 受信機および受信方法 | |
| Cirpan et al. | Maximum-likelihood estimation of FIR channels excited by convolutionally encoded inputs | |
| JPH0758672A (ja) | ディジタル適応等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |