JP2856030B2 - 結合ウエーハの製造方法 - Google Patents
結合ウエーハの製造方法Info
- Publication number
- JP2856030B2 JP2856030B2 JP5158253A JP15825393A JP2856030B2 JP 2856030 B2 JP2856030 B2 JP 2856030B2 JP 5158253 A JP5158253 A JP 5158253A JP 15825393 A JP15825393 A JP 15825393A JP 2856030 B2 JP2856030 B2 JP 2856030B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- heat treatment
- bonded
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title description 17
- 235000012431 wafers Nutrition 0.000 claims description 107
- 238000010438 heat treatment Methods 0.000 claims description 37
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 description 22
- 239000012535 impurity Substances 0.000 description 15
- 238000002474 experimental method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012966 insertion method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 206010037660 Pyrexia Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２枚の単結晶シリコン
ウエーハを、その酸化膜を介して結合したＳＯＩ型の結
合ウエーハ（以下、単に結合ウエーハと称す）の製造方
法に関する。
ウエーハを、その酸化膜を介して結合したＳＯＩ型の結
合ウエーハ（以下、単に結合ウエーハと称す）の製造方
法に関する。
【０００２】
【従来の技術】半導体デバイス等の製造に当っては、素
子設計の自由度を確保するため、少なくとも一方が単結
晶シリコンである２枚のシリコンウエーハ間にシリコン
の酸化膜を介在させた結合ウエーハ、所謂ＳＯＩ（ Sil
icon On Insulator ) 型の素子形成用基板が注目されて
いる。この結合ウエーハは、例えば半導体デバイスやマ
イクロマシンのような電子装置の製造用に供される。
子設計の自由度を確保するため、少なくとも一方が単結
晶シリコンである２枚のシリコンウエーハ間にシリコン
の酸化膜を介在させた結合ウエーハ、所謂ＳＯＩ（ Sil
icon On Insulator ) 型の素子形成用基板が注目されて
いる。この結合ウエーハは、例えば半導体デバイスやマ
イクロマシンのような電子装置の製造用に供される。
【０００３】ところで、この結合ウエーハは、鏡面化さ
れた２枚のシリコンウエーハの少なくとも一方を酸化熱
処理してその表面にシリコンの酸化膜を形成せしめ、こ
の酸化膜が中間層となるようにして両シリコンウエーハ
を接合し、この接合された両シリコンウエーハに所定の
熱処理を施すことによって両者を強固に結合させ、その
後、酸化熱処理されたウエーハ（以下、ボンドウエーハ
と称す）側を研削及び研磨してこれを鏡面状の薄膜とす
る方法によって得られる。
れた２枚のシリコンウエーハの少なくとも一方を酸化熱
処理してその表面にシリコンの酸化膜を形成せしめ、こ
の酸化膜が中間層となるようにして両シリコンウエーハ
を接合し、この接合された両シリコンウエーハに所定の
熱処理を施すことによって両者を強固に結合させ、その
後、酸化熱処理されたウエーハ（以下、ボンドウエーハ
と称す）側を研削及び研磨してこれを鏡面状の薄膜とす
る方法によって得られる。
【０００４】しかしながら、上述のようにして得られる
結合ウエーハの結合強度が弱い場合には、ボンドウエー
ハの薄膜化工程やその後のデバイス製造工程でボンドウ
エーハが剥離する虞れがある。
結合ウエーハの結合強度が弱い場合には、ボンドウエー
ハの薄膜化工程やその後のデバイス製造工程でボンドウ
エーハが剥離する虞れがある。
【０００５】そこで、結合ウエーハの結合強度を上げる
ため、前記熱処理を通常は１０００℃以上の高温領域で
行なっているが、この高温での熱処理は、両ウエーハが
共に拡散層を有さない場合には不純物の熱拡散による再
分布等を考慮する必要がないために問題を発生しない。
ため、前記熱処理を通常は１０００℃以上の高温領域で
行なっているが、この高温での熱処理は、両ウエーハが
共に拡散層を有さない場合には不純物の熱拡散による再
分布等を考慮する必要がないために問題を発生しない。
【０００６】
【発明が解決しようとする課題】しかしながら、例えば
ドーパント用不純物の高濃度層を有するウエーハや既に
パターン化されたウエーハに対して従来と同様に高温で
の結合熱処理を施すと、不純物の熱拡散による再分布が
誘起されるという問題が発生する。
ドーパント用不純物の高濃度層を有するウエーハや既に
パターン化されたウエーハに対して従来と同様に高温で
の結合熱処理を施すと、不純物の熱拡散による再分布が
誘起されるという問題が発生する。
【０００７】一方において、近年、結合ウエーハ特有の
利点を十分に活かして利用することが考えられている。
即ち、種々のエッチストップ法による超薄膜ＳＯＩウエ
ーハの作製や集積回路の三次元化がそれであり、これら
を実現するには、不純物の再分布を誘起しない比較的低
い温度領域で熱処理を行ない、且つ、この熱処理によっ
ても十分な結合強度を得ることが必要である。
利点を十分に活かして利用することが考えられている。
即ち、種々のエッチストップ法による超薄膜ＳＯＩウエ
ーハの作製や集積回路の三次元化がそれであり、これら
を実現するには、不純物の再分布を誘起しない比較的低
い温度領域で熱処理を行ない、且つ、この熱処理によっ
ても十分な結合強度を得ることが必要である。
【０００８】上記を実現する一手法として接合状態のウ
エーハ間に電界を印加する方法が提案されているが、こ
の方法によればウエーハに電極を取り付けなければなら
ず、そのために量産性に欠け、更には、電界の印加によ
って材料中の酸化膜が劣化する虞れがあるという問題が
発生する。
エーハ間に電界を印加する方法が提案されているが、こ
の方法によればウエーハに電極を取り付けなければなら
ず、そのために量産性に欠け、更には、電界の印加によ
って材料中の酸化膜が劣化する虞れがあるという問題が
発生する。
【０００９】本発明は上記問題に鑑みてなされたもの
で、その目的とする処は、少なくとも一方に不純物の濃
度や種類の異なる領域が形成されている２枚のウエーハ
を、従来に比べて比較的低い温度領域で熱処理を行なう
ことによって、不純物の再分布を抑え、且つ、十分高い
結合強度をもった結合ウエーハを得ることができる結合
ウエーハの製造方法を提供することにある。
で、その目的とする処は、少なくとも一方に不純物の濃
度や種類の異なる領域が形成されている２枚のウエーハ
を、従来に比べて比較的低い温度領域で熱処理を行なう
ことによって、不純物の再分布を抑え、且つ、十分高い
結合強度をもった結合ウエーハを得ることができる結合
ウエーハの製造方法を提供することにある。
【００１０】又、本発明の目的とする処は、高い量産性
を確保するとともに、埋め込み酸化膜等への悪影響を排
除することができる結合ウエーハの製造方法を提供する
ことにある。
を確保するとともに、埋め込み酸化膜等への悪影響を排
除することができる結合ウエーハの製造方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】上記目的を達成すべく本
発明は、厚さが５０μｍ以上異なる２枚の単結晶シリコ
ンから成るウエーハのうち、薄い方のウエーハ表面に酸
化膜を形成し、該薄い方のウエーハを、前記酸化膜を介
して他方の厚い方のウエーハに接合し、この接合された
両ウエーハに対して、９００℃以下の温度領域での０．
５〜１２０分間の熱処理を少なくとも２回行なうことに
よって、前記接合された２枚のウエーハを強固に結合せ
しめることを特徴とする。
発明は、厚さが５０μｍ以上異なる２枚の単結晶シリコ
ンから成るウエーハのうち、薄い方のウエーハ表面に酸
化膜を形成し、該薄い方のウエーハを、前記酸化膜を介
して他方の厚い方のウエーハに接合し、この接合された
両ウエーハに対して、９００℃以下の温度領域での０．
５〜１２０分間の熱処理を少なくとも２回行なうことに
よって、前記接合された２枚のウエーハを強固に結合せ
しめることを特徴とする。
【００１２】
【作用】本発明によれば、結合のための熱処理は不純物
の再分布が生じにくい９００℃以下の低温領域で行なわ
れるため、少なくとも一方に不純物拡散層等の不純物の
濃度や種類の異なる領域が形成されているウエーハであ
っても、不純物の再分布を抑えてこれらを結合すること
ができる。
の再分布が生じにくい９００℃以下の低温領域で行なわ
れるため、少なくとも一方に不純物拡散層等の不純物の
濃度や種類の異なる領域が形成されているウエーハであ
っても、不純物の再分布を抑えてこれらを結合すること
ができる。
【００１３】又、本発明のように結合されるべき２枚の
ウエーハの厚さを５０μｍ以上異ならせ、薄い方のウエ
ーハ側に酸化膜を形成し、且つ、前記結合のための熱処
理を２回以上施すことによって、十分高い結合強度が得
られることが実験的に確認された。尚、これは、２枚の
ウエーハの厚さを異ならせることによって、結合工程の
熱処理中に一対のウエーハの界面に僅かな温度差が与え
られ、これによって結合強度が高められるものと考えら
れる。
ウエーハの厚さを５０μｍ以上異ならせ、薄い方のウエ
ーハ側に酸化膜を形成し、且つ、前記結合のための熱処
理を２回以上施すことによって、十分高い結合強度が得
られることが実験的に確認された。尚、これは、２枚の
ウエーハの厚さを異ならせることによって、結合工程の
熱処理中に一対のウエーハの界面に僅かな温度差が与え
られ、これによって結合強度が高められるものと考えら
れる。
【００１４】従って、本発明によれば、不純物の再分布
が発生せず、しかも、十分に高い結合強度を有する結合
ウエーハが得られ、エッチストップ法による超薄膜ＳＯ
Ｉウエーハの作製や集積回路の三次元化が可能となる。
が発生せず、しかも、十分に高い結合強度を有する結合
ウエーハが得られ、エッチストップ法による超薄膜ＳＯ
Ｉウエーハの作製や集積回路の三次元化が可能となる。
【００１５】更に、本発明では接合状態のウエーハに電
界を印加しないため、ウエーハに電極を取り付ける必要
がなく、結合ウエーハの製造に高い量産性を確保するこ
とができるとともに、電界印加に伴う埋め込み酸化膜等
への悪影響を排除することができる。
界を印加しないため、ウエーハに電極を取り付ける必要
がなく、結合ウエーハの製造に高い量産性を確保するこ
とができるとともに、電界印加に伴う埋め込み酸化膜等
への悪影響を排除することができる。
【００１６】
【実施例】以下に本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００１７】図１（ａ）〜（ｃ）は本発明方法をその工
程順に示す説明図、図２は結合のための熱処理の温度と
時間との関係を示す図である。
程順に示す説明図、図２は結合のための熱処理の温度と
時間との関係を示す図である。
【００１８】図１及び図２に基づいて本発明に係る結合
ウエーハの製造方法を説明すると、図１（ａ）に示すよ
うに、素子形成に供されるＳＯＩ層となるべき厚さｔ1
のボンドウエーハ１とベース材となるべき厚さｔ2 の単
結晶シリコンから成るウエーハ（以下、ベースウエーハ
と称す）２とを用意する。ここで、両ウエーハ１，２の
厚さｔ1 ，ｔ2 は５０μｍ以上異なり、ベースウエーハ
２の厚さｔ2 の方がボンドウエーハ１の厚さｔ1 よりも
５０μｍ以上厚く（ｔ2 −ｔ1 ≧５０μｍ）設定されて
いる。
ウエーハの製造方法を説明すると、図１（ａ）に示すよ
うに、素子形成に供されるＳＯＩ層となるべき厚さｔ1
のボンドウエーハ１とベース材となるべき厚さｔ2 の単
結晶シリコンから成るウエーハ（以下、ベースウエーハ
と称す）２とを用意する。ここで、両ウエーハ１，２の
厚さｔ1 ，ｔ2 は５０μｍ以上異なり、ベースウエーハ
２の厚さｔ2 の方がボンドウエーハ１の厚さｔ1 よりも
５０μｍ以上厚く（ｔ2 −ｔ1 ≧５０μｍ）設定されて
いる。
【００１９】次に、薄い方のボンドウエーハ１をＷｅｔ
０2 雰囲気下で酸化熱処理し、図１（ｂ）に示すよう
に、その表面に厚さ約１μｍの酸化膜（ＳｉＯ2 酸化
膜）３を形成する。
０2 雰囲気下で酸化熱処理し、図１（ｂ）に示すよう
に、その表面に厚さ約１μｍの酸化膜（ＳｉＯ2 酸化
膜）３を形成する。
【００２０】その後、図１（ｃ）に示すように、上記ボ
ンドウエーハ１を前記酸化膜３を介してベースウエーハ
２の上に室温下で重ね合わせて両者を接合する。
ンドウエーハ１を前記酸化膜３を介してベースウエーハ
２の上に室温下で重ね合わせて両者を接合する。
【００２１】次に、上述のように接合一体化された両ウ
エーハ１，２を不図示の熱処理炉に投入し、ｄｒｙＯ2
雰囲気下において、図２に示すように、９００℃以下で
ある７００℃の温度で、熱処理を２回繰り返す。即ち、
室温において接合一体化された前記両ウエーハ１，２
を、予め７００℃に昇温された熱処理炉に入れて１２０
分間の熱処理を施した後、熱処理炉から取り出して室温
近くまで冷却し、更に第１回目と同一条件で時間を１５
分とした第２回目の熱処理を施した後、熱処理炉から取
り出して冷却する。
エーハ１，２を不図示の熱処理炉に投入し、ｄｒｙＯ2
雰囲気下において、図２に示すように、９００℃以下で
ある７００℃の温度で、熱処理を２回繰り返す。即ち、
室温において接合一体化された前記両ウエーハ１，２
を、予め７００℃に昇温された熱処理炉に入れて１２０
分間の熱処理を施した後、熱処理炉から取り出して室温
近くまで冷却し、更に第１回目と同一条件で時間を１５
分とした第２回目の熱処理を施した後、熱処理炉から取
り出して冷却する。
【００２２】而して、本発明方法においては、各熱処理
（図２に示す例では、１回目と２回目の熱処理）は９０
０℃以下の低温領域で行なわれるため、ウエーハ１，２
の少なくとも一方に不純物拡散層等の不純物の濃度や種
類の異なる領域が形成されている場合であっても、不純
物の熱拡散は少なくなり、その再分布が抑制された結合
ウエーハ１，２を得ることができる。
（図２に示す例では、１回目と２回目の熱処理）は９０
０℃以下の低温領域で行なわれるため、ウエーハ１，２
の少なくとも一方に不純物拡散層等の不純物の濃度や種
類の異なる領域が形成されている場合であっても、不純
物の熱拡散は少なくなり、その再分布が抑制された結合
ウエーハ１，２を得ることができる。
【００２３】次に、結合強度に関する実験について図３
及び図４に従って説明する。
及び図４に従って説明する。
【００２４】実験には図３に示す３つのサンプルＡ，
Ｂ，Ｃが使用されたが、何れのサンプルＡ，Ｂ，Ｃにお
いても、直径１００ｍｍφ、面方位（１００）、厚さｔ
1 ＝３００μｍのボンドウエーハ１と、直径１００ｍｍ
φ、面方位（１００）、厚さｔ2 ＝５２５μｍのベース
ウエーハ２が用いられた（この場合のウエーハ１，２の
厚さｔ1 ，ｔ2 の差はｔ2 −ｔ1 ＝２２５μｍであ
る）。
Ｂ，Ｃが使用されたが、何れのサンプルＡ，Ｂ，Ｃにお
いても、直径１００ｍｍφ、面方位（１００）、厚さｔ
1 ＝３００μｍのボンドウエーハ１と、直径１００ｍｍ
φ、面方位（１００）、厚さｔ2 ＝５２５μｍのベース
ウエーハ２が用いられた（この場合のウエーハ１，２の
厚さｔ1 ，ｔ2 の差はｔ2 −ｔ1 ＝２２５μｍであ
る）。
【００２５】そして、全サンプルＡ，Ｂ，Ｃについてｗ
ｅｔ０2 雰囲気下で酸化熱処理が施され、サンプルＡに
おいてはボンドウエーハ１の全表面に、サンプルＢにお
いてはボンドウエーハ１の一面を除く表面に、サンプル
Ｃにおいてはベースウエーハ２の全表面に、各々厚さが
役１μｍの酸化膜３が形成された。
ｅｔ０2 雰囲気下で酸化熱処理が施され、サンプルＡに
おいてはボンドウエーハ１の全表面に、サンプルＢにお
いてはボンドウエーハ１の一面を除く表面に、サンプル
Ｃにおいてはベースウエーハ２の全表面に、各々厚さが
役１μｍの酸化膜３が形成された。
【００２６】而して、各サンプルＡ，Ｂ，Ｃにおいてボ
ンドウエーハ１を酸化膜３を介してベースウエーハ２上
に重ねて室温下で両者を接合し、接合一体化されたウエ
ーハ１，２に対して図２に示すように１回目の熱処理
（温度７００℃、時間１２０分）を施した。
ンドウエーハ１を酸化膜３を介してベースウエーハ２上
に重ねて室温下で両者を接合し、接合一体化されたウエ
ーハ１，２に対して図２に示すように１回目の熱処理
（温度７００℃、時間１２０分）を施した。
【００２７】上記１回目の熱処理が終了した後、サンプ
ルＡ，Ｂ，Ｃの結合強度をカミソリ挿入法によって測定
したところ、図４で■印にて示すような結果が得られ
た。
ルＡ，Ｂ，Ｃの結合強度をカミソリ挿入法によって測定
したところ、図４で■印にて示すような結果が得られ
た。
【００２８】ここで、図４の縦軸は結合強度に比例する
表面エネルギγ（ｅｒｇ／ｃｍ2 ）であって、これは、
図５に示すように、ボンドウエーハ１の厚さｔ1 、ベー
スウエーハ２の厚さｔ2 、両ウエーハ１，２のヤング率
Ｅ（＝１．６６×１０12 ｄｙｎ／ｃｍ2 ）、カミソリ
４の厚さ２ｙ及びクラック長さＬを用いてW.P.Maszara
等の導出による次式によって表わされる。
表面エネルギγ（ｅｒｇ／ｃｍ2 ）であって、これは、
図５に示すように、ボンドウエーハ１の厚さｔ1 、ベー
スウエーハ２の厚さｔ2 、両ウエーハ１，２のヤング率
Ｅ（＝１．６６×１０12 ｄｙｎ／ｃｍ2 ）、カミソリ
４の厚さ２ｙ及びクラック長さＬを用いてW.P.Maszara
等の導出による次式によって表わされる。
【００２９】
【数１】γ＝３ｙ2 Ｅｔ1 3ｔ2 3／４Ｌ4 （ｔ1 3＋ｔ2 3） 而して、図４に示す結果から明らかなように、１回目の
熱処理後には何れのサンプルＡ，Ｂ，Ｃについても略同
程度の結合強度が得られる。
熱処理後には何れのサンプルＡ，Ｂ，Ｃについても略同
程度の結合強度が得られる。
【００３０】次に、２回目の熱処理が終了した後、サン
プルＡ，Ｂ，Ｃの結合強度について同様の測定を行なっ
たところ、図４で□印にて示すように、サンプルＡ，Ｂ
ではカミソリ挿入法では測定できない程の高い結合強度
が得られるのに対し、サンプルＣでは２回目の結合熱処
理による結合強度の増加は認められなかった。
プルＡ，Ｂ，Ｃの結合強度について同様の測定を行なっ
たところ、図４で□印にて示すように、サンプルＡ，Ｂ
ではカミソリ挿入法では測定できない程の高い結合強度
が得られるのに対し、サンプルＣでは２回目の結合熱処
理による結合強度の増加は認められなかった。
【００３１】他方、別の試行実験によれば、同じ厚さの
ウエーハに対して熱処理を複数回繰り返しても、ウエー
ハの結合強度の増加が見られないことが確認された。
ウエーハに対して熱処理を複数回繰り返しても、ウエー
ハの結合強度の増加が見られないことが確認された。
【００３２】即ち、前記実験に使用のサンプルＡ，Ｂ，
Ｃにおいて、ボンドウエーハ１とベースウエーハ２の厚
さを５２５μｍと等しくする以外は、前記実験と全く同
一条件の実験Ａ’，Ｂ’，Ｃ’を行なった処、１回目の
熱処理後の結合強度はその何れの場合も、表面エネルギ
γ値で５００〜１０００ｅｒｇ／ｃｍ2 であり、２回目
の熱処理を行なった後でも１５００ｅｒｇ／ｃｍ2 以下
であった。
Ｃにおいて、ボンドウエーハ１とベースウエーハ２の厚
さを５２５μｍと等しくする以外は、前記実験と全く同
一条件の実験Ａ’，Ｂ’，Ｃ’を行なった処、１回目の
熱処理後の結合強度はその何れの場合も、表面エネルギ
γ値で５００〜１０００ｅｒｇ／ｃｍ2 であり、２回目
の熱処理を行なった後でも１５００ｅｒｇ／ｃｍ2 以下
であった。
【００３３】この結合強度については、その性格上、サ
ンプルや実験の条件を見掛上いかに正確に統一しても、
測定回数毎のばらつきは大きいし、又、サンプルの結晶
学的な規格や寸法、形状によって変動するため、その定
量的な測定値を得ることは困難であるが、多くの試験結
果に基づく経験則によれば、ボンドウエーハ１とベース
ウエーハ２との厚さの差は、少なくとも５０μｍ以上あ
ることが望ましいことが判った。
ンプルや実験の条件を見掛上いかに正確に統一しても、
測定回数毎のばらつきは大きいし、又、サンプルの結晶
学的な規格や寸法、形状によって変動するため、その定
量的な測定値を得ることは困難であるが、多くの試験結
果に基づく経験則によれば、ボンドウエーハ１とベース
ウエーハ２との厚さの差は、少なくとも５０μｍ以上あ
ることが望ましいことが判った。
【００３４】以上において、本発明方法のように、結合
されるべき２枚のウエーハ１，２の厚さｔ1 ，ｔ2 を５
０μｍ以上異ならせ、薄い方のボンドウエーハ１側に酸
化膜３を形成し、且つ、前記熱処理を２回以上施すこと
によって、結合ウエーハ１，２の結合強度として十分高
い値が得られることが実験的に確認できた。
されるべき２枚のウエーハ１，２の厚さｔ1 ，ｔ2 を５
０μｍ以上異ならせ、薄い方のボンドウエーハ１側に酸
化膜３を形成し、且つ、前記熱処理を２回以上施すこと
によって、結合ウエーハ１，２の結合強度として十分高
い値が得られることが実験的に確認できた。
【００３５】従って、本実験結果から次の結論が導き出
せる。
せる。
【００３６】即ち、ウエーハの結合強度を高めるには、
次の３つの要件が必要である。 （１）薄い方のウエーハに酸化膜を形成すること。 （２）２回以上の結合のための熱処理を繰り返すこと。 （３）結合すべき２枚のウエーハの厚さが異なること
（５０μｍ以上異なること）。
次の３つの要件が必要である。 （１）薄い方のウエーハに酸化膜を形成すること。 （２）２回以上の結合のための熱処理を繰り返すこと。 （３）結合すべき２枚のウエーハの厚さが異なること
（５０μｍ以上異なること）。
【００３７】因に、２枚のウエーハの厚さを異ならせる
ことによって、結合工程の熱処理中に一対のウエーハの
界面に僅かな温度差が得られ、これによって結合強度が
高められるものと考えられる。
ことによって、結合工程の熱処理中に一対のウエーハの
界面に僅かな温度差が得られ、これによって結合強度が
高められるものと考えられる。
【００３８】従って、前記（１），（２），（３）の要
件を満たす本発明方法によれば、不純物の再分布が発生
せず、しかも、十分に高い結合強度を有する結合ウエー
ハが得られ、エッチストップ法による超薄膜ＳＯＩウエ
ーハの作製や集積回路の三次元化が可能となる。
件を満たす本発明方法によれば、不純物の再分布が発生
せず、しかも、十分に高い結合強度を有する結合ウエー
ハが得られ、エッチストップ法による超薄膜ＳＯＩウエ
ーハの作製や集積回路の三次元化が可能となる。
【００３９】又、本発明では、ウエーハに電荷を印加し
ないため、ウエーハに電極を取り付ける必要がなく、結
合ウエーハの製造に高い量産性を確保することができる
とともに、電界印加に伴う埋め込み酸化膜やＳＯＩ層へ
の悪影響を排除することができる。
ないため、ウエーハに電極を取り付ける必要がなく、結
合ウエーハの製造に高い量産性を確保することができる
とともに、電界印加に伴う埋め込み酸化膜やＳＯＩ層へ
の悪影響を排除することができる。
【００４０】
【発明の効果】以上の説明で明らかな如く、本発明によ
れば、厚さが５０μｍ以上異なる２枚の単結晶シリコン
から成るウエーハのうち、薄い方のウエーハ表面に酸化
膜を形成し、該薄い方のウエーハを、前記酸化膜を介し
て他方の厚い方のウエーハに接合し、この接合された両
ウエーハに対して、９００℃以下の温度領域での０．５
〜１２０分間の熱処理を少なくとも２回行なうことによ
って、前記接合された２枚のウエーハを強固に結合せし
めるようにしたため、少なくとも一方に不純物の濃度や
種類の異なる領域が形成されている２枚のウエーハを、
不純物の再分布を抑制し、且つ、十分高い強度をもって
結合することができるという効果が得られる。
れば、厚さが５０μｍ以上異なる２枚の単結晶シリコン
から成るウエーハのうち、薄い方のウエーハ表面に酸化
膜を形成し、該薄い方のウエーハを、前記酸化膜を介し
て他方の厚い方のウエーハに接合し、この接合された両
ウエーハに対して、９００℃以下の温度領域での０．５
〜１２０分間の熱処理を少なくとも２回行なうことによ
って、前記接合された２枚のウエーハを強固に結合せし
めるようにしたため、少なくとも一方に不純物の濃度や
種類の異なる領域が形成されている２枚のウエーハを、
不純物の再分布を抑制し、且つ、十分高い強度をもって
結合することができるという効果が得られる。
【００４１】又、本発明によれば、高い量産性を確保す
るとともに、埋め込み酸化膜等への悪影響を排除するこ
とができるという効果も得られる。
るとともに、埋め込み酸化膜等への悪影響を排除するこ
とができるという効果も得られる。
【図１】（ａ）〜（ｃ）は本発明方法をその工程順に示
す説明図である。
す説明図である。
【図２】結合のための熱処理の温度と時間との関係を示
す図である。
す図である。
【図３】結合強度実験に使用された結合ウエーハのサン
プルを示す図である。
プルを示す図である。
【図４】各種結合ウエーハのサンプルに対して測定され
た結合強度の結果を示す図である。
た結合強度の結果を示す図である。
【図５】カミソリ挿入法による結合強度の測定を説明す
るための図である。
るための図である。
１ ボンドウエーハ（薄い方のウエーハ） ２ ベースウエーハ（厚い方のウエーハ） ３ 酸化膜
Claims (1)
- 【請求項１】 厚さが５０μｍ以上異なる２枚の単結晶
シリコンから成るウエーハのうち、薄い方のウエーハ表
面に酸化膜を形成し、該薄い方のウエーハを、前記酸化
膜を介して他方の厚い方のウエーハに接合し、この接合
された両ウエーハに対して、９００℃以下の温度領域で
の０．５〜１２０分間の熱処理を少なくとも２回行なう
ことによって、前記接合された２枚のウエーハを強固に
結合せしめることを特徴とする結合ウエーハの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158253A JP2856030B2 (ja) | 1993-06-29 | 1993-06-29 | 結合ウエーハの製造方法 |
| US08/262,113 US5514235A (en) | 1993-06-29 | 1994-06-17 | Method of making bonded wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158253A JP2856030B2 (ja) | 1993-06-29 | 1993-06-29 | 結合ウエーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729782A JPH0729782A (ja) | 1995-01-31 |
| JP2856030B2 true JP2856030B2 (ja) | 1999-02-10 |
Family
ID=15667594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158253A Expired - Fee Related JP2856030B2 (ja) | 1993-06-29 | 1993-06-29 | 結合ウエーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5514235A (ja) |
| JP (1) | JP2856030B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843832A (en) * | 1995-03-01 | 1998-12-01 | Virginia Semiconductor, Inc. | Method of formation of thin bonded ultra-thin wafers |
| JP4750065B2 (ja) * | 1995-04-06 | 2011-08-17 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 貼り合わせ半導体ウェーハの製造方法 |
| US5932048A (en) * | 1995-04-06 | 1999-08-03 | Komatsu Electronic Metals Co., Ltd. | Method of fabricating direct-bonded semiconductor wafers |
| EP0759634A1 (en) * | 1995-08-17 | 1997-02-26 | Shin-Etsu Handotai Company Limited | SOI wafer and method for the preparation thereof |
| FR2752332B1 (fr) * | 1996-08-12 | 1998-09-11 | Commissariat Energie Atomique | Dispositif de decollement de plaquettes et procede de mise en oeuvre de ce dispositif |
| US6140205A (en) * | 1997-04-23 | 2000-10-31 | Elantec, Inc. | Method of forming retrograde well in bonded waffers |
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6155909A (en) | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6482725B1 (en) | 1999-08-18 | 2002-11-19 | Advanced Micro Devices, Inc. | Gate formation method for reduced poly-depletion and boron penetration |
| DE19943101C2 (de) * | 1999-09-09 | 2002-06-20 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer gebondeten Halbleiterscheibe |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| DE10029791C2 (de) * | 2000-06-16 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer stabilen Verbindung zwischen zwei Wafern |
| US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
| US6600173B2 (en) | 2000-08-30 | 2003-07-29 | Cornell Research Foundation, Inc. | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering |
| US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| FR2834123B1 (fr) * | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| KR101142138B1 (ko) | 2003-09-10 | 2012-05-10 | 신에쯔 한도타이 가부시키가이샤 | 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법 |
| US7262112B2 (en) * | 2005-06-27 | 2007-08-28 | The Regents Of The University Of California | Method for producing dislocation-free strained crystalline films |
| FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US7811900B2 (en) * | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| JP5280015B2 (ja) * | 2007-05-07 | 2013-09-04 | 信越半導体株式会社 | Ｓｏｉ基板の製造方法 |
| JP5347309B2 (ja) * | 2008-04-03 | 2013-11-20 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの評価方法およびｓｏｉウェーハの製造方法 |
| US8330126B2 (en) * | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| JP6225562B2 (ja) * | 2013-08-30 | 2017-11-08 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| JP7194025B2 (ja) * | 2019-01-08 | 2022-12-21 | 三星電子株式会社 | ウェハ検査装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3123953A (en) * | 1964-03-10 | merkl | ||
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| JP2812405B2 (ja) * | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
-
1993
- 1993-06-29 JP JP5158253A patent/JP2856030B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-17 US US08/262,113 patent/US5514235A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729782A (ja) | 1995-01-31 |
| US5514235A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JP3975634B2 (ja) | 半導体ウェハの製作法 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| WO2014178356A1 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07153929A (ja) | シリコンウェハーの接着構造およびその接着方法 | |
| JPH0922993A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH01246850A (ja) | 半導体基板及びその製法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JP3887973B2 (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JP2807717B2 (ja) | 半導体基板の製造方法 | |
| JPH11345954A (ja) | 半導体基板及びその製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| KR0180622B1 (ko) | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| Easter et al. | Polysilicon to silicon bonding in laminated dielectrically isolated (LDI) wafers | |
| JP3614927B2 (ja) | 張り合わせ半導体基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |