JP2848268B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JP2848268B2 JP2848268B2 JP7095088A JP9508895A JP2848268B2 JP 2848268 B2 JP2848268 B2 JP 2848268B2 JP 7095088 A JP7095088 A JP 7095088A JP 9508895 A JP9508895 A JP 9508895A JP 2848268 B2 JP2848268 B2 JP 2848268B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- type
- impurity layer
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims description 158
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 129
- 239000010408 film Substances 0.000 description 120
- 238000002955 isolation Methods 0.000 description 52
- 238000001444 catalytic combustion detection Methods 0.000 description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 125000004429 atom Chemical group 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 238000010893 electron trap Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/452—Input structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/152—One-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電荷結合素子（ＣＣ
Ｄ）型固体撮像装置に関し、特にその素子分離領域の構
造とその製造方法に関する。
Ｄ）型固体撮像装置に関し、特にその素子分離領域の構
造とその製造方法に関する。
【０００２】
【従来の技術】ＣＣＤ型固体撮像装置では、チップ上に
形成される撮像領域の画素数の増加とともに、半導体素
子の微細化による固体撮像装置の縮小化が重要となり、
その開発が精力的に進められている。そして、現在では
２００万画素数を２／３インチ光学フォーマットの寸法
に形成する固体撮像装置が開発されてきている。
形成される撮像領域の画素数の増加とともに、半導体素
子の微細化による固体撮像装置の縮小化が重要となり、
その開発が精力的に進められている。そして、現在では
２００万画素数を２／３インチ光学フォーマットの寸法
に形成する固体撮像装置が開発されてきている。
【０００３】このようなＣＣＤ型固体撮像装置の進展の
中で、特に後述の垂直ＣＣＤ領域に電荷が流れ込み偽信
号となるスミアの低減が重要となってくる。そこで、図
９と図１０に基づいて従来のＣＣＤ型固体撮像装置につ
いて説明する。ここで、図９はこの装置の平面図であ
り、図１０はその画素部の断面図である。
中で、特に後述の垂直ＣＣＤ領域に電荷が流れ込み偽信
号となるスミアの低減が重要となってくる。そこで、図
９と図１０に基づいて従来のＣＣＤ型固体撮像装置につ
いて説明する。ここで、図９はこの装置の平面図であ
り、図１０はその画素部の断面図である。
【０００４】図９（ａ）は、一般的なインターラインＣ
ＣＤ型固体撮像装置の構成を示す模式図となっている。
インターラインＣＣＤ型固体撮像装置は、複数のフォト
ダイオード１０１と、フォトダイオードからの電荷を受
け取って転送する垂直ＣＣＤ１０２と、垂直ＣＣＤから
の電荷を受け取って転送する水平ＣＣＤ１０３と、水平
ＣＣＤレジスタにより転送されてきた電荷を検出する電
荷検出部１０４と、出力増幅器１０５とにより構成され
る。ここで、破線で囲まれた部分は単位画素１０６であ
る。
ＣＤ型固体撮像装置の構成を示す模式図となっている。
インターラインＣＣＤ型固体撮像装置は、複数のフォト
ダイオード１０１と、フォトダイオードからの電荷を受
け取って転送する垂直ＣＣＤ１０２と、垂直ＣＣＤから
の電荷を受け取って転送する水平ＣＣＤ１０３と、水平
ＣＣＤレジスタにより転送されてきた電荷を検出する電
荷検出部１０４と、出力増幅器１０５とにより構成され
る。ここで、破線で囲まれた部分は単位画素１０６であ
る。
【０００５】図９（ｂ）はこの単位画素１０６の構造を
説明する平面図となっている。図９（ｂ）に示すよう
に、拡散層で構成される素子分離領域１０７あるいは１
０７ａが形成される。そして、この素子分離領域１０７
に囲まれてフォトダイオード領域１０８が形成される。
このフォトダイオード領域１０８で生成される電荷がト
ランスファトランジスタを通して垂直ＣＣＤへ転送され
ることになる。ここで、このトランスファトランジスタ
のゲート電極がトランスファゲート電極１０９である。
また、この垂直ＣＣＤのゲート電極は転送ゲート電極１
１０およびトランスファゲート電極１０９とで構成され
る。そして、全体を被覆する遮光膜１１１が形成され
る。ここで、この遮光膜１１１は、図９（ｂ）に示すよ
うに、前述したフォトダイオード領域１０８に相当する
領域に開口が設けられている。
説明する平面図となっている。図９（ｂ）に示すよう
に、拡散層で構成される素子分離領域１０７あるいは１
０７ａが形成される。そして、この素子分離領域１０７
に囲まれてフォトダイオード領域１０８が形成される。
このフォトダイオード領域１０８で生成される電荷がト
ランスファトランジスタを通して垂直ＣＣＤへ転送され
ることになる。ここで、このトランスファトランジスタ
のゲート電極がトランスファゲート電極１０９である。
また、この垂直ＣＣＤのゲート電極は転送ゲート電極１
１０およびトランスファゲート電極１０９とで構成され
る。そして、全体を被覆する遮光膜１１１が形成され
る。ここで、この遮光膜１１１は、図９（ｂ）に示すよ
うに、前述したフォトダイオード領域１０８に相当する
領域に開口が設けられている。
【０００６】次に、図１０でこの単位画素の断面構造を
説明する。図１０（ａ）は図９（ｂ）においてＡ’−
Ｂ’で切断した断面図であり、図１０（ｂ）は同様に
Ｃ’−Ｄ’で切断した断面図である。
説明する。図１０（ａ）は図９（ｂ）においてＡ’−
Ｂ’で切断した断面図であり、図１０（ｂ）は同様に
Ｃ’−Ｄ’で切断した断面図である。
【０００７】以下、図１０（ａ）と図１０（ｂ）とをま
とめて説明する。Ｎ型半導体基板２０１の表面部にＰ型
不純物ウェル層２０２が形成される。そして、図９に示
したフォトダイオード領域１０８を構成するＮ型不純物
層２０３、およびその表面に暗電流の発生を抑制するた
めのＰ+ 型不純物層２０４が形成されている。また、図
９に示した垂直ＣＣＤ１０２を構成するトランジスタの
チャネル領域となる転送不純物層２０５、およびその下
部にＰ型不純物層２０６が形成されている。ここで、転
送不純物層２０５の導電型は通常Ｎ型である。図９に示
したフォトダイオード領域１０８間およびフォトダイオ
ード領域１０８と垂直ＣＣＤ１０２間には、トランスフ
ァトランジスタのチャネル領域部２０７を除いて、素子
分離領域２０８が形成されている。なお、本図では省略
されているが、前述のチャネル領域部２０７の半導体基
板表面近傍にはトランジスタのしきい値電圧調整のため
に追加の不純物層が形成される場合もある。Ｎ型半導体
基板２０１の一主面上には、二酸化シリコン膜や窒化膜
などからなるゲート絶縁膜２０９が形成されており、そ
の上にポリシリコン膜などからなる転送ゲート電極２１
０およびトランスファトランジスタのゲート電極となる
トランスファゲート電極２１１が形成されている。転送
ゲート電極２１０とトランスファゲート電極２１１との
間にも絶縁膜（図示しない）が存在する。さらにその上
には二酸化シリコン膜などからなる層間絶縁膜２１２を
介して、タングステン膜やアルミ膜などからなる遮光膜
２１３が形成されている。その後、二酸化シリコン膜な
どからなるカバー膜が形成される。
とめて説明する。Ｎ型半導体基板２０１の表面部にＰ型
不純物ウェル層２０２が形成される。そして、図９に示
したフォトダイオード領域１０８を構成するＮ型不純物
層２０３、およびその表面に暗電流の発生を抑制するた
めのＰ+ 型不純物層２０４が形成されている。また、図
９に示した垂直ＣＣＤ１０２を構成するトランジスタの
チャネル領域となる転送不純物層２０５、およびその下
部にＰ型不純物層２０６が形成されている。ここで、転
送不純物層２０５の導電型は通常Ｎ型である。図９に示
したフォトダイオード領域１０８間およびフォトダイオ
ード領域１０８と垂直ＣＣＤ１０２間には、トランスフ
ァトランジスタのチャネル領域部２０７を除いて、素子
分離領域２０８が形成されている。なお、本図では省略
されているが、前述のチャネル領域部２０７の半導体基
板表面近傍にはトランジスタのしきい値電圧調整のため
に追加の不純物層が形成される場合もある。Ｎ型半導体
基板２０１の一主面上には、二酸化シリコン膜や窒化膜
などからなるゲート絶縁膜２０９が形成されており、そ
の上にポリシリコン膜などからなる転送ゲート電極２１
０およびトランスファトランジスタのゲート電極となる
トランスファゲート電極２１１が形成されている。転送
ゲート電極２１０とトランスファゲート電極２１１との
間にも絶縁膜（図示しない）が存在する。さらにその上
には二酸化シリコン膜などからなる層間絶縁膜２１２を
介して、タングステン膜やアルミ膜などからなる遮光膜
２１３が形成されている。その後、二酸化シリコン膜な
どからなるカバー膜が形成される。
【０００８】
【発明が解決しようとする課題】ＣＣＤの主要特性の１
つにスミア特性がある。スミアの構成要素は、一般的
に、基板に入射した光により発生した電子の垂直ＣＣＤ
への拡散成分、転送ゲート電極と半導体基板表面間の多
重反射により垂直ＣＣＤに入射した光により発生する電
子成分、および遮光膜を透過して垂直ＣＣＤに入射した
光により発生する電子成分の３つがある。
つにスミア特性がある。スミアの構成要素は、一般的
に、基板に入射した光により発生した電子の垂直ＣＣＤ
への拡散成分、転送ゲート電極と半導体基板表面間の多
重反射により垂直ＣＣＤに入射した光により発生する電
子成分、および遮光膜を透過して垂直ＣＣＤに入射した
光により発生する電子成分の３つがある。
【０００９】この中で、前述の多重反射に起因して発生
する電子は、先述した半導体素子の微細化に伴うゲート
絶縁膜の薄膜化により低減されるようになる。また、前
述の遮光膜の透過に起因して発生する電子は、先述した
タングステン膜あるいはアルミ膜の成膜において、ステ
ップカバレッジを向上させることで低減されるようにな
る。
する電子は、先述した半導体素子の微細化に伴うゲート
絶縁膜の薄膜化により低減されるようになる。また、前
述の遮光膜の透過に起因して発生する電子は、先述した
タングステン膜あるいはアルミ膜の成膜において、ステ
ップカバレッジを向上させることで低減されるようにな
る。
【００１０】これに対し、前述の半導体基板の表面に入
射した光により発生する電子の拡散成分は、半導体素子
の微細化に伴い顕著になる。しかし、現状の技術ではこ
の拡散成分に対する対策が不十分である。例えば、図１
０に示したＰ+ 型不純物層２０４と素子分離領域２０８
の不純物濃度の大小関係については今まで特に検討され
ていない。一般的に、フォトダイオードの青色感度向上
のためにＰ+ 型不純物層２０４の深さは０．２〜０．３
μｍ程度に形成されている。Ｐ+ 型不純物層２０４は、
ゲート絶縁膜２０９に接するフォトダイオード領域の半
導体基板表面が空乏化しないようにして暗電流を低減す
ることを主目的としているが、上述したようにＰ+ 型不
純物層の厚さが薄いため、十分に高い不純物濃度で形成
する必要がある。この結果、Ｐ+ 型不純物層の不純物濃
度は、素子分離領域の不純物濃度と同等またはそれ以上
となっていた。このような条件の下では、以下に記すよ
うな新たな電子の拡散成分を考える必要が生じる。
射した光により発生する電子の拡散成分は、半導体素子
の微細化に伴い顕著になる。しかし、現状の技術ではこ
の拡散成分に対する対策が不十分である。例えば、図１
０に示したＰ+ 型不純物層２０４と素子分離領域２０８
の不純物濃度の大小関係については今まで特に検討され
ていない。一般的に、フォトダイオードの青色感度向上
のためにＰ+ 型不純物層２０４の深さは０．２〜０．３
μｍ程度に形成されている。Ｐ+ 型不純物層２０４は、
ゲート絶縁膜２０９に接するフォトダイオード領域の半
導体基板表面が空乏化しないようにして暗電流を低減す
ることを主目的としているが、上述したようにＰ+ 型不
純物層の厚さが薄いため、十分に高い不純物濃度で形成
する必要がある。この結果、Ｐ+ 型不純物層の不純物濃
度は、素子分離領域の不純物濃度と同等またはそれ以上
となっていた。このような条件の下では、以下に記すよ
うな新たな電子の拡散成分を考える必要が生じる。
【００１１】５μｍ平方程度の微細な画素寸法では、素
子分離領域２０８の幅は０．６μｍ程度となる。スミア
を抑制するには、フォトダイオード領域１０８上への遮
光膜２１３のせり出し量を大きくする必要がある。一
方、フォトダイオードとなるＮ型不純物層２０３に入射
する光量は、遮光膜２１３の開口寸法に規定されるた
め、感度を高くするにはこの開口寸法を広くする必要が
ある。両者のトレードオフの結果、遮光膜端と素子分離
領域端との距離は０．５μｍ程度しかとることができな
い。室温における電子の熱運動速度は１０5 ｍ／ｓｅｃ
程度であるので、遮光膜端あたりに入射した光によりＰ
+ 型不純物層２０４内で発生した電子が１μｍ程度の距
離を移動するには１０-11 ｓｅｃ程度あれば可能であ
る。この時間は、半導体基板と絶縁膜の界面における電
子のライフタイムあるいは素子分離領域における電子の
ライフタイムに比べはるかに短い。それ故、Ｐ+ 型不純
物層２０４で発生した電子の一部は、消滅することなく
Ｐ+ 型不純物層２０４および素子分離領域２０８内を拡
散して垂直ＣＣＤを構成する転送不純物層２０５に流入
する。したがって、スミアが増大するという問題があ
る。
子分離領域２０８の幅は０．６μｍ程度となる。スミア
を抑制するには、フォトダイオード領域１０８上への遮
光膜２１３のせり出し量を大きくする必要がある。一
方、フォトダイオードとなるＮ型不純物層２０３に入射
する光量は、遮光膜２１３の開口寸法に規定されるた
め、感度を高くするにはこの開口寸法を広くする必要が
ある。両者のトレードオフの結果、遮光膜端と素子分離
領域端との距離は０．５μｍ程度しかとることができな
い。室温における電子の熱運動速度は１０5 ｍ／ｓｅｃ
程度であるので、遮光膜端あたりに入射した光によりＰ
+ 型不純物層２０４内で発生した電子が１μｍ程度の距
離を移動するには１０-11 ｓｅｃ程度あれば可能であ
る。この時間は、半導体基板と絶縁膜の界面における電
子のライフタイムあるいは素子分離領域における電子の
ライフタイムに比べはるかに短い。それ故、Ｐ+ 型不純
物層２０４で発生した電子の一部は、消滅することなく
Ｐ+ 型不純物層２０４および素子分離領域２０８内を拡
散して垂直ＣＣＤを構成する転送不純物層２０５に流入
する。したがって、スミアが増大するという問題があ
る。
【００１２】本発明の目的は、このように微細化するＣ
ＣＤ型固体撮像装置の単位画素で発生するスミアを効果
的に低減させる方法を提供し、鮮明な画像が得られるよ
うにすることにある。
ＣＤ型固体撮像装置の単位画素で発生するスミアを効果
的に低減させる方法を提供し、鮮明な画像が得られるよ
うにすることにある。
【課題を解決するための手段】このために本発明の固体
撮像装置では、半導体基板の表面に設けられた導電型が
Ｐ型の層と前記Ｐ型の層内に設けられた導電型がＮ型の
層と前記Ｎ型の層の表面に設けられた導電型がＰ型のＰ
+ 領域とで構成されるフォトダイオードを有し、前記フ
ォトダイオードの周囲を取り巻く領域のうち前記フォト
ダイオードの電荷を取り出すための読み出し部を除く領
域に、前記Ｐ+ 領域より不純物濃度が高く、その深さが
前記Ｐ+ 領域より深い導電型がＰ型のＰ++領域が形成さ
れる。
撮像装置では、半導体基板の表面に設けられた導電型が
Ｐ型の層と前記Ｐ型の層内に設けられた導電型がＮ型の
層と前記Ｎ型の層の表面に設けられた導電型がＰ型のＰ
+ 領域とで構成されるフォトダイオードを有し、前記フ
ォトダイオードの周囲を取り巻く領域のうち前記フォト
ダイオードの電荷を取り出すための読み出し部を除く領
域に、前記Ｐ+ 領域より不純物濃度が高く、その深さが
前記Ｐ+ 領域より深い導電型がＰ型のＰ++領域が形成さ
れる。
【００１３】ここで、前記Ｐ++領域に含まれる不純物濃
度は前記Ｐ+ 領域に含まれる不純物濃度の１０倍以上で
あり且つ１０3 倍以下である。
度は前記Ｐ+ 領域に含まれる不純物濃度の１０倍以上で
あり且つ１０3 倍以下である。
【００１４】そして、前記Ｐ++領域の中心部に前記Ｐ++
領域より不純物濃度の高い領域が形成される。
領域より不純物濃度の高い領域が形成される。
【００１５】あるいは、前記Ｐ++領域の中心部に酸素原
子を含有する領域が形成され、前記酸素原子を含有する
領域が電子を捕獲し前記Ｐ++領域の正孔と再結合させる
領域となる。
子を含有する領域が形成され、前記酸素原子を含有する
領域が電子を捕獲し前記Ｐ++領域の正孔と再結合させる
領域となる。
【００１６】そして、本発明の固体撮像装置の製造方法
は、前記半導体基板の表面にパターニングされた第１の
絶縁膜を形成する工程と、前記パターニングされた第１
の絶縁膜をマスクにしてボロン不純物をイオン注入し前
記Ｐ++領域を形成する工程と、前記第１の絶縁膜と前記
Ｐ++領域を被覆する第２の絶縁膜を堆積させる工程と、
前記第２の絶縁膜を異方性のある反応性イオンエッチン
グでエッチングし前記第１の絶縁膜のパターン側壁に沿
いサイドウォール絶縁膜を形成する工程と、前記第１の
絶縁膜と前記サイドウォール絶縁膜とをマスクにしてボ
ロン不純物を再度イオン注入する工程とを含む。
は、前記半導体基板の表面にパターニングされた第１の
絶縁膜を形成する工程と、前記パターニングされた第１
の絶縁膜をマスクにしてボロン不純物をイオン注入し前
記Ｐ++領域を形成する工程と、前記第１の絶縁膜と前記
Ｐ++領域を被覆する第２の絶縁膜を堆積させる工程と、
前記第２の絶縁膜を異方性のある反応性イオンエッチン
グでエッチングし前記第１の絶縁膜のパターン側壁に沿
いサイドウォール絶縁膜を形成する工程と、前記第１の
絶縁膜と前記サイドウォール絶縁膜とをマスクにしてボ
ロン不純物を再度イオン注入する工程とを含む。
【００１７】または、前記半導体基板の表面にパターニ
ングされた第１の絶縁膜を形成する工程と、前記パター
ニングされた第１の絶縁膜をマスクにしてボロン不純物
をイオン注入し前記Ｐ++領域を形成する工程と、前記第
１の絶縁膜と前記Ｐ++領域を被覆する第２の絶縁膜を堆
積させる工程と、前記第２の絶縁膜を異方性のある反応
性イオンエッチングでエッチングし前記第１の絶縁膜の
パターン側壁に沿いサイドウォール絶縁膜を形成する工
程と、前記第１の絶縁膜と前記サイドウォール絶縁膜と
をマスクにして酸素をイオン注入する工程とを含む。
ングされた第１の絶縁膜を形成する工程と、前記パター
ニングされた第１の絶縁膜をマスクにしてボロン不純物
をイオン注入し前記Ｐ++領域を形成する工程と、前記第
１の絶縁膜と前記Ｐ++領域を被覆する第２の絶縁膜を堆
積させる工程と、前記第２の絶縁膜を異方性のある反応
性イオンエッチングでエッチングし前記第１の絶縁膜の
パターン側壁に沿いサイドウォール絶縁膜を形成する工
程と、前記第１の絶縁膜と前記サイドウォール絶縁膜と
をマスクにして酸素をイオン注入する工程とを含む。
【００１８】
【実施例】次に、図面を参照して本発明を説明する。図
１および図２は本発明を説明するための図面である。図
１は先述した固体撮像装置の単位画素の平面図であり、
図２はその断面図である。
１および図２は本発明を説明するための図面である。図
１は先述した固体撮像装置の単位画素の平面図であり、
図２はその断面図である。
【００１９】図１に示されるように、単位画素の平面構
造は従来の技術で述べたものと同じである。すなわち、
導電型がＰ型の拡散層で構成される素子分離領域１ある
いは１ａが形成される。そして、この素子分離領域１に
囲まれたフォトダイオード領域２が形成される。このフ
ォトダイオード領域２で生成される電荷すなわち電子が
トランスファトランジスタを通して先述した垂直ＣＣＤ
へ転送される。ここで、このトランスファトランジスタ
のゲート電極がトランスファゲート電極３である。ま
た、この垂直ＣＣＤのゲート電極は転送ゲート電極４お
よびトランスファゲート電極３で構成される。そして、
全体を被覆する遮光膜５が形成される。ここで、この遮
光膜５には、図に示すように、前述したフォトダイオー
ド領域２の領域に開口が設けられている。
造は従来の技術で述べたものと同じである。すなわち、
導電型がＰ型の拡散層で構成される素子分離領域１ある
いは１ａが形成される。そして、この素子分離領域１に
囲まれたフォトダイオード領域２が形成される。このフ
ォトダイオード領域２で生成される電荷すなわち電子が
トランスファトランジスタを通して先述した垂直ＣＣＤ
へ転送される。ここで、このトランスファトランジスタ
のゲート電極がトランスファゲート電極３である。ま
た、この垂直ＣＣＤのゲート電極は転送ゲート電極４お
よびトランスファゲート電極３で構成される。そして、
全体を被覆する遮光膜５が形成される。ここで、この遮
光膜５には、図に示すように、前述したフォトダイオー
ド領域２の領域に開口が設けられている。
【００２０】次に、図２で本発明の単位画素の断面構造
を説明する。図２（ａ）は図１においてＡ−Ｂで切断し
た断面図であり、図２（ｂ）は同様にＣ−Ｄで切断した
断面図である。図２（ａ）に示すように、Ｎ型半導体基
板１１の表面部にＰ型不純物ウェル層１２が形成され
る。ここで、このウェル層の不純物濃度は１０15原子／
ｃｍ3 程度であり、その深さは２μｍ程度に設定され
る。そして、フォトダイオードを構成するＮ型不純物層
１３が形成される。ここで、このＮ型不純物層１３の不
純物濃度は１０16／ｃｍ3 であり、その深さは１μｍ程
度に設定される。このＮ型不純物層１３の表面部には、
Ｐ+ 型不純物層１４が形成される。ここで、このＰ+ 型
不純物層１４の不純物濃度は１０17〜１０18原子／ｃｍ
3 程度に設定される。また、この層の深さは０．２〜
０．３μｍの所定の値に設定される。
を説明する。図２（ａ）は図１においてＡ−Ｂで切断し
た断面図であり、図２（ｂ）は同様にＣ−Ｄで切断した
断面図である。図２（ａ）に示すように、Ｎ型半導体基
板１１の表面部にＰ型不純物ウェル層１２が形成され
る。ここで、このウェル層の不純物濃度は１０15原子／
ｃｍ3 程度であり、その深さは２μｍ程度に設定され
る。そして、フォトダイオードを構成するＮ型不純物層
１３が形成される。ここで、このＮ型不純物層１３の不
純物濃度は１０16／ｃｍ3 であり、その深さは１μｍ程
度に設定される。このＮ型不純物層１３の表面部には、
Ｐ+ 型不純物層１４が形成される。ここで、このＰ+ 型
不純物層１４の不純物濃度は１０17〜１０18原子／ｃｍ
3 程度に設定される。また、この層の深さは０．２〜
０．３μｍの所定の値に設定される。
【００２１】このＰ+ 型不純物層１４は、ゲート絶縁膜
１５と半導体基板との界面準位を介する暗電流の発生を
防止するために必須になる。次に、素子分離領域１６が
形成される。ここで、この素子分離領域１６に含まれる
不純物はＰ型不純物であり、その濃度は１０19〜１０20
原子／ｃｍ3 に設定される。そして、この素子分離領域
１６の深さは０．６μｍ程度に設定される。このよう
に、素子分離領域１６に含まれる不純物濃度は、Ｐ+ 型
不純物層１４に含まれる不純物濃度より高くなるように
設定される。また、先述したように、素子分離領域１６
の深さは、Ｐ+型不純物層１４のそれより深くなるよう
に設定される。
１５と半導体基板との界面準位を介する暗電流の発生を
防止するために必須になる。次に、素子分離領域１６が
形成される。ここで、この素子分離領域１６に含まれる
不純物はＰ型不純物であり、その濃度は１０19〜１０20
原子／ｃｍ3 に設定される。そして、この素子分離領域
１６の深さは０．６μｍ程度に設定される。このよう
に、素子分離領域１６に含まれる不純物濃度は、Ｐ+ 型
不純物層１４に含まれる不純物濃度より高くなるように
設定される。また、先述したように、素子分離領域１６
の深さは、Ｐ+型不純物層１４のそれより深くなるよう
に設定される。
【００２２】先述した垂直ＣＣＤの電荷の転送部は、Ｐ
型不純物層１７の表面部に形成される導電型がＮ型の転
送不純物層１８と、ゲート絶縁膜１５上の転送ゲート電
極１９とで構成されるようになる。そして、この転送ゲ
ート電極１９上には、層間絶縁膜２０が形成される。こ
こで、この層間絶縁膜２０は膜厚が２００ｎｍ程度のシ
リコン酸化膜で形成される。そして、この層間絶縁膜２
０とゲート絶縁膜１５の一部とを被覆する遮光膜２１が
形成される。ここで、この遮光膜２１には、フォトダイ
オードの領域に開口が設けられている。この遮光膜２１
はＣＶＤ（化学気相成長）法により被覆性に優れるタン
グステン金属あるいはアルミ金属で形成される。
型不純物層１７の表面部に形成される導電型がＮ型の転
送不純物層１８と、ゲート絶縁膜１５上の転送ゲート電
極１９とで構成されるようになる。そして、この転送ゲ
ート電極１９上には、層間絶縁膜２０が形成される。こ
こで、この層間絶縁膜２０は膜厚が２００ｎｍ程度のシ
リコン酸化膜で形成される。そして、この層間絶縁膜２
０とゲート絶縁膜１５の一部とを被覆する遮光膜２１が
形成される。ここで、この遮光膜２１には、フォトダイ
オードの領域に開口が設けられている。この遮光膜２１
はＣＶＤ（化学気相成長）法により被覆性に優れるタン
グステン金属あるいはアルミ金属で形成される。
【００２３】図２（ｂ）は、フォトダイオード領域に生
成された電荷を垂直ＣＣＤに転送する領域すなわち電荷
の読み出し部のの構造を示す。図２（ｂ）で説明するよ
うに、Ｐ型不純物ウェル層１２の表面にフォトダイオー
ド領域となるＮ型不純物層１３が形成され、その上部に
Ｐ+ 型不純物層１４が形成される。そして、素子分離領
域１６が形成される。また、Ｐ型不純物層１７の上層部
に転送不純物層１８が形成される。ここで、この転送不
純物層１８の導電型はＮ型である。このようにして、Ｎ
型不純物層１３と転送不純物層１８とをソース・ドレイ
ン領域とし、Ｐ型不純物ウェル層１２の表面部をチャネ
ル領域とし、ゲート絶縁膜１５を有し、トランスファゲ
ート電極２２をゲート電極とするトランスファトランジ
スタが形成される。なお、トランスファゲート電極２２
上には層間絶縁膜２０と遮光膜２１が図２（ａ）と同様
に形成される。このトランスファトランジスタによっ
て、フォトダイオード領域のＮ型不純物層１３に蓄積さ
れた電荷は垂直ＣＣＤに転送されるようになる。
成された電荷を垂直ＣＣＤに転送する領域すなわち電荷
の読み出し部のの構造を示す。図２（ｂ）で説明するよ
うに、Ｐ型不純物ウェル層１２の表面にフォトダイオー
ド領域となるＮ型不純物層１３が形成され、その上部に
Ｐ+ 型不純物層１４が形成される。そして、素子分離領
域１６が形成される。また、Ｐ型不純物層１７の上層部
に転送不純物層１８が形成される。ここで、この転送不
純物層１８の導電型はＮ型である。このようにして、Ｎ
型不純物層１３と転送不純物層１８とをソース・ドレイ
ン領域とし、Ｐ型不純物ウェル層１２の表面部をチャネ
ル領域とし、ゲート絶縁膜１５を有し、トランスファゲ
ート電極２２をゲート電極とするトランスファトランジ
スタが形成される。なお、トランスファゲート電極２２
上には層間絶縁膜２０と遮光膜２１が図２（ａ）と同様
に形成される。このトランスファトランジスタによっ
て、フォトダイオード領域のＮ型不純物層１３に蓄積さ
れた電荷は垂直ＣＣＤに転送されるようになる。
【００２４】単位画素を先述した構造にすることで、光
照射でＰ+ 型不純物層１４に生成される電荷すなわち電
子のうち転送不純物層１８に熱拡散する電子の量は大幅
に低減されるようになる。このために、固体撮像装置の
スミア特性は向上する。この理由について図３で説明す
る。
照射でＰ+ 型不純物層１４に生成される電荷すなわち電
子のうち転送不純物層１８に熱拡散する電子の量は大幅
に低減されるようになる。このために、固体撮像装置の
スミア特性は向上する。この理由について図３で説明す
る。
【００２５】図３（ａ）は、図２（ａ）の半導体基板表
面部分に対応する電位分布の模式図である。素子分離領
域の電位はＰ+ 型不純物層よりも低くなっており、Ｐ+
型不純物層内で光励起された電子の垂直ＣＣＤすなわち
転送不純物層への拡散に対して電位障壁が形成される。
例えば、素子分離領域の不純物濃度がＰ+ 型不純物層の
不純物濃度の１０倍、１００倍および１０００倍の時、
電位障壁はそれぞれ約２６ｍＶ、約５２ｍＶおよび約７
８ｍＶとなる。ここで、室温での電子の熱拡散の平均エ
ネルギーは４０ｍＶ弱になることを考慮すると、効果的
な電位障壁を形成するには、不純物濃度差は３０倍以上
であることが望ましい。このようにして、Ｐ+ 型不純物
層内で光励起された電子の転送不純物層への熱拡散は抑
制されるので、スミアを効果的に抑制できるようにな
る。
面部分に対応する電位分布の模式図である。素子分離領
域の電位はＰ+ 型不純物層よりも低くなっており、Ｐ+
型不純物層内で光励起された電子の垂直ＣＣＤすなわち
転送不純物層への拡散に対して電位障壁が形成される。
例えば、素子分離領域の不純物濃度がＰ+ 型不純物層の
不純物濃度の１０倍、１００倍および１０００倍の時、
電位障壁はそれぞれ約２６ｍＶ、約５２ｍＶおよび約７
８ｍＶとなる。ここで、室温での電子の熱拡散の平均エ
ネルギーは４０ｍＶ弱になることを考慮すると、効果的
な電位障壁を形成するには、不純物濃度差は３０倍以上
であることが望ましい。このようにして、Ｐ+ 型不純物
層内で光励起された電子の転送不純物層への熱拡散は抑
制されるので、スミアを効果的に抑制できるようにな
る。
【００２６】同様に図３（ｂ）は、図２（ｂ）の半導体
基板表面部分に対応する電位分布の模式図である。遮光
膜端に入射した光によってＰ+ 型不純物層内で発生した
電子の一部は、トランスファトランジスタに向かって熱
拡散するが、Ｎ型不純物層が半導体基板表面に露出して
いる部分すなわち図３（ｂ）のＮ型不純物層表面の電位
は非常に高くなっているため、この領域で電子は捕獲さ
れＮ型不純物層に再び引戻される結果になりスミアとは
ならない。
基板表面部分に対応する電位分布の模式図である。遮光
膜端に入射した光によってＰ+ 型不純物層内で発生した
電子の一部は、トランスファトランジスタに向かって熱
拡散するが、Ｎ型不純物層が半導体基板表面に露出して
いる部分すなわち図３（ｂ）のＮ型不純物層表面の電位
は非常に高くなっているため、この領域で電子は捕獲さ
れＮ型不純物層に再び引戻される結果になりスミアとは
ならない。
【００２７】次に、第２の実施例で本発明を説明する。
図４は本発明の単位画素の断面構造である。ここで、図
４（ａ）は図１に記すＡ−Ｂでの切断図であり、図４
（ｂ）は図１に記すＣ−Ｄでの切断図である。
図４は本発明の単位画素の断面構造である。ここで、図
４（ａ）は図１に記すＡ−Ｂでの切断図であり、図４
（ｂ）は図１に記すＣ−Ｄでの切断図である。
【００２８】図４（ａ）に示すように、Ｎ型半導体基板
３１の表面部にＰ型不純物ウェル層３２が形成される。
ここで、このウェル層の不純物濃度は１０15原子／ｃｍ
3 程度であり、その深さは２μｍ程度に設定される。そ
して、フォトダイオードを構成するＮ型不純物層３３が
形成される。ここで、このＮ型不純物層３３の不純物濃
度は１０16／ｃｍ3 程度であり、その深さは１μｍに設
定される。このＮ型不純物層３３の表面部には、Ｐ+ 型
不純物層３４が形成される。ここで、このＰ+型不純物
層３４の不純物濃度は１０17〜１０18原子／ｃｍ3 程度
に設定される。また、この層の深さは０．２〜０．３μ
ｍの所定の値に設定される。
３１の表面部にＰ型不純物ウェル層３２が形成される。
ここで、このウェル層の不純物濃度は１０15原子／ｃｍ
3 程度であり、その深さは２μｍ程度に設定される。そ
して、フォトダイオードを構成するＮ型不純物層３３が
形成される。ここで、このＮ型不純物層３３の不純物濃
度は１０16／ｃｍ3 程度であり、その深さは１μｍに設
定される。このＮ型不純物層３３の表面部には、Ｐ+ 型
不純物層３４が形成される。ここで、このＰ+型不純物
層３４の不純物濃度は１０17〜１０18原子／ｃｍ3 程度
に設定される。また、この層の深さは０．２〜０．３μ
ｍの所定の値に設定される。
【００２９】次に、素子分離領域が形成される。ここ
で、この素子分離領域は図４（ａ）に示すように第１素
子分離領域３６と第２素子分離領域３６ａとで構成され
る。そして、素子分離領域３６に含まれる不純物はＰ型
不純物であり、その濃度は１０17〜１０19原子／ｃｍ3
に設定される。すなわち、第１素子分離領域３６に含ま
れる不純物濃度は、前述のＰ+ 型不純物層３４に含まれ
る不純物濃度と同等あるいはそれ以上に設定される。ま
た、第２素子分離領域３６ａの不純物もＰ型であり、そ
の濃度は第１素子分離領域３６の不純物濃度に比べ高く
なるように設定され、この濃度は１０19〜５×１０20原
子／ｃｍ3 程度である。また、この第１素子分離領域３
６および第２素子分離領域３６ａの幅はそれぞれ０．２
μｍ、０．３μｍに設定される。そして、これらの素子
分離領域の深さは０．６程度μｍに設定される。
で、この素子分離領域は図４（ａ）に示すように第１素
子分離領域３６と第２素子分離領域３６ａとで構成され
る。そして、素子分離領域３６に含まれる不純物はＰ型
不純物であり、その濃度は１０17〜１０19原子／ｃｍ3
に設定される。すなわち、第１素子分離領域３６に含ま
れる不純物濃度は、前述のＰ+ 型不純物層３４に含まれ
る不純物濃度と同等あるいはそれ以上に設定される。ま
た、第２素子分離領域３６ａの不純物もＰ型であり、そ
の濃度は第１素子分離領域３６の不純物濃度に比べ高く
なるように設定され、この濃度は１０19〜５×１０20原
子／ｃｍ3 程度である。また、この第１素子分離領域３
６および第２素子分離領域３６ａの幅はそれぞれ０．２
μｍ、０．３μｍに設定される。そして、これらの素子
分離領域の深さは０．６程度μｍに設定される。
【００３０】先述したように、垂直ＣＣＤの電荷の転送
部は、Ｐ型不純物層３７の表面部に形成される転送不純
物層３８と、ゲート絶縁膜３５上の転送ゲート電極３９
とで構成されるようになる。そして、この転送ゲート電
極上には、層間絶縁膜４０が形成される。そして、この
層間絶縁膜４０およびゲート絶縁膜３５の一部を被覆す
る遮光膜４１が形成される。ここで、この遮光膜４１に
は、フォトダイオードの領域に開口が設けられている。
この遮光膜４１はタングステン金属あるいはアルミ金属
で形成される。
部は、Ｐ型不純物層３７の表面部に形成される転送不純
物層３８と、ゲート絶縁膜３５上の転送ゲート電極３９
とで構成されるようになる。そして、この転送ゲート電
極上には、層間絶縁膜４０が形成される。そして、この
層間絶縁膜４０およびゲート絶縁膜３５の一部を被覆す
る遮光膜４１が形成される。ここで、この遮光膜４１に
は、フォトダイオードの領域に開口が設けられている。
この遮光膜４１はタングステン金属あるいはアルミ金属
で形成される。
【００３１】図４（ｂ）は、フォトダイオード領域に生
成された電荷を垂直ＣＣＤに転送する領域すなわち電荷
の読み出し部の構造を示す。図４（ａ）で説明したのと
同様に、Ｐ型不純物ウェル層３２の表面にフォトダイオ
ード領域となるＮ型不純物層３３が形成され、その上部
にＰ+ 型不純物層３４が形成される。そして、第１素子
分離領域３６と第２素子分離領域３６ａとで構成される
素子分離領域が先述したようにサンドウィッチ状に形成
される。また、Ｐ型不純物層３７の上層部に転送不純物
層３８が形成される。ここで、この転送不純物層３８の
導電型はＮ型であり、Ｎ型不純物層３３と転送不純物層
３８とをソース・ドレイン領域とし、Ｐ型不純物ウェル
層３２の表面部をチャネル領域とし、ゲート絶縁膜３５
を有し、トランスファゲート電極４２をゲート電極とす
るトランスファトランジスタが形成される。なお、トラ
ンスファゲート電極４２上には層間絶縁膜４０と遮光膜
４１が図４（ａ）と同様に形成される。このトランスフ
ァトランジスタによって、フォトダイオード領域のＮ型
不純物層３３の電荷は垂直ＣＣＤに転送される。
成された電荷を垂直ＣＣＤに転送する領域すなわち電荷
の読み出し部の構造を示す。図４（ａ）で説明したのと
同様に、Ｐ型不純物ウェル層３２の表面にフォトダイオ
ード領域となるＮ型不純物層３３が形成され、その上部
にＰ+ 型不純物層３４が形成される。そして、第１素子
分離領域３６と第２素子分離領域３６ａとで構成される
素子分離領域が先述したようにサンドウィッチ状に形成
される。また、Ｐ型不純物層３７の上層部に転送不純物
層３８が形成される。ここで、この転送不純物層３８の
導電型はＮ型であり、Ｎ型不純物層３３と転送不純物層
３８とをソース・ドレイン領域とし、Ｐ型不純物ウェル
層３２の表面部をチャネル領域とし、ゲート絶縁膜３５
を有し、トランスファゲート電極４２をゲート電極とす
るトランスファトランジスタが形成される。なお、トラ
ンスファゲート電極４２上には層間絶縁膜４０と遮光膜
４１が図４（ａ）と同様に形成される。このトランスフ
ァトランジスタによって、フォトダイオード領域のＮ型
不純物層３３の電荷は垂直ＣＣＤに転送される。
【００３２】このように素子分離領域を不純物濃度の異
るサンドウィッチ構造にすることで、光照射でＰ+ 型不
純物層３４に生成される電子のうち転送不純物層３８に
拡散する電子の量は第１の実施例の場合よりさらに低減
されるようになる。
るサンドウィッチ構造にすることで、光照射でＰ+ 型不
純物層３４に生成される電子のうち転送不純物層３８に
拡散する電子の量は第１の実施例の場合よりさらに低減
されるようになる。
【００３３】次に、第３の実施例で本発明を説明する。
図５は本発明の単位画素の断面構造である。ここで、図
５（ａ）は図１に記すＡ−Ｂでの切断図であり、図５
（ｂ）は図１に記すＣ−Ｄでの切断図である。この第３
の実施例では、素子分離領域の構造が第２の実施例と異
る以外はほぼ同様の構造になる。
図５は本発明の単位画素の断面構造である。ここで、図
５（ａ）は図１に記すＡ−Ｂでの切断図であり、図５
（ｂ）は図１に記すＣ−Ｄでの切断図である。この第３
の実施例では、素子分離領域の構造が第２の実施例と異
る以外はほぼ同様の構造になる。
【００３４】図５（ａ）に示すように、Ｎ型半導体基板
５１の表面部にＰ型不純物ウェル層５２が形成される。
ここで、このウェル層の不純物濃度は１０15原子／ｃｍ
3 程度であり、その深さは２μｍ程度に設定される。そ
して、フォトダイオード素子を構成するＮ型不純物層５
３が形成される。ここで、このＮ型不純物層５３の不純
物濃度は１０16／ｃｍ3 であり、その深さは０．８μｍ
程度に設定される。このＮ型不純物層５３の表面部に
は、Ｐ+ 型不純物層５４が形成される。ここで、このＰ
+ 型不純物層５４の不純物濃度は１０18〜１０19原子／
ｃｍ3 程度に設定される。また、この層の深さは〜０．
２μｍの所定の値に設定される。
５１の表面部にＰ型不純物ウェル層５２が形成される。
ここで、このウェル層の不純物濃度は１０15原子／ｃｍ
3 程度であり、その深さは２μｍ程度に設定される。そ
して、フォトダイオード素子を構成するＮ型不純物層５
３が形成される。ここで、このＮ型不純物層５３の不純
物濃度は１０16／ｃｍ3 であり、その深さは０．８μｍ
程度に設定される。このＮ型不純物層５３の表面部に
は、Ｐ+ 型不純物層５４が形成される。ここで、このＰ
+ 型不純物層５４の不純物濃度は１０18〜１０19原子／
ｃｍ3 程度に設定される。また、この層の深さは〜０．
２μｍの所定の値に設定される。
【００３５】次に、素子分離領域が形成される。ここ
で、この素子分離領域は図５（ａ）に示すように素子分
離領域５６と電子トラップ領域５６ａとで構成される。
そして、素子分離領域５６に含まれる不純物はＰ型不純
物であり、その濃度は１０19〜１０20原子／ｃｍ3 に設
定される。また、電子トラップ領域５６ａの不純物もＰ
型であり、その濃度は素子分離領域５６のそれと同じで
ある。そして、この電子トラップ領域５６ａには、多量
の電子トラップ中心が含まれる。なお、これらの素子分
離領域の深さは０．４程度μｍに設定される。
で、この素子分離領域は図５（ａ）に示すように素子分
離領域５６と電子トラップ領域５６ａとで構成される。
そして、素子分離領域５６に含まれる不純物はＰ型不純
物であり、その濃度は１０19〜１０20原子／ｃｍ3 に設
定される。また、電子トラップ領域５６ａの不純物もＰ
型であり、その濃度は素子分離領域５６のそれと同じで
ある。そして、この電子トラップ領域５６ａには、多量
の電子トラップ中心が含まれる。なお、これらの素子分
離領域の深さは０．４程度μｍに設定される。
【００３６】また、先述した垂直ＣＣＤの電荷の転送部
は、Ｐ型不純物層５７の表面部に形成される転送不純物
層５８と、ゲート絶縁膜５５上の転送ゲート電極５９と
で構成されるようになる。そして、この転送ゲート電極
上には、層間絶縁膜６０が形成される。そして、この層
間絶縁膜６０およびゲート絶縁膜５５の一部を被覆する
遮光膜６１が形成される。ここで、この遮光膜６１に
は、フォトダイオードの領域に開口が設けられている。
は、Ｐ型不純物層５７の表面部に形成される転送不純物
層５８と、ゲート絶縁膜５５上の転送ゲート電極５９と
で構成されるようになる。そして、この転送ゲート電極
上には、層間絶縁膜６０が形成される。そして、この層
間絶縁膜６０およびゲート絶縁膜５５の一部を被覆する
遮光膜６１が形成される。ここで、この遮光膜６１に
は、フォトダイオードの領域に開口が設けられている。
【００３７】図５（ｂ）は、フォトダイオード領域に生
成された電荷を垂直ＣＣＤに転送する領域の構造を示
す。図５（ａ）で説明したように、Ｐ型不純物ウェル層
５２の表面にフォトダイオード領域となるＮ型不純物層
５３が形成され、その上部にＰ+ 型不純物層５４が形成
される。そして、素子分離領域５６と電子トラップ領域
５６ａとで構成される素子分離層がサンドウィッチ状に
形成される。
成された電荷を垂直ＣＣＤに転送する領域の構造を示
す。図５（ａ）で説明したように、Ｐ型不純物ウェル層
５２の表面にフォトダイオード領域となるＮ型不純物層
５３が形成され、その上部にＰ+ 型不純物層５４が形成
される。そして、素子分離領域５６と電子トラップ領域
５６ａとで構成される素子分離層がサンドウィッチ状に
形成される。
【００３８】そして、Ｐ型不純物層５７の上層部に転送
不純物層５８が形成される。ここで、この転送不純物層
５８の導電型はＮ型である。このようにして、Ｎ型不純
物層５３と転送不純物層５８とをソース・ドレイン領域
とし、Ｐ型不純物ウェル層５２の表面部をチャネル領域
とし、ゲート絶縁膜５５を有し、トランスファゲート電
極６２をゲート電極とするトランスファトランジスタが
形成される。なお、トランスファゲート電極６２上には
層間絶縁膜６０と遮光膜６１が図５（ａ）と同様に形成
される。このトランスファトランジスタによって、フォ
トダイオード領域のＮ型不純物層５３に生成された電荷
は垂直ＣＣＤに転送される。
不純物層５８が形成される。ここで、この転送不純物層
５８の導電型はＮ型である。このようにして、Ｎ型不純
物層５３と転送不純物層５８とをソース・ドレイン領域
とし、Ｐ型不純物ウェル層５２の表面部をチャネル領域
とし、ゲート絶縁膜５５を有し、トランスファゲート電
極６２をゲート電極とするトランスファトランジスタが
形成される。なお、トランスファゲート電極６２上には
層間絶縁膜６０と遮光膜６１が図５（ａ）と同様に形成
される。このトランスファトランジスタによって、フォ
トダイオード領域のＮ型不純物層５３に生成された電荷
は垂直ＣＣＤに転送される。
【００３９】素子分離領域の構造を以上のようにするこ
とで、光照射でＰ+ 型不純物層５４に生成される電荷す
なわち電子のうち転送不純物層５８に流入する電子の量
はほとどなくなる。以下、この理由について図６で説明
する。
とで、光照射でＰ+ 型不純物層５４に生成される電荷す
なわち電子のうち転送不純物層５８に流入する電子の量
はほとどなくなる。以下、この理由について図６で説明
する。
【００４０】図６は、図５（ａ）の半導体基板表面部分
に対応するエネルギーバンド構造の模式図である。先述
したように、光照射励起によりＰ+ 不純物層に発生する
電子のなかに高いエネルギーを有する電子も多量にあ
る。このような高エヱルギー電子７１は、Ｐ+ 不純物層
と素子分離領域との間の先述した電位障壁を簡単に超え
る。しかし、この実施例の場合には電子トラップ領域に
電子トラップ中心７２が多量にあり、電位障壁を超えた
高エネルギー電子７１は、この電子トラップ中心７２に
捕獲される。
に対応するエネルギーバンド構造の模式図である。先述
したように、光照射励起によりＰ+ 不純物層に発生する
電子のなかに高いエネルギーを有する電子も多量にあ
る。このような高エヱルギー電子７１は、Ｐ+ 不純物層
と素子分離領域との間の先述した電位障壁を簡単に超え
る。しかし、この実施例の場合には電子トラップ領域に
電子トラップ中心７２が多量にあり、電位障壁を超えた
高エネルギー電子７１は、この電子トラップ中心７２に
捕獲される。
【００４１】また、第３の実施例の場合には、第１の実
施例で説明した効果すなわち電位障壁により電子の熱拡
散が抑止される効果も含まれる。このために、この第３
の実施例では、Ｐ+ 不純物層での光照射励起の電子によ
るスミアは完全に防止されるようになる。
施例で説明した効果すなわち電位障壁により電子の熱拡
散が抑止される効果も含まれる。このために、この第３
の実施例では、Ｐ+ 不純物層での光照射励起の電子によ
るスミアは完全に防止されるようになる。
【００４２】次に、第３の実施例で説明した単位画素の
製造方法について、図７と図８に基づいて説明する。図
７および図８は、単位画素の製造工程順の断面図であ
る。図７（ａ）に示すように、導電型がＮ型で不純物濃
度が１０14原子／ｃｍ3 程度のシリコン基板８１の表面
部にＰ型不純物ウェル層８２を形成する。ここで、この
ウェル層の不純物濃度は１０15原子／ｃｍ3 程度に設定
される。また、その深さは２μｍ程度である。
製造方法について、図７と図８に基づいて説明する。図
７および図８は、単位画素の製造工程順の断面図であ
る。図７（ａ）に示すように、導電型がＮ型で不純物濃
度が１０14原子／ｃｍ3 程度のシリコン基板８１の表面
部にＰ型不純物ウェル層８２を形成する。ここで、この
ウェル層の不純物濃度は１０15原子／ｃｍ3 程度に設定
される。また、その深さは２μｍ程度である。
【００４３】次に、図７（ｂ）に示すように、このウェ
ル層の表面に膜厚が３０ｎｍ程度のシリコン酸化膜を成
膜し、保護絶縁膜８３を形成する。このようにした後、
第１のレジストマスク８４を公知の方法で形成する。こ
れをイオン注入のマスクにして、初めにボロンのイオン
注入を行いＰ型不純物層８５を設ける。続けて、リンの
イオン注入を行い転送不純物層８６を形成する。そし
て、熱処理を施しＰ型不純物層８５の深さが０．６μｍ
に、転送不純物層８６の深さが０．３μｍ程度になるよ
うにする。
ル層の表面に膜厚が３０ｎｍ程度のシリコン酸化膜を成
膜し、保護絶縁膜８３を形成する。このようにした後、
第１のレジストマスク８４を公知の方法で形成する。こ
れをイオン注入のマスクにして、初めにボロンのイオン
注入を行いＰ型不純物層８５を設ける。続けて、リンの
イオン注入を行い転送不純物層８６を形成する。そし
て、熱処理を施しＰ型不純物層８５の深さが０．６μｍ
に、転送不純物層８６の深さが０．３μｍ程度になるよ
うにする。
【００４４】次に、図７（ｃ）に示すように、第２のレ
ジストマスク８７を公知の方法で形成する。この第２の
レジストマスク８７をイオン注入のマスクにしてリンを
イオン注入する。ここで、注入のエネルギーは５００ｋ
ｅＶに設定され、そのドーズ量は５×１０12イオン／ｃ
ｍ2 に設定される。このようにした後、熱処理を施しＮ
型不純物層８８を形成する。ここで、このＮ型不純物層
８８の不純物濃度は１０16原子／ｃｍ3 程度になるよう
に、さらに、その深さは０．８μｍになるように設定さ
れる。そして、この第２のレジストマスク８７および保
護絶縁膜８３を除去する。
ジストマスク８７を公知の方法で形成する。この第２の
レジストマスク８７をイオン注入のマスクにしてリンを
イオン注入する。ここで、注入のエネルギーは５００ｋ
ｅＶに設定され、そのドーズ量は５×１０12イオン／ｃ
ｍ2 に設定される。このようにした後、熱処理を施しＮ
型不純物層８８を形成する。ここで、このＮ型不純物層
８８の不純物濃度は１０16原子／ｃｍ3 程度になるよう
に、さらに、その深さは０．８μｍになるように設定さ
れる。そして、この第２のレジストマスク８７および保
護絶縁膜８３を除去する。
【００４５】次に、図８（ａ）に示すように、パッド絶
縁膜８９を成膜する。このパッド絶縁膜８９は膜厚が２
０ｎｍのシリコン酸化膜である。このようにした後、過
剰のシリコン原子を含有するシリコン酸化膜（以下、Ｓ
ＲＯ膜と呼称する）を堆積させる。ここで、このＳＲＯ
膜の膜厚は５００ｎｍ程度に設定される。
縁膜８９を成膜する。このパッド絶縁膜８９は膜厚が２
０ｎｍのシリコン酸化膜である。このようにした後、過
剰のシリコン原子を含有するシリコン酸化膜（以下、Ｓ
ＲＯ膜と呼称する）を堆積させる。ここで、このＳＲＯ
膜の膜厚は５００ｎｍ程度に設定される。
【００４６】ここで以下、ＳＲＯ膜の形成方法について
簡単に述べる。この膜の形成方法は基本的にＣＶＤ法に
よる二酸化シリコン膜の成膜方法と同じである。すなわ
ち、減圧の可能な石英の反応管をヒーター加熱するＬＰ
ＣＶＤ炉において、炉の温度を７００℃〜８００℃に設
定し、反応ガスとしてモノシランと亜酸化窒素のガスを
それぞれ別のガス導入口を通して炉内に入れる。ここで
雰囲気ガスには窒素ガスを使用し、これらのガスの全圧
力を１Ｔｏｒｒ程度にする。この成膜方法で二酸化シリ
コン膜に過剰のシリコンを含有させる。そのためにモノ
シランと亜酸化窒素のガス流量比を変え、モノシランの
ガス流量を増加させる。ここでモノシランのガス流量比
が増えるに従い過剰のシリコン量は増加する。このよう
にして過剰シリコンを含有したシリコン酸化物の薄膜す
なわちＳＲＯ膜が形成される。このＳＲＯ膜は二酸化シ
リコン（ＳｉＯ2 ）膜に微小なシリコン集合体の混入し
た構造の絶縁物であり、過剰のシリコン原子が１０〜２
０ａｔ％含まれるものとする。
簡単に述べる。この膜の形成方法は基本的にＣＶＤ法に
よる二酸化シリコン膜の成膜方法と同じである。すなわ
ち、減圧の可能な石英の反応管をヒーター加熱するＬＰ
ＣＶＤ炉において、炉の温度を７００℃〜８００℃に設
定し、反応ガスとしてモノシランと亜酸化窒素のガスを
それぞれ別のガス導入口を通して炉内に入れる。ここで
雰囲気ガスには窒素ガスを使用し、これらのガスの全圧
力を１Ｔｏｒｒ程度にする。この成膜方法で二酸化シリ
コン膜に過剰のシリコンを含有させる。そのためにモノ
シランと亜酸化窒素のガス流量比を変え、モノシランの
ガス流量を増加させる。ここでモノシランのガス流量比
が増えるに従い過剰のシリコン量は増加する。このよう
にして過剰シリコンを含有したシリコン酸化物の薄膜す
なわちＳＲＯ膜が形成される。このＳＲＯ膜は二酸化シ
リコン（ＳｉＯ2 ）膜に微小なシリコン集合体の混入し
た構造の絶縁物であり、過剰のシリコン原子が１０〜２
０ａｔ％含まれるものとする。
【００４７】次に、図８（ａ）に示すように、第３のレ
ジストマスク９０をドライエッチングのマスクにして、
前述のＳＲＯ膜をエッチングする。ここで、ドライエッ
チングの条件は次の通りである。ドライエッチング装置
としてはマグネトロン型のものを用いる。この場合の装
置の高周波電源の周波数は通常に用いる１３．５６ＭＨ
ｚである。ここで、反応ガスとしてＮＦ3 とＨＢｒの混
合ガスを用いる。この条件であれば、ＳＲＯ膜を選択的
にドライエッチングすることができる。このようにし
て、マスク絶縁膜９１の形成する。
ジストマスク９０をドライエッチングのマスクにして、
前述のＳＲＯ膜をエッチングする。ここで、ドライエッ
チングの条件は次の通りである。ドライエッチング装置
としてはマグネトロン型のものを用いる。この場合の装
置の高周波電源の周波数は通常に用いる１３．５６ＭＨ
ｚである。ここで、反応ガスとしてＮＦ3 とＨＢｒの混
合ガスを用いる。この条件であれば、ＳＲＯ膜を選択的
にドライエッチングすることができる。このようにし
て、マスク絶縁膜９１の形成する。
【００４８】次に、この第３のレジストマスク９０とマ
スク絶縁膜９１をイオン注入のマスクとしてボロンのイ
オン注入を行う。ここで、注入のエネルギーは１５０ｋ
ｅＶであり、そのドーズ量は１×１０15イオン／ｃｍ2
である。このようにして、素子分離領域９２を形成す
る。続いて、第３のレジストマスク９０を除去する。
スク絶縁膜９１をイオン注入のマスクとしてボロンのイ
オン注入を行う。ここで、注入のエネルギーは１５０ｋ
ｅＶであり、そのドーズ量は１×１０15イオン／ｃｍ2
である。このようにして、素子分離領域９２を形成す
る。続いて、第３のレジストマスク９０を除去する。
【００４９】次に、全面にＰＳＧ膜（リンガラスを含む
シリコン酸化膜）を堆積させる。ここで、このＰＳＧ膜
の膜厚は２００ｎｍであり、含まれるリンの量は１０モ
ル％である。そして、このＰＳＧ膜を異方性のドライエ
ッチングで全面エッチングする。ここで、ドライエッチ
ング装置は上述したものであり、反応ガスはＣ4 Ｆ8と
ＣＯガスの混合したガスである。このようにして、図８
（ｂ）に示すように、マスク絶縁膜９１の側壁にサイド
ウォール膜９３を形成する。
シリコン酸化膜）を堆積させる。ここで、このＰＳＧ膜
の膜厚は２００ｎｍであり、含まれるリンの量は１０モ
ル％である。そして、このＰＳＧ膜を異方性のドライエ
ッチングで全面エッチングする。ここで、ドライエッチ
ング装置は上述したものであり、反応ガスはＣ4 Ｆ8と
ＣＯガスの混合したガスである。このようにして、図８
（ｂ）に示すように、マスク絶縁膜９１の側壁にサイド
ウォール膜９３を形成する。
【００５０】次に、酸素の全面イオン注入を行う。ここ
で、この注入エネルギーは１５０〜１８０ｋｅＶに設定
される。また、そのドーズ量は５×１０14〜１×１０15
イオン／ｃｍ2 である。このようにして、酸素含有領域
９４を形成する。そして、９００℃程度の熱処理を施
す。この熱処理により、素子分離領域９２は活性化され
るとともに酸素含有領域９４に先述した電子トラップ中
心が多量に形成される。そして、この領域が図８（ｃ）
に示す電子トラップ領域９４ａとなる。
で、この注入エネルギーは１５０〜１８０ｋｅＶに設定
される。また、そのドーズ量は５×１０14〜１×１０15
イオン／ｃｍ2 である。このようにして、酸素含有領域
９４を形成する。そして、９００℃程度の熱処理を施
す。この熱処理により、素子分離領域９２は活性化され
るとともに酸素含有領域９４に先述した電子トラップ中
心が多量に形成される。そして、この領域が図８（ｃ）
に示す電子トラップ領域９４ａとなる。
【００５１】そして、パッド絶縁膜８９、マスク絶縁膜
９１およびサイドウォール絶縁膜９３は化学薬液でエッ
チング除去される。このようにした後、図８（ｃ）に示
すように、ゲート絶縁膜９５が形成される。ここで、こ
の絶縁膜の膜厚は５０〜１００ｎｍである。そして、Ｎ
型不純物層８８の上部にＰ+ 不純物層９６を形成する。
ここで、このＰ+ 不純物層９６のボロン濃度は１０18〜
１０19原子／ｃｍ3 程度である。このようにした後、ポ
リシリコン膜などで転送ゲート電極９７を形成し、ＣＶ
Ｄのシリコン酸化膜で層間絶縁膜９８を形成し、タング
ステンで遮光膜９９を形成する。このようにして、第３
の実施例で説明した、Ｐ型不純物ウェル層８２に形成さ
れる単位画素の基本構造は完成する。
９１およびサイドウォール絶縁膜９３は化学薬液でエッ
チング除去される。このようにした後、図８（ｃ）に示
すように、ゲート絶縁膜９５が形成される。ここで、こ
の絶縁膜の膜厚は５０〜１００ｎｍである。そして、Ｎ
型不純物層８８の上部にＰ+ 不純物層９６を形成する。
ここで、このＰ+ 不純物層９６のボロン濃度は１０18〜
１０19原子／ｃｍ3 程度である。このようにした後、ポ
リシリコン膜などで転送ゲート電極９７を形成し、ＣＶ
Ｄのシリコン酸化膜で層間絶縁膜９８を形成し、タング
ステンで遮光膜９９を形成する。このようにして、第３
の実施例で説明した、Ｐ型不純物ウェル層８２に形成さ
れる単位画素の基本構造は完成する。
【００５２】
【発明の効果】本発明によれば、フォトダイオード領域
と垂直ＣＣＤの領域とを分離するための素子分離領域
が、高濃度不純物を含有する拡散層あるいは電子トラッ
プ中心を多量に含有する電子トラップ領域で構成され
る。
と垂直ＣＣＤの領域とを分離するための素子分離領域
が、高濃度不純物を含有する拡散層あるいは電子トラッ
プ中心を多量に含有する電子トラップ領域で構成され
る。
【００５３】このために、フォトダイオード領域で光励
起する電子、その中でも特に先述したＰ+ 型不純物層で
光励起した電子がスミアとして垂直ＣＣＤ領域に流入す
るのを完全に防ぐことができるようになる。
起する電子、その中でも特に先述したＰ+ 型不純物層で
光励起した電子がスミアとして垂直ＣＣＤ領域に流入す
るのを完全に防ぐことができるようになる。
【００５４】そして、本発明の効果は、半導体素子が微
細化し単位画素が縮小するとともにより顕著になる。こ
のようにして本発明は、半導体素子が微細化し縮小した
固体撮像装置においても鮮明な画像を提供できる。
細化し単位画素が縮小するとともにより顕著になる。こ
のようにして本発明は、半導体素子が微細化し縮小した
固体撮像装置においても鮮明な画像を提供できる。
【図１】本発明を説明するための単位画素の平面図であ
る。
る。
【図２】本発明の第１の実施例を説明するための単位画
素の断面図である。
素の断面図である。
【図３】本発明の第１の実施例の効果を説明するための
電位分布図である。
電位分布図である。
【図４】本発明の第２の実施例を説明するための単位画
素の断面図である。
素の断面図である。
【図５】本発明の第３の実施例を説明するための単位画
素の断面図である。
素の断面図である。
【図６】本発明の第３の実施例の効果を説明するエネル
ギーバンド構造図である。
ギーバンド構造図である。
【図７】本発明の第３の実施例で説明した単位画素の製
造工程順の断面図である。
造工程順の断面図である。
【図８】本発明の第３の実施例で説明した単位画素の製
造工程順の断面図である。
造工程順の断面図である。
【図９】インターラインＣＣＤ型固体撮像装置の構成概
略図である。
略図である。
【図１０】従来の技術の単位画素の断面図である。
１，１ａ，１６，５６，９２，１０７，１０７ａ，２０
８ 素子分離領域 ２，１０８ フォトダイオード領域 ３，２２，４２，６２，１０９，２１１ トランスフ
ァゲート電極 ４，１９，３９，５９，９７，１１０，２１０ 転送
ゲート電極 ５，２１，４１，６１，９９，１１１，２１３ 遮光
膜 １１，３１，５１，２０１ Ｎ型半導体基板 １２，３２，５２，８２，２０２ Ｐ型不純物ウェル
層 １３，３３，５３，２０３ Ｎ型不純物層 １４，３４，５４，２０４ Ｐ+ 型不純物層 １５，３５，５５，９５，２０９ ゲート絶縁膜 １７，３７，５７，８５，２０６ Ｐ型不純物層 １８，３８，５８，８６，２０５ 転送不純物層 ２０，４０，６０，９８，２１２ 層間絶縁膜 ３６ 第１素子分離領域 ３６ａ 第２素子分離領域 ５６ａ，９４ａ 電子トラップ領域 ８１ シリコン基板 ８３ 保護絶縁膜 ８４ 第１のレジストマスク ８７ 第２のレジストマスク ８９ パッド絶縁膜 ９０ 第３のレジストマスク ９１ マスク絶縁膜 ９３ サイドウォール絶縁膜 ９４ 酸素含有領域 １０１ フォトダイオード １０２ 垂直ＣＣＤ １０３ 水平ＣＣＤ １０４ 電荷検出部 １０５ 出力増幅器 １０６ 単位画素 ２０７ チャネル領域部
８ 素子分離領域 ２，１０８ フォトダイオード領域 ３，２２，４２，６２，１０９，２１１ トランスフ
ァゲート電極 ４，１９，３９，５９，９７，１１０，２１０ 転送
ゲート電極 ５，２１，４１，６１，９９，１１１，２１３ 遮光
膜 １１，３１，５１，２０１ Ｎ型半導体基板 １２，３２，５２，８２，２０２ Ｐ型不純物ウェル
層 １３，３３，５３，２０３ Ｎ型不純物層 １４，３４，５４，２０４ Ｐ+ 型不純物層 １５，３５，５５，９５，２０９ ゲート絶縁膜 １７，３７，５７，８５，２０６ Ｐ型不純物層 １８，３８，５８，８６，２０５ 転送不純物層 ２０，４０，６０，９８，２１２ 層間絶縁膜 ３６ 第１素子分離領域 ３６ａ 第２素子分離領域 ５６ａ，９４ａ 電子トラップ領域 ８１ シリコン基板 ８３ 保護絶縁膜 ８４ 第１のレジストマスク ８７ 第２のレジストマスク ８９ パッド絶縁膜 ９０ 第３のレジストマスク ９１ マスク絶縁膜 ９３ サイドウォール絶縁膜 ９４ 酸素含有領域 １０１ フォトダイオード １０２ 垂直ＣＣＤ １０３ 水平ＣＣＤ １０４ 電荷検出部 １０５ 出力増幅器 １０６ 単位画素 ２０７ チャネル領域部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/148 H04N 5/335
Claims (4)
- 【請求項１】 半導体基板の表面に設けられた導電型が
Ｐ型の層と前記Ｐ型の層内に設けられた導電型がＮ型の
層と前記Ｎ型の層の表面に設けられた導電型がＰ型のＰ
+ 領域とで構成されるフォトダイオードを有し、前記フ
ォトダイオードの周囲を取り巻く領域のうち前記フォト
ダイオードの電荷を取り出すための読み出し部を除く領
域に、前記Ｐ+ 領域より不純物濃度が高く、その深さが
前記Ｐ+ 領域より深い導電型がＰ型のＰ++領域が形成さ
れており、さらに、前記Ｐ ++ 領域の中心部に前記Ｐ ++ 領
域より不純物濃度の高い領域が形成されていることを特
徴とする固体撮像装置。 - 【請求項２】 半導体基板の表面に設けられた導電型が
Ｐ型の層と前記Ｐ型の層内に設けられた導電型がＮ型の
層と前記Ｎ型の層の表面に設けられた導電型がＰ型のＰ
+ 領域とで構成されるフォトダイオードを有し、前記フ
ォトダイオードの周囲を取り巻く領域のうち前記フォト
ダイオードの電荷を取り出すための読み出し部を除く領
域に、前記Ｐ + 領域より不純物濃度が高く、その深さが
前記Ｐ + 領域より深い導電型がＰ型のＰ ++ 領域が形成さ
れており、さらに、前記Ｐ ++ 領域の中心部に酸素原子を
含有する領域が形成され、前記酸素原子を含有する領域
が電子を捕獲し前記Ｐ ++ 領域の正孔と再結合させる領域
となることを特徴とする固体撮像装置。 - 【請求項３】 前記半導体基板の表面にパターニングさ
れた第１の絶縁膜を形成する工程と、前記パターニング
された第１の絶縁膜をマスクにしてボロン不純物をイオ
ン注入し前記Ｐ ++ 領域を形成する工程と、前記第１の絶
縁膜と前記Ｐ ++ 領域を被覆する第２の絶縁膜を堆積させ
る工程と、前記第２の絶縁膜を異方性のある反応性イオ
ンエッチングでエッチングし前記第１の絶縁膜のパター
ン側壁に沿いサイドウォール絶縁膜を形成する工程と、
前記第１の絶縁膜と前記サイドウォール絶縁膜とをマス
クにしてボロン不純物を再度イオン注入する工程とを含
むことを特徴とする請求項１記載の固体撮像装置の製造
方法。 - 【請求項４】 前記半導体基板の表面にパターニングさ
れた第１の絶縁膜を形成する工程と、前記パターニング
された第１の絶縁膜をマスクにしてボロン不純物をイオ
ン注入し前記Ｐ ++ 領域を形成する工程と、前記第１の絶
縁膜と前記Ｐ ++ 領域を被覆する第２の絶縁膜を堆積させ
る工程と、前記第２の絶縁膜を異方性のある反応性イオ
ンエッチングでエッチングし前記第１の絶縁膜のパター
ン側壁に沿いサイドウォール絶縁膜を形成する工程と、
前記第１の絶縁膜と前記サイドウォール絶縁膜とをマス
クにして酸素をイオン注入する工程とを含むことを特徴
とする請求項２記載の固体撮像装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095088A JP2848268B2 (ja) | 1995-04-20 | 1995-04-20 | 固体撮像装置およびその製造方法 |
| US08/629,531 US5668390A (en) | 1995-04-20 | 1996-04-09 | Solid-state image sensor with element isolation region of high impurity concentration and method of manufacturing the same |
| KR1019960011467A KR100239188B1 (ko) | 1995-04-20 | 1996-04-16 | 높은 불순물 농도의 소자분리 영역을 갖는 고체 이미지센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7095088A JP2848268B2 (ja) | 1995-04-20 | 1995-04-20 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288496A JPH08288496A (ja) | 1996-11-01 |
| JP2848268B2 true JP2848268B2 (ja) | 1999-01-20 |
Family
ID=14128180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7095088A Expired - Fee Related JP2848268B2 (ja) | 1995-04-20 | 1995-04-20 | 固体撮像装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5668390A (ja) |
| JP (1) | JP2848268B2 (ja) |
| KR (1) | KR100239188B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746034A3 (en) * | 1995-05-29 | 1998-04-29 | Matsushita Electronics Corporation | Solid-state image pick-up device and method for manufacturing the same |
| JPH09266296A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 固体撮像装置 |
| KR100192954B1 (ko) * | 1996-07-18 | 1999-06-15 | 김광호 | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 |
| US6815791B1 (en) * | 1997-02-10 | 2004-11-09 | Fillfactory | Buried, fully depletable, high fill factor photodiodes |
| US7199410B2 (en) * | 1999-12-14 | 2007-04-03 | Cypress Semiconductor Corporation (Belgium) Bvba | Pixel structure with improved charge transfer |
| JP3219036B2 (ja) * | 1997-11-11 | 2001-10-15 | 日本電気株式会社 | 固体撮像装置 |
| US6127697A (en) * | 1997-11-14 | 2000-10-03 | Eastman Kodak Company | CMOS image sensor |
| US6100556A (en) * | 1997-11-14 | 2000-08-08 | Motorola Inc. | Method of forming a semiconductor image sensor and structure |
| JP3180742B2 (ja) * | 1997-11-14 | 2001-06-25 | 日本電気株式会社 | Ｃｃｄ型固体撮像装置及びその製造方法 |
| JPH11274454A (ja) * | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| US6346722B1 (en) * | 1998-06-26 | 2002-02-12 | Nec Corporation | Solid state imaging device and method for manufacturing the same |
| JP3284986B2 (ja) * | 1998-12-04 | 2002-05-27 | 日本電気株式会社 | 光電変換素子およびそれを用いた固体撮像装置 |
| EP1109229A3 (en) * | 1999-12-14 | 2008-03-26 | Fillfactory N.V. | Buried, fully depletable, high fill factor photodiodes |
| JP3465655B2 (ja) * | 2000-01-06 | 2003-11-10 | 日本電気株式会社 | 固体撮像素子 |
| US6713796B1 (en) | 2001-01-19 | 2004-03-30 | Dalsa, Inc. | Isolated photodiode |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| US7078745B2 (en) * | 2003-03-05 | 2006-07-18 | Micron Technology, Inc. | CMOS imager with enhanced transfer of charge and low voltage operation |
| US7199411B2 (en) * | 2003-09-03 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| JP4046069B2 (ja) * | 2003-11-17 | 2008-02-13 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| US7808022B1 (en) | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
| US7750958B1 (en) | 2005-03-28 | 2010-07-06 | Cypress Semiconductor Corporation | Pixel structure |
| US8476567B2 (en) | 2008-09-22 | 2013-07-02 | Semiconductor Components Industries, Llc | Active pixel with precharging circuit |
| TWI381534B (zh) * | 2009-03-24 | 2013-01-01 | Au Optronics Corp | 光學感測器與其製作方法以及具有光學感測器之顯示面板 |
| JP5564909B2 (ja) * | 2009-11-30 | 2014-08-06 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP5812692B2 (ja) * | 2011-05-27 | 2015-11-17 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| KR102290502B1 (ko) * | 2014-07-31 | 2021-08-19 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62124771A (ja) * | 1985-11-25 | 1987-06-06 | Sharp Corp | 固体撮像装置 |
| EP0360595A3 (en) * | 1988-09-22 | 1990-05-09 | Matsushita Electronics Corporation | Solid state image sensor |
| JPH0318059A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 固体撮像装置の製造方法 |
| JP2964571B2 (ja) * | 1990-07-18 | 1999-10-18 | 日本電気株式会社 | 固体撮像素子 |
| JPH04106975A (ja) * | 1990-08-27 | 1992-04-08 | Nec Corp | 固体撮像装置の製造方法 |
| JPH0567767A (ja) * | 1991-03-06 | 1993-03-19 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JP2853785B2 (ja) * | 1992-01-30 | 1999-02-03 | 松下電子工業株式会社 | 固体撮像装置及びその製造方法 |
| JPH05218381A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | 固体撮像素子 |
| JPH06151806A (ja) * | 1992-11-05 | 1994-05-31 | Sony Corp | 固体撮像装置 |
| JP2621767B2 (ja) * | 1993-07-30 | 1997-06-18 | 日本電気株式会社 | 固体撮像素子 |
-
1995
- 1995-04-20 JP JP7095088A patent/JP2848268B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-09 US US08/629,531 patent/US5668390A/en not_active Expired - Fee Related
- 1996-04-16 KR KR1019960011467A patent/KR100239188B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288496A (ja) | 1996-11-01 |
| KR100239188B1 (ko) | 2000-01-15 |
| US5668390A (en) | 1997-09-16 |
| KR960039409A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848268B2 (ja) | 固体撮像装置およびその製造方法 | |
| US7378696B2 (en) | Pinned photodiode structure and method of formation | |
| US8283710B2 (en) | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors | |
| JP3723124B2 (ja) | 固体撮像装置 | |
| US20060163627A1 (en) | Deuterated structures for image sensors and methods for forming the same | |
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
| TW200929341A (en) | Method of producing semiconductor device, solid-state imaging device, method of producing electric apparatus, and electric apparatus | |
| JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
| JP2006324482A (ja) | 固体撮像装置及びその製造方法 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| KR100600957B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP2897745B2 (ja) | 固体撮像素子およびその製造方法 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| JP2004311801A (ja) | 半導体受光装置及びその製造方法 | |
| JP2697554B2 (ja) | 固体撮像素子の製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JP4008113B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3934718B2 (ja) | 固体撮像装置、及びその製造方法 | |
| JP2005159062A (ja) | 固体撮像装置の製造方法およびイオン注入角度算出プログラム | |
| JPH06310702A (ja) | 固体撮像装置およびその製造方法 | |
| JP2003204056A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |
|
| LAPS | Cancellation because of no payment of annual fees |