JP2714270B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2714270B2 JP2714270B2 JP12609091A JP12609091A JP2714270B2 JP 2714270 B2 JP2714270 B2 JP 2714270B2 JP 12609091 A JP12609091 A JP 12609091A JP 12609091 A JP12609091 A JP 12609091A JP 2714270 B2 JP2714270 B2 JP 2714270B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- interlayer
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は液晶表示装置に関し、特
に表示電極と補助容量電極間の短絡および表示電極の断
線等を防止した液晶表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device capable of preventing a short circuit between a display electrode and an auxiliary capacitance electrode and a disconnection of the display electrode.
【0002】[0002]
【従来の技術】一般に、液晶表示装置は、カラーTVを
中心に開発や量産化が活発に進められている。2. Description of the Related Art In general, development and mass production of liquid crystal display devices are being actively promoted mainly for color TVs.
【0003】これらの技術動向を詳細に説明したものと
して、日経BP社が発行した「フラットパネル・ディス
プレイ 1991」がある。この中には、色々な構造の
液晶表示装置が開示されているが、ここではTFTを利
用したアクティブ・マトリックス液晶表示装置で以下に
説明をしてゆく。[0003] As a detailed explanation of these technical trends, there is "Flat Panel Display 1991" issued by Nikkei BP. Among them, liquid crystal display devices having various structures are disclosed. Here, an active matrix liquid crystal display device using a TFT will be described below.
【0004】このアクティブ・マトリックス液晶表示装
置は、例えば図4の如き構成を有する。先ず透明な絶縁
性基板、例えばガラス基板(51)がある。このガラス
基板(51)上には、TFTの一構成要素となるゲート
(52)および補助容量電極(53)が、例えばMo−
Ta合金等より形成されている。更に全面にはSiNx
から成る膜(54)が積層されている。続いて前記ゲー
ト(52)に対応するSiNx膜(54)上には、アモ
ルファス・シリコン膜(55)およびN+型のアモルフ
ァス・シリコン膜(56)が積層され、この2層のアモ
ルファス・シリコン膜(55),(56)の間には、半
導体保護膜(57)が設けられている。続いてN+型の
アモルファス・シリコン膜(56)上には、それぞれソ
ース電極(58)およびドレイン電極(59)が、例え
ばMoとAlの積層体で設けられている。更には前記補
助容量電極(53)に対応する前記SiNx膜(54)
上に、例えばITOより成る表示電極(60)が設けら
れ、前記ソース電極(58)と電気的に接続されてい
る。This active matrix liquid crystal display device has, for example, a configuration as shown in FIG. First, there is a transparent insulating substrate, for example, a glass substrate (51). On the glass substrate (51), a gate (52) and an auxiliary capacitance electrode (53), which are components of the TFT, are formed, for example, by Mo-.
It is formed of a Ta alloy or the like. Furthermore, the whole surface is SiNx
Is formed. Subsequently, an amorphous silicon film (55) and an N + type amorphous silicon film (56) are laminated on the SiNx film (54) corresponding to the gate (52). A semiconductor protective film (57) is provided between (55) and (56). Subsequently, on the N + type amorphous silicon film (56), a source electrode (58) and a drain electrode (59) are provided, for example, as a laminate of Mo and Al. Further, the SiNx film (54) corresponding to the auxiliary capacitance electrode (53)
A display electrode (60) made of, for example, ITO is provided thereon, and is electrically connected to the source electrode (58).
【0005】一方、図示していないが、前記ガラス基板
(51)と対向して、ガラス基板が設けられ、このガラ
ス基板上に対向電極が設けられている。更に、この一対
のガラス基板間に液晶が注入され、液晶表示装置と成
る。On the other hand, although not shown, a glass substrate is provided to face the glass substrate (51), and a counter electrode is provided on the glass substrate. Further, a liquid crystal is injected between the pair of glass substrates to form a liquid crystal display device.
【0006】図5を参照しながら本装置の平面図を説明
する。尚、図4は、図5のB−B線にほぼ対応する。先
ずゲートライン(61)は、一点鎖線で示されており、
紙面に対して左右に延在されている。このゲートライン
(61)の一領域に幅広部が設けられているが、この領
域がゲート(52)に対応する。また補助容量電極(5
3)は、同じく一点鎖線で示されており、表示電極(6
0)下に、Hの字の形状に設けられている。また隣接す
る補助容量電極(53)と接続するために補助容量ライ
ン(62)が設けられている。ドレイン電極(59)と
一体で構成されるドレインライン(63)は、前記表示
電極(60)が3つ一組でトライアングル構造を成して
いるので、紙面に対して縦方向にジクザクに延在されて
いる。A plan view of the apparatus will be described with reference to FIG. FIG. 4 substantially corresponds to the line BB in FIG. First, the gate line (61) is shown by a dashed line,
It extends left and right with respect to the paper surface. A wide portion is provided in one region of the gate line (61), and this region corresponds to the gate (52). The auxiliary capacitance electrode (5
3) is also indicated by a dashed line, and the display electrode (6)
0) Below, it is provided in the shape of the letter H. In addition, an auxiliary capacitance line (62) is provided to connect to an adjacent auxiliary capacitance electrode (53). The drain line (63) integrally formed with the drain electrode (59) extends zigzag in the vertical direction with respect to the plane of the paper because the display electrodes (60) form a triangle structure in a set of three. Have been.
【0007】[0007]
【発明が解決しようとする課題】以上の構成に於いて、
補助容量電極(53)と表示電極(60)との間にSi
Nx膜(54)が設けられているが、この膜(54)の
形成工程におけるゴミの付着、補助容量電極(53)の
ステップカバーの不良等で、両電極(53),(60)
間で短絡現象が生じることがあった。In the above configuration,
Si is provided between the auxiliary capacitance electrode (53) and the display electrode (60).
Although the Nx film (54) is provided, both electrodes (53) and (60) are formed due to adhesion of dust in the process of forming the film (54), a defect in the step cover of the auxiliary capacitance electrode (53), and the like.
In some cases, a short-circuit phenomenon occurred between them.
【0008】また補助容量電極(53)の膜厚によって
は、SiNX膜(54)上に設けられる表示電極(6
0)が、前述と同様に、SiNX膜(54)のステップ
を完全にカバーできず、補助容量電極(53)のエッジ
部でクラックを生じ、本来電気的に一体となるべき表示
電極(60)が複数の領域に分離されることがあった。
このため、ソース電極(58)の電位が全ての領域に印
加されず表示不良を発生することがあった。Further, depending on the thickness of the auxiliary capacitance electrode (53), the display electrode (6) provided on the SiNX film (54) may be used.
0) cannot completely cover the steps of the SiNX film (54) as described above, and the edge of the auxiliary capacitance electrode (53)
In some cases, the display electrode (60) which should be electrically integrated was separated into a plurality of regions.
For this reason, the potential of the source electrode (58) is not applied to all the regions, and a display defect may occur.
【0009】[0009]
【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、表示電極(11)の一部に生じた段差部
の少なくとも一部に、この段差部の高所から低所へ一体
で延在された金属層(15)を設けることで解決するも
のである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has at least a part of a step formed on a part of a display electrode (11) from a high place to a low place of the step. The problem is solved by providing a metal layer (15) extending integrally with the metal layer.
【0010】また補助容量電極(4)上に形成されたゲ
ート絶縁膜(7)と表示電極(11)との間に、TFT
を構成する半導体活性層(8)と同一材料の層(2
0)、前記TFTのチャンネルに対応する半導体活性層
(8)表面を覆う半導体保護膜(10)と同一材料の層
(21)およびTFTを構成する半導体コンタクト層
(9)と同一材料の層(22)を積層し、表示電極(1
1)の一部に生じた段差部の少なくとも一部に、この段
差部の高所から低所へ一体で延在された金属層(15)
を設けることで解決するものである。A TFT is provided between the gate insulating film (7) formed on the auxiliary capacitance electrode (4) and the display electrode (11).
(2) of the same material as the semiconductor active layer (8)
0), a layer (21) of the same material as the semiconductor protective film (10) covering the surface of the semiconductor active layer (8) corresponding to the channel of the TFT, and a layer of the same material as the semiconductor contact layer (9) constituting the TFT ( 22) are stacked, and the display electrode (1) is stacked.
A metal layer (15) integrally extended from at least a part of the step to a part of the step formed at a part of the step (1).
This can be solved by providing
【0011】図1の如く、補助容量電極(4)に対応す
る表示電極(11)は、補助容量電極(4)の厚みのた
めに段差が生じている。クラック等は主に、補助容量電
極(4)のエッジ部に対応する領域に生じるので、クラ
ックを境にして高所から低所へ金属層(15)を設けれ
ば、表示電極(11)の電位は全ての領域に渡り、均一
に印加できる。As shown in FIG. 1, the display electrode (11) corresponding to the auxiliary capacitance electrode (4) has a step due to the thickness of the auxiliary capacitance electrode (4). Since cracks and the like mainly occur in the region corresponding to the edge of the auxiliary capacitance electrode (4), if the metal layer (15) is provided from a high place to a low place with the crack as a boundary, the display electrode (11) The potential can be applied uniformly over all regions.
【0012】また補助容量電極(4)と表示電極(1
1)との短絡は、ゲート絶縁膜(7)表面から、半導体
活性層(8)と同一材料の層(20)、半導体保護膜
(10)と同一材料の層(21)および半導体コンタク
ト層(9)と同一材料の層(22)を順次積層すれば、
少なくとも各々の層に生じるピンホールが一致せず、前
記電極(4),(11)間に一連に生じるピンホールが
無くなる。The auxiliary capacitance electrode (4) and the display electrode (1)
Short-circuit with 1) occurs from the surface of the gate insulating film (7), from the surface of the gate insulating film (7), to the layer (20) of the same material as the semiconductor active layer (8), the layer (21) of the same material as the semiconductor protective film (10), and If layers (22) of the same material as in 9) are sequentially laminated,
At least the pinholes generated in the respective layers do not match, and the pinholes generated in series between the electrodes (4) and (11) are eliminated.
【0013】しかし前記3つの層(20),(21),
(22)のために、前述のクラックは更に発生し易くな
るが、これは金属層(15)を設けることで、クラック
による表示不良を無くせる。However, the three layers (20), (21),
Due to (22), the above-mentioned cracks are more likely to occur, but by providing the metal layer (15), display defects due to the cracks can be eliminated.
【0014】[0014]
【実施例】以下に本発明の構成を図1および図2を参照
しながら説明する。尚、図2は図1のB−B線にほぼ対
応する断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The construction of the present invention will be described below with reference to FIGS. FIG. 2 is a sectional view substantially corresponding to the line BB in FIG.
【0015】図2を見ると、先ず透明な絶縁性基板
(1)がある。この基板(1)は、例えばガラスより成
る。Referring to FIG. 2, there is a transparent insulating substrate (1). This substrate (1) is made of, for example, glass.
【0016】このガラス基板(1)上には、ゲート
(2)、ゲートと一体のゲートライン(3)、補助容量
電極(4)および補助容量電極(4)と一体の補助容量
ライン(5)が設けられている。ここで図2の補助容量
電極(4)は、図1のHの字の右下端部を示している。
これら(2),(3),(4),(5)は、本実施例で
はCrより成っているが、例えば他にTa,TaMo,
Cr−Cu(Feが微量に入ったもの)等が考えられ
る。On the glass substrate (1), a gate (2), a gate line (3) integral with the gate, an auxiliary capacitance electrode (4) and an auxiliary capacitance line (5) integral with the auxiliary capacitance electrode (4) are provided. Is provided. Here, the auxiliary capacitance electrode (4) in FIG. 2 indicates the lower right end of the letter H in FIG.
These (2), (3), (4), and (5) are made of Cr in the present embodiment, but may be made of, for example, Ta, TaMo,
Cr-Cu (containing a small amount of Fe) may be used.
【0017】図1を見ると、ゲート(2)およびゲート
ライン(3)は、一点鎖線で紙面に対し横方向に延在さ
れ、TFTの形成領域のみ若干幅が広く形成されてい
る。一方、補助容量電極(4)は、一点鎖線でHの字の
形状に形成され、左右に隣接して設けられた補助容量電
極(4)を接続するために補助容量ライン(5)が設け
られている。Referring to FIG. 1, the gate (2) and the gate line (3) extend in the direction transverse to the plane of the drawing with dashed lines, and are formed slightly wider only in the TFT forming region. On the other hand, the auxiliary capacitance electrode (4) is formed in a shape of an H in a dashed line, and an auxiliary capacitance line (5) is provided to connect the auxiliary capacitance electrodes (4) provided adjacently on the left and right. ing.
【0018】図面には示されていないが、前記ガラス基
板(1)の周囲には、ゲート端子および補助容量端子が
設けられており、夫れ夫れ最終構造としては、ゲートラ
イン(3)および補助容量ライン(5)が接続されてい
る。Although not shown in the drawings, a gate terminal and an auxiliary capacitance terminal are provided around the glass substrate (1). The auxiliary capacitance line (5) is connected.
【0019】次にゲート(2)、ゲートライン(3)、
補助容量電極(4)および補助容量ライン(5)を覆う
ゲート絶縁膜(7)がある。この膜は、プラズマCVD
法で形成されたSiNx膜である。ここでは、SiNx
膜の代りにSiO2膜を使用しても良いし、この2つの
膜を積層しても良い。またSiNx膜やSiO2膜を単
独で使う場合、成膜工程を2工程に分け、2層構造とし
ても良い。Next, the gate (2), the gate line (3),
There is a gate insulating film (7) covering the auxiliary capacitance electrode (4) and the auxiliary capacitance line (5). This film is formed by plasma CVD
It is a SiNx film formed by a method. Here, SiNx
Instead of a film, a SiO 2 film may be used, or these two films may be stacked. When the SiNx film or the SiO 2 film is used alone, the film forming process may be divided into two processes to form a two-layer structure.
【0020】次に、TFTに対応するゲート絶縁膜
(7)上には、アモルファス・シリコン活性層(a−S
i層)(8)およびアモルファス・シリコンコンタクト
層(N+a−Si層)(9)が、積層され、チャンネル
に対応するa−Si層(8)とN +a−Si層(9)と
の間には、SiNx膜より成る半導体保護膜(10)が
設けられている。この半導体保護膜(10)は、N+a
−Si層(9)をエッチングする際に、a−Si層
(8)のエッチングを防止し、更には、ゲート絶縁膜
(7)、a−Si層(8)およびSiNx膜(10)を
連続形成することにより、TFTのスイッチング特性を
改善する働きを有している。Next, a gate insulating film corresponding to the TFT
(7) An amorphous silicon active layer (a-S
i-layer) (8) and amorphous silicon contact
Layer (N+a-Si layer) (9) is laminated
A-Si layer (8) corresponding to +a-Si layer (9)
Between them, a semiconductor protective film (10) made of a SiNx film is provided.
Is provided. This semiconductor protective film (10) is made of N+a
A-Si layer when etching the Si layer (9)
(8) The etching is prevented, and further, the gate insulating film
(7) a-Si layer (8) and SiNx film (10)
By continuously forming TFT switching characteristics
Has the function of improving.
【0021】図1を見ると、TFTを構成するゲート
(2)より若干広く、点線および実線で示される四角形
にa−Si層(8)が設けられている。また半導体保護
膜(10)は、ゲート(2)の中央に実線で示される四
角形に設けられている。更には、N+a−Si層(9)
は、斜線でハッチングされた領域に設けられている。Referring to FIG. 1, an a-Si layer (8) is provided slightly wider than the gate (2) constituting the TFT and in a square shape shown by a dotted line and a solid line. The semiconductor protective film (10) is provided in the center of the gate (2) in a square shape shown by a solid line. Further, an N + a-Si layer (9)
Are provided in regions hatched by oblique lines.
【0022】一方、表示電極(11)は、ITOより成
り、図1では点線で示されている。この表示電極(1
1)は、R−G−Bを3つの表示電極(11)で表示す
るため、トライアングル構造で配置されている。On the other hand, the display electrode (11) is made of ITO and is shown by a dotted line in FIG. This display electrode (1
1) is arranged in a triangle structure in order to display RGB on three display electrodes (11).
【0023】更に、TFTのソースに対応するN+a−
Si層(9)から表示電極(11)へ延在されるソース
電極(12)、TFTのドレインに対応するN+a−S
i層(9)からドレイン端子まで延在されるドレイン電
極(13)と一体のドレインライン(14)が設けられ
ている。前記表示電極(11)は、トライアングル構造
を成しているため、ドレインライン(14)は、紙面に
対して縦方向にジグザグに延在されている。この電極
(12),(13),(14)は、本実施例では、Al
−Moより成っているが、他の金属でも良い。Further, N + a- corresponding to the source of the TFT
N + a-S corresponding to a source electrode (12) extending from the Si layer (9) to the display electrode (11) and a drain of the TFT.
A drain line (14) integral with the drain electrode (13) extending from the i-layer (9) to the drain terminal is provided. Since the display electrode (11) has a triangle structure, the drain line (14) extends zigzag in the vertical direction with respect to the paper surface. In this embodiment, the electrodes (12), (13), and (14) are made of Al.
Although made of -Mo, other metals may be used.
【0024】本実施例では、図1及び図2に示されるよ
うに、補助容量電極(4)のエッジラインをわたるよう
にして、かつ、補助容量電極(4)の厚みにより生じて
いる表示電極(11)の高所部から、この高所部を境に
した両側の段差部の低所部にかけてわたるようにして形
成された金属層(15)が、表示電極(11)上の5ヶ
所に設けられている。この金属層(15)は、ソース電
極(12)およびドレイン電極(13)と同一材料から
なり、ソースおよびドレイン電極(12,13)と同時
に形成される。特に、図1に示されているように、H字
形の形状を有する補助容量電極(4)の所定の5ヶ所に
おいて、必ず補助容量電極(4)のエッジラインをわた
るような格好に形成されている。金属層(15)は、特
に、補助容量電極(4)上の地点から、補助容量電極
(4)のエッジラインをわたって補助容量電極(4)を
境に分割された両側の領域へと、各々接続されている。
本実施例では、例えば、補助容量電極(4)のH字形形
状の横棒部分に関して、図の上下に分割された領域間を
繋ぐように形成されている。このため、補助容量電極
(4)のエッジ部の段差により、表示電極(15)が段
切れを起こし、この段切れ部を境にしてソース電極(1
2)から遠い方の領域へと液晶駆動用の電圧が印加され
ない、あるいは、段切れ部が高抵抗となって、段切れ部
の両側で印加電圧が異なり、輝度あるいはコントラスト
比の画素内分布が生じてしまうといった問題が防がれ
る。In this embodiment, as shown in FIGS. 1 and 2 , the display electrode is formed so as to extend across the edge line of the auxiliary capacitance electrode (4) and to be formed by the thickness of the auxiliary capacitance electrode (4). A metal layer (15) formed so as to extend from the high part of (11) to the low part of the step part on both sides bordering this high part is provided at five places on the display electrode (11). Is provided. This metal layer (15) is made of the same material as the source electrode (12) and the drain electrode (13), and is formed simultaneously with the source and drain electrodes (12, 13). In particular, as shown in FIG. 1, at five predetermined positions of the auxiliary capacitance electrode (4) having an H shape, the auxiliary capacitance electrode (4) is formed so as to always cross the edge line of the auxiliary capacitance electrode (4). I have. In particular, the metal layer (15) extends from a point on the auxiliary capacitance electrode (4) to a region on both sides divided by the auxiliary capacitance electrode (4) across the edge line of the auxiliary capacitance electrode (4). Each is connected.
In the present embodiment, for example, the H-shaped horizontal bar portion of the auxiliary capacitance electrode (4) is formed so as to connect between vertically divided regions in the figure. Therefore, the display electrode (15) is disconnected due to a step at the edge of the auxiliary capacitance electrode (4).
2) The voltage for driving the liquid crystal is not applied to a region farther from the region, or the stepped portion has a high resistance, and the applied voltage is different on both sides of the stepped portion. Such a problem can be prevented.
【0025】以下は図示していないが上層には、例えば
ポリイミド等から成る配向膜が設けられている。一方、
ガラス基板(1)と対をなす対向ガラス基板が設けら
れ、この対向ガラス基板には、TFTと対応する位置に
遮光膜が設けられ、対向電極が設けられる。更には、前
述の配向膜が設けられる。Although not shown below, the upper layer is provided with an alignment film made of, for example, polyimide or the like. on the other hand,
An opposing glass substrate paired with the glass substrate (1) is provided. On the opposing glass substrate, a light-shielding film is provided at a position corresponding to the TFT and an opposing electrode is provided. Further, the above-mentioned alignment film is provided.
【0026】更には、この一対のガラス基板間にスペー
サが設けられ、周辺を封着材で封着し、注入孔より液晶
が注入されて本装置が得られる。Further, a spacer is provided between the pair of glass substrates, the periphery is sealed with a sealing material, and liquid crystal is injected from the injection hole to obtain the present device.
【0027】次に他の実施例を図3を参照しながら説明
する。Next, another embodiment will be described with reference to FIG.
【0028】本実施例は、補助容量電極(4)と表示電
極(11)間の短絡を防止し、且つクラックによる表示
特性劣化も防止したものである。構成は、殆ど図1と同
じであるので、ここでは異なる部分のみを説明する。In this embodiment, a short circuit between the auxiliary capacitance electrode (4) and the display electrode (11) is prevented, and a deterioration in display characteristics due to a crack is also prevented. Since the configuration is almost the same as that of FIG. 1, only different portions will be described here.
【0029】この表示電極(11)と下層のゲート絶縁
膜(7)との間には、本発明の特徴となる、TFTのa
−Si層(8)と同一膜からなる第1の層間層(2
0)、半導体保護膜(10)と同じSiNxからなる第
2の層間層(21)、および、N+a−Si層(9)と
同一膜からなる第3の層間層(22)がある。これら第
1、第2および第3の層間層(20)(21)(22)
は、各々、TFTのa−Si層(8)、半導体保護膜
(10)およびN+a−Si層(9)と同時に形成され
る。Between the display electrode (11) and the lower gate insulating film (7), a TFT a, which is a feature of the present invention, is provided.
-The first interlayer (2) made of the same film as the Si layer (8);
0), a second interlayer (21) made of the same SiNx as the semiconductor protective film (10), and a third interlayer (22) made of the same film as the N + a-Si layer (9). These first, second and third interlayer layers (20), (21) and (22)
Are formed simultaneously with the TFT a-Si layer (8), the semiconductor protective film (10), and the N + a-Si layer (9).
【0030】これら第1、第2および第3の層間層(2
0)、(21)、(22)が、補助容量電極(4)の上
方の領域において、表示電極(11)とゲート絶縁膜
(7)との間に介在されているので、たとえゲート絶縁
膜(7)にピンホールが有っても、表示電極(11)と
補助容量電極(4)とが短絡することは防がれる。The first, second and third interlayer layers (2
Since (0), (21) and (22) are interposed between the display electrode (11) and the gate insulating film (7) in the region above the auxiliary capacitance electrode (4), even if the gate insulating film Even if there is a pinhole in (7), a short circuit between the display electrode (11) and the auxiliary capacitance electrode (4) is prevented.
【0031】ところで、SiNxからなる第2の層間層
(21)は、構成によっては、容量を構成する誘電体と
して働くが、a−Siからなる第1の層間層(20)と
N+a−Siからなる第3の層間層(22)で完全に包
み込まれた形で、これら第1の層間層(20)と第3の
層(22)とが接触されているため、容量を構成しな
い。本装置は、殆ど光が照射されて使用されるので、a
−Siからなる第1の層間層(20)は、この光により
励起され、通常の電極として働く。Incidentally, the second interlayer (21) made of SiNx functions as a dielectric constituting a capacitor depending on the configuration, but the first interlayer (20) made of a-Si and the N + a- Since the first interlayer layer (20) and the third layer (22) are in contact with each other while being completely wrapped by the third interlayer layer (22) made of Si, no capacitance is formed. Since this device is used after being irradiated with light, a
The first interlayer (20) made of -Si is excited by this light and functions as a normal electrode.
【0032】従って第2の層間層(21)は、完全に一
電位でシールドされた構成となり、容量を構成せず、更
には表示電極(11)、第3の層間層層(22)、第2
の層間層(21)および第1の層間層(20)が一体と
なり、補助容量の上層電極として機能することになる。Therefore, the second interlayer (21) is completely shielded at one potential, does not constitute a capacitor, and further has the display electrode (11), the third interlayer (22), 2
The first interlayer layer (20) and the first interlayer layer (21) are integrated to function as an upper electrode of the auxiliary capacitance.
【0033】図3を見ると、一点鎖線で示した補助容量
電極(4)の外側および内側に、二点鎖線および三点鎖
線のラインが2本図示されているが、外側のラインで囲
まれた領域が、第1の層間層(20)および第3の層間
層(22)を示し、内側のラインで囲まれた領域が、第
2の層間層(21)である。少なくても第1の層間層
(20)、第2の層間層(21)および第3の層間層層
(22)の中の一層が、平面的に見て補助容量電極
(4)を完全に覆う形状とされている。Referring to FIG. 3, two dashed-dotted lines and three dashed-dotted lines are shown outside and inside the storage capacitor electrode (4) shown by dashed-dotted lines. The region indicated by the arrows indicates the first interlayer layer (20) and the third interlayer layer (22), and the region surrounded by the inner line is the second interlayer layer (21). At least one of the first interlayer layer (20), the second interlayer layer (21) and the third interlayer layer (22) completely covers the storage capacitor electrode (4) in plan view. It is shaped to cover.
【0034】以上の構成により、補助容量電極(4)と
表示電極(11)間の短絡は防止できる。しかし図1の
実施例とは異なり、この電極(4)と(11)の間に
は、第1の層間層(20)、第2の層間層(21)およ
び第3の層間層(22)が追加されているので、表示電
極(11)の下地の段差は更に大きくなる。With the above configuration, a short circuit between the auxiliary capacitance electrode (4) and the display electrode (11) can be prevented. However, unlike the embodiment of FIG. 1, between the electrodes (4) and (11) there is a first interlayer (20), a second interlayer (21) and a third interlayer (22). Is added, the step on the base of the display electrode (11) is further increased.
【0035】従って、本実施例においても、図3に示さ
れているように、表示電極(11)上の所定の5ヶ所に
金属層(15)を設けている。特に、本実施例において
は、表示電極(11)がその下地の段差によりクラック
が起こりうる箇所は、補助容量電極(4)のエッジ部の
みならず、第1、第2および第3の層間層(20)(2
1)(22)のエッジ部においても同様である。従っ
て、図3に示されているように、補助容量電極(4)の
エッジのみならず、外側の二点鎖線、つまり第1および
第2の層間層(20)、(21)のエッジをも必ずわた
るように、金属層(15)が設けられている。Therefore, also in this embodiment, as shown in FIG. 3, metal layers (15) are provided at predetermined five places on the display electrode (11). In particular, in the present embodiment, the places where the display electrode (11) can be cracked by the steps of the base are not only the edges of the auxiliary capacitance electrode (4) but also the first, second and third interlayer layers. (20) (2
1) The same applies to the edge portion of (22). Therefore, as shown in FIG. 3, not only the edge of the auxiliary capacitance electrode (4) but also the outer two-dot chain line, that is, the edges of the first and second interlayer layers (20) and (21). As always, a metal layer (15) is provided.
【0036】前述した通り、表示電極(11)に生じる
クラックは、図3の一点鎖線、二点鎖線および三点鎖線
部に生じ易い。更に、Hの字の端部に生じ易い。そのた
め、本願は、4つの端部に、二点鎖線の領域よりも幅広
く金属層(15)を設けている。またHの字の中央の横
ラインに、設けている。これはクラックによって、表示
電極(11)に図示したA,Bに分離されるのを防止し
ている。更には、ソース電極(12)と一体で、4つの
端部の中の1つを覆う金属層(15)が設けられてい
る。この金属層は、他の3つと異なりソース電極(1
2)の電位が直接印加できる。As described above, cracks that occur in the display electrode (11) are likely to occur in the dashed line, two-dot chain line, and three-dot chain line portion in FIG. Furthermore, it is likely to occur at the end of the letter H. Therefore, in the present application, the metal layer (15) is provided at the four end portions wider than the region indicated by the two-dot chain line. It is provided on the horizontal line at the center of the letter H. This prevents the display electrode (11) from being separated into A and B shown in the figure due to cracks. Further, a metal layer (15) is provided integrally with the source electrode (12) and covers one of the four ends. This metal layer is different from the other three in that the source electrode (1
The potential of 2) can be directly applied.
【0037】[0037]
【発明の効果】以上の説明からも明らかな如く、補助容
量電極の段差により生じる恐れがある表示電極のクラッ
クは、表示特性を劣化させるが、金属層でこのクラック
による劣化を防止できる。As is clear from the above description, cracks in the display electrode, which may be caused by the steps of the auxiliary capacitance electrode, degrade the display characteristics, but the metal layer can prevent the deterioration due to the crack.
【0038】更には、補助容量電極と表示電極間の短絡
を防止するために、a−Si層、SiNx膜およびN+
a−Si層を積層すると、段差は更に大きくなり、クラ
ックの発生率を大きくするが、表示電極には金属層が設
けられているので、クラックによる表示特性劣化を防止
できる。Further, in order to prevent a short circuit between the auxiliary capacitance electrode and the display electrode, an a-Si layer, a SiNx film and an N +
When the a-Si layer is laminated, the step is further increased and the crack generation rate is increased. However, since the display electrode is provided with the metal layer, the deterioration of the display characteristics due to the crack can be prevented.
【図1】本発明の液晶表示装置の平面図である。FIG. 1 is a plan view of a liquid crystal display device of the present invention.
【図2】図1のB−B線における断面図である。FIG. 2 is a sectional view taken along line BB of FIG.
【図3】他の実施例を説明する液晶表示装置の平面図で
ある。FIG. 3 is a plan view of a liquid crystal display device for explaining another embodiment.
【図4】従来の液晶表示装置の断面図である。FIG. 4 is a sectional view of a conventional liquid crystal display device.
【図5】従来の液晶表示装置の平面図である。FIG. 5 is a plan view of a conventional liquid crystal display device.
【符号の説明】 (2) ゲート (4) 補助容量電極 (11) 表示電極 (15) 金属層[Description of Signs] (2) Gate (4) Storage capacitance electrode (11) Display electrode (15) Metal layer
Claims (5)
ン、複数のドレインラインおよび複数の補助容量ライン
が形成され、前記ゲートラインと前記ドレインラインの
交点にTFT、これに接続された表示電極、および、絶
縁膜を挟んで前記表示電極の下層に重畳された補助容量
電極が形成された液晶表示装置において、前記表示電極上には、前記補助容量電極の上方で、か
つ、前記補助容量電極の両側のエッジの上方を少なくと
もわたる金属層が設けられている ことを特徴とする液晶
表示装置。1. A plurality of gate lines, a plurality of drain lines, and a plurality of auxiliary capacitance lines are formed on a transparent insulating substrate, and a TFT is provided at an intersection of the gate line and the drain line, and a display electrode connected to the TFT. And a liquid crystal display device in which an auxiliary capacitance electrode overlapped with the lower layer of the display electrode with an insulating film interposed is formed on the display electrode, above the auxiliary capacitance electrode,
At least above the edges on both sides of the auxiliary capacitance electrode.
A liquid crystal display device comprising a metal layer extending across the liquid crystal display.
極またはソース電極と同一材料で成ることを特徴とした
請求項1記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the metal layer is made of the same material as a drain electrode or a source electrode of the TFT.
における、前記絶縁膜と前記表示電極との間には、前記
TFTを構成する半導体活性層と同一材料の第1の層間
層、前記TFTのチャンネルに対応する前記半導体活性
層表面を覆う半導体保護膜と同一材料の第2の層間層、
および、前記TFTを構成する半導体コンタクト層と同
一材料の第3の層間層が介在されていることを特徴とし
た請求項1または請求項2に記載の液晶表示装置。3. A first interlayer made of the same material as a semiconductor active layer forming the TFT, between the insulating film and the display electrode in a region corresponding to a position above the storage capacitor electrode, A second interlayer layer of the same material as the semiconductor protective film covering the surface of the semiconductor active layer corresponding to the channel of
3. The liquid crystal display device according to claim 1 , wherein a third interlayer layer made of the same material as a semiconductor contact layer forming the TFT is interposed.
記第1の層間層および上層にある第3の層間層よりも幅
狭にされ、前記第1の層間層と前記第3の層間層により
内包されていることを特徴とした請求項3記載の液晶表
示装置。4. The second interlayer layer is narrower than the first interlayer layer below it and the third interlayer layer above it, and the first interlayer layer and the third interlayer layer are narrower. The liquid crystal display device according to claim 3, wherein the liquid crystal display device is included in an interlayer.
における、前記絶縁膜と前記表示電極との間には、前記
TFTを構成する半導体活性層と同一材料の第1の層間
層、および、前記TFTのチャンネルに対応する前記半
導体活性層表面を覆う半導体保護膜と同一材料の第2の
層間層が介在され、前記第2の層間層は、その下層にあ
る前記第1の層間層よりも幅狭にされ、その上層にある
前記表示電極と前記第1の層間層により内包されている
ことを特徴とした請求項1または請求項2に記載の液晶
表示装置。5. A first interlayer made of the same material as a semiconductor active layer constituting the TFT, between the insulating film and the display electrode in a region corresponding to a position above the storage capacitor electrode, and A second interlayer of the same material as the semiconductor protective film covering the surface of the semiconductor active layer corresponding to the channel of the TFT is interposed, and the second interlayer is smaller than the first interlayer below it. 3. The liquid crystal display device according to claim 1, wherein the width of the liquid crystal display device is reduced, and the liquid crystal display device is enclosed by the display electrode and the first interlayer layer located above the display layer. 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12609091A JP2714270B2 (en) | 1991-05-29 | 1991-05-29 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12609091A JP2714270B2 (en) | 1991-05-29 | 1991-05-29 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04350825A JPH04350825A (en) | 1992-12-04 |
JP2714270B2 true JP2714270B2 (en) | 1998-02-16 |
Family
ID=14926358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12609091A Expired - Lifetime JP2714270B2 (en) | 1991-05-29 | 1991-05-29 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2714270B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06308533A (en) * | 1993-04-22 | 1994-11-04 | Nec Corp | Liquid crystal display device |
US7733435B2 (en) | 2005-05-23 | 2010-06-08 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and pixel defect correction method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62152157A (en) * | 1985-12-26 | 1987-07-07 | Matsushita Electric Ind Co Ltd | thin film transistor array |
JPH0695186B2 (en) * | 1986-03-05 | 1994-11-24 | 松下電器産業株式会社 | Thin film transistor array |
JP2678017B2 (en) * | 1988-06-13 | 1997-11-17 | シャープ株式会社 | Active matrix display device |
JP2735236B2 (en) * | 1988-08-29 | 1998-04-02 | 株式会社日立製作所 | Manufacturing method of liquid crystal display device |
JP2778712B2 (en) * | 1988-12-05 | 1998-07-23 | 株式会社東芝 | Thin film transistor array |
-
1991
- 1991-05-29 JP JP12609091A patent/JP2714270B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04350825A (en) | 1992-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4301259B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JPH0816756B2 (en) | Transmissive active matrix liquid crystal display device | |
JPH05313197A (en) | Active matrix substrate | |
US5623350A (en) | Liquid crystal display with supplemental capacitors and method for manufacturing the same | |
JP3054491B2 (en) | Liquid crystal display | |
JP4900332B2 (en) | Manufacturing method of liquid crystal display device | |
JPH0553146A (en) | Liquid crystal display device | |
JPH11119240A (en) | Active matrix substrate and liquid crystal display device using the substrate | |
JP2714270B2 (en) | Liquid crystal display | |
JPH0887034A (en) | Liquid crystal display and its production | |
JPH09101541A (en) | Array substrate for display device and its production | |
JP2008040123A (en) | Liquid crystal display device | |
JP4427842B2 (en) | Semiconductor device and display device | |
JPH05323375A (en) | Liquid crystal display device | |
JP3059783B2 (en) | Liquid crystal display | |
JPH0534717A (en) | Liquid crystal display device and production thereof | |
JPH11218782A (en) | Active matrix type liquid crystal display device | |
JP2007121793A (en) | Liquid crystal display device and manufacturing method thereof | |
JPH0659281A (en) | Thin film transistor array and its manufacture | |
JPH05323376A (en) | Liquid crystal display device | |
JPH09274202A (en) | Thin-film transistor array substrate | |
JP2687967B2 (en) | Liquid crystal display | |
JPH112844A (en) | Liquid crystal display panel and its manufacture | |
JPS6240773A (en) | Thin film transistor and manufacture thereof | |
JP2705766B2 (en) | TFT panel |