JP2701546B2 - 信号電荷検出回路を有する電荷転送装置 - Google Patents
信号電荷検出回路を有する電荷転送装置Info
- Publication number
- JP2701546B2 JP2701546B2 JP3004193A JP419391A JP2701546B2 JP 2701546 B2 JP2701546 B2 JP 2701546B2 JP 3004193 A JP3004193 A JP 3004193A JP 419391 A JP419391 A JP 419391A JP 2701546 B2 JP2701546 B2 JP 2701546B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- voltage
- circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電荷転送装置に関し、特
に、出力回路としての信号電荷検出回路にソースフォロ
ワー型のバッファー回路を有する信号電荷検出回路を有
する電荷転送装置に関する。
に、出力回路としての信号電荷検出回路にソースフォロ
ワー型のバッファー回路を有する信号電荷検出回路を有
する電荷転送装置に関する。
【０００２】
【従来の技術】従来の電荷転送装置の出力回路は、図２
に示すように２段、又は３段のソースフォロワー回路よ
り成っている。（例えばＩＥＥＥ Ｊｏｕｒｎａｌ ｏ
ｆＳｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ ｖｏ
ｌ．２４，Ｎｏ．３，１９８９ ７１１〜７１７ペー
ジ．“Ａ １９２０（Ｈ）×１０３５（Ｖ）Ｐｉｘｅｌ
Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ ＣＣＤ Ｉｍａｇｅ
Ｓｅｎｓｏｒ”Ｅｉｊｉ Ｏｄａ，ｅｔ．）すなわ
ち、図２において、１は後述するＭＯＳトランジスタＭ
Ｄ１のソースであるフローティングディフュージョン、
２は信号電荷が転送される電荷転送領域、３は転送クロ
ックφ1 が印加される転送電極、４は一定の出力ゲート
電圧ＶOGが印加される出力ゲート、ＭＤ１はドレインに
リセットドレイン電圧ＶRDが印加され、ゲートにリセッ
トパルスφR が印加されるディプリーション型のＭＯＳ
トランジスタ、Ｍ２，Ｍ３，Ｍ４はソースフォロワの駆
動トランジスタであるエンハンスメント型のＭＯＳトラ
ンジスタ、ＭＬ２，ＭＬ３，ＭＬ４はソースフォロワの
負荷トランジスタであるディプリーション型のＭＯＳト
ランジスタである。またＰは電荷転送領域２内を転送さ
れてきた信号電荷のフローティングディフュージョン１
への注入点である。
に示すように２段、又は３段のソースフォロワー回路よ
り成っている。（例えばＩＥＥＥ Ｊｏｕｒｎａｌ ｏ
ｆＳｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ ｖｏ
ｌ．２４，Ｎｏ．３，１９８９ ７１１〜７１７ペー
ジ．“Ａ １９２０（Ｈ）×１０３５（Ｖ）Ｐｉｘｅｌ
Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ ＣＣＤ Ｉｍａｇｅ
Ｓｅｎｓｏｒ”Ｅｉｊｉ Ｏｄａ，ｅｔ．）すなわ
ち、図２において、１は後述するＭＯＳトランジスタＭ
Ｄ１のソースであるフローティングディフュージョン、
２は信号電荷が転送される電荷転送領域、３は転送クロ
ックφ1 が印加される転送電極、４は一定の出力ゲート
電圧ＶOGが印加される出力ゲート、ＭＤ１はドレインに
リセットドレイン電圧ＶRDが印加され、ゲートにリセッ
トパルスφR が印加されるディプリーション型のＭＯＳ
トランジスタ、Ｍ２，Ｍ３，Ｍ４はソースフォロワの駆
動トランジスタであるエンハンスメント型のＭＯＳトラ
ンジスタ、ＭＬ２，ＭＬ３，ＭＬ４はソースフォロワの
負荷トランジスタであるディプリーション型のＭＯＳト
ランジスタである。またＰは電荷転送領域２内を転送さ
れてきた信号電荷のフローティングディフュージョン１
への注入点である。
【０００３】次に、図３に示すタイミングチャートを参
照して、図２の従来例の回路の動作について説明する。
時刻ｔ1 においてリセットパルスφR をハイレベルと
し、ＭＯＳトランジスタＭＤ１を導通させ、ＭＯＳトラ
ンジスタＭＤ１のソース電位であるＶP をＭＯＳトラン
ジスタＭＤ１のドレイン電圧ＶRDと同電位に設定する。
時刻ｔ2 にてリセットパルスφR がローレベルとなる
と、電荷注入点Ｐはフローティング状態となる。この状
態にした後に、時刻ｔ3 において、転送クロックφ1 が
ローレベルとなると、転送電極３下に蓄積されていた電
荷（電子）は出力ゲート４下のチャネルを通って電荷注
入点Ｐへ流入する。この流入電荷による注入点Ｐの電位
変化ΔＶP は、出力インピーダンスの低減と、高速動作
のため、ＭＯＳトランジスタＭ２〜Ｍ４，ＭＬ２〜ＭＬ
４により構成される３段のソース・フォロワを介して出
力端子ＯＵＴより出力される。
照して、図２の従来例の回路の動作について説明する。
時刻ｔ1 においてリセットパルスφR をハイレベルと
し、ＭＯＳトランジスタＭＤ１を導通させ、ＭＯＳトラ
ンジスタＭＤ１のソース電位であるＶP をＭＯＳトラン
ジスタＭＤ１のドレイン電圧ＶRDと同電位に設定する。
時刻ｔ2 にてリセットパルスφR がローレベルとなる
と、電荷注入点Ｐはフローティング状態となる。この状
態にした後に、時刻ｔ3 において、転送クロックφ1 が
ローレベルとなると、転送電極３下に蓄積されていた電
荷（電子）は出力ゲート４下のチャネルを通って電荷注
入点Ｐへ流入する。この流入電荷による注入点Ｐの電位
変化ΔＶP は、出力インピーダンスの低減と、高速動作
のため、ＭＯＳトランジスタＭ２〜Ｍ４，ＭＬ２〜ＭＬ
４により構成される３段のソース・フォロワを介して出
力端子ＯＵＴより出力される。
【０００４】又、このＰ点の電位変化ΔＶP はＰ点に存
在するフローティングディフュージョンの接合容量、次
段のＭＯＳトランジスタＭ２のゲート容量、及びその配
線容量の合計をＣT とし、注入信号電荷量をΔＱとする
と ΔＶP ＝ΔＱ÷ＣT ……（１） となり、容量ＣT が少ないほど電位変化ΔＶP が大きく
なる、すなわち、容量ＣT が小さいほど電荷検出感度が
向上する点に注意すべきである。
在するフローティングディフュージョンの接合容量、次
段のＭＯＳトランジスタＭ２のゲート容量、及びその配
線容量の合計をＣT とし、注入信号電荷量をΔＱとする
と ΔＶP ＝ΔＱ÷ＣT ……（１） となり、容量ＣT が少ないほど電位変化ΔＶP が大きく
なる、すなわち、容量ＣT が小さいほど電荷検出感度が
向上する点に注意すべきである。
【０００５】
【発明が解決しようとする課題】前記した従来の３段ソ
ースフォロワーを用いた電荷転送装置の出力回路におい
ては、ソースフォロワーの電圧増幅率が一段あたり０．
８５〜０．９と低いため３段も直列接続すると全体とし
て約０．７になってしまい、電位変化ΔＶP の信号変化
が出力端子ＯＵＴにおいてはΔＶP ×０．７となり、信
号量の減少をきたすという問題があった。信号量の減少
を押えるためにはソースフォロワーの段数を少なく、例
えば一段のみにすればよいが、一段のみにした場合に
は、以下のディメリットが生ずる。通常式（１）よりわ
かる様に電位変化ΔＶP を大きくするために容量ＣT の
一部をしめるＭＯＳトランジスタＭ２のゲート容量をな
るべく小さくするため、ＭＯＳトランジスタＭ２のトラ
ンジスタサイズは非常に小さいもの（例えばＷ／Ｌ＝５
／４μ）が使用される。このため、ＭＯＳトランジスタ
Ｍ２，ＭＬ２により成るソースフォロワーはドライブ能
力が低いものにならざるをえず、高速動作が実現できな
い。
ースフォロワーを用いた電荷転送装置の出力回路におい
ては、ソースフォロワーの電圧増幅率が一段あたり０．
８５〜０．９と低いため３段も直列接続すると全体とし
て約０．７になってしまい、電位変化ΔＶP の信号変化
が出力端子ＯＵＴにおいてはΔＶP ×０．７となり、信
号量の減少をきたすという問題があった。信号量の減少
を押えるためにはソースフォロワーの段数を少なく、例
えば一段のみにすればよいが、一段のみにした場合に
は、以下のディメリットが生ずる。通常式（１）よりわ
かる様に電位変化ΔＶP を大きくするために容量ＣT の
一部をしめるＭＯＳトランジスタＭ２のゲート容量をな
るべく小さくするため、ＭＯＳトランジスタＭ２のトラ
ンジスタサイズは非常に小さいもの（例えばＷ／Ｌ＝５
／４μ）が使用される。このため、ＭＯＳトランジスタ
Ｍ２，ＭＬ２により成るソースフォロワーはドライブ能
力が低いものにならざるをえず、高速動作が実現できな
い。
【０００６】又、逆に、ドライブ能力を上げるために初
段のトランジスタサイズを大きくすれば、容量ＣT の増
加となり、電荷検出感度が低下し、好ましくない。
段のトランジスタサイズを大きくすれば、容量ＣT の増
加となり、電荷検出感度が低下し、好ましくない。
【０００７】よって、本発明の目的とするところは、電
荷検出感度の低下を起こすことなく、かつまた十分な高
速動作ができうるドライブ能力を持ち、ソースフォロワ
ーにおける電圧増幅率の低下を防止できうる高感度，高
速，高ゲインな信号電荷検出回路を有する電荷転送装置
を提供することである。
荷検出感度の低下を起こすことなく、かつまた十分な高
速動作ができうるドライブ能力を持ち、ソースフォロワ
ーにおける電圧増幅率の低下を防止できうる高感度，高
速，高ゲインな信号電荷検出回路を有する電荷転送装置
を提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、電荷転
送部の次段に信号電荷が注入されるフローティングディ
フュージョンを設け、このフローティングディフュージ
ョンの電位変化を２段以上のソースフォロワーを介して
取り出すものであり、ソースフォロワーの２段目以降の
負荷トランジスタのＯＮ抵抗値をフローティングディフ
ュージョンの電位変化に対応して変化させることにより
２段目以降ソースフォロワーの電圧増幅率を１以上に上
げる手段を有している信号電荷検出回路を有する電荷転
送装置を得る。
送部の次段に信号電荷が注入されるフローティングディ
フュージョンを設け、このフローティングディフュージ
ョンの電位変化を２段以上のソースフォロワーを介して
取り出すものであり、ソースフォロワーの２段目以降の
負荷トランジスタのＯＮ抵抗値をフローティングディフ
ュージョンの電位変化に対応して変化させることにより
２段目以降ソースフォロワーの電圧増幅率を１以上に上
げる手段を有している信号電荷検出回路を有する電荷転
送装置を得る。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の第１の実施例を示す回路図
である。同図において図２の従来例の部分と共通する部
分については同一の記号が付されているので重複する説
明は省略する。本実施例の図２に示した従来例と相違す
る点は、２段，３段目のソースフォロワーの負荷ＭＯＳ
トランジスタＭＬ３Ａ，ＭＬ４Ａがエンハンスメント型
でありそのゲート電圧Ｖ7Aは、エンハンスメント型ＭＯ
ＳトランジスタＭ６Ａ，ＭＬ６Ａより成るＶ2 電圧を下
げるレベルシフト回路の出力電圧Ｖ6Aを入力する同じく
エンハンスメント型ＭＯＳトランジスタＭ７Ａ，ＭＬ７
Ａより成るインバータ回路の出力電圧であることであ
る。またＭＯＳトランジスタＭ５Ａ，ＭＬ５Ａは、イン
バーター回路のＭＯＳトランジスタＭ７Ａに適したバイ
アスを発生する回路である。
である。同図において図２の従来例の部分と共通する部
分については同一の記号が付されているので重複する説
明は省略する。本実施例の図２に示した従来例と相違す
る点は、２段，３段目のソースフォロワーの負荷ＭＯＳ
トランジスタＭＬ３Ａ，ＭＬ４Ａがエンハンスメント型
でありそのゲート電圧Ｖ7Aは、エンハンスメント型ＭＯ
ＳトランジスタＭ６Ａ，ＭＬ６Ａより成るＶ2 電圧を下
げるレベルシフト回路の出力電圧Ｖ6Aを入力する同じく
エンハンスメント型ＭＯＳトランジスタＭ７Ａ，ＭＬ７
Ａより成るインバータ回路の出力電圧であることであ
る。またＭＯＳトランジスタＭ５Ａ，ＭＬ５Ａは、イン
バーター回路のＭＯＳトランジスタＭ７Ａに適したバイ
アスを発生する回路である。
【００１１】次に、この実施例の回路動作についてま
ず、図４に示すエンハンスメントＭＯＳトランジスタＭ
Ａ，ＭＢより成るソースフォロワーの入出力特性図を用
いて基本特性を説明する。図４において曲線Ａは、ＭＯ
ＳトランジスタＭＢのゲート電圧ＶB が２Ｖ時の入出力
特性であり、曲線Ｂは、ＶB＝３Ｖ時の入出力特性であ
る。ＶB ＝２ＶよりＶB ＝３Ｖの方が、ＭＯＳトランジ
スタＭＢに流れる電源が増加するため、オフセット電圧
は低下するが利得は変化せず０．９のままの特性を示
す。
ず、図４に示すエンハンスメントＭＯＳトランジスタＭ
Ａ，ＭＢより成るソースフォロワーの入出力特性図を用
いて基本特性を説明する。図４において曲線Ａは、ＭＯ
ＳトランジスタＭＢのゲート電圧ＶB が２Ｖ時の入出力
特性であり、曲線Ｂは、ＶB＝３Ｖ時の入出力特性であ
る。ＶB ＝２ＶよりＶB ＝３Ｖの方が、ＭＯＳトランジ
スタＭＢに流れる電源が増加するため、オフセット電圧
は低下するが利得は変化せず０．９のままの特性を示
す。
【００１２】ここでＶINが１０Ｖから１１Ｖに線形に変
化するのに合わせてＶB を３Ｖから２Ｖに線形に下げれ
ば動作特性は図４にＸ点，Ｙ点を結ぶ破線Ｃの様にな
り、図よりわかる様に、利得は１．５と大きなものとな
る。
化するのに合わせてＶB を３Ｖから２Ｖに線形に下げれ
ば動作特性は図４にＸ点，Ｙ点を結ぶ破線Ｃの様にな
り、図よりわかる様に、利得は１．５と大きなものとな
る。
【００１３】この様に、ソースフォロワーの負荷トラン
ジスタのゲート電圧をその駆動トランジスタのゲート電
圧の変化と逆の電圧変化を与えることができれば、ソー
スフォロワーの利得は１以上とすることが可能になる。
本発明ではこの特性を利用して、図１に示す２段，３段
目の負荷用ＭＯＳトランジスタＭＬ３ＡとＭＬ４Ａのゲ
ート電圧をその駆動用ＭＯＳトランジスタＭ３，Ｍ４の
ゲート電圧Ｖ2 ，Ｖ3Aと逆の変化を与えている。その逆
の変化を与えるための動作を図５の特性曲線を用いて説
明する。
ジスタのゲート電圧をその駆動トランジスタのゲート電
圧の変化と逆の電圧変化を与えることができれば、ソー
スフォロワーの利得は１以上とすることが可能になる。
本発明ではこの特性を利用して、図１に示す２段，３段
目の負荷用ＭＯＳトランジスタＭＬ３ＡとＭＬ４Ａのゲ
ート電圧をその駆動用ＭＯＳトランジスタＭ３，Ｍ４の
ゲート電圧Ｖ2 ，Ｖ3Aと逆の変化を与えている。その逆
の変化を与えるための動作を図５の特性曲線を用いて説
明する。
【００１４】いま、節点Ｐの電圧ＶP がΔＶP だけ増加
するとＭＯＳトランジスタＭ２，ＭＬ２よりなるソース
フォロワー回路の出力電圧Ｖ2 はΔＶ2 だけ増加する。
通常このΔＶ2 はΔＶP の０．９倍である。Ｖ2 を入力
とするＭＯＳトランジスタＭ６Ａ，ＭＬ６Ａよりなるレ
ベルシフト回路の出力電圧はΔＶ6Aだけ増加する。この
ΔＶ6Aの増加により、Ｖ6Aを入力とするＭＯＳトランジ
スタＭ７Ａ，ＭＬ７Ａより成るインバーター回路の出力
電圧Ｖ7AはΔＶ7Aだけ減少する。結果としてΔＶ2 の電
圧増加により、ＭＯＳトランジスタＭＬ３Ａ，ＭＬ４Ａ
の負荷ＭＯＳトランジスタのゲート電圧はΔＶ7Aだけ減
少する。このことによりＭＯＳトランジスタＭ３，ＭＬ
３Ａよりなるソースフォロワー回路の利得は図４を用い
て説明した理由により１以上となり、同様な理由により
ＭＯＳトランジスタＭ４，ＭＬ４Ａよりなるソースフォ
ロワー回路の利得も１以上となる。
するとＭＯＳトランジスタＭ２，ＭＬ２よりなるソース
フォロワー回路の出力電圧Ｖ2 はΔＶ2 だけ増加する。
通常このΔＶ2 はΔＶP の０．９倍である。Ｖ2 を入力
とするＭＯＳトランジスタＭ６Ａ，ＭＬ６Ａよりなるレ
ベルシフト回路の出力電圧はΔＶ6Aだけ増加する。この
ΔＶ6Aの増加により、Ｖ6Aを入力とするＭＯＳトランジ
スタＭ７Ａ，ＭＬ７Ａより成るインバーター回路の出力
電圧Ｖ7AはΔＶ7Aだけ減少する。結果としてΔＶ2 の電
圧増加により、ＭＯＳトランジスタＭＬ３Ａ，ＭＬ４Ａ
の負荷ＭＯＳトランジスタのゲート電圧はΔＶ7Aだけ減
少する。このことによりＭＯＳトランジスタＭ３，ＭＬ
３Ａよりなるソースフォロワー回路の利得は図４を用い
て説明した理由により１以上となり、同様な理由により
ＭＯＳトランジスタＭ４，ＭＬ４Ａよりなるソースフォ
ロワー回路の利得も１以上となる。
【００１５】図６は本発明の第２の実施例であり図１の
第１の実施例と異なる点はソースフォロワーを２段のみ
とし、かつまたＶ2 の電圧変化と逆の電圧変化を発生す
る部分をＭＯＳトランジスタＭ５Ｂ，ＭＬ５ＢＬの電圧
源と、ＭＯＳトランジスタＭ６Ｂ，ＭＬ６Ｂのインバー
ターの４つのＭＯＳトランジスタのみで構成している点
であり、回路構成が簡単になるという利点を有してい
る。
第１の実施例と異なる点はソースフォロワーを２段のみ
とし、かつまたＶ2 の電圧変化と逆の電圧変化を発生す
る部分をＭＯＳトランジスタＭ５Ｂ，ＭＬ５ＢＬの電圧
源と、ＭＯＳトランジスタＭ６Ｂ，ＭＬ６Ｂのインバー
ターの４つのＭＯＳトランジスタのみで構成している点
であり、回路構成が簡単になるという利点を有してい
る。
【００１６】
【発明の効果】以上説明したように、本発明では、電荷
転送装置の出力回路に使用されるソースフォロワー回路
において、駆動用ＭＯＳトランジスタのゲート電圧と逆
の電圧変化を負荷側のＭＯＳトランジスタのゲートに加
えることによりソースフォロワー回路の電圧増幅率を１
以上にすることができる。したがって、本発明によれ
ば、出力回路の高速動作のためにソースフォロワー回路
を２段、又は３段直列に接続しても電圧増幅率の低下は
起きず、高速で高感度な電荷転送装置の出力回路が構成
できる。
転送装置の出力回路に使用されるソースフォロワー回路
において、駆動用ＭＯＳトランジスタのゲート電圧と逆
の電圧変化を負荷側のＭＯＳトランジスタのゲートに加
えることによりソースフォロワー回路の電圧増幅率を１
以上にすることができる。したがって、本発明によれ
ば、出力回路の高速動作のためにソースフォロワー回路
を２段、又は３段直列に接続しても電圧増幅率の低下は
起きず、高速で高感度な電荷転送装置の出力回路が構成
できる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】従来例を示す回路図である。
【図３】従来例の動作を説明するタイミングチャートで
ある。
ある。
【図４】本発明の第１の実施例の基本動作を説明する入
・出力特性図である。
・出力特性図である。
【図５】本発明の第１の実施例の全体動作を説明する特
性曲線図である。
性曲線図である。
【図６】本発明の第２の実施例を示す回路図である。
１ フローティングディフュージョン ２ 電荷転送領域 ３ 転送電力 ４ 出力ゲート ＭＤ１，ＭＬ２，ＭＬ３，ＭＬ４，ＭＬ５Ａ ディプ
リーション型ＭＯＳトランジスタ Ｍ２，Ｍ３，Ｍ４，Ｍ５Ａ，Ｍ６Ａ，Ｍ７Ａ，Ｍ５Ｂ，
Ｍ６Ｂ，ＭＬ３Ａ，ＭＬ４Ａ，ＭＬ６Ａ，ＭＬ７Ａ，Ｍ
Ｌ５Ｂ，ＭＬ６Ｂ，ＭＡ，ＭＢ エンハンスメント型
ＭＯＳトランジスタ ＯＵＴ，ＯＵＴＡ，ＯＵＴＢ 出力端子 Ｐ 電荷注入点
リーション型ＭＯＳトランジスタ Ｍ２，Ｍ３，Ｍ４，Ｍ５Ａ，Ｍ６Ａ，Ｍ７Ａ，Ｍ５Ｂ，
Ｍ６Ｂ，ＭＬ３Ａ，ＭＬ４Ａ，ＭＬ６Ａ，ＭＬ７Ａ，Ｍ
Ｌ５Ｂ，ＭＬ６Ｂ，ＭＡ，ＭＢ エンハンスメント型
ＭＯＳトランジスタ ＯＵＴ，ＯＵＴＡ，ＯＵＴＢ 出力端子 Ｐ 電荷注入点
Claims (4)
- 【請求項１】 電荷転送手段と、前記電荷転送手段から
転送される電荷を受けるフローティングディフュージョ
ン部と、前記フローティングディフュージョン部の電位
変化を検出する第１のソース・フォロワー回路と、前記
第１のソース・フォロワー回路の出力を受ける第２のソ
ース・フォロワー回路であって第１の駆動用ＭＯＳトラ
ンジスタ及び第１の負荷用ＭＯＳトランジスタからなる
第２のソース・フォロワー回路と、前記第１の負荷用Ｍ
ＯＳトランジスタのゲートに電圧を供給するゲート電圧
発生手段であって前記第１の駆動用ＭＯＳトランジスタ
のゲート電圧が上昇すると前記第１の負荷用ＭＯＳトラ
ンジスタに供給する電圧を低下させるゲート電圧発生手
段とを備えることを特徴とする信号電荷検出回路を有す
る電荷転送装置。 - 【請求項２】 前記ゲート電圧発生手段は、前記第１の
駆動用ＭＯＳトランジスタのゲート電圧を受け、出力電
圧を前記第１の負荷用ＭＯＳトランジスタのゲートに供
給するインバータ回路を含むことを特徴とする請求項１
記載の信号電荷検出回路を有する電荷転送装置。 - 【請求項３】 前記第２のソース・フォロワー回路の出
力を受ける第３のソース・フォロワー回路であって第２
の駆動用ＭＯＳトランジスタ及び第２の負荷用ＭＯＳト
ランジスタからなる第３のソース・フォロワー回路をさ
らに有し、前記ゲート電圧発生手段は、前記第２の負荷
用ＭＯＳトランジスタのゲートに、前記第１の負荷用Ｍ
ＯＳトランジスタのゲートに供給する電圧と同一の電圧
をさらに供給するものであることを特徴とする請求項１
又は２記載の信号電荷検出回路を有する電荷転送装置。 - 【請求項４】 電荷転送手段と、前記電荷転送手段から
転送される電荷を受けるフローティングディフュージョ
ン部と、第１の電源端子及び第１の回路接点間に接続さ
れた第１のトランジスタであってゲートが前記フローテ
ィングディフュージョン部に接続された第１のトランジ
スタと、前記第１の回路接点及び第２の電源端子間に接
続された第２のトランジスタと、前記第１の電源端子及
び第２の回路接点間に接続された第３のトランジスタで
あってゲートが前記第１の回路接点に接続された第３の
トランジスタと、前記第２の回路接点及び前記第２ の電
源端子間に接続された第４のトランジスタと、前記第４
のトランジスタのゲートに電圧を供給する手段であっ
て、前記第１の回路接点の電圧が上昇すると前記第４の
トランジスタの前記ゲートに供給する電圧を低下させ、
逆に前記第１の回路接点の電圧が低下すると前記第４の
トランジスタの前記ゲートに供給する電圧を上昇させる
手段とを備える電荷転送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004193A JP2701546B2 (ja) | 1991-01-18 | 1991-01-18 | 信号電荷検出回路を有する電荷転送装置 |
| DE69214300T DE69214300T2 (de) | 1991-01-18 | 1992-01-16 | Ladungsübertragungsanordnung mit Ladungssignaldetektor mit verbesserter Empfindlichkeit sowie mit verbesserter Spannungsverstärkung |
| EP92100678A EP0495500B1 (en) | 1991-01-18 | 1992-01-16 | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification |
| US07/822,751 US5287393A (en) | 1991-01-18 | 1992-01-21 | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004193A JP2701546B2 (ja) | 1991-01-18 | 1991-01-18 | 信号電荷検出回路を有する電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04243139A JPH04243139A (ja) | 1992-08-31 |
| JP2701546B2 true JP2701546B2 (ja) | 1998-01-21 |
Family
ID=11577858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3004193A Expired - Fee Related JP2701546B2 (ja) | 1991-01-18 | 1991-01-18 | 信号電荷検出回路を有する電荷転送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5287393A (ja) |
| EP (1) | EP0495500B1 (ja) |
| JP (1) | JP2701546B2 (ja) |
| DE (1) | DE69214300T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2707440B1 (fr) * | 1993-07-09 | 1995-08-18 | Thomson Csf Semiconducteurs | Convertisseur charge-tension à rétroaction commandée. |
| JP3413664B2 (ja) * | 1993-08-12 | 2003-06-03 | ソニー株式会社 | 電荷転送装置 |
| US5541402A (en) * | 1994-10-17 | 1996-07-30 | At&T Corp. | Imaging active pixel device having a non-destructive read-out gate |
| FR2732848B1 (fr) * | 1995-04-04 | 1997-05-16 | Thomson Csf Semiconducteurs | Amplificateur de lecture de registre ccd |
| DE69841968D1 (de) * | 1997-08-15 | 2010-12-09 | Sony Corp | Festkörper-Bildaufnahmevorrichtung und Steuerverfahren dafür |
| JP4200545B2 (ja) * | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| US6140630A (en) * | 1998-10-14 | 2000-10-31 | Micron Technology, Inc. | Vcc pump for CMOS imagers |
| US6166580A (en) * | 1998-12-18 | 2000-12-26 | Vlsi Technology, Inc. | CMOS high-to-low voltage buffer |
| EP1185888B1 (en) * | 2000-02-02 | 2012-03-14 | Koninklijke Philips Electronics N.V. | Sensor and method of operating the sensor |
| JP4299697B2 (ja) * | 2004-03-04 | 2009-07-22 | シャープ株式会社 | 固体撮像装置 |
| JP2006340071A (ja) * | 2005-06-02 | 2006-12-14 | Fujifilm Holdings Corp | 固体撮像素子用出力アンプ |
| CN110166033B (zh) * | 2013-11-15 | 2023-07-07 | 德克萨斯仪器股份有限公司 | 用于控制耗尽型晶体管的方法和电路 |
| KR20150112108A (ko) * | 2014-03-26 | 2015-10-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN108877682B (zh) * | 2018-07-18 | 2020-04-28 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
| CN109599144B (zh) * | 2018-11-29 | 2020-12-11 | 合肥鑫晟光电科技有限公司 | 移位寄存单元、栅极驱动电路、显示装置及驱动方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829633B2 (ja) * | 1978-11-14 | 1983-06-23 | 富士通株式会社 | 電荷転送装置の電荷検出装置 |
| JPS59229834A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 電荷転送装置 |
| DE3484122D1 (de) * | 1983-11-21 | 1991-03-28 | Nec Corp | Schaltung zur feststellung von signalladungen, die in einer ladungsverschiebeschaltung uebertragen werden. |
| JPS60220972A (ja) * | 1984-04-18 | 1985-11-05 | Sony Corp | 電荷結合素子 |
| US4603426A (en) * | 1985-04-04 | 1986-07-29 | Rca Corporation | Floating-diffusion charge sensing for buried-channel CCD using a doubled clocking voltage |
| JPS63157398A (ja) * | 1986-12-22 | 1988-06-30 | Fuji Photo Film Co Ltd | 電荷転送デバイスの出力アンプ |
| JP2672507B2 (ja) * | 1987-05-21 | 1997-11-05 | 株式会社東芝 | 電荷転送素子 |
| JPH02262344A (ja) * | 1989-03-31 | 1990-10-25 | Sony Corp | 出力回路 |
-
1991
- 1991-01-18 JP JP3004193A patent/JP2701546B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-16 EP EP92100678A patent/EP0495500B1/en not_active Expired - Lifetime
- 1992-01-16 DE DE69214300T patent/DE69214300T2/de not_active Expired - Fee Related
- 1992-01-21 US US07/822,751 patent/US5287393A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0495500B1 (en) | 1996-10-09 |
| US5287393A (en) | 1994-02-15 |
| EP0495500A3 (en) | 1993-09-15 |
| DE69214300T2 (de) | 1997-05-07 |
| EP0495500A2 (en) | 1992-07-22 |
| JPH04243139A (ja) | 1992-08-31 |
| DE69214300D1 (de) | 1996-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701546B2 (ja) | 信号電荷検出回路を有する電荷転送装置 | |
| US4563601A (en) | Level conversion input circuit | |
| US4816705A (en) | Bi-CMOS logic circuit | |
| US4618785A (en) | CMOS sense amplifier with level shifter | |
| JP4066211B2 (ja) | 電荷転送増幅回路、電圧比較器及びセンスアンプ | |
| US3983412A (en) | Differential sense amplifier | |
| US4725813A (en) | MOS type circuit device | |
| KR950001430B1 (ko) | 전류 감지 증폭 회로 | |
| US5355028A (en) | Lower power CMOS buffer amplifier for use in integrated circuit substrate bias generators | |
| WO1995020268A1 (en) | Semiconductor device | |
| EP0085436B1 (en) | Buffer circuits | |
| US4653029A (en) | MOS amplifier and semiconductor memory using the same | |
| US4521695A (en) | CMOS D-type latch employing six transistors and four diodes | |
| EP0439158B1 (en) | High speed level conversion circuit | |
| US5452254A (en) | Semiconductor memory device | |
| JP2766056B2 (ja) | 電流センス増幅器 | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| JP3626083B2 (ja) | 電荷転送装置 | |
| JP2617189B2 (ja) | 電流検出回路 | |
| US4280067A (en) | Semiconductor charge transfer device having a decoupling gate for stopping reverse charge flow | |
| US3900743A (en) | Charge amplifier | |
| US4380707A (en) | Transistor-transistor logic input buffer circuit with power supply/temperature effects compensation circuit | |
| JPH0353646B2 (ja) | ||
| JPH0758593B2 (ja) | センスアップ回路 | |
| EP0272688A2 (en) | An output amplifier for a charge transfer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |