JP2785858B2 - 高速制御適応フィルタを用いた受信方式 - Google Patents
高速制御適応フィルタを用いた受信方式Info
- Publication number
- JP2785858B2 JP2785858B2 JP6008212A JP821294A JP2785858B2 JP 2785858 B2 JP2785858 B2 JP 2785858B2 JP 6008212 A JP6008212 A JP 6008212A JP 821294 A JP821294 A JP 821294A JP 2785858 B2 JP2785858 B2 JP 2785858B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adaptive filter
- output
- circuit
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
- H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、時変伝送路での高速制
御適応フィルタを用いた受信方式に関し、特に遅延検波
回路を有する高速制御適応フィルタを用いた受信方式に
関する。
御適応フィルタを用いた受信方式に関し、特に遅延検波
回路を有する高速制御適応フィルタを用いた受信方式に
関する。
【０００２】
【従来の技術】従来の高速制御適応フィルタを用いた受
信方式は、例えば特開平３−７６４３４号に示されてい
るものをはじめ、様々なタイプのものが提案されてお
り、一例を図２を参照して説明する。図２において、こ
の方式は復調回路２１と、高速適応アルゴリズムを用い
た適応フィルタ２２と、遅延検波回路２３と、誤差信号
生成回路２４とを有している。受信信号は入力端子２０
より復調回路２１に入力され、復調信号が出力される。
復調回路２１の出力信号は高速適応アルゴリズムを用い
た適応フィルタ２２に入力され、伝送路特性の補償を行
った信号が出力される。適応フィルタ２２の出力は遅延
検波回路２３に入力され、遅延された適応フィルタ出力
値の位相成分を基準として、搬送波位相に同期した信号
が出力される。遅延検波回路２３の出力は誤差信号生成
回路２４に入力され、入力信号と誤差信号生成回路２４
にてあらかじめ設定された希望信号との間の誤差信号が
出力される。誤差信号生成回路２４の出力は、次回の適
応フィルタ２２のフィルタ係数を制御するのに利用され
る。このようにして、誤差信号の自乗平均が最小になる
ように適応フィルタ２２のフィルタ係数が逐次制御され
る。
信方式は、例えば特開平３−７６４３４号に示されてい
るものをはじめ、様々なタイプのものが提案されてお
り、一例を図２を参照して説明する。図２において、こ
の方式は復調回路２１と、高速適応アルゴリズムを用い
た適応フィルタ２２と、遅延検波回路２３と、誤差信号
生成回路２４とを有している。受信信号は入力端子２０
より復調回路２１に入力され、復調信号が出力される。
復調回路２１の出力信号は高速適応アルゴリズムを用い
た適応フィルタ２２に入力され、伝送路特性の補償を行
った信号が出力される。適応フィルタ２２の出力は遅延
検波回路２３に入力され、遅延された適応フィルタ出力
値の位相成分を基準として、搬送波位相に同期した信号
が出力される。遅延検波回路２３の出力は誤差信号生成
回路２４に入力され、入力信号と誤差信号生成回路２４
にてあらかじめ設定された希望信号との間の誤差信号が
出力される。誤差信号生成回路２４の出力は、次回の適
応フィルタ２２のフィルタ係数を制御するのに利用され
る。このようにして、誤差信号の自乗平均が最小になる
ように適応フィルタ２２のフィルタ係数が逐次制御され
る。
【０００３】
【発明が解決しようとする課題】この従来の受信方式で
は、遅延検波回路２３において、搬送波位相の基準とな
る、適応フィルタ出力信号を遅延した出力信号の大きさ
が、ゼロに近いような非常に小さい値の場合、出力信号
に含まれる位相情報が少ないため、搬送波位相に同期し
た遅延検波回路２３の出力値の信頼性が小さくなる。し
たがって、遅延検波回路２３の出力を誤差信号生成回路
２４に入力した後に出力される誤差信号が大きくなる場
合があり、よって、次回の適応フィルタ２２のフィルタ
係数更新時に、誤った方向に大きく変動する場合があ
る。誤差信号を高速に収束させることが可能な高速適応
アルゴリズムを用いた場合、フィルタ係数更新時の誤差
信号に対する依存度が大きいため、前記現象が起こった
場合に収束の高速化が損なわれる。
は、遅延検波回路２３において、搬送波位相の基準とな
る、適応フィルタ出力信号を遅延した出力信号の大きさ
が、ゼロに近いような非常に小さい値の場合、出力信号
に含まれる位相情報が少ないため、搬送波位相に同期し
た遅延検波回路２３の出力値の信頼性が小さくなる。し
たがって、遅延検波回路２３の出力を誤差信号生成回路
２４に入力した後に出力される誤差信号が大きくなる場
合があり、よって、次回の適応フィルタ２２のフィルタ
係数更新時に、誤った方向に大きく変動する場合があ
る。誤差信号を高速に収束させることが可能な高速適応
アルゴリズムを用いた場合、フィルタ係数更新時の誤差
信号に対する依存度が大きいため、前記現象が起こった
場合に収束の高速化が損なわれる。
【０００４】それ故、本発明の課題は、適応フィルタに
おけるフィルタ係数の誤まった更新を防ぐことのできる
高速制御適応フィルタを用いた受信方式を提供すること
にある。
おけるフィルタ係数の誤まった更新を防ぐことのできる
高速制御適応フィルタを用いた受信方式を提供すること
にある。
【０００５】
【課題を解決するための手段】本発明は、受信信号を復
調する復調回路と、該復調回路の出力信号を入力とし、
高速適応アルゴリズムを用いて伝送路特性の補償を行う
適応フィルタと、該適応フィルタの出力信号を入力と
し、該出力信号を遅延させた信号の位相成分を基準とし
て、搬送波位相に同期した信号を出力する遅延検波回路
と、前記遅延検波回路出力を入力とし、あらかじめ設定
された希望信号との誤差信号を出力する誤差信号生成回
路とを有し、前記誤差信号を最小にするように前記適応
フィルタのフィルタ係数が制御される高速制御適応フィ
ルタを用いた受信方式において、前記適応フィルタの出
力信号を遅延させた遅延信号を用い、該遅延信号の大き
さが、あらかじめ定められたしきい値より高い場合は前
記誤差信号により前記適応フィルタのフィルタ係数の更
新を行い、前記しきい値より低い場合は前記適応フィル
タのフィルタ係数の更新を行わないように制御する誤差
信号制御回路を備えたことを特徴とする。
調する復調回路と、該復調回路の出力信号を入力とし、
高速適応アルゴリズムを用いて伝送路特性の補償を行う
適応フィルタと、該適応フィルタの出力信号を入力と
し、該出力信号を遅延させた信号の位相成分を基準とし
て、搬送波位相に同期した信号を出力する遅延検波回路
と、前記遅延検波回路出力を入力とし、あらかじめ設定
された希望信号との誤差信号を出力する誤差信号生成回
路とを有し、前記誤差信号を最小にするように前記適応
フィルタのフィルタ係数が制御される高速制御適応フィ
ルタを用いた受信方式において、前記適応フィルタの出
力信号を遅延させた遅延信号を用い、該遅延信号の大き
さが、あらかじめ定められたしきい値より高い場合は前
記誤差信号により前記適応フィルタのフィルタ係数の更
新を行い、前記しきい値より低い場合は前記適応フィル
タのフィルタ係数の更新を行わないように制御する誤差
信号制御回路を備えたことを特徴とする。
【０００６】なお、前記誤差信号制御回路における前記
しきい値は、受信信号レベルの時間変動に応じて可変に
することが好ましい。
しきい値は、受信信号レベルの時間変動に応じて可変に
することが好ましい。
【０００７】また、前記遅延検波回路は、前記適応フィ
ルタの出力信号を１シンボル遅延させて前記遅延信号と
して出力する遅延回路と、前記適応フィルタの出力信号
と前記遅延信号とを積算する積算回路とで構成され、前
記誤差信号制御回路は、前記遅延信号の振幅を検出する
レベル検出回路と、前記誤差信号を受けると共に、該レ
ベル検出回路の出力を前記しきい値と比較し、前記レベ
ル検出回路の出力が前記しきい値より高い場合には前記
誤差信号をそのまま前記適応フィルタに出力し、前記し
きい値より低い場合にはゼロ信号を出力する判定回路と
で構成される。
ルタの出力信号を１シンボル遅延させて前記遅延信号と
して出力する遅延回路と、前記適応フィルタの出力信号
と前記遅延信号とを積算する積算回路とで構成され、前
記誤差信号制御回路は、前記遅延信号の振幅を検出する
レベル検出回路と、前記誤差信号を受けると共に、該レ
ベル検出回路の出力を前記しきい値と比較し、前記レベ
ル検出回路の出力が前記しきい値より高い場合には前記
誤差信号をそのまま前記適応フィルタに出力し、前記し
きい値より低い場合にはゼロ信号を出力する判定回路と
で構成される。
【０００８】
【作用】上記構成において、適応フィルタの出力信号を
遅延させた信号がしきい値より低い場合は、誤差信号制
御回路の出力をゼロとし、次回の適応フィルタのフィル
タ係数更新を行わないように制御することによって、誤
った適応フィルタのフィルタ係数の更新を防ぎ、収束の
高速化が計られる。
遅延させた信号がしきい値より低い場合は、誤差信号制
御回路の出力をゼロとし、次回の適応フィルタのフィル
タ係数更新を行わないように制御することによって、誤
った適応フィルタのフィルタ係数の更新を防ぎ、収束の
高速化が計られる。
【０００９】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。図１は、本発明による高速適応制御フィ
ルタを用いた受信方式の一実施例である。本発明で扱う
受信信号としては、例えばＰＳＫ（Ｐｈａｓｅ Ｓｈｉ
ｆｔ Ｋｅｙｉｎｇ）変調信号が考えられる。図１にお
いて、受信信号は入力端子１０より復調回路１１に入力
される。復調回路１１の出力信号は、高速適応アルゴリ
ズム［例えばＲＬＳ（ｒｅｃｕｓｉｖｅ ｌｅａｓｔ
ｓｑｕａｒｅ）］を用いた適応フィルタ１２に入力され
る。適応フィルタ１２により復調信号に対して伝送路特
性の補償が加えられた後、適応フィルタ１２の出力は遅
延検波回路１３に入力される。遅延検波回路１３は遅延
回路１７と積算回路１８とを有し、遅延回路１７によっ
て適応フィルタ１２の出力信号が１シンボル遅延され
る。一方、遅延回路１７から出力される遅延信号と適応
フィルタ１２の出力を積算回路１８で積算することによ
って、適応フィルタ１２の出力信号が、遅延回路１７の
出力信号の位相成分を基準として搬送波位相に同期され
る。
して説明する。図１は、本発明による高速適応制御フィ
ルタを用いた受信方式の一実施例である。本発明で扱う
受信信号としては、例えばＰＳＫ（Ｐｈａｓｅ Ｓｈｉ
ｆｔ Ｋｅｙｉｎｇ）変調信号が考えられる。図１にお
いて、受信信号は入力端子１０より復調回路１１に入力
される。復調回路１１の出力信号は、高速適応アルゴリ
ズム［例えばＲＬＳ（ｒｅｃｕｓｉｖｅ ｌｅａｓｔ
ｓｑｕａｒｅ）］を用いた適応フィルタ１２に入力され
る。適応フィルタ１２により復調信号に対して伝送路特
性の補償が加えられた後、適応フィルタ１２の出力は遅
延検波回路１３に入力される。遅延検波回路１３は遅延
回路１７と積算回路１８とを有し、遅延回路１７によっ
て適応フィルタ１２の出力信号が１シンボル遅延され
る。一方、遅延回路１７から出力される遅延信号と適応
フィルタ１２の出力を積算回路１８で積算することによ
って、適応フィルタ１２の出力信号が、遅延回路１７の
出力信号の位相成分を基準として搬送波位相に同期され
る。
【００１０】積算回路１８の出力信号は誤差信号生成回
路１４に入力され、その内部においてあらかじめ設定さ
れた希望信号と積算回路１８の出力信号との間の誤差信
号が誤差信号生成回路１４より出力される。誤差信号生
成回路１４の出力信号と遅延回路１７の出力信号は、誤
差信号制御回路１６に入力され、遅延回路１７の出力ベ
クトルがゼロに近いあらかじめ定められたしきい値より
低い場合は、誤差信号制御回路１６はゼロを出力する。
一方、遅延回路１７の出力ベクトルが前記しきい値より
高い場合は、誤差信号制御回路１６は誤差信号生成回路
１４の出力信号を出力するように制御される。誤差信号
制御回路１６の出力信号は、高速適応アルゴリズムを用
いて適応フィルタ１２の次回フィルタ係数を制御する。
路１４に入力され、その内部においてあらかじめ設定さ
れた希望信号と積算回路１８の出力信号との間の誤差信
号が誤差信号生成回路１４より出力される。誤差信号生
成回路１４の出力信号と遅延回路１７の出力信号は、誤
差信号制御回路１６に入力され、遅延回路１７の出力ベ
クトルがゼロに近いあらかじめ定められたしきい値より
低い場合は、誤差信号制御回路１６はゼロを出力する。
一方、遅延回路１７の出力ベクトルが前記しきい値より
高い場合は、誤差信号制御回路１６は誤差信号生成回路
１４の出力信号を出力するように制御される。誤差信号
制御回路１６の出力信号は、高速適応アルゴリズムを用
いて適応フィルタ１２の次回フィルタ係数を制御する。
【００１１】ここで、適応フィルタ１２の出力信号を１
シンボル遅延させた遅延回路１７の出力ベクトルが、搬
送波位相の信頼性の少ない非常に小さい値の場合、適応
フィルタ１２の出力信号が正確な情報を持っていても、
積算回路１８の出力は非常に小さい値となり、よって誤
差信号生成回路１４から出力される誤差信号は大きな値
を持つことになる。この場合に誤差信号制御回路１６に
おいて、遅延回路１７からの入力信号がゼロに近いしき
い値より低い場合、誤差信号制御回路１６の出力値はゼ
ロとなり、適応フィルタ１２の次回のフィルタ係数の更
新は行わないため、フィルタ係数の誤った更新を防ぐこ
とができる。
シンボル遅延させた遅延回路１７の出力ベクトルが、搬
送波位相の信頼性の少ない非常に小さい値の場合、適応
フィルタ１２の出力信号が正確な情報を持っていても、
積算回路１８の出力は非常に小さい値となり、よって誤
差信号生成回路１４から出力される誤差信号は大きな値
を持つことになる。この場合に誤差信号制御回路１６に
おいて、遅延回路１７からの入力信号がゼロに近いしき
い値より低い場合、誤差信号制御回路１６の出力値はゼ
ロとなり、適応フィルタ１２の次回のフィルタ係数の更
新は行わないため、フィルタ係数の誤った更新を防ぐこ
とができる。
【００１２】高速適応アルゴリズムとしてＲＬＳアルゴ
リズムを用いた場合、フィルタ係数の更新値は、 ｈ（ｎ）＝ｈ（ｎ−１）＋ｋ（ｎ）η（ｎ） となる。ここで、ｈ（ｎ）は適応後フィルタ係数更新
値、ｈ（ｎ−１）は適応前フィルタ係数、ｋ（ｎ）はゲ
インベクトル、η（ｎ）は誤差信号である［例えばサイ
モン・ヘイキン著「適応フィルタ入門」現代工学社、１
９８７年９月１０日発行、の第１４４頁に記載］。ＲＬ
Ｓアルゴリズムでは、ＬＭＳ［ｌｅａｓｔｍｅａｎ ｓ
ｑｕａｒｅ］アルゴリズムに比べ、初期引き込み過程に
おいて、誤差信号の大きさに対するフィルタ係数の変動
度が大きいため、本発明の受信方式を用いることによ
り、フィルタ係数の誤った更新を防ぐことで収束速度の
高速化が実現できる。
リズムを用いた場合、フィルタ係数の更新値は、 ｈ（ｎ）＝ｈ（ｎ−１）＋ｋ（ｎ）η（ｎ） となる。ここで、ｈ（ｎ）は適応後フィルタ係数更新
値、ｈ（ｎ−１）は適応前フィルタ係数、ｋ（ｎ）はゲ
インベクトル、η（ｎ）は誤差信号である［例えばサイ
モン・ヘイキン著「適応フィルタ入門」現代工学社、１
９８７年９月１０日発行、の第１４４頁に記載］。ＲＬ
Ｓアルゴリズムでは、ＬＭＳ［ｌｅａｓｔｍｅａｎ ｓ
ｑｕａｒｅ］アルゴリズムに比べ、初期引き込み過程に
おいて、誤差信号の大きさに対するフィルタ係数の変動
度が大きいため、本発明の受信方式を用いることによ
り、フィルタ係数の誤った更新を防ぐことで収束速度の
高速化が実現できる。
【００１３】図３は本発明の一実施例で使用する適応フ
ィルタ１２の構成図である。適応フィルタ１２は、例え
ばＭタップのトランスバーサル型フィルタで構成するこ
とができる。図３において時刻ｎの場合、入力信号ｕ
（ｎ）はフィルタ係数ｈ1 （ｎ）と積算器３０６で積算
され、加算器３０９に入力される。遅延器３０３によっ
て１サンプリング時間遅延された入力信号ｕ（ｎ−１）
は、フィルタ係数ｈ2 （ｎ）と積算器３０７で積算さ
れ、加算器３０９に入力される。以下同様にして、Ｍ番
目の遅延器３０５によって（Ｍ−１）サンプリング時間
遅延された入力信号ｕ（ｎ−Ｍ＋１）は、フィルタ係数
ｈM （ｎ）と積算器３０８で積算され、加算器３０９に
入力される。加算器３０９ではＭ個の積算器３０６，３
０７，…，３０８の積算結果を総和し、出力する。この
とき、加算器３０９の出力値ｙ（ｎ）は、以下の数式１
で表わされる。
ィルタ１２の構成図である。適応フィルタ１２は、例え
ばＭタップのトランスバーサル型フィルタで構成するこ
とができる。図３において時刻ｎの場合、入力信号ｕ
（ｎ）はフィルタ係数ｈ1 （ｎ）と積算器３０６で積算
され、加算器３０９に入力される。遅延器３０３によっ
て１サンプリング時間遅延された入力信号ｕ（ｎ−１）
は、フィルタ係数ｈ2 （ｎ）と積算器３０７で積算さ
れ、加算器３０９に入力される。以下同様にして、Ｍ番
目の遅延器３０５によって（Ｍ−１）サンプリング時間
遅延された入力信号ｕ（ｎ−Ｍ＋１）は、フィルタ係数
ｈM （ｎ）と積算器３０８で積算され、加算器３０９に
入力される。加算器３０９ではＭ個の積算器３０６，３
０７，…，３０８の積算結果を総和し、出力する。この
とき、加算器３０９の出力値ｙ（ｎ）は、以下の数式１
で表わされる。
【００１４】
【数１】
【００１５】また、誤差信号入力端子３０２に入力され
る誤差信号制御回路１６（図１）からの誤差信号η
（ｎ）を用い、高速適応アルゴリズム３１１によって、
フィルタ係数ｈ1 （ｎ），ｈ2 （ｎ），ｈM （ｎ）が次
回のフィルタ係数ｈ1 （ｎ＋１），ｈ2 （ｎ＋１），ｈ
M （ｎ＋１）に更新される。なお、高速適応アルゴリズ
ムは、例えば誤差信号に応じたフィルタ係数をテーブル
形式で記憶したメモリで実現される。
る誤差信号制御回路１６（図１）からの誤差信号η
（ｎ）を用い、高速適応アルゴリズム３１１によって、
フィルタ係数ｈ1 （ｎ），ｈ2 （ｎ），ｈM （ｎ）が次
回のフィルタ係数ｈ1 （ｎ＋１），ｈ2 （ｎ＋１），ｈ
M （ｎ＋１）に更新される。なお、高速適応アルゴリズ
ムは、例えば誤差信号に応じたフィルタ係数をテーブル
形式で記憶したメモリで実現される。
【００１６】図４は、本発明の一実施例で使用する誤差
信号制御回路１６（図１）のブロック図である。図４に
おいて、遅延回路１７（図１）の出力信号は、入力端子
４０１よりレベル検出回路４０３に入力され、信号の振
幅値を検出し出力する。判定回路４０４では、レベル検
出回路４０３の出力信号を受けると共に、入力端子４０
２から誤差信号生成回路１４（図１）の出力信号を入力
し、レベル検出回路４０３の出力信号と判定回路４０４
においてゼロに近いあらかじめ設定したしきい値とを比
較する。このとき、レベル検出回路４０３の出力信号が
しきい値より高い場合は、判定回路４０４は誤差信号生
成回路１４からの信号入力値をそのまま出力し、レベル
検出回路４０３の出力信号がしきい値より低い場合、判
定回路４０４はゼロ信号を出力する。
信号制御回路１６（図１）のブロック図である。図４に
おいて、遅延回路１７（図１）の出力信号は、入力端子
４０１よりレベル検出回路４０３に入力され、信号の振
幅値を検出し出力する。判定回路４０４では、レベル検
出回路４０３の出力信号を受けると共に、入力端子４０
２から誤差信号生成回路１４（図１）の出力信号を入力
し、レベル検出回路４０３の出力信号と判定回路４０４
においてゼロに近いあらかじめ設定したしきい値とを比
較する。このとき、レベル検出回路４０３の出力信号が
しきい値より高い場合は、判定回路４０４は誤差信号生
成回路１４からの信号入力値をそのまま出力し、レベル
検出回路４０３の出力信号がしきい値より低い場合、判
定回路４０４はゼロ信号を出力する。
【００１７】なお、判定回路４０４で設定されるしきい
値は固定でも良いが、受信信号の時間的変動状況、例え
ばレベルの変動速度に応じて可変とするのが好ましい。
この場合、判定回路４０４には、図４に示すように、入
力端子１０に入力した受信信号を入力し、変動速度の範
囲を複数種類設定すると共に、これに対応した複数種類
のしきい値を設定する。そして、判定回路４０４におい
て受信信号レベルの変動速度を監視するようにし、この
変動速度に対応したしきい値を選択して上記判定動作を
行うようにする。このようにすれば、判定回路４０４内
のしきい値が受信信号の状況によって誤差信号を制御す
るしきい値として適当でないと値となった時でもしきい
値を変更することで対応できる。
値は固定でも良いが、受信信号の時間的変動状況、例え
ばレベルの変動速度に応じて可変とするのが好ましい。
この場合、判定回路４０４には、図４に示すように、入
力端子１０に入力した受信信号を入力し、変動速度の範
囲を複数種類設定すると共に、これに対応した複数種類
のしきい値を設定する。そして、判定回路４０４におい
て受信信号レベルの変動速度を監視するようにし、この
変動速度に対応したしきい値を選択して上記判定動作を
行うようにする。このようにすれば、判定回路４０４内
のしきい値が受信信号の状況によって誤差信号を制御す
るしきい値として適当でないと値となった時でもしきい
値を変更することで対応できる。
【００１８】
【発明の効果】以上説明したように、本発明は搬送波位
相の基準となる遅延検波回路内部の遅延回路の出力ベト
クルに応じて、適応フィルタのフィルタ係数の更新を制
御するようにしたので、適応フィルタ係数の誤った更新
を防ぐことができ、収束の高速化を実現する効果を有す
る。
相の基準となる遅延検波回路内部の遅延回路の出力ベト
クルに応じて、適応フィルタのフィルタ係数の更新を制
御するようにしたので、適応フィルタ係数の誤った更新
を防ぐことができ、収束の高速化を実現する効果を有す
る。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
【図３】本発明の一実施例で用いられる適応フィルタの
ブロック図である。
ブロック図である。
【図４】本発明の一実施例で用いられる誤差信号制御回
路のブロック図である。
路のブロック図である。
１０，２０，３０１ 入力端子 １５，２５，３１０ 出力端子 ３０２ 誤差信号入力端子 ３０３，３０４，３０５ 遅延器 ３０６，３０７，３０８ 乗算器 ３０９ 加算器
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 1/76 - 3/10 H04B 7/005 - 7/015 H04L 27/00 H04L 27/22 H03H 17/00 - 17/06
Claims (4)
- 【請求項１】 受信信号を復調する復調回路と、該復調
回路の出力信号を入力とし、高速適応アルゴリズムを用
いて伝送路特性の補償を行う適応フィルタと、該適応フ
ィルタの出力信号を入力とし、該出力信号を遅延させた
信号の位相成分を基準として、搬送波位相に同期した信
号を出力する遅延検波回路と、前記遅延検波回路出力を
入力とし、あらかじめ設定された希望信号との誤差信号
を出力する誤差信号生成回路とを有し、前記誤差信号を
最小にするように前記適応フィルタのフィルタ係数が制
御される高速制御適応フィルタを用いた受信方式におい
て、前記適応フィルタの出力信号を遅延させた遅延信号
を用い、該遅延信号の大きさが、あらかじめ定められた
しきい値より高い場合は前記誤差信号により前記適応フ
ィルタのフィルタ係数の更新を行い、前記しきい値より
低い場合は前記適応フィルタのフィルタ係数の更新を行
わないように制御する誤差信号制御回路を備えたことを
特徴とする高速制御適応フィルタを用いた受信方式。 - 【請求項２】 請求項１記載の受信方式において、前記
誤差信号制御回路における前記しきい値を受信信号レベ
ルの時間変動に応じて可変にすることを特徴とする高速
制御適応フィルタを用いた受信方式。 - 【請求項３】 請求項１あるいは２記載の受信方式にお
いて、前記遅延検波回路は、前記適応フィルタの出力信
号を１シンボル遅延させて前記遅延信号として出力する
遅延回路と、前記適応フィルタの出力信号と前記遅延信
号とを積算する積算回路とを有することを特徴とする高
速制御適応フィルタを用いた受信方式。 - 【請求項４】 請求項３記載の受信方式において、前記
誤差信号制御回路は、前記遅延信号の振幅を検出するレ
ベル検出回路と、前記誤差信号を受けると共に、該レベ
ル検出回路の出力を前記しきい値と比較し、前記レベル
検出回路の出力が前記しきい値より高い場合には前記誤
差信号をそのまま前記適応フィルタに出力し、前記しき
い値より低い場合にはゼロ信号を出力する判定回路とを
有することを特徴とする高速制御適応フィルタを用いた
受信方式。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6008212A JP2785858B2 (ja) | 1994-01-28 | 1994-01-28 | 高速制御適応フィルタを用いた受信方式 |
| CA002141272A CA2141272C (en) | 1994-01-28 | 1995-01-27 | Signal reception system comprising an adaptive filter |
| KR1019950001971A KR0151930B1 (ko) | 1994-01-28 | 1995-01-27 | 적응 필터를 구비한 신호 수신 시스템 |
| EP95101164A EP0665654B1 (en) | 1994-01-28 | 1995-01-27 | Signal reception system comprising an adaptive filter |
| US08/379,864 US5528627A (en) | 1994-01-28 | 1995-01-27 | Signal reception system comprising an adaptive filter |
| DE69526602T DE69526602T2 (de) | 1994-01-28 | 1995-01-27 | Empfangssystem mit adaptivem Filter |
| AU11459/95A AU682556B2 (en) | 1994-01-28 | 1995-01-30 | Signal reception system comprising an adaptive filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6008212A JP2785858B2 (ja) | 1994-01-28 | 1994-01-28 | 高速制御適応フィルタを用いた受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221676A JPH07221676A (ja) | 1995-08-18 |
| JP2785858B2 true JP2785858B2 (ja) | 1998-08-13 |
Family
ID=11686935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6008212A Expired - Fee Related JP2785858B2 (ja) | 1994-01-28 | 1994-01-28 | 高速制御適応フィルタを用いた受信方式 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5528627A (ja) |
| EP (1) | EP0665654B1 (ja) |
| JP (1) | JP2785858B2 (ja) |
| KR (1) | KR0151930B1 (ja) |
| AU (1) | AU682556B2 (ja) |
| CA (1) | CA2141272C (ja) |
| DE (1) | DE69526602T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5692010A (en) * | 1996-01-17 | 1997-11-25 | Zenith Electronics Corporation | Adaptive equalizer with impulse noise protection |
| JPH1028080A (ja) * | 1996-07-12 | 1998-01-27 | Nec Corp | 低消費電力型通信用適応等化フィルタ |
| US6745218B1 (en) * | 1999-03-16 | 2004-06-01 | Matsushita Electric Industrial Co., Ltd. | Adaptive digital filter |
| JP2001016284A (ja) | 1999-07-01 | 2001-01-19 | Nec Saitama Ltd | 移動機用復調装置および移動機用復調方法 |
| US6591282B1 (en) * | 2000-04-05 | 2003-07-08 | Oak Technology, Inc. | Apparatus and method for a DC-Insensitive FIR filter for optical PRML channel |
| US7113556B1 (en) * | 2000-08-18 | 2006-09-26 | Texas Instruments Incorporated | Reliable decision directed adaptation in a communication system employing forward error control |
| US7103098B2 (en) | 2002-03-15 | 2006-09-05 | Intel Corporation | Adaptive receiver for multiplex/multi-access communications |
| JP3588092B2 (ja) * | 2002-09-30 | 2004-11-10 | 松下電器産業株式会社 | 受信装置及びブラインド受信方法 |
| JP6003467B2 (ja) * | 2012-09-25 | 2016-10-05 | 株式会社Ｊｖｃケンウッド | 無線通信装置、無線通信方法、及び無線通信プログラム |
| EP2987312B1 (en) * | 2013-04-15 | 2020-08-19 | Cerence Operating Company | System and method for acoustic echo cancellation |
| JP2016140020A (ja) * | 2015-01-29 | 2016-08-04 | ラピスセミコンダクタ株式会社 | 受信装置及び受信装置の受信方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4343041A (en) * | 1980-04-03 | 1982-08-03 | Codex Corporation | Modem circuitry |
| US4791390A (en) * | 1982-07-01 | 1988-12-13 | Sperry Corporation | MSE variable step adaptive filter |
| US4582075A (en) * | 1982-12-20 | 1986-04-15 | Disposable Toothbrush, Inc. | Disposable toothbrush with mounting handle |
| IT1212993B (it) * | 1983-08-11 | 1989-12-07 | Sip | Equalizzatore adattivo per segnali numerici soggetti a distorsioni variabili nel tempo |
| JPS6211326A (ja) * | 1985-07-09 | 1987-01-20 | Hitachi Ltd | 自動等化器再設定方式 |
| FR2641922B1 (fr) * | 1988-12-30 | 1991-03-22 | Alcatel Transmission | Dispositif d'egalisation auto-adaptative pour installation de demodulation differentiellement coherente |
| FR2650137B1 (ja) * | 1989-07-18 | 1994-10-28 | France Etat | |
| JPH04259111A (ja) * | 1991-02-13 | 1992-09-14 | Oki Electric Ind Co Ltd | 適応等化器 |
-
1994
- 1994-01-28 JP JP6008212A patent/JP2785858B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-27 US US08/379,864 patent/US5528627A/en not_active Expired - Lifetime
- 1995-01-27 CA CA002141272A patent/CA2141272C/en not_active Expired - Fee Related
- 1995-01-27 KR KR1019950001971A patent/KR0151930B1/ko not_active IP Right Cessation
- 1995-01-27 DE DE69526602T patent/DE69526602T2/de not_active Expired - Lifetime
- 1995-01-27 EP EP95101164A patent/EP0665654B1/en not_active Expired - Lifetime
- 1995-01-30 AU AU11459/95A patent/AU682556B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| KR950024421A (ko) | 1995-08-21 |
| CA2141272C (en) | 1998-08-18 |
| CA2141272A1 (en) | 1995-07-29 |
| AU1145995A (en) | 1995-08-10 |
| US5528627A (en) | 1996-06-18 |
| DE69526602D1 (de) | 2002-06-13 |
| EP0665654A3 (en) | 1996-07-24 |
| EP0665654B1 (en) | 2002-05-08 |
| DE69526602T2 (de) | 2002-11-28 |
| KR0151930B1 (ko) | 1998-12-15 |
| JPH07221676A (ja) | 1995-08-18 |
| AU682556B2 (en) | 1997-10-09 |
| EP0665654A2 (en) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590154A (en) | Equalizer circuit and a method for equalizing a continuous signal | |
| US4468786A (en) | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system | |
| US5414732A (en) | Adaptive equalizer and method for operation at high symbol rates | |
| JP2795935B2 (ja) | 最尤系列推定装置 | |
| US20050190832A1 (en) | Decision feedback equalizer with dynamic feedback control | |
| US7203233B2 (en) | Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback | |
| US4091331A (en) | Arrangement for compensating carrier phase errors in a receiver for discrete data values | |
| JP2785858B2 (ja) | 高速制御適応フィルタを用いた受信方式 | |
| JPH0590904A (ja) | 制御信号発生回路 | |
| CA2076710C (en) | Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic | |
| EP0411741B1 (en) | Digital equalizer and FM receiver having same | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| JPH0575498A (ja) | 判定帰還形自動等化器 | |
| EP0838111B1 (en) | Carrier recovery for digitally phase modulated signals, using a known sequence | |
| US5428834A (en) | Method and circuit for processing and filtering signals | |
| EP0390609B1 (en) | Adjacent channel interference canceller with means for minimizing intersymbol interference | |
| US6101219A (en) | Adaptive equaliser | |
| JP3132175B2 (ja) | モデム等化器の係数の適応法および適応回路 | |
| JP2752692B2 (ja) | 位相変調信号復調器 | |
| JP2592390B2 (ja) | 適応自動等化方式 | |
| JP2569903B2 (ja) | 干渉波除去装置 | |
| JP3146609B2 (ja) | 自動等化回路 | |
| JP3087491B2 (ja) | 適応等化器 | |
| JP2569902B2 (ja) | 干渉波除去装置 | |
| EP0663765B1 (en) | Channel interface apparatus for improving convergence speed of a least mean squared adaptive equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100529 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110529 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110529 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |