JP2783548B2 - インサーキット試験装置及び方法 - Google Patents
インサーキット試験装置及び方法Info
- Publication number
- JP2783548B2 JP2783548B2 JP63145564A JP14556488A JP2783548B2 JP 2783548 B2 JP2783548 B2 JP 2783548B2 JP 63145564 A JP63145564 A JP 63145564A JP 14556488 A JP14556488 A JP 14556488A JP 2783548 B2 JP2783548 B2 JP 2783548B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- current
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/2614—Circuits therefor for testing bipolar transistors for measuring gain factor thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 ＜発明の技術の分野＞ 本発明は一般に計測及び試験装置に関し、とくにトラ
ンジスタの試験用のイン・サーキット試験装置及び方法
に関する。
ンジスタの試験用のイン・サーキット試験装置及び方法
に関する。
＜従来の技術とその問題点＞ 品質管理は今日の製造・生産技術に於て重要な役割を
果している。電子製品の品質を管理するうえでの要因は
装置の最終組立てに先出ち部品システムを試験する能力
である。従来、ロードされた印刷回路板（以下は多くの
異なる方法によって試験されてきた。一つの方法は回路
板の入力に信号が付与され、回路板の出力が監視され、
所望の結果と比較されて、回路板が適正に機能している
か否かの判定がなされる機能試験である。この技術の最
も簡単な実施形態は試験されるそれぞれの特定の回路板
について合格／不合格の結果を示すだけで、回路板の機
能不良部品又はその部位を識別するものではない。回路
板の不良品の割合はふつうは相当に高いので製品の組立
て前にPC板を試験する唯一の方法として機能試験だけに
頼ることはできない。より複雑な機能試験システムは回
路板の機能不良部品及びその部位に関してより多くの情
報を提供し、単独の試験システムとして一定の成功を伴
って利用されてきた。これらのより複雑な機能試験シス
テムは、欠陥のあるそれぞれの部品又は部品群ごとに異
なる出力を生成するように設計された一連の特別にプロ
グラムされた入力信号について機能しない回路板の出力
を入念に分析することによってPC板内の機能しない部品
の位置を識別しようとするものである。勿論、これらの
より複雑なシステムは、とくに大型で複雑な回路板を試
験する場合、単一又は複数の適正に機能しない部品の名
称及び位置を判定するためには入力信号をプログラムし
且つ出力データを分析する複雑さが高いので製造が困難
である。更にこれらの試験はその複雑さ故に機能不良部
品の位置に関する十分な情報を提供し得ないことも多い
ので回路板の廃棄率が上がるのを防止するために更に別
の試験が必要である。これらの理由から、回路板上に既
に配設された部品を個別に試験するイン・サーキット試
験技術が開発されている。この方法では回路板のイン・
サーキット試験は機能不良部品の位置を明確に識別す
る。
果している。電子製品の品質を管理するうえでの要因は
装置の最終組立てに先出ち部品システムを試験する能力
である。従来、ロードされた印刷回路板（以下は多くの
異なる方法によって試験されてきた。一つの方法は回路
板の入力に信号が付与され、回路板の出力が監視され、
所望の結果と比較されて、回路板が適正に機能している
か否かの判定がなされる機能試験である。この技術の最
も簡単な実施形態は試験されるそれぞれの特定の回路板
について合格／不合格の結果を示すだけで、回路板の機
能不良部品又はその部位を識別するものではない。回路
板の不良品の割合はふつうは相当に高いので製品の組立
て前にPC板を試験する唯一の方法として機能試験だけに
頼ることはできない。より複雑な機能試験システムは回
路板の機能不良部品及びその部位に関してより多くの情
報を提供し、単独の試験システムとして一定の成功を伴
って利用されてきた。これらのより複雑な機能試験シス
テムは、欠陥のあるそれぞれの部品又は部品群ごとに異
なる出力を生成するように設計された一連の特別にプロ
グラムされた入力信号について機能しない回路板の出力
を入念に分析することによってPC板内の機能しない部品
の位置を識別しようとするものである。勿論、これらの
より複雑なシステムは、とくに大型で複雑な回路板を試
験する場合、単一又は複数の適正に機能しない部品の名
称及び位置を判定するためには入力信号をプログラムし
且つ出力データを分析する複雑さが高いので製造が困難
である。更にこれらの試験はその複雑さ故に機能不良部
品の位置に関する十分な情報を提供し得ないことも多い
ので回路板の廃棄率が上がるのを防止するために更に別
の試験が必要である。これらの理由から、回路板上に既
に配設された部品を個別に試験するイン・サーキット試
験技術が開発されている。この方法では回路板のイン・
サーキット試験は機能不良部品の位置を明確に識別す
る。
しかしイン・サーキット試験技術を用いても多くの問
題点が生じる。例えば、試験中のPC板上に配設された部
品間には多数の相互接続された導通経路があるので、種
々の帰還経路が生成される。
題点が生じる。例えば、試験中のPC板上に配設された部
品間には多数の相互接続された導通経路があるので、種
々の帰還経路が生成される。
イン・サーキット試験技術を用いて全ての部品を試験
するための基本は、異なる配線板上の対応する部品向け
に標準化された試験手段を用いることである。例えば電
流又は電圧の異なるしきい値を必要とすることにより、
対応する被試験部品毎に試験を新たにあつらえなければ
ならない場合は、試験を自動化して信頼できる結果を得
るのは容易ではない。トランジスタの試験に於ける代表
的な問題点はトランジスタのベースが一桁も変化するこ
とがあることである。従来型の装置には通例、トランジ
スタのベータを判定するため、一定のベース電流を加
え、コレクタ電流を測定するものがある。トランジスタ
のベースが高い場合、大電流がコレクタに引込まれ、そ
れによりコレクタ／エミッタ電圧降下（コレクタとエミ
ッタ間の電圧降下）はトランジスタの飽和電圧まで減少
する。これらの従来の技術を実現した代表的な回路は、
トランジスタのベータ試験用と米国ヒューレット・パッ
カード社製モデル3253Aアナログ・イン・サーキット試
験装置のOperating and ServiceManual（同社の部品番
号:03253−90001）に開示されている。トランジスタが
飽和状態にあるときは、トランジスタのベータを試験す
ることができない。トランジスタが飽和状態になること
を防止するため、標準ベース電流を低減しなければなら
ない。従って高ベータのトランジスタの場合、トランジ
スタのベース試験用の自動的な手順は実施できない。こ
れらの問題点は、より大きな電圧降下が回路板上の別の
能動素子を起動するので、より高いコレクタ／エミッタ
電圧降下を付与することが解決できない。更に、いくつ
かの従来型の試験記述ではトランジスタのベータを交流
信号を用いて計算されてきたため、容量性の帰還ループ
によって、しばしば利得計算を誤り正しいベータの値が
得られなかった。
するための基本は、異なる配線板上の対応する部品向け
に標準化された試験手段を用いることである。例えば電
流又は電圧の異なるしきい値を必要とすることにより、
対応する被試験部品毎に試験を新たにあつらえなければ
ならない場合は、試験を自動化して信頼できる結果を得
るのは容易ではない。トランジスタの試験に於ける代表
的な問題点はトランジスタのベースが一桁も変化するこ
とがあることである。従来型の装置には通例、トランジ
スタのベータを判定するため、一定のベース電流を加
え、コレクタ電流を測定するものがある。トランジスタ
のベースが高い場合、大電流がコレクタに引込まれ、そ
れによりコレクタ／エミッタ電圧降下（コレクタとエミ
ッタ間の電圧降下）はトランジスタの飽和電圧まで減少
する。これらの従来の技術を実現した代表的な回路は、
トランジスタのベータ試験用と米国ヒューレット・パッ
カード社製モデル3253Aアナログ・イン・サーキット試
験装置のOperating and ServiceManual（同社の部品番
号:03253−90001）に開示されている。トランジスタが
飽和状態にあるときは、トランジスタのベータを試験す
ることができない。トランジスタが飽和状態になること
を防止するため、標準ベース電流を低減しなければなら
ない。従って高ベータのトランジスタの場合、トランジ
スタのベース試験用の自動的な手順は実施できない。こ
れらの問題点は、より大きな電圧降下が回路板上の別の
能動素子を起動するので、より高いコレクタ／エミッタ
電圧降下を付与することが解決できない。更に、いくつ
かの従来型の試験記述ではトランジスタのベータを交流
信号を用いて計算されてきたため、容量性の帰還ループ
によって、しばしば利得計算を誤り正しいベータの値が
得られなかった。
＜発明の目的＞ 本発明は、トランジスタのベータの変化と実質上無関
係に該ベータを試験する自動化イン・サーキット試験装
置と方法を提供することにより従来の技術と欠点と制約
を克服するものである。
係に該ベータを試験する自動化イン・サーキット試験装
置と方法を提供することにより従来の技術と欠点と制約
を克服するものである。
＜発明の概要＞ 所定のベース電流を供給する従来技術と異なり、本発
明では一定のエミッタ電流を生成するので、コレクタ電
流はトランジスタのベータに実質上左右されない。さら
に、本発明ではコレクタ電圧及びベース電圧を実質的に
同一に定めるので、コレク／エミッタ電圧降下はベース
／エミッタ電圧降下と実質的に等しく、トランジスタの
飽和が防止される。更に、本発明では直列に連結された
コンデンサを有する帰還ループをなくすように交流信号
ではなく２つの異なる直流電圧レベルを使用している。
更に、トランジスタを試験するため２つの異なる直流レ
ベルの信号が用いられ、且つ、トランジスタの利得を計
算するために２つの直流レベル信号間の差が利用され
て、試験中のトランジスタに接続される印刷回路板上の
別の部品による漏れ電流作用が除去される。又、ベース
／エミッタ電圧降下よりも大幅に大きい、すなわち２倍
乃至10倍又はそれ以上に大きい一定出力電圧の電圧源に
よって一定のエミッタ電流が生成される。大きな電圧比
を利用することによって、試験される各種トランジスタ
のそれぞれのベース／エミッタ電圧降下の変化はトラン
ジスタのエミッタ・リードに生成される電流に実質的な
影響を及ぼさない。
明では一定のエミッタ電流を生成するので、コレクタ電
流はトランジスタのベータに実質上左右されない。さら
に、本発明ではコレクタ電圧及びベース電圧を実質的に
同一に定めるので、コレク／エミッタ電圧降下はベース
／エミッタ電圧降下と実質的に等しく、トランジスタの
飽和が防止される。更に、本発明では直列に連結された
コンデンサを有する帰還ループをなくすように交流信号
ではなく２つの異なる直流電圧レベルを使用している。
更に、トランジスタを試験するため２つの異なる直流レ
ベルの信号が用いられ、且つ、トランジスタの利得を計
算するために２つの直流レベル信号間の差が利用され
て、試験中のトランジスタに接続される印刷回路板上の
別の部品による漏れ電流作用が除去される。又、ベース
／エミッタ電圧降下よりも大幅に大きい、すなわち２倍
乃至10倍又はそれ以上に大きい一定出力電圧の電圧源に
よって一定のエミッタ電流が生成される。大きな電圧比
を利用することによって、試験される各種トランジスタ
のそれぞれのベース／エミッタ電圧降下の変化はトラン
ジスタのエミッタ・リードに生成される電流に実質的な
影響を及ぼさない。
＜発明の詳細な説明＞ 第１図は印刷回路板12に接続された部品10のイン・サ
ーキット試験用システムの概略図である。試験台14は印
刷回路板12上の所与の接続点と接続するような所与の位
置に配置された一連のコネクタを使用しているので、印
刷回路板12上に配設された種々の部品10上についてイン
・サーキット試験が可能である。コネクタ・ケーブル18
は試験台14に取付けられた複数個のコネクタ16にそれぞ
れ連結された多数の別個の導体を有している。ケーブル
18はコンピュータシステム又は状態論理装置及び試験を
実行するための関連装置、例えば信号発生器、電圧供給
源、電流供給源、比較器及びデータを解析し且つディス
プレイ22に表示されるディスプレイ信号を準備するため
の信号プロセッサから成る試験システム20へと送られて
いる。ディスプレイ22は試験システム20により生成され
る情報をディスプレイするための、CRT（陰極線管表示
装置）、LCD、ハードプリントアウト又はその他の種類
の装置を含む所望の任意の表示装置から成ることができ
る。
ーキット試験用システムの概略図である。試験台14は印
刷回路板12上の所与の接続点と接続するような所与の位
置に配置された一連のコネクタを使用しているので、印
刷回路板12上に配設された種々の部品10上についてイン
・サーキット試験が可能である。コネクタ・ケーブル18
は試験台14に取付けられた複数個のコネクタ16にそれぞ
れ連結された多数の別個の導体を有している。ケーブル
18はコンピュータシステム又は状態論理装置及び試験を
実行するための関連装置、例えば信号発生器、電圧供給
源、電流供給源、比較器及びデータを解析し且つディス
プレイ22に表示されるディスプレイ信号を準備するため
の信号プロセッサから成る試験システム20へと送られて
いる。ディスプレイ22は試験システム20により生成され
る情報をディスプレイするための、CRT（陰極線管表示
装置）、LCD、ハードプリントアウト又はその他の種類
の装置を含む所望の任意の表示装置から成ることができ
る。
第２図は本発明の実施例で用いる試験回路の概略図で
ある。第２図に示すように、試験される装置はトランジ
スタ24である。トランジスタ24のコレクタ・リード26は
試験回路を経てアース電位と直接接続されている。エミ
ッタ・リード28はエミッタ抵抗（Re）30と接続され、一
方このエミッタ抵抗は一定の電圧供給源（Vs）32と接続
されている。トランジスタ24のベースリード34は演算増
幅器38の反転入力36に接続されている。演算増幅器38の
非反転入力40はアース電位と連結されている。帰還抵抗
RF42は演算増幅器38の出力44と演算増幅器38の反転入力
36との間に連結されている。
ある。第２図に示すように、試験される装置はトランジ
スタ24である。トランジスタ24のコレクタ・リード26は
試験回路を経てアース電位と直接接続されている。エミ
ッタ・リード28はエミッタ抵抗（Re）30と接続され、一
方このエミッタ抵抗は一定の電圧供給源（Vs）32と接続
されている。トランジスタ24のベースリード34は演算増
幅器38の反転入力36に接続されている。演算増幅器38の
非反転入力40はアース電位と連結されている。帰還抵抗
RF42は演算増幅器38の出力44と演算増幅器38の反転入力
36との間に連結されている。
第３図は第２図の試験回路の動作を示すフローチャー
トである。第３図を参照すると、プロセスは段階46で開
始され、第１のソース電圧（Vs1）は段階48で示すよう
に電圧源32にて生成される。第２図を再度参照すると、
第１のソース電圧（Vs1）はエミッタ抵抗（RE）での電
圧降下を生起させるのに十分である直流電圧であり、前
記エミッタ抵抗はベース／エミッタ接合部に順バイアス
をかけて、トランジスタ34の仕様に規定された電流範囲
に対応するエミッタ電流をトランジスタを通して引込
む。演算増幅器38の非反転入力40はアース電位と連結さ
れているので、反転入力36もほぼゼロ電位を維持する。
更に、反転入力36はほぼ無限の入力抵抗を有しているの
で、ベース電流（IB）の全ては帰還抵抗42を流れて、演
算増幅器38の出力44で、帰還抵抗（Rf）とベース電流
（IB）の積に等しい出力電圧（V0）を生成する。
トである。第３図を参照すると、プロセスは段階46で開
始され、第１のソース電圧（Vs1）は段階48で示すよう
に電圧源32にて生成される。第２図を再度参照すると、
第１のソース電圧（Vs1）はエミッタ抵抗（RE）での電
圧降下を生起させるのに十分である直流電圧であり、前
記エミッタ抵抗はベース／エミッタ接合部に順バイアス
をかけて、トランジスタ34の仕様に規定された電流範囲
に対応するエミッタ電流をトランジスタを通して引込
む。演算増幅器38の非反転入力40はアース電位と連結さ
れているので、反転入力36もほぼゼロ電位を維持する。
更に、反転入力36はほぼ無限の入力抵抗を有しているの
で、ベース電流（IB）の全ては帰還抵抗42を流れて、演
算増幅器38の出力44で、帰還抵抗（Rf）とベース電流
（IB）の積に等しい出力電圧（V0）を生成する。
更に、ベース・リード34上の電圧は本質的にゼロ電位
に保持されているので、ベース／エミッタ電圧降下は約
0.7ボルトであり、従ってエミッタ電位（Ve）は約−0.7
ボルトである。更に、コレクタ・リード26はアース電位
と連結され且つエミッタ・リードの電位（Ve）は約−0.
7ボルトであるので、コレクタエミッタ電圧降下も−0.7
ボルトであり、且つ、コレクタ・リードに抵抗がないた
めコレクタを流れる電流にもかかわりなく前記電圧降下
は本質的に一定を保つ。従ってコレクタ／エミッタ電圧
降下はトランジスタが飽和状態になることを防ぐに十分
高く、且つトランジスタにバイアスがかけられている限
り本質的に一定を保つ且つベース／エミッタ電圧降下と
等しい。更に、ベースとコレクタの双方のリードは本質
的にゼロ電位状態に保たれ、一方、エミッタ・リードは
−0.7ボルトに保たれているので、電圧レベルは低レベ
ルに保持され、それにより印刷回路盤上のトランジスタ
に接続された別の部品が起動することが防止される。演
算増幅器38はベース34をゼロ電位に保ち、且つベース・
リード34内の電流（IB）と正比例する電圧出力を供給す
る両方の機能を果たす。
に保持されているので、ベース／エミッタ電圧降下は約
0.7ボルトであり、従ってエミッタ電位（Ve）は約−0.7
ボルトである。更に、コレクタ・リード26はアース電位
と連結され且つエミッタ・リードの電位（Ve）は約−0.
7ボルトであるので、コレクタエミッタ電圧降下も−0.7
ボルトであり、且つ、コレクタ・リードに抵抗がないた
めコレクタを流れる電流にもかかわりなく前記電圧降下
は本質的に一定を保つ。従ってコレクタ／エミッタ電圧
降下はトランジスタが飽和状態になることを防ぐに十分
高く、且つトランジスタにバイアスがかけられている限
り本質的に一定を保つ且つベース／エミッタ電圧降下と
等しい。更に、ベースとコレクタの双方のリードは本質
的にゼロ電位状態に保たれ、一方、エミッタ・リードは
−0.7ボルトに保たれているので、電圧レベルは低レベ
ルに保持され、それにより印刷回路盤上のトランジスタ
に接続された別の部品が起動することが防止される。演
算増幅器38はベース34をゼロ電位に保ち、且つベース・
リード34内の電流（IB）と正比例する電圧出力を供給す
る両方の機能を果たす。
再び第３図を参照すると、第１のソース電圧（Vs1）
用の出力電圧（V01）は段階50にて測定される。次に電
圧源（1/S）32の電圧（第２図）は別の直流電圧レベ
ル、すなわち第２のソース電圧（Vs2）に変化して、回
路は安定状態に定まることが可能となる。次に段階54で
演算増幅器38の出力44にて出力電圧（V02）の第２の測
定が行なわれる。次に段階56にてソース電圧間の差（V
s2−Vs1）＝ΔVsが決定される。この段階は、異なる信
号を誘導する標準的な技術を用いて、第１図に示された
試験システム20で行なわれる。同様に、出力電圧間の差
（V02−V01）＝ΔV0が段階58にて試験のシステム20内で
決定される。次にトランジスタのベータ（β）が段階60
にて次式により計算される。
用の出力電圧（V01）は段階50にて測定される。次に電
圧源（1/S）32の電圧（第２図）は別の直流電圧レベ
ル、すなわち第２のソース電圧（Vs2）に変化して、回
路は安定状態に定まることが可能となる。次に段階54で
演算増幅器38の出力44にて出力電圧（V02）の第２の測
定が行なわれる。次に段階56にてソース電圧間の差（V
s2−Vs1）＝ΔVsが決定される。この段階は、異なる信
号を誘導する標準的な技術を用いて、第１図に示された
試験システム20で行なわれる。同様に、出力電圧間の差
（V02−V01）＝ΔV0が段階58にて試験のシステム20内で
決定される。次にトランジスタのベータ（β）が段階60
にて次式により計算される。
β＝＋（RF/Re）×（ΔVS/ΔV0）−１ ……（式１） 従ってトランジスタのベータはソース電圧の差を測定
して出力電圧の差で割った値にエミッタ抵抗値で割った
帰還抵抗値と等しい定数を乗じ、全体の商から１を引く
ことにより決定される。
して出力電圧の差で割った値にエミッタ抵抗値で割った
帰還抵抗値と等しい定数を乗じ、全体の商から１を引く
ことにより決定される。
第４図はトランジスタを印刷回路板内の抵抗62、64、
66及び68のような別の部品と接続する１つの代表的な例
を示している。これらの部品の接続は、このような、
又、別の同類の回路の構成により生成される帰還ループ
の故に、従来のインサーキット試験装置では問題を生じ
る原因となることが通例であった。
66及び68のような別の部品と接続する１つの代表的な例
を示している。これらの部品の接続は、このような、
又、別の同類の回路の構成により生成される帰還ループ
の故に、従来のインサーキット試験装置では問題を生じ
る原因となることが通例であった。
第５図は本発明の一実施例での試験回路が第４図に示
す代表的な回路に接続される際に生じる帰還ループを示
している。第５図に示すように、アース電位へのベース
リードとエミッタリードの間に抵抗性経路が設けられ、
それによってトランジスタのベースを計算するための測
定に単一の電流が用いられた場合はトランジスタのベー
タの計算に影響を及ぼすことがある。例えば、抵抗68
（R4）を流れる電流は全エミッタ電流を低減する。第５
図からわかるように、ベータの計算がVS/Reにより供給
される一定電流に基づいて行なわれるならば、このよう
な計算は正しくないであろう。何故ならば抵抗70（Re）
を流れる電流の全てが必ずしもトランジスタのエミッタ
を流れるのではなく、電流の一部は抵抗68（R4）を通し
てアースに流れるからである。
す代表的な回路に接続される際に生じる帰還ループを示
している。第５図に示すように、アース電位へのベース
リードとエミッタリードの間に抵抗性経路が設けられ、
それによってトランジスタのベースを計算するための測
定に単一の電流が用いられた場合はトランジスタのベー
タの計算に影響を及ぼすことがある。例えば、抵抗68
（R4）を流れる電流は全エミッタ電流を低減する。第５
図からわかるように、ベータの計算がVS/Reにより供給
される一定電流に基づいて行なわれるならば、このよう
な計算は正しくないであろう。何故ならば抵抗70（Re）
を流れる電流の全てが必ずしもトランジスタのエミッタ
を流れるのではなく、電流の一部は抵抗68（R4）を通し
てアースに流れるからである。
本発明ではエミッタ上の（Ve）を一定の電位、すなわ
ち−0.7ボルトに保ち且つ、２つの異なるエミッタ電流
をトランジスタのエミッタに供給することによってこれ
らの問題を克服するものである。このようにして、ソー
ス電圧間の差（ΔVs）で表わされるエミッタ電流の差は
エミッタ電流の直接的な尺度となる。何故ならば、Veは
本質的に一定量を保っているので抵抗68（R4）を流れる
電流は変化しないからである。その結果、ΔV0で表わさ
れるベース電流の差はΔVsで表わされるエミッタ電流の
差と比較されると、抵抗68（R4）を流れる電流にはかか
わりなく、トランジスタのベータの正確な尺度となる。
ち−0.7ボルトに保ち且つ、２つの異なるエミッタ電流
をトランジスタのエミッタに供給することによってこれ
らの問題を克服するものである。このようにして、ソー
ス電圧間の差（ΔVs）で表わされるエミッタ電流の差は
エミッタ電流の直接的な尺度となる。何故ならば、Veは
本質的に一定量を保っているので抵抗68（R4）を流れる
電流は変化しないからである。その結果、ΔV0で表わさ
れるベース電流の差はΔVsで表わされるエミッタ電流の
差と比較されると、抵抗68（R4）を流れる電流にはかか
わりなく、トランジスタのベータの正確な尺度となる。
従って、２つの異なる直流電流を利用することによっ
て、従来の装置の場合には通例であるように交流ソース
が用いられるとインピーダンス経路として作用すること
のある、直列接続されたコンデンサにより生成される何
らかの帰還経路の影響は消去される。従ってトランジス
タのベータを測定するため２つの直流信号を利用するこ
とによって、従来のインサーキット試験技術を用いた場
合にトランジスタのベータの測定に影響を及ぼすことが
通例であった印刷回路板上のコンデンサにより生成され
る帰還経路に起因する問題は解消される。
て、従来の装置の場合には通例であるように交流ソース
が用いられるとインピーダンス経路として作用すること
のある、直列接続されたコンデンサにより生成される何
らかの帰還経路の影響は消去される。従ってトランジス
タのベータを測定するため２つの直流信号を利用するこ
とによって、従来のインサーキット試験技術を用いた場
合にトランジスタのベータの測定に影響を及ぼすことが
通例であった印刷回路板上のコンデンサにより生成され
る帰還経路に起因する問題は解消される。
ソース電圧（Vs）32（第２図）及びそのエミッタ抵抗
30（Re）の値を決定する際に考慮すべきことは、ベース
／エミッタ電圧降下がトランジスタごとに通例の0.2ボ
ルトまで変化することがある点である。これらの変化に
よる影響を最小限にするため、ソース電圧（Vs）をベー
ス／ミッタ電圧降下よりもずっと大きくして、異なる回
路板上で試験される各種のトランジスタに供給されるエ
ミッタ電流の差が大き過ぎないようにする必要がある。
従って、Vsは約0.7ボルトよりも大幅に大きく、すなわ
ち２乃至10ボルト又はそれ以上である必要がある。
30（Re）の値を決定する際に考慮すべきことは、ベース
／エミッタ電圧降下がトランジスタごとに通例の0.2ボ
ルトまで変化することがある点である。これらの変化に
よる影響を最小限にするため、ソース電圧（Vs）をベー
ス／ミッタ電圧降下よりもずっと大きくして、異なる回
路板上で試験される各種のトランジスタに供給されるエ
ミッタ電流の差が大き過ぎないようにする必要がある。
従って、Vsは約0.7ボルトよりも大幅に大きく、すなわ
ち２乃至10ボルト又はそれ以上である必要がある。
結局、本発明では回路位上の別の部品が起動しない低
電圧を用い、同時に、トランジスタの飽和を防止するの
に十分高いレベルのトランジスタのコレクタ／エミッタ
電圧降下を保持しつつ高確度でトランジスタのベータを
決定可能な自動化されたイン・サーキット試験を提供す
るものである。異なる直流信号がトランジスタのエミッ
タ・リードに供給され、一方、エミッタ電圧は一定レベ
ルに保たれるので、並列インピーダンス経路の作用はト
ランジスタのベータ測定には影響を及ぼさない。それに
よってトランジスタのベータ測定の正確度は高まり且つ
インサーキット試験中による遭遇する並列インピーダン
ス経路の複雑な問題点は本質的に解消される。エミッタ
電流は実質的に一定に保たれるので、トランジスタのベ
ータの変化によって従来型の装置のようにトランジスタ
が飽和状態になることはなく、本発明の試験システムを
イン・サーキット試験装置において完全に自動化するこ
とができ、それにより試験ミスの比率が低く極めて正確
な結果が得られる。
電圧を用い、同時に、トランジスタの飽和を防止するの
に十分高いレベルのトランジスタのコレクタ／エミッタ
電圧降下を保持しつつ高確度でトランジスタのベータを
決定可能な自動化されたイン・サーキット試験を提供す
るものである。異なる直流信号がトランジスタのエミッ
タ・リードに供給され、一方、エミッタ電圧は一定レベ
ルに保たれるので、並列インピーダンス経路の作用はト
ランジスタのベータ測定には影響を及ぼさない。それに
よってトランジスタのベータ測定の正確度は高まり且つ
インサーキット試験中による遭遇する並列インピーダン
ス経路の複雑な問題点は本質的に解消される。エミッタ
電流は実質的に一定に保たれるので、トランジスタのベ
ータの変化によって従来型の装置のようにトランジスタ
が飽和状態になることはなく、本発明の試験システムを
イン・サーキット試験装置において完全に自動化するこ
とができ、それにより試験ミスの比率が低く極めて正確
な結果が得られる。
第６図は本発明の別の実施例の概略図であり、コレク
タ電圧が試験中のトランジスタのベースリードにおける
電圧レベルとは異なる電圧レベルに保持可能な方法を示
している。
タ電圧が試験中のトランジスタのベースリードにおける
電圧レベルとは異なる電圧レベルに保持可能な方法を示
している。
一般に、トランジスタの仕様データは特定のコレクタ
／エミッタ電圧降下を指定し、同時に特定のコレクタ電
流を特定している。第２図及び第５図に示した装置は仕
様データに対応する特定のコレクタ電流を制御された態
様で供給可能であるが、コレクタ／エミッタ電圧降下は
通常およそ１ダイオードの接合電圧転移（約0.7ボル
ト）に保持される。何故ならばコレクタ電圧は演算増幅
器への反転入力とほぼ同一であるからである。第６図を
参照すると、抵抗72（R1）、74（R2）、及び76（R3）が
試験中の素子であるトランジスタ78に連結された等価回
路内に示されている。第２図及び第５図に示す装置のよ
うに第６図の試験装置は演算増幅器80の出力84と反転入
力86の間に連結された帰還抵抗（Rf）82を有する演算増
幅器80を使用している。反転入力86はトランジスタ78の
ベース・ノード88に連結されている。演算増幅器80の非
反転入力90はアースに連結されている。
／エミッタ電圧降下を指定し、同時に特定のコレクタ電
流を特定している。第２図及び第５図に示した装置は仕
様データに対応する特定のコレクタ電流を制御された態
様で供給可能であるが、コレクタ／エミッタ電圧降下は
通常およそ１ダイオードの接合電圧転移（約0.7ボル
ト）に保持される。何故ならばコレクタ電圧は演算増幅
器への反転入力とほぼ同一であるからである。第６図を
参照すると、抵抗72（R1）、74（R2）、及び76（R3）が
試験中の素子であるトランジスタ78に連結された等価回
路内に示されている。第２図及び第５図に示す装置のよ
うに第６図の試験装置は演算増幅器80の出力84と反転入
力86の間に連結された帰還抵抗（Rf）82を有する演算増
幅器80を使用している。反転入力86はトランジスタ78の
ベース・ノード88に連結されている。演算増幅器80の非
反転入力90はアースに連結されている。
第６図の試験装置も以下の点で第２図及び第５図に示
す試験用装置と同様である。すなわち、エミッタ抵抗
（Re）92はトランジスタ78のエミッタ・ノード84に連結
され、且つソース電圧96はエミッタ抵抗92と直列に接続
されてトランジスタ78から所与の一定のエミッタ電流を
引き込むようにされている。
す試験用装置と同様である。すなわち、エミッタ抵抗
（Re）92はトランジスタ78のエミッタ・ノード84に連結
され、且つソース電圧96はエミッタ抵抗92と直列に接続
されてトランジスタ78から所与の一定のエミッタ電流を
引き込むようにされている。
第６図の実施例は第２図及び第５図に示す試験装置と
の同一性に加えて、更にトランジスタ78に所与のコレク
タ電圧を供給するコレクタ電圧供給源（Vc）98を使用し
ている。それによって装置のメーカーが提供するデータ
仕様に指定されたコレクタ／エミッタ電圧降下の値でト
ランジスタを試験することが可能である。このようにし
て、コレクタ電圧は注意深く制御されて回路板上の別の
能動部品が稼働状態に切換らず、且つトランジスタ78が
エミッタ電流及びコレクタ電圧に関するメーカーの仕様
にして試験されることが尚可能となる。
の同一性に加えて、更にトランジスタ78に所与のコレク
タ電圧を供給するコレクタ電圧供給源（Vc）98を使用し
ている。それによって装置のメーカーが提供するデータ
仕様に指定されたコレクタ／エミッタ電圧降下の値でト
ランジスタを試験することが可能である。このようにし
て、コレクタ電圧は注意深く制御されて回路板上の別の
能動部品が稼働状態に切換らず、且つトランジスタ78が
エミッタ電流及びコレクタ電圧に関するメーカーの仕様
にして試験されることが尚可能となる。
トランジスタ78がバイアスされると、R1、R2、R3での
電圧は、第６図に示すように２つの異なるソース電圧が
回路に印加されても本質的に一定である。この場合も、
大信号ベータは次のように測定される。
電圧は、第６図に示すように２つの異なるソース電圧が
回路に印加されても本質的に一定である。この場合も、
大信号ベータは次のように測定される。
ベータ＝＋（Rf/Re）（ΔVs/ΔV0）−１……（式２） 第６図に示すように、ベース電流はIBと呼称され、エ
ミッタ電流はIEと呼称され、又、コレクタ電流はIcと呼
称される。エミッタ抵抗（Re）92を流れる電流はIeと呼
称される。帰還抵抗（Rf）82を流れる電流はIfと呼称さ
れる。同様に、抵抗72（R1）を流れる電流I1と呼称さ
れ、一方、抵抗74（R2）を流れる電流I2と、又、抵抗76
（R3）流れる電流はI3と呼称される。
ミッタ電流はIEと呼称され、又、コレクタ電流はIcと呼
称される。エミッタ抵抗（Re）92を流れる電流はIeと呼
称される。帰還抵抗（Rf）82を流れる電流はIfと呼称さ
れる。同様に、抵抗72（R1）を流れる電流I1と呼称さ
れ、一方、抵抗74（R2）を流れる電流I2と、又、抵抗76
（R3）流れる電流はI3と呼称される。
従って、ベース電流は次の方程式によって得られる。
IB＝−If＋I1−I2 ……（式３） エミッタ電流は次の方程式によって得られる。
IE＝−Ie＋I2＋I3 ……（式４） 大信号ベータは次のように計算できる。
大信号ベータ＝（エミッタ電流）／（ベース電流） ダイオード接合の作用を除去するため低電圧を用いて
回路内の抵抗を測定することによって増強されたベータ
試験が実行可能である。測定された抵抗値はその後I1、
I2及びI3を決定するために利用可能である。
回路内の抵抗を測定することによって増強されたベータ
試験が実行可能である。測定された抵抗値はその後I1、
I2及びI3を決定するために利用可能である。
小信号ベータを測定するには、２つの微小間隔をおい
たエミッタ電流にて測定が行なわれ、且つ測定された電
流の変化が計算用に用いられる。従って、ベース電流の
変化と、エミッタ電流の変化は次のように与えられる。
たエミッタ電流にて測定が行なわれ、且つ測定された電
流の変化が計算用に用いられる。従って、ベース電流の
変化と、エミッタ電流の変化は次のように与えられる。
ΔIB＝−ΔIf＋ΔI1−ΔI2 ……（式５） ΔIE＝−ΔIe＋ΔI3−ΔI2 ……（式６） （但しΔを付して各電流の差分を表わす） 次に小信号ベータが式５及び６から次のように算出可
能である。
能である。
小信号ベータ＝ΔIE/ΔIB ……（式７） このようにして、大信号ベータと小信号ベータの双方
を、試験中のトランジスタに関して計算可能である。
を、試験中のトランジスタに関して計算可能である。
本発明のこれまどの説明は図解と説明の目的で開示し
たものである。それは本発明を開示された実施例に厳密
に限ったり限定する意図ではなく、上述の教示するとこ
ろに基づいて別の修正や変更が可能である。例えば、ト
ランジスタのエミッタに電流を供給する方法は多くあ
る。図示した電圧ソース／エミッタ抵抗の組合せは一定
の電流を供給する１つの簡単な方法の例として開示した
が、一定電流を供給する別の任意の方法も本発明に於て
利用するのに適していよう。本実施例は本発明の原理と
その実際的な応用を最もよく説明するために選択されて
開示し、当業者に本発明を各様の実施例で最もよく利用
できるようにしたものであり、各種の変更が特定の用途
に応じて適合するものである。
たものである。それは本発明を開示された実施例に厳密
に限ったり限定する意図ではなく、上述の教示するとこ
ろに基づいて別の修正や変更が可能である。例えば、ト
ランジスタのエミッタに電流を供給する方法は多くあ
る。図示した電圧ソース／エミッタ抵抗の組合せは一定
の電流を供給する１つの簡単な方法の例として開示した
が、一定電流を供給する別の任意の方法も本発明に於て
利用するのに適していよう。本実施例は本発明の原理と
その実際的な応用を最もよく説明するために選択されて
開示し、当業者に本発明を各様の実施例で最もよく利用
できるようにしたものであり、各種の変更が特定の用途
に応じて適合するものである。
＜発明の効果＞ 本発明の利点は、低電圧を利用して別の部品が起動す
ることを防止し、一方、十分に高いコレクタ／エミッタ
電圧効果を維持して、トランジスタが飽和状態になるこ
とを防止し且つベータを計算するのに作動直流電流を利
用することにより印刷回路板上のトランジスタに接続さ
れた他の部品の影響を消去するようにされた自動化され
た手順をトランジスタのベータ試験に利用できることで
ある。電圧源とベース／エミッタ電圧効果の比が大きい
ことによっても異なるベース／エミッタ電圧効果を有す
るトランジスタ毎に実質的に一定のエミッタ電流が維持
される。その結果、回路内に接続されたトランジスタの
ベータ試験の精度を高める信頼性の高いイン・サーキッ
ト試験装置が得られる。
ることを防止し、一方、十分に高いコレクタ／エミッタ
電圧効果を維持して、トランジスタが飽和状態になるこ
とを防止し且つベータを計算するのに作動直流電流を利
用することにより印刷回路板上のトランジスタに接続さ
れた他の部品の影響を消去するようにされた自動化され
た手順をトランジスタのベータ試験に利用できることで
ある。電圧源とベース／エミッタ電圧効果の比が大きい
ことによっても異なるベース／エミッタ電圧効果を有す
るトランジスタ毎に実質的に一定のエミッタ電流が維持
される。その結果、回路内に接続されたトランジスタの
ベータ試験の精度を高める信頼性の高いイン・サーキッ
ト試験装置が得られる。
第１図は本発明のインサーキット試験装置全体のスケマ
チック図、第２図は本発明の一実施例で用いる試験回路
の回路図、第３図は第２図の回路の動作を説明するため
のフローチャート、第４図は被試験回路板上でのトラン
ジスタと他部品との接続例を示す回路図、第５図は第４
図の回路に本発明の一実施例での試験回路を接続した
図、第６図は本発明の他の実施例の試験状態を示す回路
図である。 10:部品 12:印刷回路板（回路板） 14:試験台 16:コネクタ 18:ケーブル 20:試験システム 22:ディスプレイ
チック図、第２図は本発明の一実施例で用いる試験回路
の回路図、第３図は第２図の回路の動作を説明するため
のフローチャート、第４図は被試験回路板上でのトラン
ジスタと他部品との接続例を示す回路図、第５図は第４
図の回路に本発明の一実施例での試験回路を接続した
図、第６図は本発明の他の実施例の試験状態を示す回路
図である。 10:部品 12:印刷回路板（回路板） 14:試験台 16:コネクタ 18:ケーブル 20:試験システム 22:ディスプレイ
フロントページの続き (56)参考文献 特開 昭54−107383（ＪＰ，Ａ) 特開 平１−250872（ＪＰ，Ａ) 実開 昭58−119775（ＪＰ，Ｕ) 実開 昭64−15175（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 G01R 31/28 H01L 21/66
Claims (4)
- 【請求項１】次の（イ）〜（ハ）の手段を有し、被試験
回路板上で、他の電子部品と接続されたトランジスタを
測定するためのインサーキット試験装置： （イ）前記トランジスタのエミッタ・リードに所定電流
を印加するためのバイアス手段； （ロ）前記トランジスタのコレクタ／エミッタ電圧降下
とベース／エミッタ電圧降下とを実質的に同じに保つ飽
和防止手段； （ハ）前記トランジスタのベース電流を測定し、前記所
定電流と該ベース電流の値から前記トランジスタの増幅
率を計算する手段。 - 【請求項２】次の（イ）〜（ハ）の手段を有し、被試験
回路板上で、他の電子部品と接続されたトランジスタを
測定するためのインサーキット試験装置： （イ）前記トランジスタのエミッタ・リードに第１、第
２定電流を印加するためのバイアス手段； （ロ）前記トランジスタのコレクタ／エミッタ電圧降下
とベース／エミッタ電圧降下とを実質的に同じに保つ飽
和防止手段； （ハ）前記トランジスタのベース電流を測定し、前記第
１、第２定電流の差と該第１、第２定電流に応じたベー
ス電流の差から前記トランジスタの増幅率を計算する手
段。 - 【請求項３】前記飽和防止手段は前記トランジスタのコ
レクタ・リードをアース電位にするための手段と前記ト
ランジスタのベース・リードをアース電位にするための
手段とを備えることを特徴とする請求項２に記載のイン
サーキット試験装置。 - 【請求項４】次の（イ）〜（ヘ）のことより成り、トラ
ンジスタのベータを決定するためのインサーキット試験
方法： （イ）前記トランジスタのコレクタ・リードをアース電
位に付勢すること； （ロ）前記トランジスタのベース／エミッタ接合を順方
向バイアスするのに十分な第１、第２定電流を前記エミ
ッタに印加すること； （ハ）前記コレクタ・リードと前記エミッタ・リード間
の電圧降下と前記ベース・リードと前記エミッタ・リー
ド間の電圧降下を実質的に同じにするように、前記ベー
スの電位を維持すること； （ニ）前記ベース・リードに結合した抵抗の端子間電圧
を検出して前記トランジスタのベース電流を測定するこ
と； （ホ）前記第１、第２定電流に対するそれぞれの前記ベ
ース電流間の差を決定すること； （ヘ）前記ベータを決定するため、前記第１、第２定電
流間の差と前記それぞれのベース電流間の差を比較する
こと。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US64157 | 1987-06-18 | ||
| US07/064,157 US4801878A (en) | 1987-06-18 | 1987-06-18 | In-circuit transistor beta test and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413474A JPS6413474A (en) | 1989-01-18 |
| JP2783548B2 true JP2783548B2 (ja) | 1998-08-06 |
Family
ID=22053947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63145564A Expired - Fee Related JP2783548B2 (ja) | 1987-06-18 | 1988-06-13 | インサーキット試験装置及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4801878A (ja) |
| EP (1) | EP0295782B1 (ja) |
| JP (1) | JP2783548B2 (ja) |
| KR (1) | KR920002876B1 (ja) |
| DE (1) | DE3880209T2 (ja) |
| HK (1) | HK40094A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5101152A (en) * | 1990-01-31 | 1992-03-31 | Hewlett-Packard Company | Integrated circuit transfer test device system utilizing lateral transistors |
| US5557209A (en) * | 1990-12-20 | 1996-09-17 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5625292A (en) * | 1990-12-20 | 1997-04-29 | Hewlett-Packard Company | System for measuring the integrity of an electrical contact |
| US5420500A (en) * | 1992-11-25 | 1995-05-30 | Hewlett-Packard Company | Pacitive electrode system for detecting open solder joints in printed circuit assemblies |
| KR100446390B1 (ko) * | 1997-12-22 | 2004-12-03 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의트랜지스터의동작체크회로 |
| US20030031595A1 (en) * | 2001-08-13 | 2003-02-13 | Kirchhevel G. Lamar | Blood glucose sensor dispensing instrument having a modular electronics assembly |
| US6980116B2 (en) * | 2002-12-20 | 2005-12-27 | Motorola, Inc. | Method for failure detection in a radio frequency device |
| US20070237207A1 (en) | 2004-06-09 | 2007-10-11 | National Semiconductor Corporation | Beta variation cancellation in temperature sensors |
| US9057758B2 (en) * | 2009-12-18 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group |
| WO2011085420A1 (de) * | 2010-01-18 | 2011-07-21 | Stefan Wieser | Vorrichtung und verfahren zum überwachen einer gebäudeöffnung |
| CN108562841A (zh) * | 2018-06-14 | 2018-09-21 | 山东阅芯电子科技有限公司 | 电子元器件环境老化测试中泄漏电流检测方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE214942C (ja) * | ||||
| US3430152A (en) * | 1965-06-10 | 1969-02-25 | Burroughs Corp | Dual-feedback stabilized differential follower amplifier |
| US4135153A (en) * | 1977-04-29 | 1979-01-16 | Dynascan Corporation | Circuit for testing high frequency current amplifying capability of bipolar transistors |
| US4142150A (en) * | 1977-06-27 | 1979-02-27 | Western Electric Company, Inc. | High-speed measurement of ICEO in transistors and opto-isolators |
| US4380740A (en) * | 1980-10-31 | 1983-04-19 | Rca Corporation | Current amplifier |
-
1987
- 1987-06-18 US US07/064,157 patent/US4801878A/en not_active Expired - Fee Related
-
1988
- 1988-05-11 EP EP88304253A patent/EP0295782B1/en not_active Expired - Lifetime
- 1988-05-11 DE DE88304253T patent/DE3880209T2/de not_active Expired - Fee Related
- 1988-06-13 JP JP63145564A patent/JP2783548B2/ja not_active Expired - Fee Related
- 1988-06-17 KR KR1019880007313A patent/KR920002876B1/ko not_active IP Right Cessation
-
1994
- 1994-04-28 HK HK40094A patent/HK40094A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3880209T2 (de) | 1993-11-25 |
| HK40094A (en) | 1994-05-06 |
| JPS6413474A (en) | 1989-01-18 |
| EP0295782A1 (en) | 1988-12-21 |
| KR920002876B1 (ko) | 1992-04-06 |
| DE3880209D1 (de) | 1993-05-19 |
| KR890000901A (ko) | 1989-03-17 |
| US4801878A (en) | 1989-01-31 |
| EP0295782B1 (en) | 1993-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783548B2 (ja) | インサーキット試験装置及び方法 | |
| US5554928A (en) | Manufacturing defect analyzer | |
| US5359291A (en) | Method and apparatus for detecting short circuits | |
| JP3195800B2 (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| US6972556B2 (en) | System and method for measuring the power consumed by a circuit on a printed circuit board | |
| CN100449322C (zh) | 具有改进精度的测量电路 | |
| CN115038982A (zh) | 校准差分测量电路 | |
| US4797627A (en) | Programmatically generated in-circuit test for general purpose operational amplifiers | |
| KR100602888B1 (ko) | 전류원 회로 및 이를 포함하는 자동 테스트 장비 | |
| US3636440A (en) | Isolation-guarding measuring instrument for in-circuit component testing | |
| JP2001083183A (ja) | 電流検出回路及びその検査方法 | |
| EP0571963B1 (en) | Method of connection testing electronic boards | |
| US7084648B2 (en) | Semiconductor testing | |
| JPH05196678A (ja) | 電気回路試験装置 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JP3208195B2 (ja) | エージング中におけるデバイス駆動電流の測定装置 | |
| JP2567862B2 (ja) | 抵抗値の測定方法 | |
| Spreadbury | The Ultra-Zener... is it a portable replacement for the Weston cell? | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| US3538438A (en) | Transistor beta test and display circuit | |
| SU382092A1 (ru) | 8сесоюзная i | |
| JP2666352B2 (ja) | 回路間接続試験方法 | |
| JP2537030Y2 (ja) | Ｌｓｉテスタ | |
| Anderson | Parameter design solutions for analog in-circuit testing problems | |
| JP2002057454A (ja) | 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |