JP2776247B2 - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法Info
- Publication number
- JP2776247B2 JP2776247B2 JP6119931A JP11993194A JP2776247B2 JP 2776247 B2 JP2776247 B2 JP 2776247B2 JP 6119931 A JP6119931 A JP 6119931A JP 11993194 A JP11993194 A JP 11993194A JP 2776247 B2 JP2776247 B2 JP 2776247B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- output
- terminal
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路及びその
製造方法に関し、特に品種識別等のコード設定を行う半
導体集積回路及びその製造方法に関する。
製造方法に関し、特に品種識別等のコード設定を行う半
導体集積回路及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体集積回路においては、図８
に示すように、ＩＤコードレジスタ２２〜２５及びマル
チプレクサ２６〜２８によって品種識別等のコードを設
定する設定部及び出力部が構成されている。この例では
識別コードを４ビットで表しており、ここでは識別コー
ドを“１０１０”とする。
に示すように、ＩＤコードレジスタ２２〜２５及びマル
チプレクサ２６〜２８によって品種識別等のコードを設
定する設定部及び出力部が構成されている。この例では
識別コードを４ビットで表しており、ここでは識別コー
ドを“１０１０”とする。
【０００３】図８に示す例ではＩＤコード出力用端子の
増加を防ぐために、識別コードをＩＤコード出力用パッ
ド２９からシリアルに１ビットずつ出力するシフトレジ
スタ形式となっている。
増加を防ぐために、識別コードをＩＤコード出力用パッ
ド２９からシリアルに１ビットずつ出力するシフトレジ
スタ形式となっている。
【０００４】ＩＤコードレジスタ２２〜２５はＤフリッ
プフロップで構成され、シフトクロック用パッド２１か
らのシフトクロックの立上りで、Ｄ端子入力のレベルを
Ｑ端子に出力する。
プフロップで構成され、シフトクロック用パッド２１か
らのシフトクロックの立上りで、Ｄ端子入力のレベルを
Ｑ端子に出力する。
【０００５】マルチプレクサ２６〜２８はＳ端子がハイ
レベルのときにＡ端子のレベルをＯ端子に出力し、Ｓ端
子がローレベルのときにＢ端子のレベルをＯ端子に出力
する。ここで、Ａ端子は品種のＩＤコードによって電源
線Ｖｃｃあるいは接地線ＧＮＤに接続されている。
レベルのときにＡ端子のレベルをＯ端子に出力し、Ｓ端
子がローレベルのときにＢ端子のレベルをＯ端子に出力
する。ここで、Ａ端子は品種のＩＤコードによって電源
線Ｖｃｃあるいは接地線ＧＮＤに接続されている。
【０００６】また、マルチプレクサ２６〜２８各々のＢ
端子はＩＤコードレジスタ２２〜２４各々のＱ端子出力
に接続されており、Ｏ端子出力はＩＤコードレジスタ２
３〜２５各々のＤ端子に接続されている。
端子はＩＤコードレジスタ２２〜２４各々のＱ端子出力
に接続されており、Ｏ端子出力はＩＤコードレジスタ２
３〜２５各々のＤ端子に接続されている。
【０００７】コードを設定する設定部及び出力部が上記
のように構成された半導体集積回路からは、図９に示す
ような動作でＩＤコードが出力される。この場合、ま
ず、識別コード設定信号用パッド３０からの識別コード
設定信号をハイレベルとし、シフトクロック用パッド２
１からのシフトクロックをハイレベルとする。
のように構成された半導体集積回路からは、図９に示す
ような動作でＩＤコードが出力される。この場合、ま
ず、識別コード設定信号用パッド３０からの識別コード
設定信号をハイレベルとし、シフトクロック用パッド２
１からのシフトクロックをハイレベルとする。
【０００８】次に、識別コード設定信号用パッド３０か
らの識別コード設定信号をローレベルとし、シフトクロ
ック用パッド２１にシフトクロックを入力することによ
って順次、ローレベル、ハイレベル、ローレベル、ハイ
レベルがＩＤコード出力用パッド２９から出力される。
らの識別コード設定信号をローレベルとし、シフトクロ
ック用パッド２１にシフトクロックを入力することによ
って順次、ローレベル、ハイレベル、ローレベル、ハイ
レベルがＩＤコード出力用パッド２９から出力される。
【０００９】ここで、ＩＤコード出力用パッド２９から
は最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）
の順序でＩＤコードが出力されるものとしておけば、Ｉ
Ｄコードとして“１０１０”が出力されることとなる。
は最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）
の順序でＩＤコードが出力されるものとしておけば、Ｉ
Ｄコードとして“１０１０”が出力されることとなる。
【００１０】一方、図１０に示すように、ＩＣチップ９
１自身にチップの品種コードを得るための手段を内蔵し
たものとしてマスタースライス方式の半導体集積回路が
ある。この半導体集積回路ではＩＣチップ９１上のＲＯ
Ｍ９４に識別コードが設定されるようになっている。
１自身にチップの品種コードを得るための手段を内蔵し
たものとしてマスタースライス方式の半導体集積回路が
ある。この半導体集積回路ではＩＣチップ９１上のＲＯ
Ｍ９４に識別コードが設定されるようになっている。
【００１１】ここで、ＩＣチップ９１上には機能回路部
９２が搭載され、機能回路部９２には複数の機能回路部
用パッド９９が接続されている。また、ＲＯＭ９４にア
ドレスを供給するカウンタ９３には電源用パッド９５と
カウンタインクリメント用パッド９６とが接続され、Ｒ
ＯＭ９４には出力用パッド９７とグランド用パッド９８
とが接続されている。
９２が搭載され、機能回路部９２には複数の機能回路部
用パッド９９が接続されている。また、ＲＯＭ９４にア
ドレスを供給するカウンタ９３には電源用パッド９５と
カウンタインクリメント用パッド９６とが接続され、Ｒ
ＯＭ９４には出力用パッド９７とグランド用パッド９８
とが接続されている。
【００１２】チップの品種が変わる場合には拡散工程に
おける配線工程でＲＯＭ９４の内容を変更する。ＲＯＭ
９４から識別コードを出力するときにはカウンタ９３か
ら順次アドレスを発生させ、このアドレスでＲＯＭ９４
から読出された情報を出力用パッド９７に出力する。
おける配線工程でＲＯＭ９４の内容を変更する。ＲＯＭ
９４から識別コードを出力するときにはカウンタ９３か
ら順次アドレスを発生させ、このアドレスでＲＯＭ９４
から読出された情報を出力用パッド９７に出力する。
【００１３】上記の半導体集積回路については、特開平
１−１００９４３号公報に詳述されている。
１−１００９４３号公報に詳述されている。
【００１４】上記の半導体集積回路以外にも、図１１に
示すように、ＩＣチップ１１１自身にチップの品種コー
ドを得るための手段を内蔵したものがある。この例で
は、１００Ωの抵抗１１３を９個直列に接続し、これら
の抵抗１１３各々の両端から１０個のタップ１１４を引
出している。
示すように、ＩＣチップ１１１自身にチップの品種コー
ドを得るための手段を内蔵したものがある。この例で
は、１００Ωの抵抗１１３を９個直列に接続し、これら
の抵抗１１３各々の両端から１０個のタップ１１４を引
出している。
【００１５】この１０個のタップ中の４個のタップを外
部に引出すために、ボンディングパッド１１５〜１１８
が設けられている。尚、ＩＣチップ１１１上には機能回
路部１１２が搭載され、機能回路部１１２には複数の機
能回路部用パッド１１９が接続されている。
部に引出すために、ボンディングパッド１１５〜１１８
が設けられている。尚、ＩＣチップ１１１上には機能回
路部１１２が搭載され、機能回路部１１２には複数の機
能回路部用パッド１１９が接続されている。
【００１６】上記のボンディングパッド１１５〜１１８
のうちボンディングパッド１１６，１１７を拡散工程の
配線工程で１０個のタップのうちのいずれに接続するか
によって、ＩＣチップ１１１の製品名を示す識別コード
を変えることができる。
のうちボンディングパッド１１６，１１７を拡散工程の
配線工程で１０個のタップのうちのいずれに接続するか
によって、ＩＣチップ１１１の製品名を示す識別コード
を変えることができる。
【００１７】また、図１２に示すように、ＩＣチップ１
２１自身にチップの品種コードを得るための手段として
ＲＯＭを内蔵したものがある。この例では、ＩＣチップ
１２１上に通常の信号や演算を行うためのロジック領域
１２２以外にＲＯＭ領域１２３を設けている。
２１自身にチップの品種コードを得るための手段として
ＲＯＭを内蔵したものがある。この例では、ＩＣチップ
１２１上に通常の信号や演算を行うためのロジック領域
１２２以外にＲＯＭ領域１２３を設けている。
【００１８】このＲＯＭ領域１２３にはＩＣチップ１２
１をテストする場合にテストシステムに対応して最適の
テストプログラムを設定するための情報、例えば品種名
やＩＣ作成に使用したマスク名等がコード化されて書込
まれている。
１をテストする場合にテストシステムに対応して最適の
テストプログラムを設定するための情報、例えば品種名
やＩＣ作成に使用したマスク名等がコード化されて書込
まれている。
【００１９】ＲＯＭ領域１２３はロジック領域１２２と
同様に電源電圧Ｖｃｃを印加するための端子１２４及び
接地線ＧＮＤに接続された端子１２５に接続され、さら
に入力ポート１２６と出力ポート１２７とアドレスポー
ト１２８とデータバス１２９とが設けられている。
同様に電源電圧Ｖｃｃを印加するための端子１２４及び
接地線ＧＮＤに接続された端子１２５に接続され、さら
に入力ポート１２６と出力ポート１２７とアドレスポー
ト１２８とデータバス１２９とが設けられている。
【００２０】上記のような構成のＩＣチップ１２１をテ
ストする場合、ＬＳＩテストシステム（図示せず）にＩ
Ｃチップ１２１が測定対象ＩＣとしてセットされると、
ＲＯＭ領域１２３に書込まれたテストプログラム選択の
ための情報がアドレスポート１２８に入力される。
ストする場合、ＬＳＩテストシステム（図示せず）にＩ
Ｃチップ１２１が測定対象ＩＣとしてセットされると、
ＲＯＭ領域１２３に書込まれたテストプログラム選択の
ための情報がアドレスポート１２８に入力される。
【００２１】この情報を入力するためにアドレスポート
１２８がアクセスされると、ＲＯＭ領域１２３に格納さ
れた情報が読出されてデータバス１２９を介してＬＳＩ
テストシステムに供給される。ＬＳＩテストシステムは
ＲＯＭ領域１２３から読出された情報を判別し、その情
報に該当するＩＣテストプログラムを実行する。
１２８がアクセスされると、ＲＯＭ領域１２３に格納さ
れた情報が読出されてデータバス１２９を介してＬＳＩ
テストシステムに供給される。ＬＳＩテストシステムは
ＲＯＭ領域１２３から読出された情報を判別し、その情
報に該当するＩＣテストプログラムを実行する。
【００２２】上記の図１２に示す半導体集積回路につい
ては、特開昭６２−５１２３４号公報に詳述されてい
る。
ては、特開昭６２−５１２３４号公報に詳述されてい
る。
【００２３】上述したように、従来の半導体集積回路で
は、品種識別コードの設定を拡散工程やＲＯＭへの書込
みで行っている。そのため、特に品種識別コードの設定
を拡散工程で行う方法では、組立工程において初めて品
種名が決定するボンディングオプション品のような品種
に対する品種識別コードの設定が不可能となる。また、
プログラムによるＲＯＭへの識別コードの書込みでは、
プログラムの書換え等によって識別コードが消えてしま
う可能性がある。
は、品種識別コードの設定を拡散工程やＲＯＭへの書込
みで行っている。そのため、特に品種識別コードの設定
を拡散工程で行う方法では、組立工程において初めて品
種名が決定するボンディングオプション品のような品種
に対する品種識別コードの設定が不可能となる。また、
プログラムによるＲＯＭへの識別コードの書込みでは、
プログラムの書換え等によって識別コードが消えてしま
う可能性がある。
【００２４】ここで、ボンディングオプション品とは基
本機能が同じで、ある一部の機能のみが若干異なる複数
種類の品種のことである。
本機能が同じで、ある一部の機能のみが若干異なる複数
種類の品種のことである。
【００２５】この品種においては、基本機能と、各品種
の有する固有の機能の回路全てと、製品の仕様に存在す
る端子のボンディングパットとは別に設けられた品種分
類用の複数個のボンディングパッドと、これら複数個の
ボンディングパッド各々がＶｃｃレベルに接続されてい
るかまたはＧＮＤレベルに接続されているかを判別し、
各品種固有の機能回路のうちいずれを機能させるかを判
断する回路とがチップ上に搭載されている。
の有する固有の機能の回路全てと、製品の仕様に存在す
る端子のボンディングパットとは別に設けられた品種分
類用の複数個のボンディングパッドと、これら複数個の
ボンディングパッド各々がＶｃｃレベルに接続されてい
るかまたはＧＮＤレベルに接続されているかを判別し、
各品種固有の機能回路のうちいずれを機能させるかを判
断する回路とがチップ上に搭載されている。
【００２６】上記のボンディングオプション品では、拡
散工程において１つのマスクパターンのみで拡散し、組
立工程において各品種に対応して複数個のボンディング
パッド各々をＶｃｃピンあるいはＧＮＤピンにボンディ
ングすることで、品種展開をしている。
散工程において１つのマスクパターンのみで拡散し、組
立工程において各品種に対応して複数個のボンディング
パッド各々をＶｃｃピンあるいはＧＮＤピンにボンディ
ングすることで、品種展開をしている。
【００２７】また、上記のボンディングオプション品の
利点としては拡散工程においてマスクパターンが１種類
であるために拡散工程の全ての工程を行っておき、品種
別の需要に応じて組立工程で品種の振り分けを行うこと
が可能であるため、工期を短縮することができるという
点が挙げられる。
利点としては拡散工程においてマスクパターンが１種類
であるために拡散工程の全ての工程を行っておき、品種
別の需要に応じて組立工程で品種の振り分けを行うこと
が可能であるため、工期を短縮することができるという
点が挙げられる。
【００２８】
【発明が解決しようとする課題】上述した従来の識別コ
ード設定を行う半導体集積回路では、拡散工程で品種毎
の識別コードが設定されるため、組立工程で品種が決定
されるボンディングオプション品の識別コードの設定に
対応することができないという問題がある。
ード設定を行う半導体集積回路では、拡散工程で品種毎
の識別コードが設定されるため、組立工程で品種が決定
されるボンディングオプション品の識別コードの設定に
対応することができないという問題がある。
【００２９】また、拡散工程後にＰ／Ｗ（ペレット／ウ
ェハ）選別によってウェハのグレードが選別される派生
品等の識別コードの設定においても、組立工程でグレー
ド別に異なる識別コードを付与しなければならないの
で、従来の識別コード設定では対応することができな
い。
ェハ）選別によってウェハのグレードが選別される派生
品等の識別コードの設定においても、組立工程でグレー
ド別に異なる識別コードを付与しなければならないの
で、従来の識別コード設定では対応することができな
い。
【００３０】特に、ボンディングオプション品や派生品
等でありかつＩＥＥＥ１１４９．１に準拠したバウンダ
リスキャンテスト回路を搭載した半導体集積回路では、
上記の点が大きな問題となる。
等でありかつＩＥＥＥ１１４９．１に準拠したバウンダ
リスキャンテスト回路を搭載した半導体集積回路では、
上記の点が大きな問題となる。
【００３１】バウンダリスキャンテスト回路は装置のボ
ード試験のために専用の回路を半導体集積回路に搭載す
るものであるが、その試験の１つに半導体集積回路の識
別コードであるＩＤコードを出力するものがある。
ード試験のために専用の回路を半導体集積回路に搭載す
るものであるが、その試験の１つに半導体集積回路の識
別コードであるＩＤコードを出力するものがある。
【００３２】この場合、ＩＤコードはＩＥＥＥの規定に
よって品種名に１対１に対応していなければならない。
したがって、ボンディングオプション品や派生品等のよ
うに組立工程で品種名が分類されて決定される品種で
は、上記のバウンダリスキャンテスト回路を搭載した半
導体集積回路に対応することができない。
よって品種名に１対１に対応していなければならない。
したがって、ボンディングオプション品や派生品等のよ
うに組立工程で品種名が分類されて決定される品種で
は、上記のバウンダリスキャンテスト回路を搭載した半
導体集積回路に対応することができない。
【００３３】そこで、本発明の目的は上記の問題点を解
消し、組立工程で品種変更する場合にも品種に対応した
識別コードを設定することができる半導体集積回路及び
その製造方法を提供することにある。
消し、組立工程で品種変更する場合にも品種に対応した
識別コードを設定することができる半導体集積回路及び
その製造方法を提供することにある。
【００３４】
【課題を解決するための手段】本発明による半導体集積
回路は、識別コードを有する半導体集積回路であって、
拡散工程及びボンディング工程である組立工程の併用に
より決定される電圧レベルを判定する判定手段と、前記
判定手段の判定結果に対応する前記識別コードを設定す
る設定手段と、前記設定手段で設定された前記識別コー
ドを保持する保持手段とを備えている。
回路は、識別コードを有する半導体集積回路であって、
拡散工程及びボンディング工程である組立工程の併用に
より決定される電圧レベルを判定する判定手段と、前記
判定手段の判定結果に対応する前記識別コードを設定す
る設定手段と、前記設定手段で設定された前記識別コー
ドを保持する保持手段とを備えている。
【００３５】本発明による他の半導体集積回路は、上記
の構成のほかに、前記電圧レベルを設定するためのヒュ
ーズ回路を前記判定手段に具備している。
の構成のほかに、前記電圧レベルを設定するためのヒュ
ーズ回路を前記判定手段に具備している。
【００３６】本発明による半導体集積回路の製造方法
は、同一回路内に複数種の機能を含む機能回路と、前記
複数種の機能のうち一つを規定する信号を入力する入力
端子とを有するボンディングオプション用の半導体集積
回路の製造方法であって、前記入力端子からの信号のレ
ベルを判定する判定手段を形成するステップと、前記判
定手段の判定結果に対応する前記識別コードを設定する
設定手段を形成するステップと、前記設定手段で設定さ
れた前記識別コードを保持する保持手段を形成するステ
ップと、前記半導体集積回路の組立工程において前記入
力端子を所定電圧レベル及びグランドレベルのうちの一
方に接続するステップとからなっている。
は、同一回路内に複数種の機能を含む機能回路と、前記
複数種の機能のうち一つを規定する信号を入力する入力
端子とを有するボンディングオプション用の半導体集積
回路の製造方法であって、前記入力端子からの信号のレ
ベルを判定する判定手段を形成するステップと、前記判
定手段の判定結果に対応する前記識別コードを設定する
設定手段を形成するステップと、前記設定手段で設定さ
れた前記識別コードを保持する保持手段を形成するステ
ップと、前記半導体集積回路の組立工程において前記入
力端子を所定電圧レベル及びグランドレベルのうちの一
方に接続するステップとからなっている。
【００３７】
【作用】品種変更用のボンディングオプション用パッド
のＧＮＤピンへのボンディングの有無を判定し、その判
定結果に応じてＩＤコードレジスタに設定されるＩＤコ
ードを変更する。
のＧＮＤピンへのボンディングの有無を判定し、その判
定結果に応じてＩＤコードレジスタに設定されるＩＤコ
ードを変更する。
【００３８】これによって、ボンディングオプション品
のように組立工程のボンディングで品種変更する半導体
集積回路においても品種に対応したＩＤコードを設定す
ることができる。
のように組立工程のボンディングで品種変更する半導体
集積回路においても品種に対応したＩＤコードを設定す
ることができる。
【００３９】また、ヒューズのカットまたは入力信号パ
ッドへの信号レベルの設定によってＩＤコードレジスタ
に設定するＩＤコードを変更自在とする。
ッドへの信号レベルの設定によってＩＤコードレジスタ
に設定するＩＤコードを変更自在とする。
【００４０】これによって、ヒューズオプションや入力
信号のレベルによってＩＤコードや製品名の変更を可能
とすることができる。したがって、組立工程で品種が決
定されるボンディングオプション品や拡散工程後にＰ／
Ｗ選別によってウェハのグレードが選別される派生品等
の識別コードの設定に対応することができる。
信号のレベルによってＩＤコードや製品名の変更を可能
とすることができる。したがって、組立工程で品種が決
定されるボンディングオプション品や拡散工程後にＰ／
Ｗ選別によってウェハのグレードが選別される派生品等
の識別コードの設定に対応することができる。
【００４１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００４２】図１は本発明の一実施例を示す構成図であ
る。図において、ＩＣチップ１上には機能回路部２と、
ボンディング判定部３と、ＩＤコード設定部４と、ＩＤ
コードレジスタ５とが搭載されている。
る。図において、ＩＣチップ１上には機能回路部２と、
ボンディング判定部３と、ＩＤコード設定部４と、ＩＤ
コードレジスタ５とが搭載されている。
【００４３】機能回路部２は基本機能が同じで、ある一
部の機能のみが異なる４品種分の回路を備えており、複
数の機能回路部用パッド１１に接続されている。また、
機能回路部２ではボンディングオプション用パッド６，
７がＧＮＤピンにボンディングされているかどうかによ
って、これら４品種分の回路のうちの一つの回路が動作
するようになっている。
部の機能のみが異なる４品種分の回路を備えており、複
数の機能回路部用パッド１１に接続されている。また、
機能回路部２ではボンディングオプション用パッド６，
７がＧＮＤピンにボンディングされているかどうかによ
って、これら４品種分の回路のうちの一つの回路が動作
するようになっている。
【００４４】ボンディング判定部３はＩＣチップ１に電
源が投入されたとき、ボンディングオプション用パッド
６，７がＧＮＤピンにボンディングされていればローレ
ベルを、ボンディングオプション用パッド６，７がＧＮ
Ｄピンにボンディングされていなければハイレベルを夫
々機能回路部２及びＩＤコード設定部４に出力する。
源が投入されたとき、ボンディングオプション用パッド
６，７がＧＮＤピンにボンディングされていればローレ
ベルを、ボンディングオプション用パッド６，７がＧＮ
Ｄピンにボンディングされていなければハイレベルを夫
々機能回路部２及びＩＤコード設定部４に出力する。
【００４５】ＩＤコード設定部４はＩＤコード設定用パ
ッド１０に接続されており、ボンディング判定部３が出
力したレベルに応じて４品種のうちいずれか１つのＩＤ
コードを選択する。
ッド１０に接続されており、ボンディング判定部３が出
力したレベルに応じて４品種のうちいずれか１つのＩＤ
コードを選択する。
【００４６】ＩＤコードレジスタ５はＤフリップフロッ
プで構成されたシフトレジスタであり、ＩＤコード設定
部４で選択されるＩＤコードのビット数分のＤフリップ
フロップを有している。また、ＩＤコードレジスタ５に
はＩＤコード出力用パッド８と、シフトクロックを供給
するためのシフトクロック用パッド９とが接続されてい
る。
プで構成されたシフトレジスタであり、ＩＤコード設定
部４で選択されるＩＤコードのビット数分のＤフリップ
フロップを有している。また、ＩＤコードレジスタ５に
はＩＤコード出力用パッド８と、シフトクロックを供給
するためのシフトクロック用パッド９とが接続されてい
る。
【００４７】図２は図１のボンディング判定部３とＩＤ
コード設定部４とＩＤコードレジスタ５との詳細な具体
例を示す図である。この図２に示す例では、ボンディン
グオプションによって１つのＩＣチップ１が組立工程に
よって４つの品種に分類され、この分類された４つの品
種各々に異なったＩＤコード（本例では４ビット）が設
定される。
コード設定部４とＩＤコードレジスタ５との詳細な具体
例を示す図である。この図２に示す例では、ボンディン
グオプションによって１つのＩＣチップ１が組立工程に
よって４つの品種に分類され、この分類された４つの品
種各々に異なったＩＤコード（本例では４ビット）が設
定される。
【００４８】図において、ボンディング判定部３はＰチ
ャネルトランジスタ３１，３２から構成されている。Ｐ
チャネルトランジスタ３１，３２はその電流能力が小さ
く設定されており、ゲートをＧＮＤレベルに接続するこ
とでボンディングオプション用パッド６，７から機能回
路部２及びＩＤコード設定部４への信号線１０１，１０
２のプルアップ抵抗として用いられる。
ャネルトランジスタ３１，３２から構成されている。Ｐ
チャネルトランジスタ３１，３２はその電流能力が小さ
く設定されており、ゲートをＧＮＤレベルに接続するこ
とでボンディングオプション用パッド６，７から機能回
路部２及びＩＤコード設定部４への信号線１０１，１０
２のプルアップ抵抗として用いられる。
【００４９】ＩＤコード設定部４はマルチプレクサ４１
〜４３で構成されている。マルチプレクサ４１〜４３は
ＩＤコード設定用パッド１０からＳ端子への信号がハイ
レベルのときにＡ端子のレベルをＯ端子に出力し、Ｓ端
子への信号がローレベルのときにＢ端子のレベルをＯ端
子に出力する。
〜４３で構成されている。マルチプレクサ４１〜４３は
ＩＤコード設定用パッド１０からＳ端子への信号がハイ
レベルのときにＡ端子のレベルをＯ端子に出力し、Ｓ端
子への信号がローレベルのときにＢ端子のレベルをＯ端
子に出力する。
【００５０】ここで、マルチプレクサ４１〜４３各々の
Ａ端子は品種のＩＤコードによって電源線Ｖｃｃあるい
は接地線ＧＮＤに接続されている。また、Ｂ端子はＩＤ
コードレジスタ５のＤフリップフロップ（以下、Ｆ／Ｆ
とする）５１〜５３各々のＱ端子出力に接続されてお
り、Ｏ端子出力はＦ／Ｆ５２〜５４各々のＤ端子に接続
されている。
Ａ端子は品種のＩＤコードによって電源線Ｖｃｃあるい
は接地線ＧＮＤに接続されている。また、Ｂ端子はＩＤ
コードレジスタ５のＤフリップフロップ（以下、Ｆ／Ｆ
とする）５１〜５３各々のＱ端子出力に接続されてお
り、Ｏ端子出力はＦ／Ｆ５２〜５４各々のＤ端子に接続
されている。
【００５１】ＩＤコードレジスタ５はＦ／Ｆ５１〜５４
で構成され、シフトクロック用パッド９からのシフトク
ロックの立上りで、Ｆ／Ｆ５１〜５４各々のＤ端子入力
のレベルをＱ端子に出力する。尚、ＩＤコード出力用パ
ッド８にはＩＤコードレジスタ５の最終段のＦ／Ｆ５４
のＱ端子が接続されている。
で構成され、シフトクロック用パッド９からのシフトク
ロックの立上りで、Ｆ／Ｆ５１〜５４各々のＤ端子入力
のレベルをＱ端子に出力する。尚、ＩＤコード出力用パ
ッド８にはＩＤコードレジスタ５の最終段のＦ／Ｆ５４
のＱ端子が接続されている。
【００５２】図３は本発明の一実施例による半導体集積
回路の製造工程を示す図である。図において、１種類の
マスクパターンで拡散工程の全ての工程を行い（図３の
Ｓ１）、ダイシングの工程でウェハから各ＩＣチップ１
を切離す（図３のＳ２）。この切離したＩＣチップ１各
々には複数の機能回路部用パッド１１がボンディングさ
れる（図３のＳ３）。
回路の製造工程を示す図である。図において、１種類の
マスクパターンで拡散工程の全ての工程を行い（図３の
Ｓ１）、ダイシングの工程でウェハから各ＩＣチップ１
を切離す（図３のＳ２）。この切離したＩＣチップ１各
々には複数の機能回路部用パッド１１がボンディングさ
れる（図３のＳ３）。
【００５３】通常、ボンディングオプション品では同じ
基本機能を有していることから、４つの品種各々のＩＤ
コードは上位ビットが同じで、下位ビットのみが異なる
ように設定される。
基本機能を有していることから、４つの品種各々のＩＤ
コードは上位ビットが同じで、下位ビットのみが異なる
ように設定される。
【００５４】例えば、拡散工程ではＩＤコードが“１０
××”となる。このＩＤコードにおいて、×は“０”ま
たは“１”であり、組立工程においてボンディングオプ
ション用パッド６，７がＧＮＤピンにボンディングされ
るかどうかによって決定される。
××”となる。このＩＤコードにおいて、×は“０”ま
たは“１”であり、組立工程においてボンディングオプ
ション用パッド６，７がＧＮＤピンにボンディングされ
るかどうかによって決定される。
【００５５】ボンディングオプション用パッド６，７が
ともにＧＮＤピンにボンディングされれば（図３のＳ
４）、ＩＣチップ１は品種Ａとなり（図３のＳ５）、Ｉ
Ｄコードは“１０００”となる。
ともにＧＮＤピンにボンディングされれば（図３のＳ
４）、ＩＣチップ１は品種Ａとなり（図３のＳ５）、Ｉ
Ｄコードは“１０００”となる。
【００５６】また、ボンディングオプション用パッド６
のみがＧＮＤピンにボンディングされれば（図３のＳ
６）、ＩＣチップ１は品種Ｂとなり（図３のＳ７）、Ｉ
Ｄコードは“１０１０”となる。
のみがＧＮＤピンにボンディングされれば（図３のＳ
６）、ＩＣチップ１は品種Ｂとなり（図３のＳ７）、Ｉ
Ｄコードは“１０１０”となる。
【００５７】さらに、ボンディングオプション用パッド
７のみがＧＮＤピンにボンディングされれば（図３のＳ
８）、ＩＣチップ１は品種Ｃとなり（図３のＳ９）、Ｉ
Ｄコードは“１００１”となる。
７のみがＧＮＤピンにボンディングされれば（図３のＳ
８）、ＩＣチップ１は品種Ｃとなり（図３のＳ９）、Ｉ
Ｄコードは“１００１”となる。
【００５８】さらにまた、ボンディングオプション用パ
ッド６，７がともにＧＮＤピンにボンディングされなけ
れば（図３のＳ１０）、ＩＣチップ１は品種Ｄとなり
（図３のＳ１１）、ＩＤコードは“１０１１”となる。
ッド６，７がともにＧＮＤピンにボンディングされなけ
れば（図３のＳ１０）、ＩＣチップ１は品種Ｄとなり
（図３のＳ１１）、ＩＤコードは“１０１１”となる。
【００５９】図４は本発明の一実施例によるＩＤコード
出力時の動作を示すタイミングチャートである。図にお
いてはボンディングオプション用パッド７のみがＧＮＤ
ピンにボンディングされた品種ＣのＩＤコード“１００
１”の出力動作を示している。以下、図２及び図４を用
いてＩＤコードの出力動作について説明する。
出力時の動作を示すタイミングチャートである。図にお
いてはボンディングオプション用パッド７のみがＧＮＤ
ピンにボンディングされた品種ＣのＩＤコード“１００
１”の出力動作を示している。以下、図２及び図４を用
いてＩＤコードの出力動作について説明する。
【００６０】Ｐチャネルトランジスタ３１，３２はその
電流能力が小さく設定されており、ゲートをＧＮＤレベ
ルに接続することでボンディングオプション用パッド
６，７から機能回路部２及びＩＤコード設定部４への信
号線１０１，１０２のプルアップ抵抗として用いられ
る。
電流能力が小さく設定されており、ゲートをＧＮＤレベ
ルに接続することでボンディングオプション用パッド
６，７から機能回路部２及びＩＤコード設定部４への信
号線１０１，１０２のプルアップ抵抗として用いられ
る。
【００６１】したがって、ボンディングオプション用パ
ッド６，７がいずれもＧＭＤピンにボンディングされな
ければ、電源投入によって信号線１０１，１０２はハイ
レベルとなる。
ッド６，７がいずれもＧＭＤピンにボンディングされな
ければ、電源投入によって信号線１０１，１０２はハイ
レベルとなる。
【００６２】品種Ｃではボンディングオプション用パッ
ド７のみがＧＮＤピンにボンディングされているため、
電源投入によって信号線１０１はハイレベルに、信号線
１０２はローレベルになる。
ド７のみがＧＮＤピンにボンディングされているため、
電源投入によって信号線１０１はハイレベルに、信号線
１０２はローレベルになる。
【００６３】ここで、ＩＤコード設定用パッド１０への
信号をハイレベルにすると、マルチプレクサ４１〜４３
はＡ端子のレベルをＯ端子に出力する。次に、シフトク
ロック用パッド９へのシフトクロックをハイレベルにす
ると、Ｆ／Ｆ５１にはハイレベルが、Ｆ／Ｆ５２にはロ
ーレベルが、Ｆ／Ｆ５３にはローレベルが、Ｆ／Ｆ５４
にはハイレベルが夫々保持され、ＩＤコード出力用パッ
ド８からはハイレベルが出力される。
信号をハイレベルにすると、マルチプレクサ４１〜４３
はＡ端子のレベルをＯ端子に出力する。次に、シフトク
ロック用パッド９へのシフトクロックをハイレベルにす
ると、Ｆ／Ｆ５１にはハイレベルが、Ｆ／Ｆ５２にはロ
ーレベルが、Ｆ／Ｆ５３にはローレベルが、Ｆ／Ｆ５４
にはハイレベルが夫々保持され、ＩＤコード出力用パッ
ド８からはハイレベルが出力される。
【００６４】ＩＤコード設定用パッド１０への信号をロ
ーレベルにした後に、シフトクロック用パッド９に３ク
ロック分だけシフトクロックを入力すると、ＩＤコード
出力用パッド８からは順次、ローレベル、ローレベル、
ハイレベルが出力される。
ーレベルにした後に、シフトクロック用パッド９に３ク
ロック分だけシフトクロックを入力すると、ＩＤコード
出力用パッド８からは順次、ローレベル、ローレベル、
ハイレベルが出力される。
【００６５】このとき、ＩＤコードが最下位ビット（Ｌ
ＳＢ）から最上位ビット（ＭＳＢ）の順序で出力される
ようにしておけば、品種ＣのＩＤコードとして“１００
１”が出力されることとなる。
ＳＢ）から最上位ビット（ＭＳＢ）の順序で出力される
ようにしておけば、品種ＣのＩＤコードとして“１００
１”が出力されることとなる。
【００６６】同様に、残りの品種Ａ，Ｂ，Ｄについても
ボンディングオプション用パッド６，７のＧＮＤピンへ
のボンディングの有無によって、夫々に対応したＩＤコ
ードを出力させることができる。
ボンディングオプション用パッド６，７のＧＮＤピンへ
のボンディングの有無によって、夫々に対応したＩＤコ
ードを出力させることができる。
【００６７】図５は本発明の他の実施例におけるボンデ
ィング判定部とＩＤコード設定部とＩＤコードレジスタ
との詳細な具体例を示す図である。図において、インバ
ータ６１，６２とノアゲート６３〜６６とは２−４デコ
ーダを構成しており、信号線１０１，１０２のレベルに
よって信号線１０３〜１０６のうちいずれか１つがハイ
レベルとなる。
ィング判定部とＩＤコード設定部とＩＤコードレジスタ
との詳細な具体例を示す図である。図において、インバ
ータ６１，６２とノアゲート６３〜６６とは２−４デコ
ーダを構成しており、信号線１０１，１０２のレベルに
よって信号線１０３〜１０６のうちいずれか１つがハイ
レベルとなる。
【００６８】信号線１０３〜１０６各々にはＮチャネル
トランジスタ６７〜８２のゲートが接続されており、Ｎ
チャネルトランジスタ６７，６９，７０，７３，７７〜
７９のドレインがＶｃｃレベルに、Ｎチャネルトランジ
スタ６８，７１，７２，７４〜７６，８０〜８２のドレ
インがＧＮＤレベルに夫々接続されている。また、Ｎチ
ャネルトランジスタ６７〜８２のソースは信号線１０７
〜１１０のうちの１つずつに共通に接続されている。
トランジスタ６７〜８２のゲートが接続されており、Ｎ
チャネルトランジスタ６７，６９，７０，７３，７７〜
７９のドレインがＶｃｃレベルに、Ｎチャネルトランジ
スタ６８，７１，７２，７４〜７６，８０〜８２のドレ
インがＧＮＤレベルに夫々接続されている。また、Ｎチ
ャネルトランジスタ６７〜８２のソースは信号線１０７
〜１１０のうちの１つずつに共通に接続されている。
【００６９】これによって、信号線１０１，１０２のレ
ベルによって信号線１０３〜１０６のうちいずれか１つ
がハイレベルになると、ハイレベルとなった信号線１０
３〜１０６のいずれかにゲートが接続されたＮチャネル
トランジスタ６７〜８２がオンする。
ベルによって信号線１０３〜１０６のうちいずれか１つ
がハイレベルになると、ハイレベルとなった信号線１０
３〜１０６のいずれかにゲートが接続されたＮチャネル
トランジスタ６７〜８２がオンする。
【００７０】すると、オンしたＮチャネルトランジスタ
６７〜８２のドレインに接続されたＶｃｃレベルまたは
ＧＮＤレベルが信号線１０７〜１１０に伝達される。信
号線１０７〜１１０は夫々対応するマルチプレクサ４１
〜４４のＡ端子に入力されているので、上述した本発明
の一実施例の手順と同様の手順で、信号線１０７〜１１
０のレベルがＩＤコードレジスタ５を構成するＦ／Ｆ５
１〜５４に設定され、ＩＤコード出力用パッド８からＩ
Ｄコードが出力される。
６７〜８２のドレインに接続されたＶｃｃレベルまたは
ＧＮＤレベルが信号線１０７〜１１０に伝達される。信
号線１０７〜１１０は夫々対応するマルチプレクサ４１
〜４４のＡ端子に入力されているので、上述した本発明
の一実施例の手順と同様の手順で、信号線１０７〜１１
０のレベルがＩＤコードレジスタ５を構成するＦ／Ｆ５
１〜５４に設定され、ＩＤコード出力用パッド８からＩ
Ｄコードが出力される。
【００７１】上記の本発明の他の実施例では、品種Ａ〜
ＤのＩＤコードがまったく独立な場合にも適用すること
ができるという利点がある。
ＤのＩＤコードがまったく独立な場合にも適用すること
ができるという利点がある。
【００７２】図６は本発明の別の実施例におけるボンデ
ィング判定部とＩＤコード設定部とＩＤコードレジスタ
との詳細な具体例を示す図である。図において、ボンデ
ィング判定部３はヒューズ３３〜３６とデコーダ（ＤＥ
Ｃ）３７とから構成されている。
ィング判定部とＩＤコード設定部とＩＤコードレジスタ
との詳細な具体例を示す図である。図において、ボンデ
ィング判定部３はヒューズ３３〜３６とデコーダ（ＤＥ
Ｃ）３７とから構成されている。
【００７３】ヒューズ３３，３５の一端には電源線Ｖｃ
ｃが、ヒューズ３４，３６の一端には接地線ＧＮＤが夫
々接続されており、ヒューズ３３〜３６各々の他端は互
いに接続されている。
ｃが、ヒューズ３４，３６の一端には接地線ＧＮＤが夫
々接続されており、ヒューズ３３〜３６各々の他端は互
いに接続されている。
【００７４】また、ヒューズ３３〜３６各々の他端同士
の接続部はデコーダ３７のＡ端子及びＢ端子に接続され
ている。デコーダ３７の出力はＦ／Ｆ５１のＤ端子とマ
ルチプレクサ４１〜４３各々のＡ端子とに夫々接続され
ている。
の接続部はデコーダ３７のＡ端子及びＢ端子に接続され
ている。デコーダ３７の出力はＦ／Ｆ５１のＤ端子とマ
ルチプレクサ４１〜４３各々のＡ端子とに夫々接続され
ている。
【００７５】このボンディング判定部３では品種のＩＤ
コードに応じてヒューズ３３，３５またはヒューズ３
４，３６をカットすることによってデコーダ３４のＡ端
子及びＢ端子が電源線Ｖｃｃあるいは接地線ＧＮＤに接
続されるようになっている。
コードに応じてヒューズ３３，３５またはヒューズ３
４，３６をカットすることによってデコーダ３４のＡ端
子及びＢ端子が電源線Ｖｃｃあるいは接地線ＧＮＤに接
続されるようになっている。
【００７６】ここで、ＩＤコードの設定について説明す
る。尚、ヒューズ３３，３６をカットした場合、デコー
ダ３７のＡ端子にはローレベルが与えられ、Ｂ端子には
ハイレベルが与えられ、デコーダ３７から“１００１”
が出力されるものとする。
る。尚、ヒューズ３３，３６をカットした場合、デコー
ダ３７のＡ端子にはローレベルが与えられ、Ｂ端子には
ハイレベルが与えられ、デコーダ３７から“１００１”
が出力されるものとする。
【００７７】まず、ＩＤコード設定用パッド１０からＩ
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をハイレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＡ端子に入力された信号に
切換える。
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をハイレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＡ端子に入力された信号に
切換える。
【００７８】すると、ＩＤコードレジスタ５のＦ／Ｆ５
１のＤ端子にはデコーダ３７からの出力“１”が与えら
れる。また、Ｆ／Ｆ５２のＤ端子にはマルチプレクサ４
１を介してデコーダ３７からの出力“０”が、Ｆ／Ｆ５
３のＤ端子にはマルチプレクサ４２を介してデコーダ３
７からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはマルチ
プレクサ４３を介してデコーダ３７からの出力“１”が
夫々与えられる。
１のＤ端子にはデコーダ３７からの出力“１”が与えら
れる。また、Ｆ／Ｆ５２のＤ端子にはマルチプレクサ４
１を介してデコーダ３７からの出力“０”が、Ｆ／Ｆ５
３のＤ端子にはマルチプレクサ４２を介してデコーダ３
７からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはマルチ
プレクサ４３を介してデコーダ３７からの出力“１”が
夫々与えられる。
【００７９】その後、シフトクロック用パッド９からの
シフトクロックの立上りで、Ｆ／Ｆ５１〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５１のＱ端子か
ら“１”が、Ｆ／Ｆ５２のＱ端子から“０”が、Ｆ／Ｆ
５３のＱ端子から“０”が、Ｆ／Ｆ５４のＱ端子から
“１”が夫々出力される。よって、ＩＤコード出力用パ
ッド８からは“１”が出力される。
シフトクロックの立上りで、Ｆ／Ｆ５１〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５１のＱ端子か
ら“１”が、Ｆ／Ｆ５２のＱ端子から“０”が、Ｆ／Ｆ
５３のＱ端子から“０”が、Ｆ／Ｆ５４のＱ端子から
“１”が夫々出力される。よって、ＩＤコード出力用パ
ッド８からは“１”が出力される。
【００８０】このＩＤコード出力用パッド８から“１”
が出力された後に、ＩＤコード設定用パッド１０からＩ
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をローレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＢ端子に入力された信号に
切換える。
が出力された後に、ＩＤコード設定用パッド１０からＩ
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をローレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＢ端子に入力された信号に
切換える。
【００８１】したがって、ＩＤコードレジスタ５のＦ／
Ｆ５２のＤ端子にはＦ／Ｆ５１のＱ端子からの出力
“１”が、Ｆ／Ｆ５３のＤ端子にはＦ／Ｆ５２のＱ端子
からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはＦ／Ｆ５
３のＱ端子からの出力“０”が夫々与えられる。
Ｆ５２のＤ端子にはＦ／Ｆ５１のＱ端子からの出力
“１”が、Ｆ／Ｆ５３のＤ端子にはＦ／Ｆ５２のＱ端子
からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはＦ／Ｆ５
３のＱ端子からの出力“０”が夫々与えられる。
【００８２】この後、シフトクロック用パッド９からの
シフトクロックの立上りで、Ｆ／Ｆ５２〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５２のＱ端子か
ら“１”が、Ｆ／Ｆ５３のＱ端子から“０”が、Ｆ／Ｆ
５４のＱ端子から“０”が夫々出力される。よって、Ｉ
Ｄコード出力用パッド８からは“０”が出力される。
シフトクロックの立上りで、Ｆ／Ｆ５２〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５２のＱ端子か
ら“１”が、Ｆ／Ｆ５３のＱ端子から“０”が、Ｆ／Ｆ
５４のＱ端子から“０”が夫々出力される。よって、Ｉ
Ｄコード出力用パッド８からは“０”が出力される。
【００８３】また、シフトクロック用パッド９からの次
のシフトクロックの立上りで、Ｆ／Ｆ５３はＤ端子に与
えられたＦ／Ｆ５２のＱ端子からの“１”を、Ｆ／Ｆ５
４はＤ端子に与えられたＦ／Ｆ５３のＱ端子からの
“０”を取込み、Ｆ／Ｆ５３のＱ端子から“１”が、Ｆ
／Ｆ５４のＱ端子から“０”が夫々出力される。よっ
て、ＩＤコード出力用パッド８からは“０”が出力され
る。
のシフトクロックの立上りで、Ｆ／Ｆ５３はＤ端子に与
えられたＦ／Ｆ５２のＱ端子からの“１”を、Ｆ／Ｆ５
４はＤ端子に与えられたＦ／Ｆ５３のＱ端子からの
“０”を取込み、Ｆ／Ｆ５３のＱ端子から“１”が、Ｆ
／Ｆ５４のＱ端子から“０”が夫々出力される。よっ
て、ＩＤコード出力用パッド８からは“０”が出力され
る。
【００８４】さらに、シフトクロック用パッド９からの
次のシフトクロックの立上りで、Ｆ／Ｆ５４はＤ端子に
与えられたＦ／Ｆ５３のＱ端子からの“１”を取込み、
Ｆ／Ｆ５４のＱ端子から“１”が出力される。よって、
ＩＤコード出力用パッド８からは“１”が出力される。
次のシフトクロックの立上りで、Ｆ／Ｆ５４はＤ端子に
与えられたＦ／Ｆ５３のＱ端子からの“１”を取込み、
Ｆ／Ｆ５４のＱ端子から“１”が出力される。よって、
ＩＤコード出力用パッド８からは“１”が出力される。
【００８５】上述した動作によって、ヒューズ３３，３
６をカットして設定されたＩＤコード“１００１”が最
下位ビット（ＬＳＢ）側から最上位ビット（ＭＳＢ）側
に出力されると決めておけば、シフトクロック用パッド
９からのシフトクロックの３回の立上りでＩＤコード出
力用パッド８から“１００１”が出力される。
６をカットして設定されたＩＤコード“１００１”が最
下位ビット（ＬＳＢ）側から最上位ビット（ＭＳＢ）側
に出力されると決めておけば、シフトクロック用パッド
９からのシフトクロックの３回の立上りでＩＤコード出
力用パッド８から“１００１”が出力される。
【００８６】本発明の別の実施例ではヒューズ３３，３
６をカットすることでデコーダ３７から“１００１”が
出力される場合について述べたが、ヒューズ３３〜３６
のいずれをカットするかによって他の４ビットのＩＤコ
ードも選択的に出力させることができる。
６をカットすることでデコーダ３７から“１００１”が
出力される場合について述べたが、ヒューズ３３〜３６
のいずれをカットするかによって他の４ビットのＩＤコ
ードも選択的に出力させることができる。
【００８７】また、ボンディング判定部３をレベル判定
部として使用すれば、本発明の別の実施例は、拡散工程
後にＰ／Ｗ選別によってウェハのグレードが選別される
派生品等の識別コードの設定に適用可能である。
部として使用すれば、本発明の別の実施例は、拡散工程
後にＰ／Ｗ選別によってウェハのグレードが選別される
派生品等の識別コードの設定に適用可能である。
【００８８】図７は本発明のさらに別の実施例における
ボンディング判定部とＩＤコード設定部とＩＤコードレ
ジスタとの詳細な具体例を示す図である。図において、
ボンディング判定部３はデコーダ（ＤＥＣ）３７から構
成されている。
ボンディング判定部とＩＤコード設定部とＩＤコードレ
ジスタとの詳細な具体例を示す図である。図において、
ボンディング判定部３はデコーダ（ＤＥＣ）３７から構
成されている。
【００８９】入力信号パット１２はデコーダ３７のＡ端
子に、入力信号パット１３はデコーダ３７のＢ端子に夫
々接続されている。デコーダ３７の出力はＦ／Ｆ５１の
Ｄ端子とマルチプレクサ４１〜４３各々のＡ端子とに夫
々接続されている。
子に、入力信号パット１３はデコーダ３７のＢ端子に夫
々接続されている。デコーダ３７の出力はＦ／Ｆ５１の
Ｄ端子とマルチプレクサ４１〜４３各々のＡ端子とに夫
々接続されている。
【００９０】本発明のさらに別の実施例では、デコーダ
３７が入力信号パッド１２，１３に入力される信号のレ
ベルに応じてＩＤコードを出力するようになっており、
入力信号パッド１２，１３に入力される信号のレベルに
よって製品名等のＩＤコードの設定が可能となってい
る。
３７が入力信号パッド１２，１３に入力される信号のレ
ベルに応じてＩＤコードを出力するようになっており、
入力信号パッド１２，１３に入力される信号のレベルに
よって製品名等のＩＤコードの設定が可能となってい
る。
【００９１】ここで、ＩＤコードの設定について説明す
る。尚、入力信号パッド１２にローレベルが、入力信号
パッド１３にハイレベルが与えられた場合、デコーダ３
７から“１００１”が出力されるものとする。
る。尚、入力信号パッド１２にローレベルが、入力信号
パッド１３にハイレベルが与えられた場合、デコーダ３
７から“１００１”が出力されるものとする。
【００９２】まず、ＩＤコード設定用パッド１０からＩ
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をハイレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＡ端子に入力された信号に
切換える。
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をハイレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＡ端子に入力された信号に
切換える。
【００９３】すると、ＩＤコードレジスタ５のＦ／Ｆ５
１のＤ端子にはデコーダ３７からの出力“１”が与えら
れる。また、Ｆ／Ｆ５２のＤ端子にはマルチプレクサ４
１を介してデコーダ３７からの出力“０”が、Ｆ／Ｆ５
３のＤ端子にはマルチプレクサ４２を介してデコーダ３
７からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはマルチ
プレクサ４３を介してデコーダ３７からの出力“１”が
夫々与えられる。
１のＤ端子にはデコーダ３７からの出力“１”が与えら
れる。また、Ｆ／Ｆ５２のＤ端子にはマルチプレクサ４
１を介してデコーダ３７からの出力“０”が、Ｆ／Ｆ５
３のＤ端子にはマルチプレクサ４２を介してデコーダ３
７からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはマルチ
プレクサ４３を介してデコーダ３７からの出力“１”が
夫々与えられる。
【００９４】この後、シフトクロック用パッド９からの
シフトクロックの立上りで、Ｆ／Ｆ５１〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５１のＱ端子か
ら“１”が、Ｆ／Ｆ５２のＱ端子から“０”が、Ｆ／Ｆ
５３のＱ端子から“０”が、Ｆ／Ｆ５４のＱ端子から
“１”が夫々出力される。よって、ＩＤコード出力用パ
ッド８からは“１”が出力される。
シフトクロックの立上りで、Ｆ／Ｆ５１〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５１のＱ端子か
ら“１”が、Ｆ／Ｆ５２のＱ端子から“０”が、Ｆ／Ｆ
５３のＱ端子から“０”が、Ｆ／Ｆ５４のＱ端子から
“１”が夫々出力される。よって、ＩＤコード出力用パ
ッド８からは“１”が出力される。
【００９５】このＩＤコード出力用パッド８から“１”
が出力された後に、ＩＤコード設定用パッド１０からＩ
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をローレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＢ端子に入力された信号に
切換える。
が出力された後に、ＩＤコード設定用パッド１０からＩ
Ｄコード設定部４のマルチプレクサ４１〜４３のＳ端子
への信号をローレベルとし、マルチプレクサ４１〜４３
のＯ端子から出力する信号をＢ端子に入力された信号に
切換える。
【００９６】したがって、ＩＤコードレジスタ５のＦ／
Ｆ５２のＤ端子にはＦ／Ｆ５１のＱ端子からの出力
“１”が、Ｆ／Ｆ５３のＤ端子にはＦ／Ｆ５２のＱ端子
からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはＦ／Ｆ５
３のＱ端子からの出力“０”が夫々与えられる。
Ｆ５２のＤ端子にはＦ／Ｆ５１のＱ端子からの出力
“１”が、Ｆ／Ｆ５３のＤ端子にはＦ／Ｆ５２のＱ端子
からの出力“０”が、Ｆ／Ｆ５４のＤ端子にはＦ／Ｆ５
３のＱ端子からの出力“０”が夫々与えられる。
【００９７】この後、シフトクロック用パッド９からの
シフトクロックの立上りで、Ｆ／Ｆ５２〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５２のＱ端子か
ら“１”が、Ｆ／Ｆ５３のＱ端子から“０”が、Ｆ／Ｆ
５４のＱ端子から“０”が夫々出力される。よって、Ｉ
Ｄコード出力用パッド８からは“０”が出力される。
シフトクロックの立上りで、Ｆ／Ｆ５２〜５４各々はＤ
端子に与えられた信号を取込み、Ｆ／Ｆ５２のＱ端子か
ら“１”が、Ｆ／Ｆ５３のＱ端子から“０”が、Ｆ／Ｆ
５４のＱ端子から“０”が夫々出力される。よって、Ｉ
Ｄコード出力用パッド８からは“０”が出力される。
【００９８】また、シフトクロック用パッド９からの次
のシフトクロックの立上りで、Ｆ／Ｆ５３はＤ端子に与
えられたＦ／Ｆ５２のＱ端子からの“１”を、Ｆ／Ｆ５
４はＤ端子に与えられたＦ／Ｆ５３のＱ端子からの
“０”を取込み、Ｆ／Ｆ５３のＱ端子から“１”が、Ｆ
／Ｆ５４のＱ端子から“０”が夫々出力される。よっ
て、ＩＤコード出力用パッド８からは“０”が出力され
る。
のシフトクロックの立上りで、Ｆ／Ｆ５３はＤ端子に与
えられたＦ／Ｆ５２のＱ端子からの“１”を、Ｆ／Ｆ５
４はＤ端子に与えられたＦ／Ｆ５３のＱ端子からの
“０”を取込み、Ｆ／Ｆ５３のＱ端子から“１”が、Ｆ
／Ｆ５４のＱ端子から“０”が夫々出力される。よっ
て、ＩＤコード出力用パッド８からは“０”が出力され
る。
【００９９】さらに、シフトクロック用パッド９からの
次のシフトクロックの立上りで、Ｆ／Ｆ５４はＤ端子に
与えられたＦ／Ｆ５３のＱ端子からの“１”を取込み、
Ｆ／Ｆ５４のＱ端子から“１”が出力される。よって、
ＩＤコード出力用パッド８からは“１”が出力される。
次のシフトクロックの立上りで、Ｆ／Ｆ５４はＤ端子に
与えられたＦ／Ｆ５３のＱ端子からの“１”を取込み、
Ｆ／Ｆ５４のＱ端子から“１”が出力される。よって、
ＩＤコード出力用パッド８からは“１”が出力される。
【０１００】上述した動作によって、入力信号パッド１
２，１３に夫々ローレベル及びハイレベルを入力して設
定されたＩＤコード“１００１”が最下位ビット（ＬＳ
Ｂ）側から最上位ビット（ＭＳＢ）側に出力されると決
めておけば、シフトクロック用パッド９からのシフトク
ロックの３回の立上りでＩＤコード出力用パッド８から
“１００１”が出力される。
２，１３に夫々ローレベル及びハイレベルを入力して設
定されたＩＤコード“１００１”が最下位ビット（ＬＳ
Ｂ）側から最上位ビット（ＭＳＢ）側に出力されると決
めておけば、シフトクロック用パッド９からのシフトク
ロックの３回の立上りでＩＤコード出力用パッド８から
“１００１”が出力される。
【０１０１】本発明のさらに別の実施例では入力信号パ
ッド１２，１３に夫々ローレベル及びハイレベルを入力
することでデコーダ３７から“１００１”が出力される
場合について述べたが、入力信号パッド１２，１３に入
力する信号のレベルの組合せを変えることによって他の
４ビットのＩＤコードも選択的に出力させることができ
る。
ッド１２，１３に夫々ローレベル及びハイレベルを入力
することでデコーダ３７から“１００１”が出力される
場合について述べたが、入力信号パッド１２，１３に入
力する信号のレベルの組合せを変えることによって他の
４ビットのＩＤコードも選択的に出力させることができ
る。
【０１０２】また、ボンディング判定部３をレベル判定
部として使用すれば、本発明のさらに別の実施例は、拡
散工程後にＰ／Ｗ選別によってウェハのグレードが選別
される派生品等の識別コードの設定に適用可能である。
部として使用すれば、本発明のさらに別の実施例は、拡
散工程後にＰ／Ｗ選別によってウェハのグレードが選別
される派生品等の識別コードの設定に適用可能である。
【０１０３】このように、品種変更用のボンディングオ
プション用パッド６，７のＧＮＤピンへのボンディング
の有無に応じてＩＤコードレジスタ５に設定されるＩＤ
コードを変更することによって、ボンディングオプショ
ン品のように組立工程のボンディングで品種変更する半
導体集積回路においても品種に対応したＩＤコードを設
定することができる。
プション用パッド６，７のＧＮＤピンへのボンディング
の有無に応じてＩＤコードレジスタ５に設定されるＩＤ
コードを変更することによって、ボンディングオプショ
ン品のように組立工程のボンディングで品種変更する半
導体集積回路においても品種に対応したＩＤコードを設
定することができる。
【０１０４】また、ヒューズ３３〜３６のカットまたは
入力信号パッド１２，１３への信号レベルの設定によっ
てデコーダ３７から出力されてＩＤコードレジスタ５に
設定されるＩＤコードを変更することによって、ヒュー
ズオプションや入力信号のレベルによってＩＤコードや
製品名の変更を可能とすることができる。
入力信号パッド１２，１３への信号レベルの設定によっ
てデコーダ３７から出力されてＩＤコードレジスタ５に
設定されるＩＤコードを変更することによって、ヒュー
ズオプションや入力信号のレベルによってＩＤコードや
製品名の変更を可能とすることができる。
【０１０５】よって、組立工程で品種が決定されるボン
ディングオプション品や拡散工程後にＰ／Ｗ選別によっ
てウェハのグレードが選別される派生品等の識別コード
の設定に対応することができる。
ディングオプション品や拡散工程後にＰ／Ｗ選別によっ
てウェハのグレードが選別される派生品等の識別コード
の設定に対応することができる。
【０１０６】例えば、ボード上の実装テストの効率化の
ため、ＩＥＥＥ１１４９．１で標準化されたバウンダリ
スキャンテスト回路を搭載した半導体集積回路では品種
名と１対１に対応した識別コードであるＩＤコードを設
定することが規定されているが、このような組立工程に
おいて品種名が決定される半導体集積回路にも対応する
ことが可能となる。
ため、ＩＥＥＥ１１４９．１で標準化されたバウンダリ
スキャンテスト回路を搭載した半導体集積回路では品種
名と１対１に対応した識別コードであるＩＤコードを設
定することが規定されているが、このような組立工程に
おいて品種名が決定される半導体集積回路にも対応する
ことが可能となる。
【０１０７】尚、請求項の記載に関連して本発明はさら
に次の態様をとりうる。
に次の態様をとりうる。
【０１０８】（１）同一回路内に複数種の機能を含む機
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路であって、前記入力端子から入力さ
れた信号に対応する前記機能回路の機能を特定するため
の識別コードを出力する識別コード出力手段を有するこ
とを特徴とする半導体集積回路。
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路であって、前記入力端子から入力さ
れた信号に対応する前記機能回路の機能を特定するため
の識別コードを出力する識別コード出力手段を有するこ
とを特徴とする半導体集積回路。
【０１０９】（２）同一回路内に複数種の機能を含む機
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路であって、前記入力端子からの信号
のレベルを判定する判定手段と、前記判定手段の判定結
果に対応する前記識別コードを設定する設定手段と、前
記設定手段で設定された前記識別コードを保持する保持
手段とを含むことを特徴とする半導体集積回路。
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路であって、前記入力端子からの信号
のレベルを判定する判定手段と、前記判定手段の判定結
果に対応する前記識別コードを設定する設定手段と、前
記設定手段で設定された前記識別コードを保持する保持
手段とを含むことを特徴とする半導体集積回路。
【０１１０】（３）同一回路内に複数種の機能を含む機
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路の製造方法であって、前記入力端子
から入力された信号に対応する前記機能回路の機能を特
定するための識別コードを出力する識別コード出力手段
を形成する第１のステップと、前記半導体集積回路の組
立工程において前記入力端子を所定電圧レベル及びグラ
ンドレベルのうちの一方に接続する第２のステップとか
らなることを特徴とする半導体集積回路の製造方法。
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路の製造方法であって、前記入力端子
から入力された信号に対応する前記機能回路の機能を特
定するための識別コードを出力する識別コード出力手段
を形成する第１のステップと、前記半導体集積回路の組
立工程において前記入力端子を所定電圧レベル及びグラ
ンドレベルのうちの一方に接続する第２のステップとか
らなることを特徴とする半導体集積回路の製造方法。
【０１１１】（４）同一回路内に複数種の機能を含む機
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路の製造方法であって、前記入力端子
からの信号のレベルを判定する判定手段を形成するステ
ップと、前記判定手段の判定結果に対応する前記識別コ
ードを設定する設定手段を形成するステップと、前記設
定手段で設定された前記識別コードを保持する保持手段
を形成するステップと、前記半導体集積回路の組立工程
において前記入力端子を所定電圧レベル及びグランドレ
ベルのうちの一方に接続するステップとからなることを
特徴とする半導体集積回路の製造方法。
能回路と、前記複数種の機能のうち一つを規定する信号
を入力する入力端子とを有するボンディングオプション
用の半導体集積回路の製造方法であって、前記入力端子
からの信号のレベルを判定する判定手段を形成するステ
ップと、前記判定手段の判定結果に対応する前記識別コ
ードを設定する設定手段を形成するステップと、前記設
定手段で設定された前記識別コードを保持する保持手段
を形成するステップと、前記半導体集積回路の組立工程
において前記入力端子を所定電圧レベル及びグランドレ
ベルのうちの一方に接続するステップとからなることを
特徴とする半導体集積回路の製造方法。
【０１１２】
【発明の効果】以上説明したように本発明の半導体集積
回路によれば、組立工程後に設定されて入力される入力
信号に対応する識別コードを出力することによって、組
立工程で品種変更する場合にも品種に対応した識別コー
ドを設定することができるという効果がある。
回路によれば、組立工程後に設定されて入力される入力
信号に対応する識別コードを出力することによって、組
立工程で品種変更する場合にも品種に対応した識別コー
ドを設定することができるという効果がある。
【０１１３】また、本発明の他の半導体集積回路によれ
ば、複数種の機能のうち一つを規定する信号に応答して
当該信号に対応する機能回路の機能を特定するための識
別コードを出力することによって、組立工程のボンディ
ングで品種変更する場合にも品種に対応した識別コード
を設定することができるという効果がある。
ば、複数種の機能のうち一つを規定する信号に応答して
当該信号に対応する機能回路の機能を特定するための識
別コードを出力することによって、組立工程のボンディ
ングで品種変更する場合にも品種に対応した識別コード
を設定することができるという効果がある。
【図１】本発明の一実施例を示す構成図である。
【図２】図１のボンディング判定部とＩＤコード設定部
とＩＤコードレジスタとの詳細な具体例を示す図であ
る。
とＩＤコードレジスタとの詳細な具体例を示す図であ
る。
【図３】本発明の一実施例による半導体集積回路の製造
工程を示す図である。
工程を示す図である。
【図４】本発明の一実施例によるＩＤコード出力時の動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図５】本発明の他の実施例におけるボンディング判定
部とＩＤコード設定部とＩＤコードレジスタとの詳細な
具体例を示す図である。
部とＩＤコード設定部とＩＤコードレジスタとの詳細な
具体例を示す図である。
【図６】本発明の別の実施例におけるボンディング判定
部とＩＤコード設定部とＩＤコードレジスタとの詳細な
具体例を示す図である。
部とＩＤコード設定部とＩＤコードレジスタとの詳細な
具体例を示す図である。
【図７】本発明のさらに別の実施例におけるボンディン
グ判定部とＩＤコード設定部とＩＤコードレジスタとの
詳細な具体例を示す図である。
グ判定部とＩＤコード設定部とＩＤコードレジスタとの
詳細な具体例を示す図である。
【図８】従来例におけるボンディング判定部とＩＤコー
ド設定部とＩＤコードレジスタとの詳細な具体例を示す
図である。
ド設定部とＩＤコードレジスタとの詳細な具体例を示す
図である。
【図９】従来例によるＩＤコード出力時の動作を示すタ
イミングチャートである。
イミングチャートである。
【図１０】従来例を示す構成図である。
【図１１】従来例を示す構成図である。
【図１２】従来例を示す構成図である。
１ ＩＣチップ ２ 機能回路部 ３ ボンディング判定部 ４ ＩＤコード設定部 ５ ＩＤコードレジスタ ６，７ ボンディングオプション用パッド ８ ＩＤコード出力用パッド ９ シフトクロック用パッド １０ ＩＤコード設定用パッド １１ 機能回路部用パッド １２，１３ 入力信号パッド ３１，３２ Ｐチャネルトランジスタ ３３〜３６ ヒューズ ３７ デコーダ ４１〜４４ マルチプレクサ ５１〜５４ Ｄフリップフロップ ６１，６２ インバータ ６３〜６６ ノアゲート ６７〜８２ Ｎチャネルトランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−48054（ＪＰ，Ａ) 特開 昭61−256647（ＪＰ，Ａ) 特開 平１−262419（ＪＰ，Ａ) 特開 平４−111438（ＪＰ，Ａ) 特開 平３−3343（ＪＰ，Ａ) 特開 平２−27747（ＪＰ，Ａ) 特開 平５−211214（ＪＰ，Ａ) 特開 平５−47862（ＪＰ，Ａ) 特開 昭64−37847（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/02 H01L 21/822
Claims (6)
- 【請求項１】 識別コードを有する半導体集積回路であ
って、拡散工程及びボンディング工程である組立工程の
併用により決定される電圧レベルを判定する判定手段
と、前記判定手段の判定結果に対応する前記識別コード
を設定する設定手段と、前記設定手段で設定された前記
識別コードを保持する保持手段とを有することを特徴と
する半導体集積回路。 - 【請求項２】 前記判定手段に与える電圧レベルは、ボ
ンディングオプショク用パットがグランドピンにボンデ
ィングされるかどうかによって設定されることを特徴と
する請求項１記載の半導体集積回路。 - 【請求項３】 前記電圧レベルを設定するためのヒュー
ズ回路を前記判定手段に含むことを特徴とする請求項１
記載の半導体集積回路。 - 【請求項４】 識別コードを有する半導体集積回路であ
って、ボンディングオプショク用パットのグランドピン
へのボンディングの有無によって与えられる電圧レベル
を判定する判定手段と、前記判定手段の判定結果に対応
する前記識別コードを設定する設定手段と、前記設定手
段で設定された前記識別コードを保持する保持手段とを
有することを特徴とする半導体集積回路。 - 【請求項５】 前記判定手段は、前記電圧レベルに応じ
た信号を出力するデコーダを有することを特徴とする請
求項１から請求項４のいずれか記載の半導体集積回路。 - 【請求項６】 同一回路内に複数種の機能を含む機能回
路と、前記複数種の機能のうち一つを規定する信号を入
力する入力端子とを有するボンディングオプション用の
半導体集積回路の製造方法であって、前記入力端子から
の信号のレベルを判定する判定手段を形成するステップ
と、前記判定手段の判定結果に対応する前記識別コード
を設定する設定手段を形成するステップと、前記設定手
段で設定された前記識別コードを保持する保持手段を形
成するステップと、前記半導体集積回路の組立工程にお
いて前記入力端子を所定電圧レベル及びグランドレベル
のうちの一方に接続するステップとからなることを特徴
とする半導体集積回路の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6119931A JP2776247B2 (ja) | 1993-11-17 | 1994-06-01 | 半導体集積回路及びその製造方法 |
| US08/340,293 US5467304A (en) | 1993-11-17 | 1994-11-14 | Semiconductor integrated circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-311307 | 1993-11-17 | ||
| JP31130793 | 1993-11-17 | ||
| JP6119931A JP2776247B2 (ja) | 1993-11-17 | 1994-06-01 | 半導体集積回路及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07192979A JPH07192979A (ja) | 1995-07-28 |
| JP2776247B2 true JP2776247B2 (ja) | 1998-07-16 |
Family
ID=26457586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6119931A Expired - Lifetime JP2776247B2 (ja) | 1993-11-17 | 1994-06-01 | 半導体集積回路及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5467304A (ja) |
| JP (1) | JP2776247B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11733886B2 (en) | 2020-09-07 | 2023-08-22 | Kioxia Corporation | Semiconductor integrated circuit and method of examining the semiconductor integrated circuit |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742526A (en) * | 1996-01-03 | 1998-04-21 | Micron Technology, Inc. | Apparatus and method for identifying an integrated device |
| US5933620A (en) * | 1996-03-28 | 1999-08-03 | Advanced Micro Devices, Inc. | Method and apparatus for serializing microprocessor identification numbers |
| US5946497A (en) * | 1996-05-17 | 1999-08-31 | Advanced Micro Devices, Inc. | System and method for providing microprocessor serialization using programmable fuses |
| US5867505A (en) * | 1996-08-07 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit |
| US6100486A (en) | 1998-08-13 | 2000-08-08 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US5927512A (en) | 1997-01-17 | 1999-07-27 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US5844803A (en) | 1997-02-17 | 1998-12-01 | Micron Technology, Inc. | Method of sorting a group of integrated circuit devices for those devices requiring special testing |
| US5915231A (en) | 1997-02-26 | 1999-06-22 | Micron Technology, Inc. | Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture |
| US5856923A (en) * | 1997-03-24 | 1999-01-05 | Micron Technology, Inc. | Method for continuous, non lot-based integrated circuit manufacturing |
| US5984190A (en) * | 1997-05-15 | 1999-11-16 | Micron Technology, Inc. | Method and apparatus for identifying integrated circuits |
| US7120513B1 (en) | 1997-06-06 | 2006-10-10 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs |
| US5907492A (en) | 1997-06-06 | 1999-05-25 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs |
| US5889679A (en) * | 1997-07-15 | 1999-03-30 | Integrated Device Technology, Inc. | Fuse array control for smart function enable |
| US6049624A (en) | 1998-02-20 | 2000-04-11 | Micron Technology, Inc. | Non-lot based method for assembling integrated circuit devices |
| JP2000315772A (ja) * | 1999-04-30 | 2000-11-14 | Fujitsu Ltd | 半導体集積回路装置 |
| US6555398B1 (en) * | 1999-10-22 | 2003-04-29 | Magic Corporation | Software programmable multiple function integrated circuit module |
| DE60130936T2 (de) | 2000-03-08 | 2008-07-24 | Matsushita Electric Industrial Co., Ltd., Kadoma | Integrierte Halbleiterschaltung |
| US6848068B1 (en) * | 2000-06-07 | 2005-01-25 | Cypress Semiconductor Corp. | Soft coding of multiple device IDs for IEEE compliant JTAG devices |
| US6922820B1 (en) * | 2000-10-12 | 2005-07-26 | Cypress Semiconductor Corp. | Circuit for generating silicon ID for PLDS |
| FR2823341B1 (fr) * | 2001-04-04 | 2003-07-25 | St Microelectronics Sa | Identification d'un circuit integre a partir de ses parametres physiques de fabrication |
| JP3941620B2 (ja) * | 2001-08-31 | 2007-07-04 | 株式会社デンソーウェーブ | Ｉｄタグ内蔵電子機器 |
| US7131033B1 (en) * | 2002-06-21 | 2006-10-31 | Cypress Semiconductor Corp. | Substrate configurable JTAG ID scheme |
| US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
| US7609578B2 (en) * | 2007-10-31 | 2009-10-27 | Broadcom Corporation | Quad SRAM based one time programmable memory |
| JP2013109410A (ja) * | 2011-11-17 | 2013-06-06 | Semiconductor Components Industries Llc | 判定回路 |
| JP2018060934A (ja) * | 2016-10-06 | 2018-04-12 | 矢崎総業株式会社 | カスタムｉｃ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4419747A (en) * | 1981-09-14 | 1983-12-06 | Seeq Technology, Inc. | Method and device for providing process and test information in semiconductors |
| JPH0787034B2 (ja) * | 1984-05-07 | 1995-09-20 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS6478397A (en) * | 1987-09-18 | 1989-03-23 | Mitsubishi Electric Corp | Ic card writing system |
| JPH0227747A (ja) * | 1988-07-15 | 1990-01-30 | Nec Corp | 半導体集積回路の識別方式 |
| DE69125052T2 (de) * | 1990-06-01 | 1997-09-25 | Nippon Electric Co | Halbleiterspeichervorrichtung mit Redundanzschaltung |
| JPH04132089A (ja) * | 1990-09-20 | 1992-05-06 | Nec Ic Microcomput Syst Ltd | 識別コード内蔵ｅｐｒｏｍ |
-
1994
- 1994-06-01 JP JP6119931A patent/JP2776247B2/ja not_active Expired - Lifetime
- 1994-11-14 US US08/340,293 patent/US5467304A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11733886B2 (en) | 2020-09-07 | 2023-08-22 | Kioxia Corporation | Semiconductor integrated circuit and method of examining the semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07192979A (ja) | 1995-07-28 |
| US5467304A (en) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776247B2 (ja) | 半導体集積回路及びその製造方法 | |
| US5115191A (en) | Testing integrated circuit capable of easily performing parametric test on high pin count semiconductor device | |
| US6515505B1 (en) | Functionality change by bond optioning decoding | |
| US5414380A (en) | Integrated circuit with an active-level configurable and method therefor | |
| GB2244339A (en) | Integrated circuit chip having an identification circuit therein | |
| US6600686B2 (en) | Apparatus for recognizing chip identification and semiconductor device comprising the apparatus | |
| US5687180A (en) | Method and circuit for checking operation of input buffers of a semiconductor circuit | |
| US4960724A (en) | Method for deleting unused gates and method for manufacturing master-slice semiconductor integrated circuit device using the deleting method | |
| EP0354658A2 (en) | Method and apparatus for programming and verifying programmable elements in programmable devices | |
| US6865705B2 (en) | Semiconductor integrated circuit device capable of switching mode for trimming internal circuitry through JTAG boundary scan method | |
| EP0801400A1 (en) | Testing and repair of embedded memory | |
| US4458163A (en) | Programmable architecture logic | |
| US4180772A (en) | Large-scale integrated circuit with integral bi-directional test circuit | |
| US6201750B1 (en) | Scannable fuse latches | |
| US6272657B1 (en) | Apparatus and method for progammable parametric toggle testing of digital CMOS pads | |
| US5046180A (en) | Semiconductor integrated circuit device comprising non-reprogrammable internal memory device | |
| US6922820B1 (en) | Circuit for generating silicon ID for PLDS | |
| US6460171B1 (en) | Method for designing a processor core in which a cell configured at either one or zero is provided for each bit of the configuration registers of the processor core | |
| US6353336B1 (en) | Electrical ID method for output driver | |
| EP0584739A2 (en) | Semiconductor integrated circuit operative in different modes | |
| US4766593A (en) | Monolithically integrated testable registers that cannot be directly addressed | |
| US6704676B2 (en) | Method and circuit configuration for identifying an operating property of an integrated circuit | |
| JP3100609B2 (ja) | 集積半導体回路の識別のための回路装置 | |
| US6493414B1 (en) | Die information logic and protocol | |
| JP4319142B2 (ja) | 識別コード組込み型集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |