[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2754668B2 - Method for manufacturing solid-state imaging device - Google Patents

Method for manufacturing solid-state imaging device

Info

Publication number
JP2754668B2
JP2754668B2 JP1046594A JP4659489A JP2754668B2 JP 2754668 B2 JP2754668 B2 JP 2754668B2 JP 1046594 A JP1046594 A JP 1046594A JP 4659489 A JP4659489 A JP 4659489A JP 2754668 B2 JP2754668 B2 JP 2754668B2
Authority
JP
Japan
Prior art keywords
film
light
wiring
region
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1046594A
Other languages
Japanese (ja)
Other versions
JPH02228070A (en
Inventor
秀夫 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1046594A priority Critical patent/JP2754668B2/en
Publication of JPH02228070A publication Critical patent/JPH02228070A/en
Application granted granted Critical
Publication of JP2754668B2 publication Critical patent/JP2754668B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮像領域に遮光膜を有した固体撮像素子の製
造方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a solid-state imaging device having a light-shielding film in an imaging region.

〔発明の概要〕[Summary of the Invention]

本発明は、撮像領域に遮光膜を有し、その遮光膜と同
じ導電膜からなる配線を撮像領域以外に有した固体撮像
素子の製造方法において、導電膜の形成後、遮光膜を異
方性エッチングで、配線を等方性エッチングでそれぞれ
形成することにより、配線の電気的な短絡を防止しなが
ら、スミアの抑制を図る方法である。
The present invention relates to a method for manufacturing a solid-state imaging device having a light-shielding film in an imaging region and a wiring made of the same conductive film as the light-shielding film in a region other than the imaging region. In this method, the wiring is formed by isotropic etching to prevent the electrical short circuit of the wiring and to suppress the smear.

〔従来の技術〕[Conventional technology]

インターライン型のCCDイメージセンサーにおいて
は、光電変換を行う受光部を除き、遮光するための遮光
膜が、アルミニウム膜等を用いて、転送電極等を層間絶
縁膜(通常,PSGやBPSG等のCVD酸化膜)を介して覆うよ
うに形成される。また、そのCCDイメージセンサーの撮
像領域の周囲には、入出力回路や転送電極の制御のため
の配線が施され、その配線は、同じ材料のアルミニウム
膜等の導電膜を微細加工して所要のパターンに形成され
る。
In an interline type CCD image sensor, except for a light receiving unit that performs photoelectric conversion, a light-shielding film for shielding light uses an aluminum film or the like, and a transfer electrode or the like is used as an interlayer insulating film (usually a CVD method such as PSG or BPSG). (Oxide film). Wiring for controlling input / output circuits and transfer electrodes is provided around the imaging area of the CCD image sensor, and the wiring is formed by finely processing a conductive film such as an aluminum film of the same material as required. It is formed into a pattern.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところが、このようなアルミニウム膜を配線と遮光膜
の双方に用いるCCDでは、層間絶縁膜による平坦化とス
ミアの低減の点で両立しない技術的な課題がある。
However, a CCD using such an aluminum film for both a wiring and a light-shielding film has a technical problem that is incompatible with respect to flattening by an interlayer insulating film and reduction of smear.

第一に、遮光膜の下にはPSGやBPSG等の層間絶縁膜が
形成されるが、この層間絶縁膜の膜厚が厚くされる場合
には、受光部の端部より光が転送電極の下部に漏れ込ん
でくることになり、スミアを低減することができない。
従って、スミアを低減するためには、層間絶縁膜を薄く
形成する必要がある。
First, an interlayer insulating film such as PSG or BPSG is formed under the light-shielding film. When the thickness of the interlayer insulating film is increased, light is transmitted from an end of the light receiving portion to a portion below the transfer electrode. Therefore, smear cannot be reduced.
Therefore, in order to reduce smear, it is necessary to form the interlayer insulating film thin.

しかし、層間絶縁膜を薄くした時では、次のようなエ
ッチング時の問題が生ずる。すなわち、画素の感度のば
らつきを小さくするためには、遮光膜の受光部に対応す
る開口部の面積のばらつきを小さくする必要がある。こ
のために高精度の加工が可能な異方性エッチングにより
エッチングを行うことが好ましい。ところが、異方性エ
ッチングを行う場合では、下地の段差によってアルミニ
ウム膜の残渣が生じ易く、特に周辺の配線部では電気的
な短絡を生じ易くなる。このため十分な膜厚のリフロー
膜の形成が必要とされており、リフロー膜である層間絶
縁膜による平坦化とスミアの低減が両立せず技術的な課
題となっている。
However, when the interlayer insulating film is thinned, the following etching problem occurs. That is, in order to reduce the variation in the sensitivity of the pixel, it is necessary to reduce the variation in the area of the opening corresponding to the light receiving portion of the light shielding film. For this reason, it is preferable to perform etching by anisotropic etching which enables high-precision processing. However, in the case of performing anisotropic etching, a residue of the aluminum film is likely to be generated due to a step in the base, and an electric short circuit is likely to occur particularly in a peripheral wiring portion. For this reason, it is necessary to form a reflow film having a sufficient thickness, and flattening by the interlayer insulating film, which is a reflow film, and reduction of smear are not compatible with each other, which is a technical problem.

そこで、本発明は、上述の技術的な課題に鑑み、平坦
化による感度のばらつきの低減,周辺部の配線の短絡の
防止,スミアの低減を同時に実現するような固体撮像素
子の製造方法を提供することを目的とする。
In view of the above technical problems, the present invention provides a method for manufacturing a solid-state imaging device that simultaneously reduces variation in sensitivity due to planarization, prevents short-circuiting of peripheral wiring, and reduces smear. The purpose is to do.

〔課題を解決するための手段〕[Means for solving the problem]

上述の目的を達成するため、本発明の固体撮像素子の
製造方法は、撮像領域に形成された遮光膜と撮像領域以
外に形成された配線が同じ導電膜で形成された固体撮像
素子を製造する方法であって、上記導電膜を形成した
後、上記遮光膜を異方性エッチングにより形成し、上記
配線を等方性エッチングにより形成することを特徴とす
る。
In order to achieve the above object, a method of manufacturing a solid-state imaging device according to the present invention manufactures a solid-state imaging device in which a light-shielding film formed in an imaging region and a wiring formed outside the imaging region are formed of the same conductive film. The method is characterized in that after forming the conductive film, the light-shielding film is formed by anisotropic etching, and the wiring is formed by isotropic etching.

ここで導電膜としては、一例としてアルミニウム膜を
用いることが可能であり、遮光膜及び配線としてPSGやB
PSG等のCVD層間絶縁膜上に形成される。遮光膜は受光部
に対応して複数の開口が形成される膜であり、受光部を
開口したマスクと共に撮像領域以外の領域を覆うマスク
を用いて、RIE等の異方性エッチングにより加工され
る。配線は周辺回路等に用いられる線状の導電膜パター
ンであり、同時に撮像領域をレジスト等によりマスクし
ながら、等方性エッチングにより加工される。本発明の
製造方法において、異方性エッチングを等方性エッチン
グより先に行うこともでき、等方性エッチングを異方性
エッチングより先に行うこともできる。
Here, an aluminum film can be used as an example of the conductive film, and PSG or B
It is formed on a CVD interlayer insulating film such as PSG. The light-shielding film is a film in which a plurality of openings are formed corresponding to the light-receiving portion, and is processed by anisotropic etching such as RIE using a mask that covers the region other than the imaging region together with the mask that has the light-receiving portion opened. . The wiring is a linear conductive film pattern used for a peripheral circuit or the like, and is processed by isotropic etching while simultaneously masking an imaging region with a resist or the like. In the manufacturing method of the present invention, the anisotropic etching can be performed before the isotropic etching, and the isotropic etching can be performed before the anisotropic etching.

〔作用〕[Action]

同じ導電膜を一回のエッチングで加工すれば、その工
程数は低減されるが、前述したような問題が生ずる。そ
こで、同じ導電膜を撮像領域では異方性エッチングし
て、遮光膜の高精度な微細加工を行う。そして、撮像領
域以外では、配線を形成するために、等方性エッチング
を行う。このため配線部分の導電膜の残渣は極めて少な
くなり、下地の段差の緩和のために層間絶縁膜を敢えて
厚く形成する必要もなくなる。従って、スミアの低減も
できる。
If the same conductive film is processed by one etching, the number of steps is reduced, but the above-described problem occurs. Therefore, the same conductive film is subjected to anisotropic etching in the imaging region, and highly precise fine processing of the light shielding film is performed. Then, in regions other than the imaging region, isotropic etching is performed to form wiring. Therefore, the residue of the conductive film in the wiring portion is extremely reduced, and it is not necessary to intentionally form a thick interlayer insulating film in order to alleviate the step of the base. Therefore, smear can be reduced.

〔実施例〕〔Example〕

本発明の好適な実施例を図面を参照しながら説明す
る。
Preferred embodiments of the present invention will be described with reference to the drawings.

本実施例は、インターライン型CCDの製造方法であ
り、第2図に示すような構造のCCDを製造する方法であ
る。製造方法について説明する前に、インターライン型
CCDについて第2図を参照して簡単に説明する。
The present embodiment is a method for manufacturing an interline type CCD, and is a method for manufacturing a CCD having a structure as shown in FIG. Before explaining the manufacturing method,
The CCD will be briefly described with reference to FIG.

インターライン型CCDは、第2図に示すように、シリ
コン基板1上に層間絶縁膜4を介して同じアルミニウム
膜よりなる遮光膜2とアルミニウム配線3を有してい
る。
As shown in FIG. 2, the interline type CCD has a light shielding film 2 made of the same aluminum film and an aluminum wiring 3 on a silicon substrate 1 with an interlayer insulating film 4 interposed therebetween.

遮光膜2は基板のやや窪んだ中央の領域に複数のマト
リクス状に配された開口部5を有して形成されている。
この遮光膜2は撮像領域Imを覆う。すなわち、遮光膜2
の下部には垂直転送レジスタや水平転送レジスタ等が形
成され、開口部5に対応した受光部より送られる信号電
荷を遮光膜2に遮光された各レジスタで転送することが
できる。
The light-shielding film 2 is formed to have a plurality of openings 5 arranged in a matrix in a slightly recessed central region of the substrate.
This light-shielding film 2 covers the imaging region Im. That is, the light shielding film 2
A vertical transfer register, a horizontal transfer register, and the like are formed in the lower part of the frame. Signal charges sent from the light receiving unit corresponding to the opening 5 can be transferred by each register shielded by the light shielding film 2.

アルミニウム配線3は撮像領域Imの外側の領域である
周辺領域Peに形成される。このアルミニウム配線3は、
所要のパターン幅を有した線条の導電膜である。このア
ルミニウム配線3は、例えば転送電極へ転送クロック信
号を供給するのに用いられる。
The aluminum wiring 3 is formed in a peripheral region Pe which is a region outside the imaging region Im. This aluminum wiring 3
This is a linear conductive film having a required pattern width. The aluminum wiring 3 is used, for example, to supply a transfer clock signal to a transfer electrode.

次に、このような構造のCCDを製造方法について第1
図a〜第1図cを参照して説明する。
Next, the first method for manufacturing a CCD having such a structure will be described.
This will be described with reference to FIGS.

まず、第1図aに示すように、撮像領域Imのシリコン
基板11aの表面に、不純物のイオン注入により、チャン
ネルストッパー領域12,受光領域13,垂直電荷転送領域14
がそれぞれ形成される。この撮像領域Imのシリコン基板
11aの表面上には、絶縁膜15を介して転送電極16が形成
される。転送電極16は垂直電荷転送領域14上に位置し、
例えばポリシリコン層からなる。この転送電極16上を含
む全面にPSG又はBPSGからなるCVD層間絶縁膜17が形成さ
れる。このCVD層間絶縁膜17はスミアの低減のために薄
い膜厚で良い。
First, as shown in FIG. 1A, the channel stopper region 12, the light receiving region 13, and the vertical charge transfer region
Are respectively formed. Silicon substrate of this imaging area Im
On the surface of 11a, a transfer electrode 16 is formed via an insulating film 15. The transfer electrode 16 is located on the vertical charge transfer region 14,
For example, it is made of a polysilicon layer. A CVD interlayer insulating film 17 made of PSG or BPSG is formed on the entire surface including the transfer electrode 16. The CVD interlayer insulating film 17 may have a small thickness for reducing smear.

撮像領域以外の周辺領域Peのシリコン基板11b上にも
同様に、絶縁膜15を介してポリシリコン層18が形成さ
れ、撮像領域Imのシリコン基板11aと同じCVD層間絶縁膜
17に被覆される。ここで、後述するように周辺領域Peで
は配線が等方性エッチングによりパターニングされるた
め、平坦化のためにCVD層間絶縁膜17を敢えて厚く形成
する必要はない。
Similarly, on the silicon substrate 11b in the peripheral region Pe other than the imaging region, a polysilicon layer 18 is formed via the insulating film 15, and the same CVD interlayer insulating film as the silicon substrate 11a in the imaging region Im.
Coated on 17. Here, as described later, in the peripheral region Pe, the wiring is patterned by isotropic etching, so that it is not necessary to intentionally form the CVD interlayer insulating film 17 thick for planarization.

これら撮像領域Imと周辺領域Peには、導電層である同
じアルミニウム膜19が形成される。周辺領域Peでは、ポ
リシリコン層18にコンタクトホール20を介してアルミニ
ウム膜19が接続する。
In the imaging region Im and the peripheral region Pe, the same aluminum film 19 as a conductive layer is formed. In the peripheral region Pe, the aluminum film 19 is connected to the polysilicon layer 18 via the contact hole 20.

次に、第1図bに示すように、レジストマスク21が形
成される。このレジストマスク21は、撮像領域Imを全面
的にマスクし、周辺領域Peでは配線パターンのマスクパ
ターンを有する。このような形状のレジストマスク21を
用いて等方性エッチングを行う。この等方性エッチング
によって、周辺領域Peではアルミニウム膜19をパターニ
ングして配線22が得られる。特に、等方性エッチングに
よるため、下地の段差が緩和されていなくともアルミニ
ウム膜19の残渣は十分に少なくなり、配線22間の電気的
な短絡の問題は生じない。また、同時に撮像領域Imでは
全面的にレジストマスク21が存在するために、等方性エ
ッチングによりエッチングされることはない。
Next, as shown in FIG. 1B, a resist mask 21 is formed. The resist mask 21 entirely masks the imaging region Im, and has a wiring pattern mask pattern in the peripheral region Pe. Isotropic etching is performed using the resist mask 21 having such a shape. By this isotropic etching, the wiring 22 is obtained by patterning the aluminum film 19 in the peripheral region Pe. In particular, because of the isotropic etching, the residue of the aluminum film 19 is sufficiently reduced even if the step of the base is not reduced, and the problem of an electrical short circuit between the wirings 22 does not occur. At the same time, since the resist mask 21 is entirely present in the imaging region Im, the resist is not etched by isotropic etching.

次に、レジストマスク21を除去し、第1図cに示すよ
うに、レジストマスク23を形成する。このレジストマス
ク23は、撮像領域Imで遮光膜の開口部(第2図の引用符
号5参照)のパターンに合わせた形状に選択露光され、
周辺領域Peで全面的に覆うような形状にされる。次に、
このようなレジストマスク23の形成後、RIE等の方法に
よる異方性エッチングを行って、アルミニウム膜19をパ
ターニングして遮光膜24を得る。この遮光膜24には、撮
像領域Imで開口部25が形成され、その開口部25の底部で
受光部が臨む。この開口部25は異方性エッチングにより
形成されるため、高精度に形成することができ、受光部
の感度のばらつきを抑えることができる。また、前述し
たように、遮光膜24の下部のCVD層間絶縁膜17は薄くで
きるため、スミアの低減を図ることができる。
Next, the resist mask 21 is removed, and a resist mask 23 is formed as shown in FIG. 1C. The resist mask 23 is selectively exposed to a shape corresponding to the pattern of the opening of the light shielding film (see reference numeral 5 in FIG. 2) in the imaging region Im.
The peripheral region Pe is formed so as to cover the entire surface. next,
After the formation of such a resist mask 23, anisotropic etching is performed by a method such as RIE to pattern the aluminum film 19 and obtain a light-shielding film 24. An opening 25 is formed in the light-shielding film 24 in the imaging region Im, and a light receiving unit faces the bottom of the opening 25. Since the openings 25 are formed by anisotropic etching, they can be formed with high precision, and variations in the sensitivity of the light receiving unit can be suppressed. Further, as described above, since the CVD interlayer insulating film 17 below the light shielding film 24 can be made thin, smear can be reduced.

なお、上述の実施例では、インターライン型CCDにつ
いて説明したが、他の遮光膜を有する固体撮像素子であ
っても同様に本発明の製造方法を適用できる。また、等
方性エッチングを先に行う例を説明したが、異方性エッ
チングの方を先に行うこともできる。
In the above-described embodiment, an interline type CCD has been described. However, the manufacturing method of the present invention can be similarly applied to a solid-state imaging device having another light shielding film. Further, the example in which the isotropic etching is performed first has been described, but the anisotropic etching can be performed first.

〔発明の効果〕〔The invention's effect〕

本発明の固体撮像素子の製造方法では、導電膜の形成
後、撮像領域の遮光膜を異方性エッチングにより形成
し、撮像領域以外の配線を等方性エッチングにより形成
するために、配線部分の導電膜の残渣は極めて少なくな
り、電気的な短絡を防止できる。また、配線を等方性エ
ッチングを以て加工するために、下地の段差の緩和のた
めに層間絶縁膜を敢えて厚く形成する必要もなくなり、
従って、スミアの低減も図れることになる。
In the method for manufacturing a solid-state imaging device according to the present invention, after forming the conductive film, the light-shielding film in the imaging region is formed by anisotropic etching, and wiring other than the imaging region is formed by isotropic etching. Residues of the conductive film are extremely small, and electrical short circuit can be prevented. Further, since the wiring is processed by isotropic etching, it is not necessary to intentionally form a thick interlayer insulating film in order to alleviate the step of the base.
Therefore, smear can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図a〜第1図cは本発明の固体撮像素子の製造方法
の一例をその製造工程に従って説明するためのそれぞれ
工程断面図、第2図は本発明にかかる実施例に説明する
CCDの一例の模式的な斜視断面図である。 1,11a,11b……シリコン基板 2,24……遮光膜 3,22……配線 17……CVD層間絶縁膜 19……アルミニウム膜 21,23……レジストマスク 25……開口部
FIGS. 1a to 1c are process cross-sectional views for explaining an example of a method for manufacturing a solid-state imaging device according to the present invention in accordance with the manufacturing process, and FIG. 2 is an embodiment according to the present invention.
FIG. 2 is a schematic perspective sectional view of an example of a CCD. 1,11a, 11b silicon substrate 2,24 light-shielding film 3,22 wiring 17 CVD interlayer insulating film 19 aluminum film 21,23 resist mask 25 opening

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】撮像領域に形成された遮光膜と撮像領域以
外に形成された配線が同じ導電膜で形成された固体撮像
素子の製造方法において、 上記導電膜を形成した後、上記遮光膜を異方性エッチン
グにより形成し、上記配線を等方性エッチングにより形
成することを特徴とする固体撮像素子の製造方法。
In a method for manufacturing a solid-state imaging device in which a light-shielding film formed in an imaging region and a wiring formed in a region other than the imaging region are formed of the same conductive film, after forming the conductive film, the light-shielding film is removed. A method for manufacturing a solid-state imaging device, wherein the wiring is formed by anisotropic etching and the wiring is formed by isotropic etching.
JP1046594A 1989-03-01 1989-03-01 Method for manufacturing solid-state imaging device Expired - Lifetime JP2754668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1046594A JP2754668B2 (en) 1989-03-01 1989-03-01 Method for manufacturing solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1046594A JP2754668B2 (en) 1989-03-01 1989-03-01 Method for manufacturing solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH02228070A JPH02228070A (en) 1990-09-11
JP2754668B2 true JP2754668B2 (en) 1998-05-20

Family

ID=12751625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046594A Expired - Lifetime JP2754668B2 (en) 1989-03-01 1989-03-01 Method for manufacturing solid-state imaging device

Country Status (1)

Country Link
JP (1) JP2754668B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999291B2 (en) 2005-09-05 2011-08-16 Sony Corporation Method of manufacturing solid state imaging device, solid state imaging device, and camera using solid state imaging device
JP5144213B2 (en) * 2007-10-30 2013-02-13 シャープ株式会社 Plasma etching method, plasma etching apparatus, and solid-state imaging device manufacturing method
JP6079840B2 (en) * 2015-08-31 2017-02-15 セイコーエプソン株式会社 Spectroscopic sensor and angle limiting filter

Also Published As

Publication number Publication date
JPH02228070A (en) 1990-09-11

Similar Documents

Publication Publication Date Title
KR100504563B1 (en) Method for fabricating an image sensor
EP1912258A2 (en) Solid-State Imaging Device and Method for Fabricating the Same
KR100193410B1 (en) Solid-state imaging device
KR940009601B1 (en) Manufacturing method of charge coupled device
JP2754668B2 (en) Method for manufacturing solid-state imaging device
JPH04196167A (en) Solid state image sensing element
JP2878546B2 (en) Solid-state imaging device and manufacturing method thereof
JP2925444B2 (en) Solid-state imaging device and method of manufacturing the same
EP0037244A2 (en) Method for fabricating a solid-state imaging device using photoconductive film
KR100263473B1 (en) Solid state image sensor and method of fabricating the same
KR100226598B1 (en) Solid-state image sensing device and method for manufacturing thereof
JPH09172156A (en) Solid-state image pick-up device and its fabrication
KR100856948B1 (en) Method for manufacturing of image sensor
JP2002076316A (en) Manufacturing method of solid-state image pickup device
JP4090221B2 (en) Solid-state imaging device and manufacturing method thereof
JP2004055669A (en) Solid-state imaging element and method manufacturing the same
JPH0465873A (en) Solid-state image sensing element
JP3011232B2 (en) Solid-state imaging device and method of manufacturing the same
JP2005311208A (en) Solid-state imaging element, manufacturing method therefor, and electronic information apparatus
JP3394878B2 (en) Method for manufacturing solid-state imaging device
JP3028546B2 (en) Solid-state imaging device and method of manufacturing the same
JPS62193277A (en) Solid-state image pickup device
JPH06260629A (en) Solid-state image pickup element and its manufacture
JP2000164840A (en) Image pickup device
JPH03171770A (en) Solid state image sensing device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

EXPY Cancellation because of completion of term