JP2747749B2 - Gate pulse transmission method - Google Patents
Gate pulse transmission methodInfo
- Publication number
- JP2747749B2 JP2747749B2 JP3259785A JP25978591A JP2747749B2 JP 2747749 B2 JP2747749 B2 JP 2747749B2 JP 3259785 A JP3259785 A JP 3259785A JP 25978591 A JP25978591 A JP 25978591A JP 2747749 B2 JP2747749 B2 JP 2747749B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- phase
- gate
- reference data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Ac-Ac Conversion (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、ゲートパルス伝送方
式、特に、サイリスタを用いた電力変換装置において、
ゲートパルス発生器からパルス増幅器に伝送するゲート
パルス伝送方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate pulse transmission system, and more particularly to a power conversion device using a thyristor.
The present invention relates to a gate pulse transmission method for transmitting a pulse from a gate pulse generator to a pulse amplifier.
【0002】[0002]
【従来の技術】従来のゲートパルスの伝送においては、
サイリスタ1個に1対の信号線が必要であり、サイクロ
コンバータ等サイリスタ数の多いシステムにおいては信
号線が多くなり、価格、工数共に増大するという問題が
ある。例えば、ゲートパルス発生器とパルス増幅器との
伝送が1相のサイリスタに対し、1対の信号ケーブルを
用いるため、三相全波整流回路1回路に対し、6対の信
号線が必要である。また、大容量システムにおいては、
主回路電圧が高く、ノイズ耐量アップのため、パルスア
ンプ、パルストランスによりパルス電圧を上げて送信し
ており、このため盤面数の増大、コストアップ等の問題
がある。また、信号線が長くなると、信号間クロストー
クの影響を受けないように、布線の仕方を考慮しなけれ
ばならない等の問題があり、この問題解決のため、電気
を光に変え、光にて伝送する手段もあるが、1対1イン
ターフェイスの場合、光ケーブルの本数が多いため、価
格的に採用しずらいという問題がある。2. Description of the Related Art In the transmission of a conventional gate pulse,
One thyristor requires a pair of signal lines, and a system having a large number of thyristors, such as a cycloconverter, has a problem that the number of signal lines increases and the cost and the man-hour increase. For example, since the transmission between the gate pulse generator and the pulse amplifier uses a pair of signal cables for a one-phase thyristor, six pairs of signal lines are required for one three-phase full-wave rectifier circuit. In large capacity systems,
Since the main circuit voltage is high and the pulse voltage is increased by a pulse amplifier and a pulse transformer to increase noise immunity, transmission is performed. Therefore, there are problems such as an increase in the number of boards and an increase in cost. In addition, when the signal line becomes long, there is a problem that the wiring method must be considered so as not to be affected by crosstalk between signals. To solve this problem, electricity is converted to light and light is converted to light. However, in the case of a one-to-one interface, the number of optical cables is large, so that there is a problem in that it is difficult to adopt it in terms of cost.
【0003】[0003]
【発明が解決しようとする課題】本発明の目的は、上記
事情に鑑み、配線本数を低減し、さらに、ゲートパルス
伝送の信頼性向上を図ることにある。SUMMARY OF THE INVENTION An object of the present invention is to reduce the number of wirings and to improve the reliability of gate pulse transmission in view of the above circumstances.
【0004】[0004]
【課題を解決するための手段】前記目的を達成するため
に、ゲートパルス発生器に多相の広幅のゲートパルスの
立上りエッジを検出して狭幅のパルスを発生すると共
に、各相ゲートパルスを1つのパルス列に変換するシリ
アル変換回路と、前記パルス列の基準となるパルスの発
生直後に基準データを作成する基準データ発生回路を設
け、前記パルス列と基準データを1つの信号として伝送
する。受信側のパルス増幅器では、伝送された信号から
基準データをデコード回路により検出し、前記パルス列
の立上りのタイミングと位相との関係を解読し、多相の
パルスに分配する。In order to achieve the above object, a gate pulse generator detects a rising edge of a polyphase wide gate pulse to generate a narrow pulse, and generates a gate pulse for each phase. A serial conversion circuit for converting into a single pulse train and a reference data generating circuit for generating reference data immediately after generation of a pulse serving as a reference of the pulse train are provided, and the pulse train and the reference data are transmitted as one signal. In the pulse amplifier on the receiving side, the reference data is detected from the transmitted signal by a decoding circuit, the relationship between the rising timing and the phase of the pulse train is decoded, and the pulse train is distributed to multi-phase pulses.
【0005】[0005]
【作用】ゲートパルス発生器内のシリアル変換回路は、
多相のパルス信号を1つのパルス列に変換する。しかし
ながら、単なるパルス列では、どの相のパルスであるか
判別できない。そこで、パルス列中で次に来るパルスが
どの相のパルスであるかを区別するため、基準データ発
生回路によりパルス列の基準を作成する。受信側のパル
ス増幅器では、送信データ中の基準信号を検出し、次に
来るパルスが基準となるパルスであることを知り、以
下、パルス列の立上りによりパルスを分配することがで
きる。ゲートパルスの場合は、1相わかれば残り5相の
相順がわかるため、分配可能である。[Function] The serial conversion circuit in the gate pulse generator is
The multi-phase pulse signal is converted into one pulse train. However, it is not possible to determine which phase the pulse is based on a simple pulse train. Therefore, in order to distinguish the phase of the next pulse in the pulse train, the reference of the pulse train is created by the reference data generation circuit. The pulse amplifier on the receiving side detects the reference signal in the transmission data, knows that the next pulse is the reference pulse, and can distribute the pulse based on the rising edge of the pulse train. In the case of a gate pulse, the phase order of the remaining five phases can be known if one phase is known, so that distribution is possible.
【0006】[0006]
【実施例】本発明の一実施例を図1により説明する。図
1において、1は三相交流電源、2はサイレスタ6個よ
り構成されるサイリスタ変換器、3は負荷、4はサイリ
スタのゲート回路、5はパルス増幅器、6はゲートパル
ス発生器である。パルス増幅器5とゲートパルス発生器
6とは1つの信号線により接続されている。また、各サ
イリスタのゲートには、図示のように、ゲートパルスU
P、UN、VP、VN、WP、WNが印加される。FIG. 1 shows an embodiment of the present invention. In FIG. 1, 1 is a three-phase AC power supply, 2 is a thyristor converter composed of six thyristors, 3 is a load, 4 is a thyristor gate circuit, 5 is a pulse amplifier, and 6 is a gate pulse generator. The pulse amplifier 5 and the gate pulse generator 6 are connected by one signal line. The gate of each thyristor has a gate pulse U as shown in the figure.
P, U N, V P, V N, W P, W N is applied.
【0007】パルス増幅器5とゲートパルス発生器6の
詳細を図2により説明する。ゲートパルス発生器6は、
制御入力に応じて出力パルスの位相を制御するゲートパ
ルス発生回路61、6相パルスを1つのパルス列に変換
するシリアル変換回路62、6相パルスの内、基準パル
スのタイミングを作成する基準データ発生回路63、シ
リアル変換回路62と基準データ発生回路63の出力を
1つの信号として送信する送信回路64とにより、構成
されている。パルス増幅器5は、ゲートパルス発生器6
の出力を受信し、パルス列中の信号から基準データを検
出し、パルスの基準タイミングを作成するデコード回路
51と、パルス列の立上りよりパルスの切り替わりタイ
ミングを検出するパルスエッヂ検出回路52、および、
デコード回路51とパルスエッヂ検出回路52の出力を
もとに6相のパルスに分配する分配回路53とにより、
構成されている。一般にゲートパルス発生器6は制御装
置と同一の盤に実装され、パルス増幅器5はサイリスタ
変換器と同一の盤に実装されている。The details of the pulse amplifier 5 and the gate pulse generator 6 will be described with reference to FIG. The gate pulse generator 6
A gate pulse generation circuit 61 for controlling the phase of an output pulse in accordance with a control input; a serial conversion circuit 62 for converting a six-phase pulse into one pulse train; a reference data generation circuit for generating a reference pulse timing among the six-phase pulses 63, a serial conversion circuit 62 and a transmission circuit 64 for transmitting the output of the reference data generation circuit 63 as one signal. The pulse amplifier 5 includes a gate pulse generator 6
, A reference circuit is detected from a signal in the pulse train, a decode circuit 51 for generating a pulse reference timing, a pulse edge detection circuit 52 for detecting a pulse switching timing from the rising edge of the pulse train, and
A decoding circuit 51 and a distribution circuit 53 that distributes the pulses into six phases based on the output of the pulse edge detection circuit 52,
It is configured. Generally, the gate pulse generator 6 is mounted on the same panel as the control device, and the pulse amplifier 5 is mounted on the same panel as the thyristor converter.
【0008】図2に示すゲートパルス発生器とパルス増
幅器とのパルス伝送方式を図3および4により説明す
る。ゲートパルス発生回路61より出力されるゲートパ
ルスUP、UN、VP、VN、WP、WNは、シリアル変換回
路62に入力され、各相パルスの立上りエッヂを検出
し、図3の6相パルスに示すようなパルス列UP、WN、
VP、UN、WP、VNに変換される。基準データ発生回路
63は、図3に示す如く、VN相パルスの出力直後、1
バイトの基準データを発生する。基準データ(拡大)は
1バイトのSTARTとENDを示した基準データの拡
大図である。なお、この基準データは、ゲートパルス列
の信号と区別できる信号であればよい。送信回路64
は、図3の6相パルス列と基準データの論理和をとり、
図3の送信回路出力に示す如く出力する。A pulse transmission system between the gate pulse generator and the pulse amplifier shown in FIG. 2 will be described with reference to FIGS. Gate pulse U P output from the gate pulse generator 61, U N, V P, V N, W P, W N are input to the serial converter circuit 62 detects the rising edge of the phase pulses, FIG. 3 pulse train as shown in the six-phase pulse U P, W N,
V P, U N, W P , is converted to V N. Reference data generating circuit 63, as shown in FIG. 3, after the output of the V N-phase pulses, 1
Generate byte reference data. The reference data (enlarged) is an enlarged view of the reference data indicating 1-byte START and END. The reference data may be any signal that can be distinguished from the signal of the gate pulse train. Transmission circuit 64
Takes the logical OR of the 6-phase pulse train of FIG. 3 and the reference data,
The output is as shown in the transmission circuit output of FIG.
【0009】パルス増幅器5では、送信回路64からの
信号を受信し、パルス列内より基準データが送られてく
るタイミングをデコード回路51により検出し、図4に
示す如く、これにより基準タイミング信号をセットし、
次に来るパルス列のパルスがUP相のパルスであること
を判別する。一方、パルスエッヂ検出回路52によりパ
ルス列の立上り毎にタイミングを検出し、分配回路53
により6相のパルスUP、UN、VP、VN、WP、WNに分
配する。なお、基準データをVN相パルスの出力直後に
発生するようにしたが、他の相パルスの出力直後に発生
するようにしてもよい。以上の如く、パルスをシリアル
信号として、信号線1本による送信が可能である。The pulse amplifier 5 receives the signal from the transmission circuit 64, detects the timing at which the reference data is transmitted from the pulse train by the decoding circuit 51, and sets the reference timing signal as shown in FIG. And
It is determined that the pulse of the next pulse train is a UP- phase pulse. On the other hand, the timing is detected by the pulse edge detection circuit 52 at each rising edge of the pulse train, and the distribution circuit 53
The 6-phase pulse U P, U N, V P , V N, W P, partitioned W N. Incidentally, the reference data so as to occur immediately after the output of the V N-phase pulse may be generated immediately after the output of the other phase pulses. As described above, it is possible to transmit a pulse as a serial signal through one signal line.
【0010】図5および図6に本発明の他の実施例を示
す。図5のゲートパルス発生器6は、ゲートパルス発生
回路61、6相パルスを1つのパルス列に変換するシリ
アル変換回路62、6相パルスの内UP相を基準信号と
して取り出す基準パルス発生回路65、これらのシリア
ル変換回路62と基準パルス発生回路65のそれぞれの
出力を送信する送信回路66と67とにより、構成され
る。また、パルス増幅器5は、送信回路66と67から
送信される6相パルス列と基準パルスをそれぞれ受信す
る受信回路71、72と、パルス列のエッヂ信号と基準
パルスによりパルス列を6相のパルスに分配するパルス
分配回路73とにより、構成される。本構成によるゲー
トパルスの伝送方式を図6により説明する。ゲートパル
ス発生器6内のシリアル変換回路62は、6相パルスU
P、UN、VP、VN、WP、WNの立上りエッヂを検出し、
図6に示す6相パルス列を作成する。また、基準パルス
発生回路65はUPパルスの立上りエッヂを検出し基準
パルスを作成する。この6相パルス列と基準パルスをも
とに、パルス増幅器5内のパルス配分回路73により6
相のパラレル信号に分配することが可能である。なお、
6相パルスの内UP相を基準信号として取り出すことと
したが、他の相を基準信号として取り出してもよい。以
上の如く、6相パルスをシリアル信号として送信する信
号線1本、基準パルスを送信する信号線1本、合計2本
による送信が可能である。FIGS. 5 and 6 show another embodiment of the present invention. FIG gate pulse generator 6 5, the reference pulse generating circuit 65 for taking out the inner U P phase of the serial converter circuit 62,6 phase pulses to convert the gate pulse generating circuit 61,6 phase pulses into a single pulse train as a reference signal, The serial conversion circuit 62 and the transmission circuits 66 and 67 for transmitting the respective outputs of the reference pulse generation circuit 65 are constituted. The pulse amplifier 5 receives the six-phase pulse trains and the reference pulses transmitted from the transmission circuits 66 and 67, and the receiving circuits 71 and 72, respectively, and distributes the pulse train into six-phase pulses based on the edge signal of the pulse train and the reference pulse. The pulse distribution circuit 73 is configured. The gate pulse transmission method according to this configuration will be described with reference to FIG. The serial conversion circuit 62 in the gate pulse generator 6
P, detecting a rising edge of the U N, V P, V N , W P, W N,
A six-phase pulse train shown in FIG. 6 is created. The reference pulse generating circuit 65 creates a reference pulse detecting the rising edge of the U P pulse. Based on the six-phase pulse train and the reference pulse, the pulse distribution circuit 73 in the pulse amplifier 5
It is possible to distribute the phase parallel signals. In addition,
Although the inner U P phase of six-phase pulse was be taken out as a reference signal, it may be taken out other phases as a reference signal. As described above, it is possible to transmit by one signal line transmitting the six-phase pulse as a serial signal and one signal line transmitting the reference pulse, that is, a total of two lines.
【0011】[0011]
【発明の効果】本発明によれば、ゲートパルス発生器と
パルス増幅器との信号線本数を6本から1本又は2本に
低減できるため、システムの価格を低減することが可能
である。特に、ゲートパルス発生器とパルス増幅器との
実装が別盤であり、両者間の伝送距離が長い場合に有効
である。また、信号線本数を低減できることにより、高
価な光ケーブルを採用しても大幅なコスト増にはなら
ず、有効である。また、電力変換器に規定された順序で
印加する広幅の各相ゲートパルスを狭幅のパルス列に変
換し、シリアル信号として伝送することにより、伝送時
のノイズ耐量を向上させることができ、同時に、1つの
パルス列に基準になるパルスを決める基準データを付加
するのみで、パルス列の復調が可能であるので、システ
ムを簡略化することができる。また、パルス列と基準デ
ータは同一の大きさであるので、信号の大きさを同一に
して送らなければならない光伝送システムにおいては、
誤伝送することなく、システムの誤動作を防止すること
ができ、信頼性の向上を図ることができる。According to the present invention, the number of signal lines for the gate pulse generator and the pulse amplifier can be reduced from six to one or two, so that the cost of the system can be reduced. In particular, this is effective when the mounting of the gate pulse generator and the pulse amplifier is a separate board and the transmission distance between the two is long. Further, since the number of signal lines can be reduced, even if an expensive optical cable is employed, the cost is not significantly increased, and this is effective. Also, by converting the wide-phase gate pulses applied to the power converter in a prescribed order into a narrow pulse train and transmitting them as serial signals, it is possible to improve noise immunity during transmission, and at the same time, Since the pulse train can be demodulated only by adding reference data for determining a reference pulse to one pulse train, the system can be simplified. Also, since the pulse train and the reference data have the same size, in an optical transmission system in which the signal must be transmitted with the same size,
Without erroneous transmission, malfunction of the system can be prevented, and reliability can be improved.
【図1】サイリスタ変換回路とゲートパルス発生器との
関連を表した図FIG. 1 is a diagram showing a relationship between a thyristor conversion circuit and a gate pulse generator.
【図2】本発明の一実施例FIG. 2 shows an embodiment of the present invention.
【図3】ゲートパルス送信のタイミングを説明した図FIG. 3 is a diagram illustrating timing of gate pulse transmission.
【図4】ゲートパルス受信のタイミングを説明した図FIG. 4 is a diagram illustrating the timing of gate pulse reception.
【図5】本発明の他の実施例FIG. 5 shows another embodiment of the present invention.
【図6】図5の動作タイミングを説明した図FIG. 6 is a view for explaining the operation timing of FIG. 5;
1 三相交流電源 2 サイリスタ変換器 3 負荷 4 ゲート回路 5 パルス増幅器 6 ゲートパルス発生器 51 デコード回路 52 パルスエッヂ検出回路 53 分配回路 61 ゲートパルス発生回路 62 シリアル変換回路 63 基準データ発生回路 64 送信回路 65 基準タイミング作成回路 66、67 送信回路 71、72 受信回路 73 分配回路 Reference Signs List 1 three-phase AC power supply 2 thyristor converter 3 load 4 gate circuit 5 pulse amplifier 6 gate pulse generator 51 decoding circuit 52 pulse edge detection circuit 53 distribution circuit 61 gate pulse generation circuit 62 serial conversion circuit 63 reference data generation circuit 64 transmission circuit 65 Reference timing creation circuit 66, 67 Transmission circuit 71, 72 Receiving circuit 73 Distribution circuit
Claims (1)
の電力変換器に規定された順序で印加する広幅の各相ゲ
ートパルスの立上りエッジを検出して狭幅のパルスを発
生すると共に、前記各相ゲートパルスを1つのパルス列
に変換するシリアル変換回路と、前記パルス列の基準と
なるパルスの発生直後に基準データを作成する基準デー
タ発生回路と、前記シリアル変換回路と前記基準データ
発生回路の出力により、1つのシリアル信号として信号
を送信する送信回路とからなるゲートパルス発生器、お
よび、前記ゲートパルス発生器の出力を受信し、前記基
準データより前記パルス列の基準のパルスを判別するデ
コード回路と、前記パルス列の立上りを検出するパルス
エッヂ検出回路と、前記デコード回路と前記パルスエッ
ヂ検出回路の出力とから多相のパルスに分配する分配回
路とからなるパルス増幅器を有することを特徴とするゲ
ートパルスの伝送方式。1. A power converter for converting to multi-phase power,
The wide phase resistors applied in the specified order to the power converter
A narrow pulse by detecting the rising edge of the
While raw, and the serial conversion circuit for converting the phase gate pulses to one pulse train, a reference of said pulse train
A gate pulse generator including a reference data generation circuit that generates reference data immediately after the generation of a pulse, and a transmission circuit that transmits a signal as one serial signal by the output of the serial conversion circuit and the reference data generation circuit; A decoding circuit that receives an output of the gate pulse generator and determines a reference pulse of the pulse train from the reference data; a pulse edge detection circuit that detects a rising edge of the pulse train; the decoding circuit and the pulse edge detection circuit And a distributing circuit for distributing the multi-phase pulse from the output of the gate pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3259785A JP2747749B2 (en) | 1991-09-11 | 1991-09-11 | Gate pulse transmission method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3259785A JP2747749B2 (en) | 1991-09-11 | 1991-09-11 | Gate pulse transmission method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0576165A JPH0576165A (en) | 1993-03-26 |
JP2747749B2 true JP2747749B2 (en) | 1998-05-06 |
Family
ID=17338951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3259785A Expired - Lifetime JP2747749B2 (en) | 1991-09-11 | 1991-09-11 | Gate pulse transmission method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2747749B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4018585B2 (en) | 2002-04-26 | 2007-12-05 | キヤノン株式会社 | Image reading device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57138861A (en) * | 1981-02-18 | 1982-08-27 | Hitachi Ltd | Converter |
JPH02260932A (en) * | 1989-03-31 | 1990-10-23 | Sharp Corp | Voice multiplex system |
-
1991
- 1991-09-11 JP JP3259785A patent/JP2747749B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0576165A (en) | 1993-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9318975B2 (en) | Power system controlling and monitoring power semiconductor devices employing two serial signals | |
US7123578B2 (en) | Communication system for driving pairs of twisted pair links | |
AU2012364265A1 (en) | Methods and apparatus for controlling power switches via a digital communication bus | |
EP1619782B1 (en) | Power converter with short circuit protection | |
JP2747749B2 (en) | Gate pulse transmission method | |
US4488058A (en) | Snubber circuit for use in an uninterruptible power supply | |
JPH06165515A (en) | Inverter | |
JP2680507B2 (en) | Digital protection relay | |
JP3992775B2 (en) | Computer equipment | |
JPS595763A (en) | Electric power and signal transmission system | |
KR920011065B1 (en) | Data communication circuit and the same method | |
US4868731A (en) | Gate control circuit for a GTO thyristor | |
JP2548738B2 (en) | PWM converter device | |
JP2833904B2 (en) | Path monitoring method | |
JPH0898506A (en) | Power converter | |
JP3296700B2 (en) | Crane equipment | |
JP3983331B2 (en) | Computer equipment | |
SU754311A1 (en) | Rotational speed-to-pulse train converter | |
RU1208995C (en) | Device for control of thyristor converter | |
CA1299641C (en) | Cycloconverter drive utilizing a dual stator motor | |
JPS60229548A (en) | Serial data transfer device | |
JPH0320096B2 (en) | ||
JP2525185B2 (en) | Interface circuit | |
JP3152725B2 (en) | Control device of AC / DC conversion system | |
JPS58139634A (en) | Device for protecting branch reactor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040329 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20040803 |