JP2743947B2 - マイクロプログラム制御方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ、コント
ローラ等の演算処理装置のマイクロプログラム制御方式
に関する。

【０００２】

【従来の技術】図４は、従来のマイクロプログラム制御
方式に基づく演算処理装置の構成図である。

【０００３】図４において、プログラムメモリ１０から
出力される命令は、データバス１１を経由してインスト
ラクションキュー１２に取り込まれる。このインストラ
クションキュー１２に取り込まれた命令は、インストラ
クションデコード１３でデコードされ、デコードされた
情報の内その命令を実行するマイクロプグラムの１ステ
ップ目が格納されているマイクロプログラムメモリ１６
（後述する）上のアドレス（以下、このアドレスをマッ
プアドレスと呼ぶ）が、マルチプレクサ１４を経てマイ
クロプログラムカウンタ１５へ格納される。

【０００４】そして、マイクロプログラムカウンタ１５
で指定されるアドレスのデータ（指令データ）がマイク
ロプログラムメモリ１６から読み出され、ＡＬＵ１６に
出力される。

【０００５】一般に、マイクロプログラム制御方式で
は、各命令のマイクロプログラムの１ステップ目のプロ
グラムデータを集めたテーブルをマイクロプログラムメ
モリ１６上に設けている（以下、これをマップテーブル
と呼ぶ）。そして、命令をデコードしたときに、このマ
ップテーブルを参照してそれぞれの命令を実行するよう
になっている。

【０００６】ＡＬＵ１７は、読み出された指令データに
従ってデータバス１１を介してデータメモリ１８やＩ／
Ｏ装置１９との間でデータの転送や演算を実行する。
尚、マイクロプログラムカウンタ１５は、動作クロック
毎にカウントアップする他に、ＡＬＵ１７に出力される
指令データに従って任意の値がロードされたり、あるい
はスタック２０にセットされたデータがロードされ、サ
ブルーチンや元のプログラムアドレス等に進むことがで
きる。

【０００７】一般に、演算処理装置で実行される命令
は、図５に示すようにオペレーションコードと、アドレ
ス指定部とで構成されている。アドレス指定には、直接
アドレス指定、間接アドレス指定、修飾化アドレス指
定、リテラル（数値、文字データ）等があり、アドレス
指定部は、それらのアドレス指定を識別する為の部分
（以下、アドレス指定子と呼ぶ）と、数値の部分（以
下、アドレスデータと呼ぶ）とに分けられる。

【０００８】

【発明が解決しようとする課題】上述した従来のマイク
ロプログラム制御方式では、オペレーションコードとア
ドレス指定子との組み合わせでマップアドレスを生成し
ている。

【０００９】例えば、オペレーションコードが０〜31の
32種類、アドレス指定子が０〜７の８種類ある場合に、
オペレーションコード「20」、アドレス指定子「４」の
命令に対応するマップアドレスは、両者の積「20×４」
に一定のオフセットを加算した値として求めている。

【００１０】この場合、マップアドレスの種類は、( オ
ペレーションコードの種類) ×( アドレス指定子の種
類）となり、マップテーブルの大きさもマップアドレス
の数だけ必要となる。

【００１１】その為、オペレーションコード、アドレス
指定子の種類が増えるにつれて、マイクロプロラムメモ
リ上でマップテーブルの占める領域が大きくなり、マイ
クロプログラムの２ステップ目以降のプログラムデータ
を格納する領域がその分少なくなるという問題点があっ
た。

【００１２】本発明の目的は、マップテーブルにより占
有される領域を少なくし、マイクロプログラムメモリの
記憶領域をより有効に活用できるようにすることであ
る。

【００１３】

【課題を解決するための手段】図１は、本発明の原理説
明図である。本発明のマイクロプログラム制御方式は、
命令コードのアドレス指定子に対応するマイクロプログ
ラムの１ステップ目の指令データを記憶する第１のマッ
プテーブルと、命令コードのオペレーションコードに対
応するマイクロプログラムの１ステップ目の指令データ
を記憶する第２のマップテーブルとをマイクロプログラ
ムメモリ５上に設け、命令コードのアドレス指定子４に
対応する第１のアドレスと、命令コードのオペレーショ
ンコード３に対応する第２のアドレスを生成するアドレ
ス生成手段１と、第１のアドレスにより指定される第１
のマップテーブルの指令データに従ってアドレス指定子
に対応するオペランドの処理を実行し、第２のアドレス
により指定される第２のマップテーブルの指令データに
従ってオペレーションコードに対応する命令実行処理を
実行する命令実行手段２とを備える。

【００１４】

【００１５】

【００１６】

【作用】本発明は、命令コードのアドレス指定子に対応
するマイクロプログラムの１ステップ目と、命令コード
のオペレーションコードに対応するマイクロプログラム
の１ステップ目を、マイクロプログラムメモリ５のそれ
ぞれ別のマップテーブルに記憶する。そして、アドレス
指定子４に対応する第１のアドレスで指定される第１の
マップテーブルの指令データに従ってオペランドの書き
込みまたは読み出しを行い、オペレーションコード３に
対応する第２のアドレスで指定される第２のマップテー
ブルの指令データに従ってオペレーションコード３に対
応する命令実行処理を実行する。

【００１７】

【００１８】なお、オペランドの処理が書き込みか、又
は読み出しかの識別は、例えば命令に識別用のビットを
設けるか、あるいはオペランドの処理を実行するときに
オペレーションコードを同時にデコードして、その命令
がオペランドの書き込みか、あるいは読み出しかを識別
するようにすれば良い。

【００１９】従って、第１及び第２のマップテーブルを
マイクロプログラムメモリ５上に設ける場合に、マップ
テーブルの大きさは、（オペレーションコードの種類＋
アドレス指定子の種類）となるので、マイクロプログラ
ムメモリ上でマップテーブルの占める領域を大幅に少な
くでき、マイクロプログラムメモリの記憶領域をより有
効に活用できる。

【００２０】

【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図２は、本発明のマイクロプログラム制御方
式に基づく演算処理装置のインストラクションデコード
３０の構成図である。

【００２１】この実施例の演算処理装置は、インストラ
クションデコード３０以外の他の部分は、図４に示した
従来の演算処理装置の構成と同様である。図４のインス
トラクションキュー１２でフェッチされた命令は、図２
のインストラクションデコード３０でデコードされ、マ
ルチプレクサ１４（図４）に出力される。

【００２２】先ず、インストラクションキュー１２でフ
ェッチされた命令のオペレーションコードは、図２の加
算器２２の一方の入力端子に入力する。この加算器２２
の他方の入力端子には、レジスタ２１に記憶されている
オペレーションコードのオフセットアドレスが入力して
いる。

【００２３】加算器２２は、インストラクションキュー
１２から出力されるオペレーションコードと、レジスタ
２１のオフセットアドレスとを加算して、その加算結果
をＯマップアドレスとしてマルチプレクサ２７に出力す
る。

【００２４】ここで、Ｏマップアドレスとは、オペレー
ションコードで指定される命令を実行するマイクロプロ
グラムの１ステップ目が格納されているマイクロプログ
ラムメモリ１６（図４）上のアドレスを示すものであ
る。

【００２５】他方、インストラクションキュー１２でフ
ェッチされた命令のオペランド（アドレス指定子）は、
加算器２３の一方の入力端子に入力する。この加算器２
３の他方の入力端子にはマルチプレクサ２６の出力が入
力している。

【００２６】このマルチプレクサ２６には、レジスタ２
４に記憶されているオペランド読み出し用のオフセット
アドレスと、レジスタ２５に記憶されているオペランド
書き込み用のオフセットアドレスとが入力している。マ
ルチプレクサ２６は、命令がオペランドに対する書き込
みか、あるいは読み出しかを判断して上記の２つのレジ
スタのオフセットアドレスの一方を選択して加算器２３
に出力する。

【００２７】なお、マルチプレクサ２６が、オペランド
に対する書き込みか、あるいは読み出しかを判断する場
合には、例えば命令に書き込み及び読み出しを識別する
識別ビットを付加し、その識別ビットにより判断する
か、あるいはオペレーションコードのデコード結果（例
えば、ストア命令ならオペランドの書き込み、ロード命
令ならオペランドの読み出し）などから、オペランドに
対する読み出しか、あるいは書き込みかを判断してい
る。

【００２８】加算器２３は、インストラクションキュー
１２から出力されるアドレス指定子と、マルチプレクサ
２６から出力される書き込み又は読み出し用のオフセッ
トアドレスとを加算して、その加算結果をＡマップアド
レスとして出力する。

【００２９】ここで、Ａマップアドレスとは、前述した
ようにアドレス指定子で指定される処理を実行するマイ
クロプログラムの１ステップ目が格納されているマイク
ロプログラムメモリ１６（図４）上のアドレスを示して
いる。

【００３０】加算器２２及び２３から出力されるＯマッ
プアドレス及びＡマップアドレスは、マルチプレクサ２
７に格納される。そして、先ずＡマップアドレスが、マ
ルチプレクサ２７から図４のマルチプレクサ１４に出力
され、さらにマイクロプログラムカウンタ１５にセット
される。

【００３１】マイクロプログラムカウンタ１５にアドレ
スがセットされると、そのアドレスに該当するマイクロ
プログラムメモリ１６のデータ（指令データ）がＡＬＵ
１７に出力される。ＡＬＵ１７は、その指令データに従
ってデータメモリ１８やＩ／Ｏ１９との間でデータの転
送を行い、オペランドの処理を実行する。

【００３２】次に、Ｏマップアドレスが、マルチプレク
サ２７から図４のマルチプレクサ１４に出力され、さら
にそのＯマップアドレスがマイクロプログラムカウンタ
１５にセットされる。

【００３３】マイクロプログラムカウンタ１５にアドレ
スがセットされると、そのアドレスに該当するマイクロ
プログラムメモリ１６の指令データがＡＬＵ１７に出力
される。そして、ＡＬＵ１７は、その指令データに従っ
てオペレーションコードに対応する命令を実行する。

【００３４】次に以上のような構成の演算処理装置にお
いて、Ａ＋Ｂ−ＣをＤに代入する演算を実行する場合に
ついて説明する。Ａ＋Ｂ−ＣをＤに代入する演算をプロ
グラム言語で表せば、「ＬＤ Ａ、ＡＤＤ Ｂ、ＳＵＢ
Ｃ、ＳＴ Ｄ」となる。

【００３５】ここで、説明を簡略化するためにオペレー
ションコードを、「ＬＤ、ＡＤＤ、ＳＵＢ、ＳＴ」の４
種類とし、それぞれのコードを「０、１、２、３」とす
る。また、アドレス指定子を即値（immediate)、直接ア
ドレス指定、間接アドレス指定、インデックス修飾の４
種類とし、それぞれのコードを「０、１、２、３」とす
る。

【００３６】さらに、Ｏマップアドレスを生成するため
のオフセットアドレスを「０」、オペランド読み出し用
のＡマップアドレスを生成する為のオフセットアドレス
を「４」、オペランド書き込み用のＡマップアドレスを
生成する為のオフセットアドレスを「８」とする。

【００３７】以上の条件を前提としてＯマップテーブル
及びＡマップテーブルを作成すると、図３に示すものと
なる。この場合、各オペレーションコードの値が「０、
１、２、３」であり、オペレーションコードのオフセッ
トアドレスが「０」であるので、マイクロプログラムメ
モリ１６のＯマップテーブルのアドレス「０」には、Ｌ
Ｄ命令の演算の１ステップ目が格納され、アドレス
「１」には、ＡＤＤ命令の演算の１ステップ目が格納さ
れ、アドレス「２」には、ＳＵＢ命令の演算の１ステッ
プ目が格納され、アドレス「３」には、ＳＴ命令の演算
の１ステップ目が格納される。

【００３８】さらに、アドレス指定子のコードが「０、
１、２、３」であり、オペランド読み出し用のＡマップ
アドレスを生成する為のオフセットアドレスが「４」で
あるので、Ａマップテーブルのアドレス「４」には、即
値の読み出し処理の１ステップ目が格納され、アドレス
「５」には、直接アドレス指定の読み出し処理の１ステ
ップ目が格納されている。以下、間接アドレス指定、イ
ンデックス修飾の読み出し処理の１ステップ目が順に格
納される。

【００３９】また、書き込み用のＡマップアドレスを生
成する為のオフセットアドレスが「８」であるので、ア
ドレス「８」には、即値の書き込み処理の１ステップ目
が格納され、アドレス「９」には、直接アドレス指定の
書き込み処理の１ステップ目が格納されている。以下、
間接アドレス指定、インデックス修飾の書き込み処理の
１ステップ目が順に格納される。

【００４０】以上のようなマップテーブルを設け、上述
したプログラム「ＬＤ Ａ、ＡＤＤＢ、ＳＵＢ Ｃ、Ｓ
Ｔ Ｄ」を実行する。先ず、「ＬＤ Ａ」がインストラ
クションキュー１２でフェッチされ、インストラクショ
ンデコード３０でデコードされる。この命令は、即値読
み出しのＬＤ命令であるので、加算器２３において、オ
ペランドの即値読み出しのコード「０」と、レジスタ２
４に記憶されているオペランド読み出し用のオフセット
アドレス「４」とが加算され、Ａマップアドレスとして
アドレス「４」が指定される。

【００４１】このアドレス「４」は、マイクロプログラ
ムカウンタ１５にセットされ、マイクロプログラムメモ
リ１６のマップテーブル上のアドレス「４」の即値の読
み出し処理の１ステップ目が実行される。

【００４２】その後、ＬＤ命令のオペレーションコード
「０」と、レジスタ２１に記憶されているオフセットア
ドレス「０」とが、加算器２２で加算されＯマップアド
レスとしてアドレス「０」が指定される。

【００４３】このアドレス「０」は、マイクロプログラ
ムカウンタ１５にセットされ、マップテーブル上のアド
レス「０」のＬＤ命令の演算の１ステップ目が実行さ
れ、ＬＤ命令の演算が行われる。

【００４４】次に、「ＡＤＤ Ｂ」がデコードされる
と、この命令は直接アドレス指定読み出しのＡＤＤ命令
であるので、先ず、加算器２３においてオペランドの直
接アドレス指定読み出しのコード「１」と、レジスタ２
４に記憶されているオペランドの読み出し用のオフセッ
トアドレス「４」とが加算され、Ａマップアドレスとし
て「５」が指定される。

【００４５】これにより、Ａマップテーブルのアドレス
「５」の直接アドレス指定の読み出し処理の１ステップ
目が実行される。その後、ＡＤＤ命令のオペレーション
コード「１」と、レジスタ２１に記憶されているオペレ
ーションコードのオフセットアドレス「０」とが加算器
２２で加算され、Ｏマップアドレスとして「１」が指定
される。

【００４６】これにより、Ｏマップテーブルのアドレス
「１」のＡＤＤ命令の演算の１ステップ目が実行され、
ＡＤＤ命令の演算が行われる。次に、「ＳＵＢ Ｃ」が
デコードされると、この命令は間接アドレス指定読み出
しのＳＵＢ命令であるので、加算器２３においてオペラ
ンドの間接アドレス指定読み出しのコード「２」と、オ
ペランドの読み出し用のオフセットアドレス「４」とが
加算され、Ａマップアドレスとして「６」が指定され
る。

【００４７】これにより、Ａマップテーブルのアドレス
「６」の間接アドレス指定の読み出し処理の１ステップ
目が実行される。その後、ＳＵＢ命令のオペレーション
コード「２」と、オペレーションコードのオフセットア
ドレス「０」とが加算器２２で加算され、Ｏマップアド
レスとして「２」が指定される。

【００４８】これにより、Ｏマップテーブルのアドレス
「２」のＳＵＢ命令の演算の１ステップ目が実行され、
ＳＵＢ命令の演算が行われる。さらに、「ＳＴ Ｄ」が
デコードされると、この命令はインデックス修飾書き込
みのＳＴ命令であるので、加算器２３においてオペラン
ドのインデックス修飾書き込みのコード「３」と、オペ
ランドの書き込み用のオフセットアドレス「８」とが加
算され、Ａマップアドレスとして「11」が指定される。

【００４９】これにより、Ａマップテーブルのアドレス
「11」のインデックス修飾の書き込み処理の１ステップ
目が実行される。その後、ＳＴ命令のオペレーションコ
ード「３」と、オペレーションコードのオフセットアド
レス「０」とが加算器２２で加算され、Ｏマップアドレ
スとして「３」が指定される。

【００５０】これにより、Ｏマップテーブルのアドレス
「３」のＳＴ命令の演算の１ステップ目が実行され、Ｓ
Ｔ命令の演算が行われる。以上のように、上記実施例で
は、命令のオペレーションコードとアドレス指定子とか
ら、それぞれ別にマップアドレスを生成するようにした
ので、従来のようにオペレーションコードの種類とアド
レス指定子の種類との組み合わせの数だけのマップアド
レスを持つ必要がなく、マイクロプグラムメモリ１６に
おけるマップテーブルの占める領域を小さくすることが
できる。

【００５１】例えば、オペレーションコードの種類が12
8 種類、アドレス指定子の種類が16種類で、マイクロプ
ログラムメモリ１６の大きさが4096ステップであるとす
ると、従来のマイクロプログラム制御方式では、マップ
テーブルの大きさは1288×16＝2048ステップとなり、メ
モリ１６の領域の半分をマップテーブルが占めてしまう
ことになる。

【００５２】これに対して本発明のマイクロプログラム
制御方式では、Ｏマップテーブルが128 ステップ、Ａマ
ップテーブルが16×2＝32ステップとなり、全体で160
ステップで済む。

【００５３】従って、マイクロプログラムメモリ１６の
２ステップ目以降のマイクロプログラムデータに使用で
きる領域が、従来の2048ステップから3936ステップとな
り、使用可能な領域が約1.9 倍に増えたことになる。

【００５４】尚、インストラクションデコード３０の構
成は、実施例に示した回路に限定されず種々の変形が可
能である。例えば、上記実施例では、インストラクショ
ンキュー１２でフェッチされたオペレーションコード及
びアドレス指定子のコードから、直接マイクロプログラ
ムメモリ１６上のアドレスを算出するようにしている
が、オペレーションコードとマイクロプグラムメモリ１
６上のアドレスとが直接対応しない場合には、フェッチ
したコードをインストラクションデコード３０内でデコ
ードでして、マイクロプログラムメモリ１６上のアドレ
スに変換するようにしても良い。

【００５５】

【発明の効果】本発明は、命令コードのアドレス指定子
に対応するマイクロプログラムの１ステップ目と、オペ
レーションコードに対応するマイクロプログラムの１ス
テップ目を、それぞれ別のマップテーブルに記憶するよ
うにしたので、マイクロプログラムメモリに占めるマッ
プテーブルの領域を小さくすることができ、マイクロプ
ログラムメモリをより有効に活用できる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施例のインストラクションデコードの構成図
である。

【図３】マイクロプログラムメモリ内のマップテーブル
の構成図である。

【図４】従来の演算処理装置の構成図である。

【図５】命令の構成図である。

【符号の説明】

１ アドレス生成手段 ２ 命令実行手段 ３ オペレーションコード ４ アドレス指定子 ５ マイクロプログラムメモリ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】命令コードのアドレス指定子に対応するマ
   イクロプログラムの１ステップ目の指令データを記憶す
   る第１のマップテーブルと、該命令コードのオペレーシ
   ョンコードに対応するマイクロプログラムの１ステップ
   目の指令データを記憶する第２のマップテーブルとをマ
   イクロプログラムメモリ上に設け、 前記命令コードのアドレス指定子に対応する第１のアド
   レスと、該命令コードのオペレーションコードに対応す
   る第２のアドレスを生成するアドレス生成手段と、 前記第１のアドレスにより指定される前記第１のマップ
   テーブルの指令データに従って前記アドレス指定子に対
   応するオペランドの処理を実行し、前記第２のアドレス
   により指定される前記第２のマップテーブルの指令デー
   タに従って前記オペレーションコードに対応する命令実
   行処理を実行する命令実行手段 とを備えることを特徴と
   するマイクロプログラム制御方式。
2. 【請求項２】前記アドレス生成手段は、前記アドレス指
   定子がオペランド書き込みのとき、該アドレス指定子の
   アドレスに第１のオフセットアドレスを加算する第１の
   加算手段と、該アドレス指定がオペランド読み出しのと
   き、該アドレス指定子のアドレスに第２のオフセットア
   ドレスを加算する第２の加算手段と、前記オペレーショ
   ンコードに第３のオフセットアドレスを加算する第３の
   加算手段とを有することを特徴とする請求項１記載のマ
   イクロプログラム制御方式。