JP2743775B2 - Digital special effects device coordinate conversion circuit - Google Patents
Digital special effects device coordinate conversion circuitInfo
- Publication number
- JP2743775B2 JP2743775B2 JP5165187A JP16518793A JP2743775B2 JP 2743775 B2 JP2743775 B2 JP 2743775B2 JP 5165187 A JP5165187 A JP 5165187A JP 16518793 A JP16518793 A JP 16518793A JP 2743775 B2 JP2743775 B2 JP 2743775B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- coordinate
- coordinate conversion
- constant
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Image Generation (AREA)
- Studio Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は座標変換回路に関し、特
にデジタル化された映像信号を実時間で処理するデジタ
ル特殊効果装置の座標変換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coordinate conversion circuit, and more particularly to a coordinate conversion circuit of a digital special effect device for processing a digitized video signal in real time.
【0002】[0002]
【従来の技術】従来のデジタル特殊効果装置の一例が図
5に示されている。同図において、1は入力映像信号、
2は入力映像信号1を入力して処理する入力処理部、3
はその処理された映像信号を記憶する映像メモリ、4は
映像メモリからの出力を処理する出力処理部、5は出力
処理部4から出力される出力映像信号、6は映像メモリ
3に書込みアドレスを出力する書込みアドレス発生部、
7は映像メモリ3に読出しアドレスを出力する読出しア
ドレス発生部、9は上記読出しアドレスを修飾するアド
レス修飾部、8は上記読出しアドレスを発生する基本ア
ドレス発生部であり、読出しアドレス発生部7はアドレ
ス修飾部9及び基本アドレス発生部8より構成されてい
る。また、10は読出しアドレス発生部7を制御する効
果制御部である。2. Description of the Related Art An example of a conventional digital special effect device is shown in FIG. In the figure, 1 is an input video signal,
Reference numeral 2 denotes an input processing unit for inputting and processing the input video signal 1;
Is a video memory for storing the processed video signal, 4 is an output processing unit for processing the output from the video memory, 5 is an output video signal output from the output processing unit 4, and 6 is a write address in the video memory 3. A write address generator for output,
Reference numeral 7 denotes a read address generator for outputting a read address to the video memory 3, 9 an address modifier for modifying the read address, 8 a basic address generator for generating the read address, and the read address generator 7 comprises an address. It comprises a decoration unit 9 and a basic address generation unit 8. An effect control unit 10 controls the read address generation unit 7.
【0003】入力映像信号1は、まず、入力処理部2に
加えられる。入力処理部2はアナログ信号のPCMデジ
タル化、輝度信号と色信号の分離などを行なう。入力処
理部2でデジタル化された出力データは、書込みアドレ
ス発生部6が入力映像に同期して順次発生するアドレス
に従って、映像メモリ3に書込まれる。映像メモリ3に
書込まれた映像データは後述する読出しアドレスに従っ
て読み出され、出力処理部4にて背景画信号との合成や
輝度信号と色信号との合成などを行ない出力映像信号5
として出力される。An input video signal 1 is first applied to an input processing section 2. The input processing unit 2 performs PCM digitization of an analog signal and separates a luminance signal and a chrominance signal. The output data digitized by the input processing unit 2 is written to the video memory 3 in accordance with the addresses sequentially generated by the write address generation unit 6 in synchronization with the input video. The video data written in the video memory 3 is read in accordance with a read address to be described later, and the output processing unit 4 performs synthesis of a background image signal, synthesis of a luminance signal and a chrominance signal, etc.
Is output as
【0004】以上のうち、入力処理部2、映像メモリ
3、書込みアドレス発生部6、出力処理部4のそれぞれ
の構成は、本発明とは直接関係しないため、任意のもの
を使用できる。[0004] Of the above, the respective configurations of the input processing unit 2, the video memory 3, the write address generation unit 6, and the output processing unit 4 are not directly related to the present invention, and any configuration can be used.
【0005】一般に特殊効果は、読出しアドレス発生部
7にてアドレスを書込みアドレスとは異なった順序で発
生させることで実現する。すなわち、図5において、書
込みアドレスと同様な順次アドレスを発生する基本読出
しアドレス発生部8の出力をそのまま映像メモリ3の読
出しアドレスに用いれば(図示せず)出力映像は入力映
像と同一になるが、読出しアドレス修飾部9を用いてこ
れを変化させることにより入力とは異なった映像出力が
得られる。効果制御部10はこのような読出しアドレス
修飾部9の動作を決定する制御部である。In general, a special effect is realized by causing the read address generation unit 7 to generate addresses in a different order from the write address. That is, in FIG. 5, if the output of the basic read address generating section 8 for generating a sequential address similar to the write address is used as it is for the read address of the video memory 3 (not shown), the output video becomes the same as the input video. By changing this using the read address modification unit 9, a video output different from the input can be obtained. The effect control unit 10 is a control unit that determines the operation of the read address modification unit 9 described above.
【0006】従来、この種のアドレス修飾部の一例とし
て、図2に示す構成の座標変換回路が知られている。Conventionally, a coordinate conversion circuit having a configuration shown in FIG. 2 is known as an example of this type of address modification unit.
【0007】この回路は、3次元空間内でのアフィン変
換と透視変換とを合成したバイリニア変換を実現するも
のであり、この構成の座標変換回路によれば、拡大・縮
小・平行移動・回転移動が任意に行える他、透視変換の
視点位置や斜交座標系への変換も組合わせて行える汎用
性の高いものである。This circuit realizes a bilinear transformation in which an affine transformation and a perspective transformation are combined in a three-dimensional space. According to the coordinate transformation circuit having this configuration, enlargement / reduction / translation / rotation Can be arbitrarily performed, and perspective transformation and transformation to an oblique coordinate system can be performed in combination.
【0008】図2において、a,b,c,d,e,f,
p,q,r,s,t,uの12個のパラメータは定数で
あり、Xi,Yiは入力座標値である。これら定数およ
び座標値を乗算器101〜108および加算器109〜
116、割算器117〜118により演算し出力座標値
Xo,Yoを得るものである。In FIG. 2, a, b, c, d, e, f,
The twelve parameters p, q, r, s, t, and u are constants, and Xi and Yi are input coordinate values. These constants and coordinate values are multiplied by multipliers 101-108 and adders 109-108.
116, to obtain output coordinate values Xo, Yo by calculation by dividers 117 to 118.
【0009】一般に、デジタル特殊効果装置において
は、1画素単位の演算に許容される時間は通常70〜7
4nsであり、演算には専用の乗算器あるいは加算器が
必須である。そこで前記12個の定数パラメータはフィ
ールド時間単位(NTSC方式の場合16.7ms)に
マイクロプロセッサ等により演算を行い、垂直ブランキ
ング期間内に座標変換回路に設定しておくことにより表
示期間には座標変換回路にて画素単位に演算が行われる
よう構成する。これにより任意の座標変換と高速性の両
方を解決しようとしている。In general, in a digital special effect device, the time allowed for calculation in units of one pixel is usually 70 to 7 times.
4 ns, and a dedicated multiplier or adder is essential for the operation. Therefore, the twelve constant parameters are calculated by a microprocessor or the like in a field time unit (16.7 ms in the case of the NTSC system) and set in the coordinate conversion circuit within the vertical blanking period, so that the coordinates are set in the display period. The conversion circuit is configured to perform the operation for each pixel. This seeks to solve both arbitrary coordinate transformation and high speed.
【0010】[0010]
【発明が解決しようとする課題】以上示した従来技術に
よれば、定数パラメータを変化させるのはフィールド単
位であり、したがって一枚の画面を構成する全画素に対
して同一の変換が行われるため、効果としては単調であ
るという欠点があった。また一枚の画面を分割したり、
分割した各部分に対し異なる変換を与えるためには上記
アドレス変換回路の他に専用の変換回路を設ける必要が
あり、回路が複雑になるという欠点があった。According to the prior art described above, the constant parameter is changed on a field-by-field basis, and therefore, the same conversion is performed for all the pixels constituting one screen. However, there is a drawback that the effect is monotonous. You can also split one screen,
In order to apply different conversions to each of the divided parts, it is necessary to provide a dedicated conversion circuit in addition to the address conversion circuit, and there is a disadvantage that the circuit becomes complicated.
【0011】さらに、画素単位で異なる変換演算を行わ
せようとしても、1画素あたり70〜74nsの期間で
演算を行う必要があるため、最高性能のマイクロプロセ
ッサをもってしても実現不可能であった。また、画素単
位の変換ほど細かくなくても、例えば1画面内で複数
(数組〜10数組程度)の変換を実現する場合であって
も画素の切り替り部分では前記70〜74nsの期間で
演算しなければならないことにはかわりない。Further, even if a different conversion operation is to be performed for each pixel, it is necessary to perform the operation in a period of 70 to 74 ns per pixel. . Even if the conversion is not as fine as the conversion in pixel units, for example, even when a plurality of conversions (several sets to about several tens of sets) are realized in one screen, the pixel switching part takes the period of 70 to 74 ns. It doesn't matter what you have to do.
【0012】本発明はこのような状況に鑑みてなされた
ものであり、簡単な回路により、1画面内で複数の座標
変換を実現することのできるデジタル特殊効果装置の座
標変換回路を提供することを目的とする。The present invention has been made in view of such circumstances, and provides a coordinate conversion circuit of a digital special effect device capable of implementing a plurality of coordinate conversions within one screen by a simple circuit. With the goal.
【0013】[0013]
【課題を解決するための手段】かかる目的を達成するた
め、本発明のデジタル特殊効果装置の座標変換回路は、
所定の複数組の定数パラメータを記憶するパラメータメ
モリと、1フィールド期間に必要な複数組の定数パラメ
ータを演算する効果制御手段と、X座標のデータからX
軸中心の回転を施した効果を与えるための選択データの
演算を行うパラメータ選択演算手段と、選択データを用
いて前記パラメータメモリが記憶している定数パラメー
タを選択し出力すべく制御するパラメータアドレス制御
手段と、所定の画像の画素の座標値を入力信号とし、選
択された定数パラメータを与えて画素単位で座標変換を
施す座標変換手段とを有し、パラメータメモリが記憶す
る定数パラメータの変更により、得られる効果の変更を
行うことを特徴としている。In order to achieve the above object, a coordinate conversion circuit of a digital special effect device according to the present invention comprises:
Parameter memory for storing a plurality of sets of constant parameters; effect control means for calculating a plurality of sets of constant parameters required for one field period;
Parameter selection calculation means for calculating selection data for giving the effect of rotation about the axis, and parameter address control for selecting and outputting constant parameters stored in the parameter memory using the selection data Means and coordinate conversion means for inputting a coordinate value of a pixel of a predetermined image as an input signal and applying a selected constant parameter to perform coordinate conversion on a pixel basis, and by changing a constant parameter stored in a parameter memory, It is characterized in that the effect to be obtained is changed.
【0014】[0014]
【作用】本発明のデジタル特殊効果装置の座標変換回路
においては、パラメータ選択演算手段の選択結果の選択
データを用いて、パラメータメモリが保持する定数パラ
メータのうち必要な1組が選択され、座標変換手段によ
り座標変換が行われる。これにより、1つの画面内にお
いて画素アドレスに応じて複数の異なった座標変換が可
能となる。In the coordinate conversion circuit of the digital special effect device according to the present invention, a necessary set of constant parameters held in the parameter memory is selected by using the selection data of the selection result of the parameter selection calculation means, and the coordinate conversion is performed. The coordinate conversion is performed by the means. Thereby, a plurality of different coordinate conversions can be performed in one screen according to the pixel address.
【0015】[0015]
【実施例】図1に、本発明の一実施例を示す。図1にお
いて、119は座標変換部、120はパラメータメモリ
である。座標変換部119は、図2に示すような構成で
あり、乗算器101〜108、加算器109〜116、
除算器117〜118を有している。座標変換部119
は、パラメータメモリ120の出力であるa,b,c,
d,e,f,p,q,r,s,t,uの12個のパラメ
ータを用いて、入力座標値Xi,Yiを座標変換して出
力座標値Xo,Yoを得るものである。FIG. 1 shows an embodiment of the present invention. In FIG. 1, 119 is a coordinate conversion unit, and 120 is a parameter memory. The coordinate transformation unit 119 has a configuration as shown in FIG. 2, and includes multipliers 101 to 108, adders 109 to 116,
It has dividers 117-118. Coordinate converter 119
Are the outputs of the parameter memory 120, a, b, c,
The input coordinate values Xi, Yi are coordinate-transformed using twelve parameters d, e, f, p, q, r, s, t, and u to obtain output coordinate values Xo, Yo.
【0016】パラメータアドレス制御部121は、パラ
メータ選択演算部122の選択結果出力Sを用いて、パ
ラメータメモリ120が保持する定数パラメータのうち
必要な1組を選択し、パラメータメモリ120から出力
するよう制御する。The parameter address control unit 121 uses the selection result output S of the parameter selection calculation unit 122 to select a required set of constant parameters stored in the parameter memory 120 and to output the selected set from the parameter memory 120. I do.
【0017】効果制御部123は1フィールド期間に必
要な複数のパラメータ組を演算し、垂直ブランキング期
間内にパラメータメモリ120内に格納する。このパラ
メータ組の演算においては、一般に高性能なマイクロプ
ロセッサを用いることにより、1フィールド期間内に数
組〜10数組のパラメータ組を演算することは全く支障
が無い。The effect control unit 123 calculates a plurality of parameter sets required for one field period and stores them in the parameter memory 120 during the vertical blanking period. In the calculation of the parameter sets, generally, by using a high-performance microprocessor, there is no problem at all in calculating several to ten or more parameter sets within one field period.
【0018】パラメータ選択演算部122の一例として
は、図3に示す構成が挙げられる。図3において、12
2は除算器である。この構成は、図4に示すように、画
面を分割してそれぞれ異なるX軸中心の回転を施した効
果を与えるものである。図4において、124は分割さ
れた画面である。パラメータ選択演算部122が図3に
示すような構成を有する場合には、パラメータ選択演算
部122はX座標により選択データSをS=X/nの演
算を行って出力する。但し、除算は整数除算を行うもの
とし、Nは分割される数を示す整数(例えば同図に示す
ように8)として、n=(X方向横軸÷N)とする。FIG. 3 shows an example of the parameter selection operation section 122. In FIG.
2 is a divider. This configuration provides the effect of dividing the screen and performing different rotations about the X axis as shown in FIG. In FIG. 4, reference numeral 124 denotes a divided screen. When the parameter selection operation unit 122 has a configuration as shown in FIG. 3, the parameter selection operation unit 122 performs an operation of S = X / n on the selected data S based on the X coordinate and outputs the result. However, the division is performed by integer division, and N is an integer indicating the number to be divided (for example, 8 as shown in the figure), and n = (horizontal axis in the X direction ÷ N).
【0019】この場合、X座標の値に応じて、選択デー
タSはO〜N−1の間で段階的に変化する。一方、パラ
メータメモリ120にはS=O〜N−1に応じて、X軸
中心の回転角度Aを、 A=360度×S/N と設定したパラメータが格納され、パラメータ選択演算
部122の出力Sに応じて出力される。In this case, the selection data S changes stepwise between O and N-1 according to the value of the X coordinate. On the other hand, the parameter memory 120 stores a parameter in which the rotation angle A about the X axis is set as A = 360 degrees × S / N according to S = O to N−1. Output in response to S.
【0020】この結果、図4に示すように画面がX座標
に応じてN個に分割され、それぞれが異なる回転を行う
効果が得られる。As a result, as shown in FIG. 4, the screen is divided into N pieces according to the X coordinate, and the effect of performing different rotations is obtained.
【0021】この実施例によれば、1つの画面において
画素アドレスに応じて複数の異なった座標変換を行うこ
とが可能になり、画面の分割などの特殊効果が得られる
ばかりか、パラメータ選択演算部122および効果制御
部123のマイクロプロセッサのソフトウェアを変更す
るのみで特殊効果の変更を行えるため大変経済的であ
る。According to this embodiment, it is possible to perform a plurality of different coordinate conversions in one screen according to the pixel address, not only to obtain a special effect such as screen division, but also to obtain a parameter selection operation unit. It is very economical because special effects can be changed only by changing the software of the microprocessor of the effect control unit 123 and the effect control unit 123.
【0022】[0022]
【発明の効果】以上のように、本発明によれば、画素の
座標値を入力とし、定数パラメータを与えて画素単位で
座標変換をする座標変換手段と、所定の複数組の上記定
数パラメータを記憶するパラメータメモリと、画素の座
標値に従って、パラメータメモリが記憶する定数パラメ
ータを選択制御するパラメータ選択演算手段とを有する
ので、簡単な回路により、1画面内で複数の座標変換を
実現することができる。As described above, according to the present invention, coordinate conversion means for inputting a coordinate value of a pixel, giving a constant parameter, and performing coordinate conversion on a pixel-by-pixel basis; Since it has a parameter memory for storing and a parameter selection calculating means for selecting and controlling a constant parameter stored in the parameter memory according to the coordinate value of a pixel, a plurality of coordinate conversions can be realized within one screen by a simple circuit. it can.
【図1】本発明の座標変換回路の一実施例を示すブロッ
ク図である。FIG. 1 is a block diagram showing an embodiment of a coordinate conversion circuit according to the present invention.
【図2】図1の座標変換部を示す図である。FIG. 2 is a diagram illustrating a coordinate conversion unit in FIG. 1;
【図3】図1のパラメータ選択演算部の一例を示すブロ
ック図である。FIG. 3 is a block diagram illustrating an example of a parameter selection calculation unit in FIG. 1;
【図4】図1のパラメータ選択演算部の一例による効果
を示す概念図である。FIG. 4 is a conceptual diagram illustrating an effect obtained by an example of the parameter selection calculation unit in FIG. 1;
【図5】従来技術に依る座標変換回路の一例を示すブロ
ック図である。FIG. 5 is a block diagram illustrating an example of a coordinate conversion circuit according to the related art.
Xi、Yi 入力座標値 Xo、Yo 出力座標値 a〜f、p〜u 定数パラメータ 119 座標変換部 120 パラメータメモリ 121 パラメータアドレス制御部 122 パラメータ選択演算部 123 効果制御部 Xi, Yi Input coordinate values Xo, Yo Output coordinate values a to f, p to u Constant parameters 119 Coordinate conversion unit 120 Parameter memory 121 Parameter address control unit 122 Parameter selection calculation unit 123 Effect control unit
Claims (2)
るパラメータメモリと、 1フィールド期間に必要な複数組の定数パラメータを演
算する効果制御手段と、 X座標のデータからX軸中心の回転を施した効果を与え
るための選択データの演算を行うパラメータ選択演算手
段と、 前記選択データを用いて前記パラメータメモリが記憶し
ている定数パラメータを選択し出力すべく制御するパラ
メータアドレス制御手段と、 所定の画像の画素の座標値を入力信号とし、前記選択さ
れた定数パラメータを与えて画素単位で座標変換を施す
座標変換手段とを有し、 前記パラメータメモリが記憶する前記定数パラメータの
変更により、得られる効果の変更を行うことを特徴とす
るデジタル特殊効果装置の座標変換回路。A parameter memory for storing a plurality of sets of constant parameters; an effect control means for calculating a plurality of sets of constant parameters required for one field period; and performing rotation about the X axis from X coordinate data. Parameter selection calculation means for calculating selection data for providing the effect, parameter address control means for controlling selection and output of a constant parameter stored in the parameter memory using the selection data, Coordinate conversion means for inputting a coordinate value of a pixel of an image as an input signal, applying the selected constant parameter and performing coordinate conversion on a pixel-by-pixel basis, and changing the constant parameter stored in the parameter memory. A coordinate conversion circuit for a digital special effect device, wherein an effect is changed.
e,f,p,q,r,s,t,uを定数パラメータ、X
i,Yiを入力座標値とし、出力座標値(Xo,Yo)
が、 Xo=(aXi+bYi+c)/(cXi+dYi+e) Yo=(pYi+qYi+r)/(sXi+tYi+u) で表されることを特徴とする請求項1記載のデジタル特
殊効果装置の座標変換回路。2. The method according to claim 1, wherein the coordinate conversion means includes a, b, c, d,
e, f, p, q, r, s, t and u are constant parameters, X
Let i and Yi be input coordinate values and output coordinate values (Xo, Yo)
The coordinate transformation circuit according to claim 1, wherein: Xo = (aXi + bYi + c) / (cXi + dYi + e) Yo = (pYi + qYi + r) / (sXi + tYi + u).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5165187A JP2743775B2 (en) | 1993-06-10 | 1993-06-10 | Digital special effects device coordinate conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5165187A JP2743775B2 (en) | 1993-06-10 | 1993-06-10 | Digital special effects device coordinate conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06350916A JPH06350916A (en) | 1994-12-22 |
JP2743775B2 true JP2743775B2 (en) | 1998-04-22 |
Family
ID=15807497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5165187A Expired - Fee Related JP2743775B2 (en) | 1993-06-10 | 1993-06-10 | Digital special effects device coordinate conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2743775B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2012060271A1 (en) * | 2010-11-04 | 2014-05-12 | コニカミノルタ株式会社 | Image processing method, image processing apparatus, and imaging apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60134323A (en) * | 1983-12-21 | 1985-07-17 | Seiko Instr & Electronics Ltd | Coordinate reader |
JP2985236B2 (en) * | 1990-06-13 | 1999-11-29 | 日本電気株式会社 | Digital special effects device |
-
1993
- 1993-06-10 JP JP5165187A patent/JP2743775B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06350916A (en) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2550530B2 (en) | Video signal processing method | |
US5369735A (en) | Method for controlling a 3D patch-driven special effects system | |
US5384912A (en) | Real time video image processing system | |
US5410644A (en) | 3D video special effects system | |
US4631750A (en) | Method and system for spacially transforming images | |
JP2773354B2 (en) | Special effect device and special effect generation method | |
JPH0634202B2 (en) | Fractal generation method and generator | |
JPH0628485A (en) | Texture address generator, texture pattern generator, texture plotting device and texture address generating method | |
JPS60238891A (en) | Video signal processor | |
JPS6173483A (en) | Video signal processor | |
JPS60250790A (en) | Video signal processing circuit | |
JPS6191777A (en) | Video image forming apparatus | |
GB2231471A (en) | Image processing system with individual transformations for image tiles | |
GB2289818A (en) | Programmable video transformation | |
JP2743775B2 (en) | Digital special effects device coordinate conversion circuit | |
US4647971A (en) | Moving video special effects system | |
US5150213A (en) | Video signal processing systems | |
EP0314250A2 (en) | Video digital analog signal processing and display | |
JPS6141274A (en) | Digital gradation converter | |
EP0449469A2 (en) | Device and method for 3D video special effects | |
JP3484763B2 (en) | Video data transfer device and computer system | |
KR0167834B1 (en) | Method & apparatus for multi-screen effect | |
USH84H (en) | Real-time polar controlled video processor | |
JP3644146B2 (en) | Image two-dimensional space conversion method and apparatus | |
JPH03128583A (en) | Method and apparatus for spatially deforming image |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |