[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2637515B2 - Liquid crystal device and driving method of liquid crystal element - Google Patents

Liquid crystal device and driving method of liquid crystal element

Info

Publication number
JP2637515B2
JP2637515B2 JP63280122A JP28012288A JP2637515B2 JP 2637515 B2 JP2637515 B2 JP 2637515B2 JP 63280122 A JP63280122 A JP 63280122A JP 28012288 A JP28012288 A JP 28012288A JP 2637515 B2 JP2637515 B2 JP 2637515B2
Authority
JP
Japan
Prior art keywords
liquid crystal
scan
scanning
screen
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63280122A
Other languages
Japanese (ja)
Other versions
JPH02126224A (en
Inventor
正樹 栗林
裕司 井上
明 坪山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63280122A priority Critical patent/JP2637515B2/en
Priority to US07/426,083 priority patent/US5233447A/en
Priority to EP95120037A priority patent/EP0726556B1/en
Priority to AT89119844T priority patent/ATE140096T1/en
Priority to DE68926771T priority patent/DE68926771T2/en
Priority to EP89119844A priority patent/EP0366117B1/en
Priority to AT95120037T priority patent/ATE193780T1/en
Priority to DE68929223T priority patent/DE68929223T2/en
Publication of JPH02126224A publication Critical patent/JPH02126224A/en
Priority to US08/375,181 priority patent/US5615027A/en
Application granted granted Critical
Publication of JP2637515B2 publication Critical patent/JP2637515B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、表示パネルにおける階調表示のための液晶
装置に関し、詳しくは双安定性を有する液晶物質、特に
強誘電性液晶を用いた液晶テレビジヨンの様な表示パネ
ルにおける階調表示のための液晶装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device for gray scale display on a display panel, and more particularly, to a liquid crystal television using a liquid crystal material having bistability, in particular, a ferroelectric liquid crystal. And a liquid crystal device for gradation display in a display panel as described above.

〔従来技術〕(Prior art)

従来のアクテイブマトリクス駆動方式を用いた液晶テ
レビジヨンパネルでは、薄膜トランジスタ(TFT)を画
素毎のマトリクス配置し、TFTにゲートオンパルスを印
加してソースとドレイン間を導通状態とし、この時映像
画像信号がソースから印加され、キヤパシタに蓄積さ
れ、この蓄積された画像信号に対応して液晶(例えばTw
isted Nematic−TN−液晶)が駆動し、同時に映像信号
の電圧を変調することによって階調表示が行われてい
る。
In a conventional liquid crystal television panel using an active matrix driving method, thin-film transistors (TFTs) are arranged in a matrix for each pixel, and a gate-on pulse is applied to the TFTs to make the source and the drain conductive. Is applied from a source and stored in a capacitor, and a liquid crystal (for example, Tw) is stored in accordance with the stored image signal.
isted Nematic-TN-liquid crystal) is driven, and at the same time, the voltage of the video signal is modulated to perform gradation display.

しかし、この様なTN液晶を用いたアクテイブマトリク
ス駆動方式のテレビジヨンパネルでは、使用するTFTが
複雑な構造を有しているため、構造工程数が多く、高い
製造コストがネツクとなっている上に、TFTを構成して
いる薄膜半導体(例えば、ポリシリコン、アモルフアス
シリコン)を広い面積に亘って被膜形成することが難し
いなどの問題点がある。
However, in such an active matrix drive type television panel using TN liquid crystal, since the TFT used has a complicated structure, the number of structural steps is large, and the high manufacturing cost is a net. There is a problem that it is difficult to form a thin film semiconductor (for example, polysilicon, amorphous silicon) constituting a TFT over a wide area.

一方、低い製造コストで製造できるものとしてTN液晶
を用いたパツシブマトリクス駆動方式の表示パネルが知
られているが、この表示パネルでは走査線(N)が増大
するに従って、1画面(1フレーム)を走査する間に1
つの選択点に有効な電界が印加されている時間(デユー
テイー比)が1/Nの割合で減少し、このためクロストー
クが発生し、しかも高コントラストの画像とならないな
どの欠点を有している上、デユーテイー比が低くなると
各画素の階調を電圧変調により制御することが難しくな
るなど、高密度配線数の表示パネル、特に液晶テレビジ
ヨンパネルには適していない。
On the other hand, a passive matrix drive type display panel using TN liquid crystal is known as one that can be manufactured at a low manufacturing cost. In this display panel, as the number of scanning lines (N) increases, one screen (one frame). 1 while scanning
The time during which an effective electric field is applied to one selected point (duty ratio) is reduced at a rate of 1 / N, which causes crosstalk and has the disadvantage that a high-contrast image is not obtained. In addition, when the duty ratio is low, it is difficult to control the gradation of each pixel by voltage modulation. For example, it is not suitable for a display panel having a high number of wirings, particularly a liquid crystal television panel.

ところで、在来の液晶素子の改善型として双安定性を
有する液晶素子の使用がクラーク(Clark)及びラガー
ウオール(Lagerwall)の両者により特開昭56−107216
号公報、米国特許第4367924号明細書等で提案されてい
る。双安定性液晶としては、一般にカイラルスメクチツ
クC相(SmC)又はH相(SmH)を有する強誘電性液
晶が用いられ、これらの状態において、印加された電界
に応答して第1の光学的安定状態と第2の光学的安定状
態とのいずれかをとり、かつ電界が印加されないときは
その状態を維持する性質、即ち双安定性を有し、また電
界の変化に対する応答がすみやかで、高速かつ記憶型の
表示装置等の分野における広い利用が期待されている。
By the way, the use of a liquid crystal device having bistability as an improved type of the conventional liquid crystal device has been disclosed by both Clark and Lagerwall in JP-A-56-107216.
And US Patent No. 4367924. As the bistable liquid crystal, a ferroelectric liquid crystal having a chiral smectic C phase (SmC * ) or an H phase (SmH * ) is generally used. In these states, the first liquid crystal responds to an applied electric field. Has the property of taking one of the optically stable state and the second optically stable state and maintaining the state when no electric field is applied, that is, it has bistability, and has a quick response to a change in the electric field. Thus, wide use in fields such as high-speed and storage type display devices is expected.

しかしながら、前述した強誘電性液晶素子は、マルチ
プレクシング駆動時にちらつき(フリツカー)を発生す
る問題点があった。特にヨーロツパ公開149899号公報に
は、書込みフレーム毎に走査選択信号の位相を逆位相に
した交流電圧を印加し、前のフレームで白(クロスニコ
ルを明状態となる様に配置)の選択書込みを行い、続く
フレームで黒(クロスニコルを暗状態となる様に配置)
の選択書込みを行うマルチプレクシング駆動法が開示さ
れている。又、前述の駆動法の他に、米国特許第454847
6号公報や米国特許第4655561号公報などに開示された駆
動法が知られている。
However, the above-described ferroelectric liquid crystal element has a problem that flicker occurs during multiplexing driving. In particular, in European Patent Publication No. 149899, an alternating voltage in which the phase of the scanning selection signal is reversed is applied to each writing frame, and white writing (arranged so that the cross Nicol is in a bright state) is performed in the previous frame. Then, in the following frame, black (arranged so that the cross Nicol is in a dark state)
A multiplexing driving method for performing selective writing of data is disclosed. Also, in addition to the driving method described above, U.S. Pat.
A driving method disclosed in, for example, US Pat. No. 6,655,561 or US Pat. No. 4,655,561 is known.

かかる駆動法は、白の選択書込み後の黒の選択書込み
時に、前のフレームで選択書込みされた白の画素が半選
択となり、書込み電圧より小さいが実効的な電圧が印加
されることになる。従って、このマルチプレクシング駆
動法では、黒の選択書込み時では、黒の文字の背景とな
る白の選択画素に一様に半選択電圧が1/2フレーム周期
(1フレーム走査時間である1画面走査期間の逆数)毎
に印加され、半選択電圧が印加された白の選択画素で
は、その光学特性が1/2フレーム周期毎に変化すること
になる。このため、白地に黒の文字を書込むデイスプレ
イの場合では、白を選択した画素の数が黒を選択した画
素と比較して圧倒的に多く、白の背景がちらついて見え
ることになる。又、上述の白地に黒の文字を書込むデイ
スプレイとは逆に黒字に白の文字デイスプレイの場合で
も同様にちらつきの発生が見られる。通常フレーム周波
数を30Hzとした場合、上述の半選択電圧が1/2フレーム
周波数である15Hzで印加されるので、観察者にはちらつ
きとして感知され、著しく表示品位を損なうことにな
る。
In this driving method, at the time of black selective writing after white selective writing, white pixels selectively written in the previous frame are half-selected, and an effective voltage smaller than the writing voltage is applied. Therefore, in the multiplexing driving method, at the time of selective writing of black, the half-selection voltage is uniformly applied to the white selected pixels which are the background of the black character by a half frame period (one screen scanning time corresponding to one frame scanning time). The optical characteristics of a white selected pixel to which a half-selection voltage has been applied and a half-selection voltage has been applied change every half-frame period. For this reason, in the case of a display in which black characters are written on a white background, the number of pixels that have selected white is overwhelmingly greater than the pixels that have selected black, and the white background appears to flicker. Also, in contrast to the above-described display in which black characters are written on a white background, the occurrence of flicker is also observed in the case of a black character and a white character display. When the normal frame frequency is set to 30 Hz, the above-mentioned half-selection voltage is applied at 15 Hz, which is a half frame frequency, so that it is perceived as flicker by an observer, and display quality is significantly impaired.

特に、強誘電性液晶は、低温時の駆動においては、例
えば高温時の15Hzフレーム周波数の走査駆動に較べ、駆
動パルス(走査選択期間)を長くする必要があり、この
ため5〜10Hzのような低フレーム周波数の走査駆動とす
る必要があった。このため、低温時の駆動においては、
低フレーム周波数の走査駆動に原因するフリツカーが発
生していた。
In particular, the ferroelectric liquid crystal requires a longer drive pulse (scan selection period) in low-temperature driving compared to, for example, high-temperature scanning driving at a 15 Hz frame frequency. Scan driving at a low frame frequency was required. Therefore, when driving at low temperatures,
Flicker caused by scanning drive at a low frame frequency has occurred.

〔発明の概要〕[Summary of the Invention]

本発明の目的は、低フレーム周波数の走査駆動に原因
するフリツカー発生を抑制した階調表示のための液晶装
置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal device for gray scale display in which flicker caused by scanning drive at a low frame frequency is suppressed.

本発明の他の目的は、画像流れの発生を防止した階調
表示のための液晶装置を提供することにある。
Another object of the present invention is to provide a liquid crystal device for gradation display in which occurrence of image deletion is prevented.

本発明は、第1に、 複数の走査電極と複数の情報電極とで形成したマトリ
クス電極とカイラルスメクチック液晶とを有する液晶素
子、並びに 走査電極に、一垂直走査期間内に、走査選択信号を3
本おき以上で飛越し印加し、一画面を表示するための一
画面走査が完了する様に、該飛越し印加による一垂直走
査を複数回繰返し、該走査選択信号を、少なくとも2つ
の連続する一垂直走査において、隣合っていない走査電
極に印加する一画面走査を行ない、且つ、該一画面走査
を複数回繰返すことによって一階調画面走査を行なう第
1の手段、及び該複数の情報電極に走査選択信号と同期
して情報信号を印加する第2の手段 を有する液晶装置に、第1の特徴を有し、第2に、 複数の走査電極と複数の情報電極とで形成したマトリ
クス電極とカイラルスメクチック液晶とを有する液晶素
子の駆動法において、 該複数の走査電極に、一垂直走査期間内に、走査選択
信号を3本おき以上で飛越し印加し、一画面を表示する
ための一画面走査が完了する様に、該飛越し印加による
一垂直走査を複数回繰返し、該走査選択信号を、少なく
とも2つの連続する一垂直走査において、隣合っていな
い走査電極に印加する一画面走査を行ない、該一画面走
査を複数回繰返すことによって一階調画面走査を行なう
とともに、該複数の情報電極に走査選択信号と同期して
情報信号を印加する液晶素子の駆動法に、第2の特徴を
有し、第3に、 複数の走査電極と複数の情報電極とで形成した複数の
交差部を備えたマトリクス電極とカイラルスメクチック
液晶とを有する液晶素子の駆動法において、 全ての交差部のカイラルスメクチック液晶の配向状態
を選択するための一画面走査を複数回行うことで一階調
画面走査を行ない、該一階調画面走査における全ての一
画面走査期間を互いに異ならしめて設定し、一階調画面
走査期間中における該画素部のカイラルスメクチック液
晶が一方の配向状態に配向している期間の割合を階調情
報に応じて定めるとともに、該一画面走査を複数回の一
垂直走査により行ない、各一垂直走査期間内では該走査
電極に走査選択信号を3本おき以上で飛越し印加し、該
走査選択信号を、少なくとも2つの連続する一垂直走査
において、隣合っていない走査電極に印加し、複数の情
報電極に、該走査選択信号と同期して情報信号を印加す
る液晶素子の駆動法に、第3の特徴を有する。
According to the present invention, first, a liquid crystal element having a matrix electrode formed of a plurality of scanning electrodes and a plurality of information electrodes and a chiral smectic liquid crystal, and a scanning electrode are supplied with a scanning selection signal within one vertical scanning period.
One vertical scan by the interlace application is repeated a plurality of times so that one screen scan for displaying one screen is completed by applying an interlace at every second or more, and the scan selection signal is changed to at least two consecutive ones. In the vertical scanning, the first means for performing one screen scan applied to non-adjacent scan electrodes and performing one gray scale screen scan by repeating the one screen scan a plurality of times, and the plurality of information electrodes A liquid crystal device having second means for applying an information signal in synchronization with a scanning selection signal has a first feature. Secondly, a liquid crystal device includes a matrix electrode formed by a plurality of scanning electrodes and a plurality of information electrodes. In a method for driving a liquid crystal element having a chiral smectic liquid crystal, one screen for displaying one screen by applying a scan selection signal to every one of the plurality of scanning electrodes by skipping at least three lines in one vertical scanning period. Scan is complete One vertical scan by the interlace application is repeated a plurality of times, and one screen scan in which the scan selection signal is applied to non-adjacent scan electrodes in at least two consecutive one vertical scans is performed. A second feature is provided in a method for driving a liquid crystal element that performs one-gradation screen scanning by repeating screen scanning a plurality of times and applies an information signal to the plurality of information electrodes in synchronization with a scanning selection signal. Third, in a method of driving a liquid crystal element having a matrix electrode having a plurality of intersections formed by a plurality of scanning electrodes and a plurality of information electrodes and a chiral smectic liquid crystal, the alignment of the chiral smectic liquid crystal at all the intersections One-gray-screen scanning is performed by performing one-screen scanning for selecting a state a plurality of times, and all one-screen scanning periods in the one-gray-screen scanning are set to be different from each other. In addition, the ratio of the period in which the chiral smectic liquid crystal of the pixel portion is aligned in one alignment state during the one-gray-screen scanning period is determined according to the gray-scale information, and the one-screen scanning is performed one vertical scanning a plurality of times. In each vertical scanning period, a scanning selection signal is interleaved and applied to the scanning electrodes at intervals of three or more lines, and the scanning selection signal is applied to at least two consecutive vertical scannings which are not adjacent to each other. A third feature of the liquid crystal element driving method is to apply an information signal to the electrodes and to apply the information signal to the plurality of information electrodes in synchronization with the scan selection signal.

〔発明の態様の詳細な説明〕(Detailed description of embodiments of the invention)

本発明を強誘電性液晶(以下FLC)を用いてその実施
例を説明する。
An embodiment of the present invention will be described using a ferroelectric liquid crystal (hereinafter, FLC).

第1図は本発明の第1の実施例(第2図は第1図のA
−A′断面図である)を示し、上側電極群11A及び11B
(以下情報電極群)と下側電極群12(以下走査電極群
C)が互いにマトリツクスとなる様に構成され、それぞ
れガラス基板13と14に形成され、それらの間にFLC材料1
5がはさまれた構造となっている。又、図示の如く、走
査電極群CはC0,C1,C2…、情報電極群はA(A1,A2,A
3…)及びB(B1,B2,B3,B4…)から成り、一つの画素は
図の点線で囲まれた領域E(電極線幅A>B)、即ち、
例えば走査電極C2と情報電極A2とB2がオーバラツプする
領域Eで構成される。この時、電極線幅はA>Bであ
る。各々の走査電極群Cと情報電極群A・Bはそれぞれ
SWを介して、電源部(図示せず)に接続しており、前記
SWも又、そのON/OFFを制御するコントローラ回路(図示
せず)に接続している。この構成により、前記コントロ
ーラ回路からの制御の下で、例えば画素Eでのグレース
ケール表現は次の様に実施される。コモン電極C2が走査
されている時、白(以下W)はA2,B2にそれぞれWとな
る信号を付与した時、灰色1(以下Gray1)はA2にW、B
2に黒、(以下B)となる信号を付与した時、灰色2
(以下Gray2)はA2にB、B2にWの信号を付与した時、
黒はA2,B2にそれぞれBとなる信号を付与する時、第3
図は上記のW、Gray1,Gray2、Bの中間調表現を示して
いる。
FIG. 1 shows a first embodiment of the present invention (FIG. 2 shows A in FIG. 1).
-A 'is a sectional view), showing upper electrode groups 11A and 11B.
(Hereinafter referred to as an information electrode group) and a lower electrode group 12 (hereinafter referred to as a scan electrode group C) are formed so as to be in a matrix with each other, are formed on glass substrates 13 and 14, respectively, and have an FLC material 1 between them.
5 is sandwiched between. As shown, the scanning electrode group C is C 0 , C 1 , C 2 ..., And the information electrode group is A (A 1 , A 2 , A
3 ) and B (B 1 , B 2 , B 3 , B 4 …), and one pixel is a region E (electrode line width A> B) surrounded by a dotted line in the drawing, ie,
For example, a region E where the scanning electrode C 2 and the data electrodes A 2 and B 2 are Obaratsupu. At this time, the electrode line width is A> B. Each scanning electrode group C and information electrode groups A and B are respectively
Connected to a power supply (not shown) via SW
The SW is also connected to a controller circuit (not shown) for controlling its ON / OFF. With this configuration, under the control of the controller circuit, for example, the gray scale expression at the pixel E is performed as follows. When the common electrode C 2 is being scanned, white (W) signals are applied to A 2 and B 2 respectively, and gray 1 (Gray 1) is W and B to A 2.
When a signal that becomes black and (hereinafter B) is given to 2, a gray 2
When (hereinafter GRAY2) is imparted with signal W to A 2 B, the B 2,
Black gives the third signal when A signal is applied to A 2 and B 2 respectively.
The figure shows the halftone expression of W, Gray1, Gray2, and B described above.

この様に簡素な構成により2値表現のFLCに4値のグ
レースケールを表現することが可能となる。
With such a simple configuration, it is possible to express a quaternary gray scale on a binary FLC.

本発明の好ましい具体例では、1つの画素Eを構成す
る複数の交点がそれぞれ相違した交差面積で構成され、
特にこの相違した交差面積が最小交点面積1に対して2:
4:8:16:…:2n(n=1つの画素Eにおける交点の数)の
比率であるのがよい。
In a preferred embodiment of the present invention, a plurality of intersections constituting one pixel E are formed with different intersection areas, respectively.
In particular, this different intersection area is 2 for the minimum intersection area 1:
4: 8: 16:...: 2 n (n = the number of intersections in one pixel E) is preferable.

本発明では、走査電極を2分割し、電極線幅C=Bの
時は、8階調レベル、C≠Dの時は16階調レベルが可能
となる。
In the present invention, the scanning electrode is divided into two, and when the electrode line width C = B, eight gradation levels are possible, and when C ≠ D, 16 gradation levels are possible.

又、情報電極側のみの分割の時では電極線幅A=Bと
し、カラーフイルターをAとBにそれぞれ補色関係にな
る様に設けると、4色のカラー表示が可能となる。例え
ば〔A=イエロー;B=ブルー〕、〔A=マゼンタ;B=グ
リーン〕又は〔A=シアン;B=レツド〕の補色関係の配
置とすることによって、白、黒、Aの色及びBの色の4
色表示が可能となる。
In addition, when the division is performed only on the information electrode side, if the electrode line width is A = B and the color filters are provided so as to have a complementary color relationship with A and B, four colors can be displayed. For example, by arranging complementary color relations of [A = yellow; B = blue], [A = magenta; B = green] or [A = cyan; B = red], the colors of white, black, A and B Color 4
Color display becomes possible.

又、第2図に示す偏光子16A及び16Bは、その偏光軸を
交差させて配置され、暗状態で黒の表示、明状態で白の
表示がなされる。
The polarizers 16A and 16B shown in FIG. 2 are arranged with their polarization axes crossing each other, and display black in a dark state and display white in a bright state.

第1図に示すマトリクス電極は、下述する駆動例によ
って駆動されるが、本発明では等しい電極幅の走査電極
と情報電極とで形成したマトリクス電極にも適用するこ
とができる。
Although the matrix electrode shown in FIG. 1 is driven by a driving example described below, the present invention can also be applied to a matrix electrode formed by a scanning electrode and an information electrode having the same electrode width.

第4図は、本実施例の液晶デイスプレイ駆動制御回路
図である。
FIG. 4 is a liquid crystal display drive control circuit diagram of the present embodiment.

図においてDSPは液晶デイスプレイユニツトでA11,
A12,…,A44は夫々の画素を示す。M1,M2,M3はフレームメ
モリで夫々4×4=16ビツトのメモリ容量を有する。メ
モリM1,M2,M3はデータバスDBからデータが送られ、コン
トロールバスCBにより書込/読出及びアドレスが制御さ
れる。
In the figure, DSP is a liquid crystal display unit, A 11 ,
A 12 ,..., A 44 indicate respective pixels. M1, M2 and M3 are frame memories each having a memory capacity of 4 × 4 = 16 bits. Data is sent to the memories M1, M2, and M3 from the data bus DB, and writing / reading and addresses are controlled by the control bus CB.

FCはフイールド切換信号、DCはそのデコーダ、ンMPX
はメモリM1,M2,M3の出力のうち1つを選択するマルチプ
レクサ、MMは単安定マルチバイブレータ、GTはゲート信
号、FGはクロツク発振器、CKはクロツク信号、ANDはア
ンドゲート、Fは行走査クロツク信号、CNTはカウン
タ、SRは直列入力並列入力シフトレジスタ、DR1〜DR4は
列駆動回路、DR5〜DR8は行駆動回路である。
FC is the field switching signal, DC is its decoder, MPX
Is a multiplexer for selecting one of the outputs of the memories M1, M2, M3, MM is a monostable multivibrator, GT is a gate signal, FG is a clock oscillator, CK is a clock signal, AND is an AND gate, and F is a row scan clock. A signal, CNT is a counter, SR is a serial input parallel input shift register, DR1 to DR4 are column drive circuits, and DR5 to DR8 are row drive circuits.

以下、第4図の回路の動作を第5図〜第7図を参照し
て説明する。
Hereinafter, the operation of the circuit shown in FIG. 4 will be described with reference to FIGS. 5 to 7.

第5図は一階調画面走査(階調映像画像の1画面を形
成する期間;「一フレーム」という)における各画素の
階調データであり、各階調データの最上位ビツトMSBは
メモリM3に、中位ビツトはメモリM2に、最下位ビツトLS
BはメモリM1に夫々データバスを介して入力される。
FIG. 5 shows gradation data of each pixel in one gradation screen scanning (a period for forming one screen of a gradation video image; referred to as "one frame"), and the most significant bit MSB of each gradation data is stored in the memory M3. , The middle bit is stored in memory M2 and the least significant bit LS
B is input to the memory M1 via the data bus.

そして時刻t1で一画面走査(「一サブフレーム」とい
う)切換信号FCが発生するとデコーダDCはマルチプレク
サMPXをメモリM1からのデータを選択する様セツトす
る。同時にFCは単安定マルチバイブレータMMに入力され
ゲート信号GTを発生し、アンドゲートANDを開きクロツ
ク信号CKの4つのクロツクを行走査信号Fとしてカウン
タCNTに出力する。カウンタCNTは第1のクロツクでドラ
イバDR5をオン状態にする。この時シフトレジスタSRに
はメモリM1の第1行のデータが入力されており、ドライ
バDR4のみがオン状態となっている。従って、液晶画素A
13のみが暗レベルに設定され、他の液晶画素A11,A12,A
14は明レベルに設定される。そして行走査信号Fはメモ
リ行切換信号として不図示のコントローラに入力され、
メモリM1からは次の第2行のデータがシフトレジスタSR
に入力され、次の行走査信号FでドライバDR6がオンと
なり、同時にシフトレジスタSRからM1の第2桁のデータ
が夫々ドライバDR1〜DR4に入力される。この時ドライバ
DR2,DR3,DR4がオンとなり、画素A22,A23,A24は暗レベル
に設定され、A21は明レベルに設定される。第3行,第
4行についても以上の動作を繰り返す。
Then at time t 1 one screen scan ( "one subframe") when switching signal FC is generated decoder DC is excisional as to select the data of the multiplexer MPX from memory M1. At the same time, the FC is input to the monostable multivibrator MM to generate the gate signal GT, open the AND gate AND, and output the four clocks of the clock signal CK to the counter CNT as the row scanning signal F. The counter CNT turns on the driver DR5 at the first clock. At this time, the data of the first row of the memory M1 is input to the shift register SR, and only the driver DR4 is in the ON state. Therefore, the liquid crystal pixel A
13 is set to the dark level, and the other liquid crystal pixels A 11 , A 12 , A
14 is set to the light level. The row scanning signal F is input to a controller (not shown) as a memory row switching signal,
From the memory M1, the data of the next second row is stored in the shift register SR.
And the driver DR6 is turned on by the next row scanning signal F, and at the same time, the second digit data of M1 is input from the shift register SR to the drivers DR1 to DR4, respectively. At this time the driver
DR2, DR3, DR4 is turned on, the pixel A 22, A 23, A 24 is set to the dark level, A 21 is set to the bright level. The above operation is repeated for the third and fourth rows.

第4行を選択する4番目の行走査信号FがカウンタCN
Tに入力されると、カウンタCNTはメモリ切換要求信号MC
を不図示のコントローラに出力し、メモリはM2に切換え
られ、第2サブフレームに移る。この時、第1サブフレ
ームで明又は暗状態に設定された各液晶画素は、強誘電
性液晶がメモリ機能を有しているので、その状態を維持
している。
The fourth row scanning signal F for selecting the fourth row is a counter CN.
When input to T, the counter CNT outputs the memory switch request signal MC
Is output to a controller (not shown), the memory is switched to M2, and the process moves to the second subframe. At this time, each liquid crystal pixel set in the bright or dark state in the first sub-frame maintains the state because the ferroelectric liquid crystal has a memory function.

第2サブフレームも同様にサブフレーム切換信号FCに
よりマルチプレクサMPXがメモリM2からのデータを選択
し、ゲート信号GTにより行走査信号がカウンタCNT及び
シフトレジストSRに入力される。そして第1サブフレー
ムと同じ周期で行走査が行われ、各液晶画素を暗状態若
しくは明状態に設定される。第3サブフレームについて
も同様である。
Similarly, in the second sub-frame, the multiplexer MPX selects the data from the memory M2 by the sub-frame switching signal FC, and the row scanning signal is input to the counter CNT and the shift register SR by the gate signal GT. Then, row scanning is performed at the same cycle as the first sub-frame, and each liquid crystal pixel is set to a dark state or a bright state. The same applies to the third subframe.

本実施例においては第1,第2,第3サブフレーム期間の
比を各ビツトの重みづけと同じく1:2:4に設定してい
る。従って例えば画素A11の階調データは第6図に示す
如く2であるが、この場合は第2サブフレーム期間のみ
暗レベルとなり、一フレーム期間の2/7が暗状態とな
る。又、画素A24の階調データは5であるが、この場合
は第1及び第3サブフレーム期間が暗レベルとなり、第
2サブフレーム期間は明レベルに維持され、一フレーム
期間の5/7が暗状態となる。又、画素A42の階調データは
7であり、この時全てのサブフレーム期間暗状態が維持
される。つまり本実施例においては8階調の中間調表現
が可能である。
In this embodiment, the ratio of the first, second, and third sub-frame periods is set to 1: 2: 4, similarly to the weighting of each bit. Thus, for example, the gray scale data of the pixel A 11 is a 2 as shown in FIG. 6, in this case becomes a dark level only the second sub-frame period, 2/7 one frame period becomes a dark state. The grayscale data of the pixel A 24 is 5. In this case, the first and third sub-frame periods are at the dark level, the second sub-frame period is maintained at the light level, and 5/7 of one frame period. Becomes dark. The gradation data of the pixel A 42 is 7, and at this time, the dark state is maintained during all the sub-frame periods. That is, in this embodiment, halftone expression of eight gradations is possible.

この様にして一フレーム内の表示時間の割合、即ち表
示デユーテイを制御することにより、見かけ上の中間調
を表現することが可能となる。第3サブフレームが終了
し、一フレームが終わると、メモリM1〜M3のデータはコ
ントロールバスCB及びデータバスDBにより書き換えら
れ、次のフレームのデータがメモリに記憶される。
By controlling the ratio of the display time within one frame, that is, the display duty, it is possible to express an apparent halftone. When the third sub-frame ends and one frame ends, the data in the memories M1 to M3 is rewritten by the control bus CB and the data bus DB, and the data of the next frame is stored in the memory.

尚、本実施例においては一フレームを3つのサブフレ
ームに分けたが、2つ以上の複数サブフレームに分けれ
ば中間調の表示は可能である。又、データビツトと同じ
重み付けで各サブフレーム期間を変倍量で決めたが、等
分割によって等倍量とすることも可能である。しかしな
がら、この場合には階調データをデコーダする必要があ
る。
In this embodiment, one frame is divided into three sub-frames. However, if two or more sub-frames are divided, halftone display is possible. In addition, each subframe period is determined by the variable amount with the same weight as the data bit, but it is also possible to equalize the subframe period by equal division. However, in this case, it is necessary to decode the gradation data.

第8図(A)は、本発明で用いた走査選択信号SS、走
査非選択信号SN、白情報信号IWと黒情報信号IBを表わし
ている。第8図(B)は、走査選択信号が印加された走
査選択電極上の画素(走査電極と情報電極との交差部)
のうちの選択画素(白情報信号IWが印加された画素で電
圧(IW−SS)が印加される)に印加される電圧波形、同
じ走査選択電極上の非選択画素(黒情報信号IBが印加さ
れた画素で電圧(IB−SS)が印加される)に印加される
電圧波形及び走査非選択信号が印加された走査非選択電
極上の2種の画素に印加される電圧波形が示されてい
る。第8図(A)と(B)によれば、位相t1で走査選択
電極上の非選択画素には強誘電性液晶の一方の閾値電圧
を超えた電圧である電圧−(V1+V3)が印加されて、強
誘電性液晶の一方の配向状態を生じることによって暗状
態が生じ、黒の書込みが行われる。この時の位相t1
は、走査選択電極上の選択画素には強誘電性液晶の閾値
以下の電圧である電圧(−V1+V3)が印加されて、強誘
電性液晶の配向状態に変化を生じない。位相t2で、走査
選択電極上の選択画素には、強誘電性液晶の他方の閾値
電圧を超えた電圧である電圧(V2+V3)が印加されて、
強誘電性液晶が他方の配向状態に配向することによって
明状態を生じ、白に書込まれる。又、位相t2で走査選択
電極上の非選択画素には、強誘電性液晶の閾値以下の電
圧である電圧(V2−V3)が印加されて、前の位相t1での
配向状態を変化させない。一方、走査非選択電極上の画
素には位相t1とt2で、強誘電性液晶の閾値電圧以下の電
圧である電圧±V3が印加される。このため、本例におい
ては、位相T1で選択された走査電極上の画素が白か黒の
書込みが行われ、続いて走査非選択信号が印加された状
態となっても、前の書込み時の書込み状態がそのまま維
持されることになる。
Figure 8 (A) is a scanning selection signal S S used in the present invention, the scan non-selection signal S N, a white information signal I W and a black data signal I B represents. FIG. 8 (B) shows a pixel on the scanning selection electrode to which the scanning selection signal is applied (intersection between the scanning electrode and the information electrode).
The voltage waveform applied to the selected pixel (the pixel to which the white information signal I W is applied and the voltage (I W −S S ) is applied), the non-selected pixel (the black information signal) on the same scan selection electrode voltage (I B -S S) is a voltage waveform and a scan non-selection signal is applied to the applied) is applied to the two pixels on the applied scan non-selection electrodes in pixels I B is applied The voltage waveform is shown. According to FIG. 8 and (A) (B), the voltage to the non-selected pixel on the scan selection electrode at a phase t 1 is a voltage exceeding one threshold voltage of the ferroelectric liquid crystal - (V 1 + V 3 ) Is applied to generate one of the alignment states of the ferroelectric liquid crystal, thereby generating a dark state and writing black. At the phase t 1 at this time, a voltage (−V 1 + V 3 ) which is a voltage lower than the threshold value of the ferroelectric liquid crystal is applied to the selected pixel on the scanning selection electrode, and the state changes to the alignment state of the ferroelectric liquid crystal. Does not occur. In phase t 2, the selected pixel on the scan selection electrode is a voltage exceeding the other threshold voltage of the ferroelectric liquid crystal voltage (V 2 + V 3) is applied,
When the ferroelectric liquid crystal is aligned in the other alignment state, a bright state is generated and written in white. Further, a voltage (V 2 −V 3 ) which is equal to or lower than the threshold value of the ferroelectric liquid crystal is applied to the non-selected pixels on the scanning selection electrode at the phase t 2 , and the alignment state at the previous phase t 1 Does not change. On the other hand, the pixels on the scanning non-selected electrodes in the phase t 1 and t 2, the voltage ± V 3 a threshold voltage below the voltage of the ferroelectric liquid crystal is applied. Therefore, in the present embodiment, the pixels on the scanning electrodes selected in the phase T 1 is performed is white or black writing, followed by even in a state in which the scanning non-selection signal is applied, the time before writing Is maintained as it is.

又、本例においては、位相T2で、書込み位相T1での情
報信号に対して逆極性の電圧が情報電極から印加され
る。従って、第8図(C)に示す様に走査非選択時の画
素には交流電圧が印加され、強誘電性液晶の閾値特性を
改善することができる。
Further, in this embodiment, the phase T 2, the voltage of opposite polarity is applied from the information electrode to the information signal in the writing phase T 1. Therefore, as shown in FIG. 8 (C), an AC voltage is applied to the pixels when scanning is not selected, and the threshold characteristics of the ferroelectric liquid crystal can be improved.

第8図(C)は、第7図に示すサブフレームにおける
駆動電圧のタイミングチヤートを表わしている。本例で
は、走査選択信号を、5本おきに走査電極に飛越し印加
し、連続する6つのフイールドで、隣合っていない走査
電極に走査選択信号が印加される。本例では、走査電極
を5本おきに選択し、6回のフイールド走査で、一サブ
フレーム走査(一画面走査)することによって、低温時
において走査選択期間(T1+T2)が長く設定され、結果
的に低フレーム周波数の走査駆動(例えば5〜10Hzのフ
レーム周波数)であっても、低フレーム周波数の走査駆
動に原因するフリツカーの発生を顕著に抑制することが
でき、さらに連続する6つのフイールド走査で隣合って
いない走査電極を選択する様に走査選択信号を印加する
ことによって、画像流れを有効に解消することができ
た。
FIG. 8C shows a timing chart of the drive voltage in the sub-frame shown in FIG. In this example, the scan selection signal is skipped and applied to the scan electrodes every five lines, and the scan selection signal is applied to the non-adjacent scan electrodes in six consecutive fields. In this example, the scanning selection period (T 1 + T 2 ) is set to be long at low temperatures by selecting every five scanning electrodes and performing one sub-frame scanning (one screen scanning) with six field scans. As a result, even when the scanning drive is performed at a low frame frequency (for example, a frame frequency of 5 to 10 Hz), the occurrence of flicker caused by the scanning drive at a low frame frequency can be significantly suppressed. By applying a scan selection signal so as to select non-adjacent scan electrodes in field scan, image deletion could be effectively eliminated.

第8図(D)は、一フレーム及び第1〜第3サブフレ
ームにおける走査電極S1と情報電極I1及びI2との交点で
の駆動波形例を表わしたものである。第8図(D)によ
れば、各サブフレーム期間は第1サブフレーム:第2サ
ブフレーム:第3サブフレーム=1:2:4に設定され、走
査電極S1と情報電極I1との交点では、第1サブフレーム
で明、第2サブフレームで明、第3サブフレームで暗の
状態に応じた階調表示が得られ、又走査電極S1と情報電
極I2との交点では、第1サブフレームで明、第2サブフ
レームで暗、第3サブフレームで暗の状態に応じた階調
表示が得られる。しかも、本例では、第3図に示す様
に、走査電極S1と情報電極I2との交差面積が走査電極S1
と情報電極I1との交差面積の2倍に設定されており、か
かる交差面積比に応じた階調表示がなされる。
Figure 8 (D) is a diagram showing an driving waveform example at the intersection of the scanning electrode S 1 and data electrode I 1 and I 2 in an frame and the first to third sub-frame. According to FIG. 8 (D), each sub-frame period a first sub-frame: second sub-frame: the third sub-frame = 1: 2: set to 4, the scanning electrode S 1 and data electrode I 1 the intersection, light in the first subframe, bright in the second sub-frame, gradation display in accordance with the state of the dark in the third sub-frame is obtained, and the intersection of the scanning electrode S 1 and data electrodes I 2, A gradation display corresponding to a bright state in the first subframe, a dark state in the second subframe, and a dark state in the third subframe is obtained. Moreover, in this embodiment, as shown in Figure 3, the scanning electrode S 1 and the crossing area scanning of the data electrodes I 2 electrode S 1
And is set to twice the intersection area between the data electrode I 1, gradation display corresponding to this intersection area ratio is made.

第4図(E)は、第4図(A)の駆動波形を用いた例
であって、この例では、一サブフレーム期間内で走査電
極を2本おきに飛越し選択し、連続する2つのフイール
ド走査で隣合っていない走査電極を選択する様に走査選
択信号が印加された。
FIG. 4 (E) is an example using the drive waveform of FIG. 4 (A). In this example, every two scanning electrodes are skipped and selected within one sub-frame period, and two successive scanning electrodes are selected. A scan selection signal was applied to select non-adjacent scan electrodes in one field scan.

本発明は、前述の例に限定されるものではなく、特に
走査電極に4本おき以上、好ましくは5本〜20本おきで
走査選択信号を飛越し印加することができる。又、本発
明では、電圧信号V1,−V及び±V3の波高値を|V1|=|
−V2|>|±V3|、好ましくは|V1|=|−V2|>2|±V3|に
設定するのがよい。又、これらの電圧のパルス幅は一般
に1μsec〜1msec、好ましくは10μsec〜100μsecに設
定され、低温時のパルス幅を高温時のパルス幅に較べ長
く設定するのがよい。
The present invention is not limited to the above-described example. In particular, the scan selection signal can be skipped and applied to every four or more scan electrodes, preferably every five to twenty scan electrodes. In the present invention, the peak values of the voltage signals V 1 , −V and ± V 3 are | V 1 | = |
−V 2 |> | ± V 3 |, preferably | V 1 | = | −V 2 |> 2 | ± V 3 | The pulse width of these voltages is generally set to 1 μsec to 1 msec, preferably 10 μsec to 100 μsec, and the pulse width at low temperatures is preferably set longer than the pulse width at high temperatures.

本発明では強誘電性液晶素子としては、各種のものを
用いることができる。具体的には、クラークらが米国特
許第4367924号公報などで明らかにしたSSFLCやIsogaiら
が米国特許第4586791号公報で明らかにしたらせん残渣
をもつ配向状態の強誘電性液晶素子、あるいは英国公開
明細書第2159635号で明らかにされている配向状態の強
誘電性液晶素子を用いることができる。又、本発明では
各画素にカラーフイルターを例えばストライプ形状ある
いはモザイク形状に配置して、双安定性を有する液晶素
子を作成し、この素子に前述の駆動法によって駆動する
と、階調性のカラー映像を表示することができる。
In the present invention, various types of ferroelectric liquid crystal elements can be used. Specifically, SSFLC disclosed by Clark et al. In U.S. Pat. A ferroelectric liquid crystal element in an alignment state disclosed in the specification No. 2159635 can be used. Further, in the present invention, a color filter is arranged in each pixel in, for example, a stripe shape or a mosaic shape, and a liquid crystal element having bistability is prepared. Can be displayed.

従って、本発明の方法は階調性を有するモノクロ又は
カラー映像を表示する液晶テレビジヨン、特に従来のCR
Tカラーテレビジヨンに比べはるかに小型軽量の液晶ポ
ケツトカラーテレビジヨンに適用することができる。
Therefore, the method of the present invention can be applied to a liquid crystal television for displaying a monochrome or color image having a gradation characteristic, especially a conventional CR.
The present invention can be applied to a liquid crystal pocket color television which is much smaller and lighter than a T color television.

〔発明の効果〕〔The invention's effect〕

本発明によれば、2Hz〜15Hzのような低フレーム周波
数の走査駆動に原因するフリツカーの発生を有効に抑制
することができ、特に低温時の長く設定された走査選択
期間であっても、フリツカーの発生がなく、実質的に広
い温度範囲に亘って高品位の表示階調画面を得ることが
できる。さらに、本発明によれば、画像流を有効に防止
することができ、この意味で高品位の階調表示画面を得
ることができる。
According to the present invention, it is possible to effectively suppress the occurrence of flicker caused by scan driving at a low frame frequency such as 2 Hz to 15 Hz. Does not occur, and a high-quality display gradation screen can be obtained over a substantially wide temperature range. Further, according to the present invention, image flow can be effectively prevented, and in this sense, a high-quality gradation display screen can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明で用いたマトリクス電極の平面図であ
る。第2図は、本発明で用いた強誘電性液晶素子のA−
A′断面図である。第3図は、中間調を模式的に示した
説明図である。第4図は、本発明の駆動制御回路を表わ
す説明図である。第5図及び第6図(a)〜(d)は、
画素の階調データの1実施例を表わす説明図である。第
7図は、本発明の駆動法で用いた時のタイムチヤートを
表わす説明図である。第8図(A)〜(E)は、本発明
で用いた駆動波形例を示す波形図である。
FIG. 1 is a plan view of a matrix electrode used in the present invention. FIG. 2 is a graph showing A- of the ferroelectric liquid crystal element used in the present invention.
It is A 'sectional drawing. FIG. 3 is an explanatory diagram schematically showing a halftone. FIG. 4 is an explanatory diagram showing a drive control circuit of the present invention. 5 and 6 (a) to (d)
FIG. 5 is an explanatory diagram illustrating one example of grayscale data of a pixel. FIG. 7 is an explanatory diagram showing a time chart when used in the driving method of the present invention. 8 (A) to 8 (E) are waveform diagrams showing examples of driving waveforms used in the present invention.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−244021(JP,A) 特開 昭61−272724(JP,A) 特開 昭62−9322(JP,A) ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-63-244021 (JP, A) JP-A-61-272724 (JP, A) JP-A-62-9322 (JP, A)

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の走査電極と複数の情報電極とで形成
したマトリクス電極とカイラルスメクチック液晶とを有
する液晶素子、並びに 走査電極に、一垂直走査期間内に、走査選択信号を3本
おき以上で飛越し印加し、一画面を表示するための一画
面走査が完了する様に、該飛越し印加による一垂直走査
を複数回繰返し、該走査選択信号を、少なくとも2つの
連続する一垂直走査において、隣合っていない走査電極
に印加する一画面走査を行ない、且つ、該一画面走査を
複数回繰返すことによって一階調画面走査を行なう第1
の手段、及び該複数の情報電極に走査選択信号と同期し
て情報信号を印加する第2の手段 を有する液晶装置。
1. A liquid crystal device having a matrix electrode formed of a plurality of scanning electrodes and a plurality of information electrodes and a chiral smectic liquid crystal, and a scanning electrode, wherein at least three scanning selection signals are applied within one vertical scanning period. One vertical scan by the jump application is repeated a plurality of times so that one screen scan for displaying one screen is completed, and the scan selection signal is output in at least two consecutive one vertical scans. A one-screen scan applied to non-adjacent scan electrodes, and a one-tone screen scan is performed by repeating the one-screen scan a plurality of times.
And a second means for applying an information signal to the plurality of information electrodes in synchronization with a scanning selection signal.
【請求項2】前記走査選択信号が選択されていない走査
電極への印加電圧を基準にして一方極性電圧及び他方極
性電圧を有する信号である請求項1に記載の液晶装置。
2. The liquid crystal device according to claim 1, wherein the scanning selection signal is a signal having one polarity voltage and the other polarity voltage based on a voltage applied to a scanning electrode that is not selected.
【請求項3】前記液晶素子は、階調表示のために一画素
が互いに異なる面積の複数の領域から構成されている請
求項1に記載の液晶装置。
3. The liquid crystal device according to claim 1, wherein the liquid crystal element includes a plurality of regions each having a different area from each other for gray scale display.
【請求項4】複数の走査電極と複数の情報電極とで形成
したマトリクス電極とカイラルスメクチック液晶とを有
する液晶素子の駆動法において、 該複数の走査電極に、一垂直走査期間内に、走査選択信
号を3本おき以上で飛越し印加し、一画面を表示するた
めの一画面走査が完了する様に、該飛越し印加による一
垂直走査を複数回繰返し、該走査選択信号を、少なくと
も2つの連続する一垂直走査において、隣合っていない
走査電極に印加する一画面走査を行ない、該一画面走査
を複数回繰返すことによって一階調画面走査を行なうと
ともに、該複数の情報電極に走査選択信号と同期して情
報信号を印加することを特徴とする液晶素子の駆動法。
4. A method for driving a liquid crystal element having a matrix electrode formed of a plurality of scanning electrodes and a plurality of information electrodes and a chiral smectic liquid crystal, wherein the plurality of scanning electrodes are selectively scanned within one vertical scanning period. One vertical scan by the interlace application is repeated a plurality of times so that one screen scan for displaying one screen is completed by repeating the scan selection signal at least two times. In one continuous vertical scan, one screen scan applied to non-adjacent scan electrodes is performed, and one screen scan is repeated a plurality of times to perform one gradation screen scan, and a scan selection signal is applied to the plurality of information electrodes. A method for driving a liquid crystal element, wherein an information signal is applied in synchronization with a liquid crystal element.
【請求項5】前記走査選択信号として、選択されていな
い走査電極への印加電圧を基準にして一方極性電圧及び
他方極性電圧を有する信号を印加する請求項4に記載の
液晶素子の駆動法。
5. The method of driving a liquid crystal element according to claim 4, wherein a signal having one polarity voltage and the other polarity voltage based on a voltage applied to an unselected scan electrode is applied as the scan selection signal.
【請求項6】前記液晶素子は、階調表示のために一画素
が互いに異なる面積の複数の領域から構成されている請
求項4に記載の液晶素子の駆動法。
6. The driving method for a liquid crystal element according to claim 4, wherein the liquid crystal element includes a plurality of regions each having a different area from each other for gradation display.
【請求項7】複数の走査電極と複数の情報電極とで形成
した複数の交差部を備えたマトリクス電極とカイラルス
メクチック液晶とを有する液晶素子の駆動法において、 全ての交差部のカイラルスメクチック液晶の配向状態を
選択するための一画面走査を複数回行うことで一階調画
面走査を行ない、該一階調画面走査における全ての一画
面走査期間を互いに異ならしめて設定し、一階調画面走
査期間中における該画素部のカイラルスメクチック液晶
が一方の配向状態に配向している期間の割合を階調情報
に応じて定めるとともに、該一画面走査を複数回の一垂
直走査により行ない、各一垂直走査期間内では該走査電
極に走査選択信号を3本おき以上で飛越し印加し、該走
査選択信号を、少なくとも2つの連続する一垂直走査に
おいて、隣合っていない走査電極に印加し、複数の情報
電極に、該走査選択信号と同期して情報信号を印加する
ことを特徴とする液晶素子の駆動法。
7. A method of driving a liquid crystal element having a matrix electrode having a plurality of intersections formed by a plurality of scanning electrodes and a plurality of information electrodes and a chiral smectic liquid crystal, wherein the chiral smectic liquid crystal at all the intersections is provided. By performing one screen scan for selecting the alignment state a plurality of times, one-gradation screen scanning is performed, and all one-screen scanning periods in the one-gradation screen scanning are set to be different from each other, and one-gradation screen scanning period is set. The ratio of the period during which the chiral smectic liquid crystal of the pixel portion is aligned in one alignment state is determined in accordance with the gradation information, and the one screen scan is performed by a plurality of one vertical scans. In the period, a scan selection signal is skipped and applied to the scan electrodes at intervals of three or more, and the scan selection signals are applied to at least two consecutive one vertical scans. A method for driving a liquid crystal element, comprising applying an information signal to a plurality of information electrodes in synchronization with the scan selection signal.
【請求項8】階調表示のために一画素が互いに面積の異
なる複数の交差部より構成され、該複数の交差部が同一
の走査電極上にある請求項7に記載の液晶素子の駆動
法。
8. A method for driving a liquid crystal element according to claim 7, wherein one pixel is composed of a plurality of intersections having different areas from each other for gradation display, and said plurality of intersections are on the same scanning electrode. .
JP63280122A 1988-10-26 1988-11-05 Liquid crystal device and driving method of liquid crystal element Expired - Fee Related JP2637515B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP63280122A JP2637515B2 (en) 1988-11-05 1988-11-05 Liquid crystal device and driving method of liquid crystal element
US07/426,083 US5233447A (en) 1988-10-26 1989-10-24 Liquid crystal apparatus and display system
AT89119844T ATE140096T1 (en) 1988-10-26 1989-10-25 LIQUID CRYSTAL DEVICE
DE68926771T DE68926771T2 (en) 1988-10-26 1989-10-25 Liquid crystal device
EP95120037A EP0726556B1 (en) 1988-10-26 1989-10-25 Liquid crystal display apparatus
EP89119844A EP0366117B1 (en) 1988-10-26 1989-10-25 Liquid crystal apparatus
AT95120037T ATE193780T1 (en) 1988-10-26 1989-10-25 LIQUID CRYSTAL DISPLAY DEVICE
DE68929223T DE68929223T2 (en) 1988-10-26 1989-10-25 Liquid crystal display device
US08/375,181 US5615027A (en) 1988-10-26 1995-01-18 Liquid crystal apparatus and display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63280122A JP2637515B2 (en) 1988-11-05 1988-11-05 Liquid crystal device and driving method of liquid crystal element

Publications (2)

Publication Number Publication Date
JPH02126224A JPH02126224A (en) 1990-05-15
JP2637515B2 true JP2637515B2 (en) 1997-08-06

Family

ID=17620641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63280122A Expired - Fee Related JP2637515B2 (en) 1988-10-26 1988-11-05 Liquid crystal device and driving method of liquid crystal element

Country Status (1)

Country Link
JP (1) JP2637515B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986296B2 (en) 2004-05-24 2011-07-26 Au Optronics Corporation Liquid crystal display and its driving method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5724243B2 (en) 2010-08-19 2015-05-27 セイコーエプソン株式会社 Liquid crystal drive device, liquid crystal display device, electronic apparatus, and liquid crystal drive method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61272724A (en) * 1985-05-27 1986-12-03 Seiko Epson Corp Liquid crystal display device
JP2733222B2 (en) * 1987-03-31 1998-03-30 キヤノン株式会社 Liquid crystal device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986296B2 (en) 2004-05-24 2011-07-26 Au Optronics Corporation Liquid crystal display and its driving method

Also Published As

Publication number Publication date
JPH02126224A (en) 1990-05-15

Similar Documents

Publication Publication Date Title
EP0726556B1 (en) Liquid crystal display apparatus
US5136282A (en) Ferroelectric liquid crystal apparatus having separate display areas and driving method therefor
US5691740A (en) Liquid crystal apparatus and driving method
EP0613116B1 (en) Method of driving a liquid crystal display device
US6046717A (en) Liquid crystal apparatus
EP0606929B1 (en) Liquid crystal apparatus
JPH09130708A (en) Liquid crystal image display device
US5353137A (en) Liquid crystal apparatus
JP2542157B2 (en) Display device driving method
JPH06308459A (en) Method for controlling liquid crystal element
JPH10325946A (en) Optical modulation device
JP2637515B2 (en) Liquid crystal device and driving method of liquid crystal element
JP2578490B2 (en) Driving method of display device
JP2637517B2 (en) Liquid crystal device
JP2608318B2 (en) Liquid crystal device
JP2575198B2 (en) Driving method of display device
JP2575196B2 (en) Driving method of display device
JP3108844B2 (en) Display device
JPH11212062A (en) Antiferroelectric liquid crystal display device and driving method therefor
JPH09265078A (en) Liquid crystal picture display device and multiplexing driving method
JPH07128641A (en) Liquid crystal display device
JPS629321A (en) Liquid crystal display device
JPH0438333B2 (en)
JPH0434131B2 (en)
JP2000028997A (en) Method for driving liquid crystal device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees