JP2629216B2 - 半導体の組立方法 - Google Patents
半導体の組立方法Info
- Publication number
- JP2629216B2 JP2629216B2 JP62306306A JP30630687A JP2629216B2 JP 2629216 B2 JP2629216 B2 JP 2629216B2 JP 62306306 A JP62306306 A JP 62306306A JP 30630687 A JP30630687 A JP 30630687A JP 2629216 B2 JP2629216 B2 JP 2629216B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- circuit board
- metal
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体素子を配線回路基板上にフリップチ
ップ実装する方法に関するものである。
ップ実装する方法に関するものである。
従来の技術 従来のフリップチップボンディング方法を、第３図に
基づき説明する。
基づき説明する。
半導体チップ101のアルミニウム電極102には半田が付
かないため、半導体チップ101の前記アルミニウム電極1
02が配置された一面上に、アルミニウム電極102との接
着性の良好なクローム薄膜103を形成し、その上に銅薄
膜104をその上に金またはニッケルの薄膜105を順次真空
蒸着やスパッタリングによって形成する。次にこれらの
薄膜上にタジスト膜を形成するとともに、フォトリソグ
ラフィによってアルミニウム電極102上のレジスト膜を
除去し、前記薄膜103,104,105を共通電極として半田メ
ッキを行うことにより半田からなる山形のパンプ106を
形成する。その後前記レジスト膜を除去するとともに、
前記バンプ106上にレジスト膜を形成し、バンプ106以外
の部分の前記各薄膜103,104,105を除去する。
かないため、半導体チップ101の前記アルミニウム電極1
02が配置された一面上に、アルミニウム電極102との接
着性の良好なクローム薄膜103を形成し、その上に銅薄
膜104をその上に金またはニッケルの薄膜105を順次真空
蒸着やスパッタリングによって形成する。次にこれらの
薄膜上にタジスト膜を形成するとともに、フォトリソグ
ラフィによってアルミニウム電極102上のレジスト膜を
除去し、前記薄膜103,104,105を共通電極として半田メ
ッキを行うことにより半田からなる山形のパンプ106を
形成する。その後前記レジスト膜を除去するとともに、
前記バンプ106上にレジスト膜を形成し、バンプ106以外
の部分の前記各薄膜103,104,105を除去する。
一方、配線基板107の前記半導体チップ101のアルミニ
ウム電極102に対応する電極部108にクリーム状の半田ペ
ースト109をスクリーン印刷法によって形成した後、半
導体チップ101の前記バンプ106と配線基板107の半田ペ
ースト109とを位置合わせして重ね合わせた後、180℃〜
340℃の温度でバンプ106と半田ペースト109を溶融させ
て半導体チップ101を配線基板107にフリップチップボン
ディングしていた。
ウム電極102に対応する電極部108にクリーム状の半田ペ
ースト109をスクリーン印刷法によって形成した後、半
導体チップ101の前記バンプ106と配線基板107の半田ペ
ースト109とを位置合わせして重ね合わせた後、180℃〜
340℃の温度でバンプ106と半田ペースト109を溶融させ
て半導体チップ101を配線基板107にフリップチップボン
ディングしていた。
発明が解決しようとする問題点 ところが、上記のような方法では半田バンプを形成す
るために半田の下地として３層の金属が必要であると共
に、配線基板側にも半田ペーストを形成するという処理
が必要であり、プロセスが複雑であった。
るために半田の下地として３層の金属が必要であると共
に、配線基板側にも半田ペーストを形成するという処理
が必要であり、プロセスが複雑であった。
さらにバンプと配線との位置合わせと、バンプと半田
ペーストとの溶融を別の工程で行なうため、位置ずれや
半導体チップの脱落の問題があった。
ペーストとの溶融を別の工程で行なうため、位置ずれや
半導体チップの脱落の問題があった。
また半田ペースト中にフラックスが含まれているた
め、あとのフラックスの除去にも問題があった。
め、あとのフラックスの除去にも問題があった。
問題点を解決するための手段 配線回路基板上の電極及びその上に搭載される半導体
チップの電極とバリアメタル層なしに直接接合可能な金
属からなる寸法の揃った金属ボールを予めトレー上に形
成し、前記トレー上の金属ボールを吸着保持可能な吸着
部にて１つずつ吸着し、配線回路基板上の電極群上の所
定位置に順次１つずつ移載した後、その上に半導体チッ
プを圧着することにより、該半導体チップの電極群を前
記金属ボールを介して前記配線回路基板上の電極群に接
合することを特徴とすることを特徴とする。
チップの電極とバリアメタル層なしに直接接合可能な金
属からなる寸法の揃った金属ボールを予めトレー上に形
成し、前記トレー上の金属ボールを吸着保持可能な吸着
部にて１つずつ吸着し、配線回路基板上の電極群上の所
定位置に順次１つずつ移載した後、その上に半導体チッ
プを圧着することにより、該半導体チップの電極群を前
記金属ボールを介して前記配線回路基板上の電極群に接
合することを特徴とすることを特徴とする。
作用 本発明の第１の半導体の組立方法によれば、あらかじ
め寸法のそろった金属片を介して、配線回路基板の電極
群と半導体の電極群とを直接接合するため、まず複雑な
バンプ製造工程がなくなるとともに品種が変わっても接
合位置のデータ変更だけで対応することができる。さら
にフラックスを使わずに処理するために洗浄工程も不要
となる。
め寸法のそろった金属片を介して、配線回路基板の電極
群と半導体の電極群とを直接接合するため、まず複雑な
バンプ製造工程がなくなるとともに品種が変わっても接
合位置のデータ変更だけで対応することができる。さら
にフラックスを使わずに処理するために洗浄工程も不要
となる。
本発明の第２の半導体の組立方法によれば、どんなサ
イズのバンプも自由に作ることができるとともに、狭ピ
ッチでバンプを整列させることができる。また、基板に
対する密着性もよいので、作業中にバンプが欠落するこ
とがない。
イズのバンプも自由に作ることができるとともに、狭ピ
ッチでバンプを整列させることができる。また、基板に
対する密着性もよいので、作業中にバンプが欠落するこ
とがない。
実 施 例 以下、本発明の一実施例について図面を参照しながら
説明する。
説明する。
第１図ａ〜ｄは本発明の第１実施例における工程の概
略図である。半球状の穴１を多数有するトレー２の上に
載置された金，銀，アルミニウム等からなる外形寸法及
び真球度の揃った金属ボール３を、吸着孔４を有するキ
ャピラリー５によって吸着して取り出し（第１図ａ〜
ｂ）、配線回路基板６の上のたとえばアルミナ、Au,Ag
−Pd,Ag等からなる電極部７に前記金属ボール３を順次
熱圧着によって接合（第１図ｃ）する。
略図である。半球状の穴１を多数有するトレー２の上に
載置された金，銀，アルミニウム等からなる外形寸法及
び真球度の揃った金属ボール３を、吸着孔４を有するキ
ャピラリー５によって吸着して取り出し（第１図ａ〜
ｂ）、配線回路基板６の上のたとえばアルミナ、Au,Ag
−Pd,Ag等からなる電極部７に前記金属ボール３を順次
熱圧着によって接合（第１図ｃ）する。
つぎに半導体チップ８の裏面を、第１図ｄに示すよう
に超音波ホーン９の先端部に取付けられ吸着溝10をもつ
ツール11によって吸着したのち、20〜300℃に加熱した
テーブル12の上に置かれた前記配線回路基板６の電極部
７と前記半導体チップ８のアルミニウム電極13とを前記
金属ボール３を介して一括してボンディングする。
に超音波ホーン９の先端部に取付けられ吸着溝10をもつ
ツール11によって吸着したのち、20〜300℃に加熱した
テーブル12の上に置かれた前記配線回路基板６の電極部
７と前記半導体チップ８のアルミニウム電極13とを前記
金属ボール３を介して一括してボンディングする。
このように、直接半導体チップ８のアルミニウム電極
13に金属ボール３が接合されるため、バリアメタル層が
不要で蒸着，スパッタ・エッチング等の複雑な工程がな
くなる。しかも金属ボール３を用いているので、アルミ
ニウム電極13と電極部７との接合において、接合精度の
確保が容易である。
13に金属ボール３が接合されるため、バリアメタル層が
不要で蒸着，スパッタ・エッチング等の複雑な工程がな
くなる。しかも金属ボール３を用いているので、アルミ
ニウム電極13と電極部７との接合において、接合精度の
確保が容易である。
本実施例において半導体８側に直接金属ボール３を接
合したあと配線回路基板６の電極部７に一括接合しても
よい。また金属ボールとしたが、円柱状，角柱状等の形
状をした金属でもよい。
合したあと配線回路基板６の電極部７に一括接合しても
よい。また金属ボールとしたが、円柱状，角柱状等の形
状をした金属でもよい。
本発明の第２実施例を第２図ａ〜ｅにしたがって説明
する。絶縁基板であるガラス基板201のエッジ部周辺201
aを除く一主面201bにCu,Ti,Ptなどからなる導電膜202を
形成しポジタイプのフォトレジスト203をスピンコーテ
ィングした後、露光，現像等の処理を行なって所定の開
口部204と前記フォトレジスト203に形成する。つぎに、
その開口部204にバンプ205を電気メッキで形成したの
ち、前記フォトレジスト203をアセトン等で除去する。
する。絶縁基板であるガラス基板201のエッジ部周辺201
aを除く一主面201bにCu,Ti,Ptなどからなる導電膜202を
形成しポジタイプのフォトレジスト203をスピンコーテ
ィングした後、露光，現像等の処理を行なって所定の開
口部204と前記フォトレジスト203に形成する。つぎに、
その開口部204にバンプ205を電気メッキで形成したの
ち、前記フォトレジスト203をアセトン等で除去する。
その後、吸着孔206を有するキャピラリー207によって
バンプ205を吸着し、このバンプ205を導電膜202より剥
離させ、半導体チップ208のアルミニウム電極209に熱圧
着で接合して、バンプ付の半導体チップ208を得る。
バンプ205を吸着し、このバンプ205を導電膜202より剥
離させ、半導体チップ208のアルミニウム電極209に熱圧
着で接合して、バンプ付の半導体チップ208を得る。
そして、バンプ付半導体チップ208の裏面を超音波ホ
ーン210の先端部に取付けられ吸着溝211をもつツール21
2によって吸着したのち、20〜300℃に加熱したテーブル
213の上に置かれたたとえばアルミナ基板214の電極部21
5と前記バンプ205を一括して接合する。
ーン210の先端部に取付けられ吸着溝211をもつツール21
2によって吸着したのち、20〜300℃に加熱したテーブル
213の上に置かれたたとえばアルミナ基板214の電極部21
5と前記バンプ205を一括して接合する。
以上のように本実施例によれば、多数のバンプを電気
メッキによって高精度に作ることができ、またバンプの
大きさも自由にコントロールできる。
メッキによって高精度に作ることができ、またバンプの
大きさも自由にコントロールできる。
発明の効果 以上述べたように本発明の第１の半導体の組立方法に
よれば、あらかじめ精度のよい金属片を用いることによ
って、バイアメタル層なしに直接バンプを半導体チップ
の電極群と配線回路基板の電極群とを接合させることが
できるので工程が簡単になるとともに、品種が変わって
も接合位置のデータ変更だけで対応することができる。
よれば、あらかじめ精度のよい金属片を用いることによ
って、バイアメタル層なしに直接バンプを半導体チップ
の電極群と配線回路基板の電極群とを接合させることが
できるので工程が簡単になるとともに、品種が変わって
も接合位置のデータ変更だけで対応することができる。
また、本発明の第２の半導体の組立方法によれば、開
口部の形状によってバンプの大きさを自由に変えること
ができるとともに、多数のバンプを一度に形成すること
ができる。また絶縁基板に整列して載置された状態で形
成することができるので、トレーに移さなくてもよい
し、前記基板との密着性がよいので脱落等の不良が少な
くなる。
口部の形状によってバンプの大きさを自由に変えること
ができるとともに、多数のバンプを一度に形成すること
ができる。また絶縁基板に整列して載置された状態で形
成することができるので、トレーに移さなくてもよい
し、前記基板との密着性がよいので脱落等の不良が少な
くなる。
第１図は本発明の第１実施例における工程の概略図、第
２図は本発明の第２実施例における工程の概略図、第３
図は従来例の概略図である。 ３……金属ボール、6,214……配線回路基板、7,215……
電極部、8,208……半導体チップ、9,210……超音波ホー
ン、12,213……テーブル、13,209……アルミニウム電
極、201……絶縁基板、202……導電膜、203……フォト
レジスト、204……開口部、205……バンプ。
２図は本発明の第２実施例における工程の概略図、第３
図は従来例の概略図である。 ３……金属ボール、6,214……配線回路基板、7,215……
電極部、8,208……半導体チップ、9,210……超音波ホー
ン、12,213……テーブル、13,209……アルミニウム電
極、201……絶縁基板、202……導電膜、203……フォト
レジスト、204……開口部、205……バンプ。
Claims (1)
- 【請求項１】配線回路基板上の電極及びその上に搭載さ
れる半導体チップの電極とバリアメタル層なしに直接接
合可能な金属からなる寸法の揃った金属ボールを予めト
レー上に形成し、前記トレー上の金属ボールを吸着保持
可能な吸着部にて１つずつ吸着し、配線回路基板上の電
極群上の所定位置に順次１つずつ移載した後、その上に
半導体チップを圧着することにより、該半導体チップの
電極群を前記金属ボールを介して前記配線回路基板上の
電極群に接合することを特徴とする半導体の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306306A JP2629216B2 (ja) | 1987-12-03 | 1987-12-03 | 半導体の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306306A JP2629216B2 (ja) | 1987-12-03 | 1987-12-03 | 半導体の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01146337A JPH01146337A (ja) | 1989-06-08 |
| JP2629216B2 true JP2629216B2 (ja) | 1997-07-09 |
Family
ID=17955516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306306A Expired - Fee Related JP2629216B2 (ja) | 1987-12-03 | 1987-12-03 | 半導体の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629216B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116246993B (zh) * | 2023-01-13 | 2023-09-12 | 芯朋半导体科技(如东)有限公司 | 一种铜夹片邦头生产用吸料装置及贴料方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607139A (ja) * | 1983-06-24 | 1985-01-14 | Matsushita Electric Ind Co Ltd | ボンデイング方法 |
| JPS6091656A (ja) * | 1983-10-25 | 1985-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61295639A (ja) * | 1985-06-25 | 1986-12-26 | Fujitsu Ltd | 集積回路接続方法 |
-
1987
- 1987-12-03 JP JP62306306A patent/JP2629216B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01146337A (ja) | 1989-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033931A (en) | Semiconductor device including stacked chips having metal patterned on circuit surface and one edge side of chip | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
| KR19980063339A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| US6015652A (en) | Manufacture of flip-chip device | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US6664176B2 (en) | Method of making pad-rerouting for integrated circuit chips | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2629216B2 (ja) | 半導体の組立方法 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JPH03101142A (ja) | 半導体装置の製造方法 | |
| JP3003098B2 (ja) | チップの配線基板等実装方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3666649B2 (ja) | 半導体集積回路装置 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH07240431A (ja) | 回路基板の位置合わせマークとその製造方法 | |
| JPH0997795A (ja) | バンプ形成方法 | |
| JPS62128132A (ja) | 電子部品実装回路およびその製作方法 | |
| JPH11307688A (ja) | 配線基板及びその製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JP2004119646A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |