JP2626001B2 - フラックスレス接合方法 - Google Patents
フラックスレス接合方法Info
- Publication number
- JP2626001B2 JP2626001B2 JP63314150A JP31415088A JP2626001B2 JP 2626001 B2 JP2626001 B2 JP 2626001B2 JP 63314150 A JP63314150 A JP 63314150A JP 31415088 A JP31415088 A JP 31415088A JP 2626001 B2 JP2626001 B2 JP 2626001B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- joint
- flux
- soldering
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は大型電算機等に使用される半導体部品やその
周辺部品のはんだ付けに関し， 室温状態で部品搭載時にフラックスを全く用いずに接
合できることを目的とし， 室温以下で動作させる半導体等の部品のはんだ付けに
おいて，接合しようとする２つの部品のそれぞれの接合
部に，合金化させたときの融点が室温以下となる２種類
の金属Ａと金属Ｂを，一方の部品の接合部には金属Ａ
を，他方の部品の接合部には金属Ｂを付与し，該金属Ａ
と金属Ｂを該接合部にて，室温状態で直接相対して突き
合わせて溶融合金化させ，該部品の動作温度に冷却する
過程で接合部を凝固させるように構成する。
周辺部品のはんだ付けに関し， 室温状態で部品搭載時にフラックスを全く用いずに接
合できることを目的とし， 室温以下で動作させる半導体等の部品のはんだ付けに
おいて，接合しようとする２つの部品のそれぞれの接合
部に，合金化させたときの融点が室温以下となる２種類
の金属Ａと金属Ｂを，一方の部品の接合部には金属Ａ
を，他方の部品の接合部には金属Ｂを付与し，該金属Ａ
と金属Ｂを該接合部にて，室温状態で直接相対して突き
合わせて溶融合金化させ，該部品の動作温度に冷却する
過程で接合部を凝固させるように構成する。
本発明は大型電算機などに使われる半導体部品やその
周辺部品のはんだ付けに関する。
周辺部品のはんだ付けに関する。
はんだ付けは通常フラックスを用いて加熱することで
行うが，フラックス残渣の洗浄が非常に難しいため，フ
ラックス残渣によるはんだ接合部あるいは部品そのもの
に悪影響を及ぼす恐れがある。
行うが，フラックス残渣の洗浄が非常に難しいため，フ
ラックス残渣によるはんだ接合部あるいは部品そのもの
に悪影響を及ぼす恐れがある。
このため，フラックスを用いないで接合する方法を開
発する必要がある。
発する必要がある。
従来のはんだ付け方法を第４図に示す。
図中,13は部品,14は基板,15ははんだ付け用メタライ
ズ,16は各種はんだ,17はフラックスである。
ズ,16は各種はんだ,17はフラックスである。
先ず，第４図（ａ）に示すように，部品13及び基板14
の上にはんだ付け用のメタライズ15を形成する。
の上にはんだ付け用のメタライズ15を形成する。
続いて，第４図（ｂ）に示すように，部品13及び基板
14のはんだ付け用メタライズの上に蒸着，めっき，ペー
スト印刷などの方法でPb−Sn系はんだ16を供給し，はん
だ表面にフラックス17を塗布する。
14のはんだ付け用メタライズの上に蒸着，めっき，ペー
スト印刷などの方法でPb−Sn系はんだ16を供給し，はん
だ表面にフラックス17を塗布する。
次に，第４図（ｃ）に示すように，部品13と基板14を
突き合わせて200℃前後に加熱し，溶融接合する。
突き合わせて200℃前後に加熱し，溶融接合する。
最後に，第４図（ｄ）に示すように，トリクレンなど
の溶剤で全体の洗浄を行う。
の溶剤で全体の洗浄を行う。
ところが，小さな隙間などに入り込んだフラックス残
渣を取り除くことは非常に困難であり，この残存したフ
ラックス成分によるはんだ接合部や部品そのものへの悪
影響が懸念される。
渣を取り除くことは非常に困難であり，この残存したフ
ラックス成分によるはんだ接合部や部品そのものへの悪
影響が懸念される。
フラックスは部品表面の酸化膜を除去し，表面を酸化
性雰囲気から被覆する目的で，電子部品ではロジン系の
ものが広く使われているが，トリクレンなどの有機溶剤
で洗浄した場合に，主要活性成分であるアミノ酸塩など
のイオン性物質が溶け難く，部品や基板上に残ってしま
う。
性雰囲気から被覆する目的で，電子部品ではロジン系の
ものが広く使われているが，トリクレンなどの有機溶剤
で洗浄した場合に，主要活性成分であるアミノ酸塩など
のイオン性物質が溶け難く，部品や基板上に残ってしま
う。
したがって，フラックスは部品や基板上に残渣として
残った場合，水分などの影響により，イオン性物質が解
離して，部品や基板の腐食，或いは電気絶縁破壊を起こ
して，部品の動作不良等の問題を生じていた。
残った場合，水分などの影響により，イオン性物質が解
離して，部品や基板の腐食，或いは電気絶縁破壊を起こ
して，部品の動作不良等の問題を生じていた。
本発明は，このフラックスによる悪影響を除くため
に，室温状態で部品搭載時にフラックスを全く用いずに
接合する方法を提供することを目的とする。
に，室温状態で部品搭載時にフラックスを全く用いずに
接合する方法を提供することを目的とする。
第１図は，本発明の原理説明図である。
図において,1は部品,2は基板,3ははんだ付け用メタラ
イズ,4及び５は合金化すると融点が室温以下になる２種
の金属である。６は合金である。
イズ,4及び５は合金化すると融点が室温以下になる２種
の金属である。６は合金である。
第１図（ａ）に示すように，部品１の接合部に形成し
たはんだ付け用メタライズ３の上に金属A4を，又，基板
２の接合部に形成したはんだ付け用メタライズ３の上に
金属B5を付ける。
たはんだ付け用メタライズ３の上に金属A4を，又，基板
２の接合部に形成したはんだ付け用メタライズ３の上に
金属B5を付ける。
次に，第１図（ｂ）に示すように，部品１と基板２の
２種の合金系金属A4と金属B5が相対する位置で突きあわ
せ，軽く圧力を掛ける。
２種の合金系金属A4と金属B5が相対する位置で突きあわ
せ，軽く圧力を掛ける。
すると，第１図（ｃ）に示すように,2種の合金系金属
A4と金属B5の接触部の境界付近で拡散が始まり，はんだ
溶融する。
A4と金属B5の接触部の境界付近で拡散が始まり，はんだ
溶融する。
これを低温域中に置いて凝固させれば，合金６とな
り，はんだの接合が完了する。
り，はんだの接合が完了する。
本発明では，第１図（ｂ）に示したように，合金の融
点が室温以下になる２種類の金属ＡとＢを突き合わせ，
軽く圧力を加えるようにして，合金を作るようにしてい
る。
点が室温以下になる２種類の金属ＡとＢを突き合わせ，
軽く圧力を加えるようにして，合金を作るようにしてい
る。
従って，半導体部品の接合部にこの２種類の金属を使
用すれば，部品の動作温度に冷却する過程で接合部を凝
固して接合でき，又，作動中も室温状態に戻すことによ
り，はんだ接合部の金属疲労を取り除き，接合部の劣化
を防止できる。
用すれば，部品の動作温度に冷却する過程で接合部を凝
固して接合でき，又，作動中も室温状態に戻すことによ
り，はんだ接合部の金属疲労を取り除き，接合部の劣化
を防止できる。
更に，フラックスを使用しないため，フラックス残渣
による接合部の損傷がなく，信頼性が向上する。
による接合部の損傷がなく，信頼性が向上する。
第２図は本発明の一実施例の工程順説明図である。
図において,7はシリコンチップ,8はアルミナ基板,9は
はんだ付け用にメタライズした金（Au）,10はインジウ
ム（In）,11はガリウム（Ga）,12はインジウム・ガリウ
ム合金である。
はんだ付け用にメタライズした金（Au）,10はインジウ
ム（In）,11はガリウム（Ga）,12はインジウム・ガリウ
ム合金である。
ここでは，合金化して融点が室温以下になる金属とし
て,InとGaを使用した。
て,InとGaを使用した。
先ず，第２図（ａ）で示すように，シリコンチップ７
とアルミナ基板８の双方の端子領域にはんだ付け用メタ
ライズとしてAu9を1,000Åの厚さに蒸着し，その上にIn
10を100μの厚さに蒸着する。
とアルミナ基板８の双方の端子領域にはんだ付け用メタ
ライズとしてAu9を1,000Åの厚さに蒸着し，その上にIn
10を100μの厚さに蒸着する。
次に，アルミナ基板８の端子領域のIn10の上に，蒸着
したInと同一サイズで厚さが1mmのGa片11を載せる。
したInと同一サイズで厚さが1mmのGa片11を載せる。
この場合に，シリコンチップ７とアルミナ基板８の双
方の端子領域のAu9の上に蒸着したIn10の総量は,Ga片11
とIn10の合計量の容積比で約17％，重量比で約24％とな
り，第３図に示したインジウム・ガリウム金相図で表さ
れるように，合金化した状態の場合には,20℃において
溶融状態となっている。
方の端子領域のAu9の上に蒸着したIn10の総量は,Ga片11
とIn10の合計量の容積比で約17％，重量比で約24％とな
り，第３図に示したインジウム・ガリウム金相図で表さ
れるように，合金化した状態の場合には,20℃において
溶融状態となっている。
従って，第２図（ｂ）に示すように，アルミナ基板８
の端子領域上に載せたGa片11の上に，シリコンチップ７
のIn側を下にして,In10とGa11を突き合わせ，軽く20〜1
00g/cm2の圧力を加えると，第２図（ｃ）に示すように,
In10とGa11が溶融してInGa合金12となり，これを０℃で
５分間放置すると，凝固して溶融接合が完了する。
の端子領域上に載せたGa片11の上に，シリコンチップ７
のIn側を下にして,In10とGa11を突き合わせ，軽く20〜1
00g/cm2の圧力を加えると，第２図（ｃ）に示すように,
In10とGa11が溶融してInGa合金12となり，これを０℃で
５分間放置すると，凝固して溶融接合が完了する。
以上説明したように，本発明によれば，はんだ付けの
際にフラックスを用いないため，フラックス成分による
腐食や絶縁破壊などの悪影響が生じない。又，温度を掛
けなくて済み，部品の動作中にはんだ接合部が受けた金
属疲労も室温に戻せば完全に回復される等の効果があ
る。
際にフラックスを用いないため，フラックス成分による
腐食や絶縁破壊などの悪影響が生じない。又，温度を掛
けなくて済み，部品の動作中にはんだ接合部が受けた金
属疲労も室温に戻せば完全に回復される等の効果があ
る。
第１図は本発明の原理説明図， 第２図は本発明の１実施例の工程順説明図， 第３図はインジウム・ガリウム金相図， 第４図ははんだ付けの従来例の説明図 である。 図において， １は部品， ２は基板， ３ははんだ付け用メタライズ， ４は金属A, ５は金属B, ６は合金， ７はシリコンチップ， ８はアルミナ基板， ９は金， 10はインジウム， 11はガリウム， 12はインジウム・ガリウム合金 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−187997（ＪＰ，Ａ) 特開 昭60−124947（ＪＰ，Ａ) 特開 昭63−306634（ＪＰ，Ａ)
Claims (1)
- 【請求項１】室温以下で動作させる半導体等の部品のは
んだ付けにおいて，接合しようとする２つの部品のそれ
ぞれの接合部に，合金化させたときの融点が室温以下と
なる２種類の金属Ａと金属Ｂを，一方の部品の接合部に
は金属Ａを，他方の部品の接合部には金属Ｂを付与し，
該金属Ａと金属Ｂを該接合部にて，室温状態で直接相対
して突き合わせて溶融合金化させ，該部品の動作温度に
冷却する過程で接合部を凝固させることを特徴とするフ
ラックスレス接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314150A JP2626001B2 (ja) | 1988-12-13 | 1988-12-13 | フラックスレス接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314150A JP2626001B2 (ja) | 1988-12-13 | 1988-12-13 | フラックスレス接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02159047A JPH02159047A (ja) | 1990-06-19 |
| JP2626001B2 true JP2626001B2 (ja) | 1997-07-02 |
Family
ID=18049831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63314150A Expired - Lifetime JP2626001B2 (ja) | 1988-12-13 | 1988-12-13 | フラックスレス接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626001B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04240741A (ja) * | 1991-01-24 | 1992-08-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5610371A (en) * | 1994-03-15 | 1997-03-11 | Fujitsu Limited | Electrical connecting device and method for making same |
| JP3356840B2 (ja) * | 1993-10-14 | 2002-12-16 | 富士通株式会社 | 電気的接続装置及びその形成方法 |
| JP2570626B2 (ja) * | 1994-08-31 | 1997-01-08 | 日本電気株式会社 | 基板の接続構造及びその接続方法 |
| JP2002289768A (ja) | 2000-07-17 | 2002-10-04 | Rohm Co Ltd | 半導体装置およびその製法 |
| JP4036786B2 (ja) * | 2003-04-24 | 2008-01-23 | 唯知 須賀 | 電子部品実装方法 |
| JP4819608B2 (ja) * | 2006-07-31 | 2011-11-24 | 富士フイルム株式会社 | 液体吐出ヘッド、液体吐出装置、及び画像形成装置 |
-
1988
- 1988-12-13 JP JP63314150A patent/JP2626001B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02159047A (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4921157A (en) | Fluxless soldering process | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| JPH0788681A (ja) | 無鉛高温すずベース多成分はんだ | |
| JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
| JP2000114301A (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JP2626001B2 (ja) | フラックスレス接合方法 | |
| JP2001044615A (ja) | 半田付け方法 | |
| JPS641060B2 (ja) | ||
| JPH0238309B2 (ja) | ||
| JP2000151095A (ja) | プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法 | |
| JP3998484B2 (ja) | 電子部品の接続方法 | |
| JP3400408B2 (ja) | フリップチップ実装方法 | |
| WO1994017551A1 (en) | Intermediate-temperature diffusion welding | |
| JP2625997B2 (ja) | フラックスレス接合方法 | |
| US5361971A (en) | Intermediate-temperature diffusion welding | |
| JPH03241755A (ja) | 電子回路装置の製造方法 | |
| JP2697098B2 (ja) | 部品の実装方法 | |
| JPH10335805A (ja) | 電子部品の実装方法 | |
| JPH03106564A (ja) | フラックスレスはんだ接合方法 | |
| JPS6138588B2 (ja) | ||
| JP2004031724A (ja) | ワークの半田付け方法及び半田付け実装体 | |
| JP2002185131A (ja) | はんだ付け方法およびはんだ接合部 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JPH066020A (ja) | 端子接合方法 | |
| JPH0829430B2 (ja) | はんだ付方法 |