JP2623556B2 - デジタルマルチチヤンネルレコーダ - Google Patents
デジタルマルチチヤンネルレコーダInfo
- Publication number
- JP2623556B2 JP2623556B2 JP62062026A JP6202687A JP2623556B2 JP 2623556 B2 JP2623556 B2 JP 2623556B2 JP 62062026 A JP62062026 A JP 62062026A JP 6202687 A JP6202687 A JP 6202687A JP 2623556 B2 JP2623556 B2 JP 2623556B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- serial
- channels
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レコード制作等に用いられるデジタルマル
チチャンネルレコーダに関する。
チチャンネルレコーダに関する。
本発明はデジタルマルチチャンネルレコーダに関し、
再生された各チャンネルのデジタル信号を所定の順番で
ランダムアクセスメモリに書込み、このメモリを任意の
順番で読み出して各チャンネルに記録することにより、
簡単な構成で任意のチャンネル間のデジタル信号コピー
が行われるようにしたものである。
再生された各チャンネルのデジタル信号を所定の順番で
ランダムアクセスメモリに書込み、このメモリを任意の
順番で読み出して各チャンネルに記録することにより、
簡単な構成で任意のチャンネル間のデジタル信号コピー
が行われるようにしたものである。
例えばレコード制作においては、各楽器ごと等で独立
のチャンネルに記録された音響信号を、順次ミキシング
等を行って最終的に所望の２チャンネル等の音響信号に
チャンネル（トラック）ダウンすることが行われてい
る。
のチャンネルに記録された音響信号を、順次ミキシング
等を行って最終的に所望の２チャンネル等の音響信号に
チャンネル（トラック）ダウンすることが行われてい
る。
この場合に、いわゆるマルチチャンネルの記録装置
（レコーダ）の使用している場合には、任意のチャンネ
ルの記録信号を他のチャンネルに移し替えるチャンネル
間コピーの動作が必要とされる。
（レコーダ）の使用している場合には、任意のチャンネ
ルの記録信号を他のチャンネルに移し替えるチャンネル
間コピーの動作が必要とされる。
ところがその場合に、例えば２チャンネルのレコーダ
の各チャンネル間で任意のコピーを行おうとすると、第
３図に示すように４個のスイッチが必要となり、一般に
チャンネル数の２乗のスイッチが必要となる。これは例
えばチャンネル数が48の場合には2304個ものスイッチが
必要とされ、回路構成上実現が困難であると共に、これ
らのスイッチをそれぞれ所定の位置に操作するのも容易
ではない。
の各チャンネル間で任意のコピーを行おうとすると、第
３図に示すように４個のスイッチが必要となり、一般に
チャンネル数の２乗のスイッチが必要となる。これは例
えばチャンネル数が48の場合には2304個ものスイッチが
必要とされ、回路構成上実現が困難であると共に、これ
らのスイッチをそれぞれ所定の位置に操作するのも容易
ではない。
ところで上述のマルチチャンネルレコーダにおいて、
信号の記録をデジタルで行うことが実用化されている。
このような、デジタルマルチチャンネルレコーダによれ
ば、ミキシング等の信号処理を行っても信号の劣化のお
それが極めて少ないので、良好なトラックダウンを行う
ことができる。しかしながらこのようなデジタルマルチ
チャンネルレコーダを用いたとしても、上述のチャンネ
ル間コピーの動作を行うためには、従来は上述と同様の
スイッチ回路や複雑な切換操作が必要であった。
信号の記録をデジタルで行うことが実用化されている。
このような、デジタルマルチチャンネルレコーダによれ
ば、ミキシング等の信号処理を行っても信号の劣化のお
それが極めて少ないので、良好なトラックダウンを行う
ことができる。しかしながらこのようなデジタルマルチ
チャンネルレコーダを用いたとしても、上述のチャンネ
ル間コピーの動作を行うためには、従来は上述と同様の
スイッチ回路や複雑な切換操作が必要であった。
以上述べたように従来の技術では、任意のチャンネル
間コピーを行う場合に、複雑なスイッチ回路が必要とさ
れ、またその操作も容易でないなどの問題点があった。
間コピーを行う場合に、複雑なスイッチ回路が必要とさ
れ、またその操作も容易でないなどの問題点があった。
本発明は、複数チャンネルの各チャンネルごとに記録
された信号を再生する再生手段（ヘッド（２））と、こ
れらの再生された上記各チャンネルの再生信号を合わせ
て時分割の直列信号に変換する並直列変換手段（回路
（21））と、アドレス設定回路（25）と、上記並直列変
換された信号が書込まれ、上記アドレス設定回路によっ
て設定されたアドレスに基づいた順番で上記信号が読出
されるランダムアクセスメモリ（22）と、上記ランダム
アクセスメモリから読出された信号を直並列変換をして
上記各チャンネルごとの信号に戻す直並列変換手段（回
路（29））と、上記直並列変換手段から出力される信号
と上記再生手段からの再生信号とを切替えて出力する切
替え手段（クロスフェーダ（７））と、上記切替え手段
からの上記各チャンネルごとの信号を記録する記録手段
（ヘッド（15））とを有することを特徴とするデジタル
マルチチャンネルレコーダである。
された信号を再生する再生手段（ヘッド（２））と、こ
れらの再生された上記各チャンネルの再生信号を合わせ
て時分割の直列信号に変換する並直列変換手段（回路
（21））と、アドレス設定回路（25）と、上記並直列変
換された信号が書込まれ、上記アドレス設定回路によっ
て設定されたアドレスに基づいた順番で上記信号が読出
されるランダムアクセスメモリ（22）と、上記ランダム
アクセスメモリから読出された信号を直並列変換をして
上記各チャンネルごとの信号に戻す直並列変換手段（回
路（29））と、上記直並列変換手段から出力される信号
と上記再生手段からの再生信号とを切替えて出力する切
替え手段（クロスフェーダ（７））と、上記切替え手段
からの上記各チャンネルごとの信号を記録する記録手段
（ヘッド（15））とを有することを特徴とするデジタル
マルチチャンネルレコーダである。
これによれば、チャンネル間コピーを行う際にランダ
ムアクセスメモリ（RAM）を介在させることによって、
このRAMの書込アドレスと読出アドレスを違えるのみで
容易にチャンネル間の移動を行うことができ、簡単な構
成でチャンネル間コピーを行うことができると共に、そ
の時の操作も極めて容易に行うことができる。
ムアクセスメモリ（RAM）を介在させることによって、
このRAMの書込アドレスと読出アドレスを違えるのみで
容易にチャンネル間の移動を行うことができ、簡単な構
成でチャンネル間コピーを行うことができると共に、そ
の時の操作も極めて容易に行うことができる。
第１図において、テープ（１）上の複数（例えば48）
のトラックに独立に記録されたマルチチャンネルのデジ
タル信号が、それぞれのトラックに対向して設けられた
例えば48個の再生ヘッド（２）にて再生され、この再生
信号がそれぞれ再生及びイコライザアンプ（３）を通じ
てPLL（４）に供給され、データクロックが生成されて
デジタルデータとされる。これらのデジタル信号がそれ
ぞれテープ走行系の変動を除去するためのタイムベース
コレクタ（５）を通じてデコーダ（６）に供給され、イ
ンターリーブ復調及びエラー訂正が行われる。
のトラックに独立に記録されたマルチチャンネルのデジ
タル信号が、それぞれのトラックに対向して設けられた
例えば48個の再生ヘッド（２）にて再生され、この再生
信号がそれぞれ再生及びイコライザアンプ（３）を通じ
てPLL（４）に供給され、データクロックが生成されて
デジタルデータとされる。これらのデジタル信号がそれ
ぞれテープ走行系の変動を除去するためのタイムベース
コレクタ（５）を通じてデコーダ（６）に供給され、イ
ンターリーブ復調及びエラー訂正が行われる。
この、デコーダ（６）からの信号がクロスフェーダ
（７）に供給される。ここで通常時はセレクタ（８）が
図の下側に切換えられており、端子（９）に供給される
他の信号がAD変換回路（10）に供給されてデジタル信号
とされ、このデジタル信号がフェーダ（７）に供給され
て上述のデコーダ（６）からの信号とクロスフェードさ
れる。このフェーダ（７）からの信号がDA変換回路（1
1）を通じて出力端子（12）に取出されると共に、フェ
ーダ（７）からの信号がエンコーダ（13）に供給されて
インターリーブ及びエラー訂正用コードの付加が行わ
れ、記録アンプ（14）を通じて記録ヘッド（15）に供給
され、テープ（１）上の各トラックに記録される。
（７）に供給される。ここで通常時はセレクタ（８）が
図の下側に切換えられており、端子（９）に供給される
他の信号がAD変換回路（10）に供給されてデジタル信号
とされ、このデジタル信号がフェーダ（７）に供給され
て上述のデコーダ（６）からの信号とクロスフェードさ
れる。このフェーダ（７）からの信号がDA変換回路（1
1）を通じて出力端子（12）に取出されると共に、フェ
ーダ（７）からの信号がエンコーダ（13）に供給されて
インターリーブ及びエラー訂正用コードの付加が行わ
れ、記録アンプ（14）を通じて記録ヘッド（15）に供給
され、テープ（１）上の各トラックに記録される。
以上の回路はテープ（１）上の各トラック（＝チャン
ネル）ごとに並列に設けられ、各チャンネルごとに並列
に信号処理が行われている。
ネル）ごとに並列に設けられ、各チャンネルごとに並列
に信号処理が行われている。
これに対して上述の装置において、デコーダ（６）か
らの48チャンネルの信号が並直列（PS）変換回路（21）
に並列に供給され、この変換回路（21）がデータクロッ
クの48倍のクロック信号で直列に読出されて１チャンネ
ルの時分割直列信号が形成される。この信号がランダム
アクセスメモリ（RAM）（22）に供給される。
らの48チャンネルの信号が並直列（PS）変換回路（21）
に並列に供給され、この変換回路（21）がデータクロッ
クの48倍のクロック信号で直列に読出されて１チャンネ
ルの時分割直列信号が形成される。この信号がランダム
アクセスメモリ（RAM）（22）に供給される。
一方アドレスカウンタ（23）にて所定の順番の書込ア
ドレスが形成される。またキーボード（24）からの信号
がアドレス設定回路（25）に供給され、任意の順番に設
定されたアドレスが並直列変換回路（26）に供給されて
任意の順番の読出アドレスが形成される。これらのアド
レスがセレクタ（27）に供給される。さらに上述の48倍
のクロック信号の半周期ごとに対応する書込続出制御信
号が端子（28）に供給され、この信号にてセレクタ（2
7）が制御される。そしてこのセレクタ（27）からの信
号がRAM（22）のアドレス入力に供給されると共に、上
述の端子（28）からの制御信号がRAM（22）に供給され
る。
ドレスが形成される。またキーボード（24）からの信号
がアドレス設定回路（25）に供給され、任意の順番に設
定されたアドレスが並直列変換回路（26）に供給されて
任意の順番の読出アドレスが形成される。これらのアド
レスがセレクタ（27）に供給される。さらに上述の48倍
のクロック信号の半周期ごとに対応する書込続出制御信
号が端子（28）に供給され、この信号にてセレクタ（2
7）が制御される。そしてこのセレクタ（27）からの信
号がRAM（22）のアドレス入力に供給されると共に、上
述の端子（28）からの制御信号がRAM（22）に供給され
る。
このRAM（22）から読出された信号が直並列（SP）変
換回路（29）に供給され、この変換回路（29）が上述の
データブロックで並列に読出されて48チャンネルの並列
信号が形成される。この信号がセレクタ（８）に供給さ
れる。
換回路（29）に供給され、この変換回路（29）が上述の
データブロックで並列に読出されて48チャンネルの並列
信号が形成される。この信号がセレクタ（８）に供給さ
れる。
従ってこの装置において、RAM（22）のデータ入力に
例えば第２図Ａに示すような直列信号が供給されている
状態で、カウンタ（23）からは同図Ｂに示すように所定
の順番の書込アドレスが供給されている。これに対して
変換回路（26）からは例えば同図Ｃに示すような任意の
順番の読出アドレスが供給され、端子（28）からの同図
Ｄに示すような制御信号でセレクタ（29）が切換られる
ことによって、同図Ｅに示すようなアドレスがRAM（2
2）に供給される。さらに端子（28）からの制御信号がR
AM（22）に供給されることによって、RAM（22）のデー
タ出力からは、同図Ｆに示すような各チャンネルのデー
タの順番の入換えられた直列信号が取出される。
例えば第２図Ａに示すような直列信号が供給されている
状態で、カウンタ（23）からは同図Ｂに示すように所定
の順番の書込アドレスが供給されている。これに対して
変換回路（26）からは例えば同図Ｃに示すような任意の
順番の読出アドレスが供給され、端子（28）からの同図
Ｄに示すような制御信号でセレクタ（29）が切換られる
ことによって、同図Ｅに示すようなアドレスがRAM（2
2）に供給される。さらに端子（28）からの制御信号がR
AM（22）に供給されることによって、RAM（22）のデー
タ出力からは、同図Ｆに示すような各チャンネルのデー
タの順番の入換えられた直列信号が取出される。
そしてこの信号が変換回路（29）で直並列変換される
ことによって各チャンネルのデータの入換えが行われ、
この信号がセレクタ（８）を通じてフェーダ（７）に供
給され、元の信号とクロスフェードされることによっ
て、所望のチャンネル間のデジタル信号コピーが行われ
る。
ことによって各チャンネルのデータの入換えが行われ、
この信号がセレクタ（８）を通じてフェーダ（７）に供
給され、元の信号とクロスフェードされることによっ
て、所望のチャンネル間のデジタル信号コピーが行われ
る。
すなわち上述の例において、例えば第１チャンネルに
第３チャンネルがコピーされ、第２チャンネルに第１チ
ャンネルがコピーされ、以下各チャンネルのコピーを同
時に行うことができる。また同じ読出アドレスを複数の
チャンネルに設定することにより、例えば第１チャンネ
ルは第２チャンネルと共に第６チャンネルにもコピーさ
れ、複数のチャンネルに同時にコピーすることもでき
る。
第３チャンネルがコピーされ、第２チャンネルに第１チ
ャンネルがコピーされ、以下各チャンネルのコピーを同
時に行うことができる。また同じ読出アドレスを複数の
チャンネルに設定することにより、例えば第１チャンネ
ルは第２チャンネルと共に第６チャンネルにもコピーさ
れ、複数のチャンネルに同時にコピーすることもでき
る。
こうして所望のチャンネル間のデジタル信号コピーが
行われるわけであるが、上述の装置によればチャンネル
間コピーを行う際にRAMを介在させることによってこのR
AMの書込アドレスと読出アドレスを違えるのみで容易に
チャンネル間の移動を行うことができ、簡単な構成でチ
ャンネル間コピーを行うことができると共に、その時の
操作も極めて容易に行うことができる。
行われるわけであるが、上述の装置によればチャンネル
間コピーを行う際にRAMを介在させることによってこのR
AMの書込アドレスと読出アドレスを違えるのみで容易に
チャンネル間の移動を行うことができ、簡単な構成でチ
ャンネル間コピーを行うことができると共に、その時の
操作も極めて容易に行うことができる。
なお上述の装置において、タイムベースコレクタ
（５）〜エンコーダ（13）の系も時分割直列信号で処理
することが可能であり、その場合にはタイムベースコレ
クタ（５）の入力側に並直列変換回路、エンコーダ（1
3）の出力側に直並列変換回路が設けられ、上述の変換
回路（21）（29）は不要になる。
（５）〜エンコーダ（13）の系も時分割直列信号で処理
することが可能であり、その場合にはタイムベースコレ
クタ（５）の入力側に並直列変換回路、エンコーダ（1
3）の出力側に直並列変換回路が設けられ、上述の変換
回路（21）（29）は不要になる。
また上述の装置によれば、チャンネル数が増加した場
合にもRAM（22）のアドレスを増設するだけでよく、容
易に所望のマルチチャンネルレコーダに対応させること
ができる。
合にもRAM（22）のアドレスを増設するだけでよく、容
易に所望のマルチチャンネルレコーダに対応させること
ができる。
この発明によれば、チャンネル間コピーを行う際にラ
ンダムアクセスメモリ（RAM）を介在させることによっ
て、このRAMの書込アドレスと読出アドレスを違えるの
みで容易にチャンネル間の移動を行うことができ、簡単
な構成でチャンネル間コピーを行うことができると共
に、その時の操作も極めて容易に行うことができるよう
になった。
ンダムアクセスメモリ（RAM）を介在させることによっ
て、このRAMの書込アドレスと読出アドレスを違えるの
みで容易にチャンネル間の移動を行うことができ、簡単
な構成でチャンネル間コピーを行うことができると共
に、その時の操作も極めて容易に行うことができるよう
になった。
第１図は本発明の一例の構成図、第２図はその説明のた
めの図、第３図は従来の技術の説明のための図である。 （１）はテープ、（２）は再生ヘッド、（６）はデコー
ダ、（７）はクロスフェーダ、（８）（27）はセレク
タ、（13）はエンコーダ、（15）は記録ヘッド、（21）
（26）は並直列変換回路、（22）はランダムアクセスメ
モリ、（23）はアドレスカウンタ、（24）はキーボー
ド、（25）はアドレス設定回路、（28）は書込読出制御
端子、（29）は直並列変換回路である。
めの図、第３図は従来の技術の説明のための図である。 （１）はテープ、（２）は再生ヘッド、（６）はデコー
ダ、（７）はクロスフェーダ、（８）（27）はセレク
タ、（13）はエンコーダ、（15）は記録ヘッド、（21）
（26）は並直列変換回路、（22）はランダムアクセスメ
モリ、（23）はアドレスカウンタ、（24）はキーボー
ド、（25）はアドレス設定回路、（28）は書込読出制御
端子、（29）は直並列変換回路である。
Claims (1)
- 【請求項１】複数チャンネルの各チャンネルごとに記録
された信号を再生する再生手段と、 これらの再生された上記各チャンネルの再生信号を合わ
せて時分割の直列信号に変換する並直列変換手段と、 アドレス設定回路と、 上記並直列変換された信号が書込まれ、上記アドレス設
定回路によって設定されたアドレスに基づいた順番で上
記信号が読出されるランダムアクセスメモリと、 上記ランダムアクセスメモリから読出された信号を直並
列変換をして上記各チャンネルごとの信号に戻す直並列
変換手段と、 上記直並列変換手段から出力される信号と上記再生手段
からの再生信号とを切替えて出力する切替え手段と、 上記切替え手段からの上記各チャンネルごとの信号を記
録する記録手段とを有することを特徴とするデジタルマ
ルチチャンネルレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062026A JP2623556B2 (ja) | 1987-03-17 | 1987-03-17 | デジタルマルチチヤンネルレコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062026A JP2623556B2 (ja) | 1987-03-17 | 1987-03-17 | デジタルマルチチヤンネルレコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63228471A JPS63228471A (ja) | 1988-09-22 |
| JP2623556B2 true JP2623556B2 (ja) | 1997-06-25 |
Family
ID=13188247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62062026A Expired - Fee Related JP2623556B2 (ja) | 1987-03-17 | 1987-03-17 | デジタルマルチチヤンネルレコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623556B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1243715B (it) * | 1990-08-31 | 1994-06-21 | Bernardino Bernardini | Dispositivo elettronico per la duplicazione veloce di nastri magnetici |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984315A (ja) * | 1982-11-04 | 1984-05-16 | Matsushita Electric Ind Co Ltd | メモリ回路 |
| JPS607418B2 (ja) * | 1983-10-05 | 1985-02-25 | 日立電子株式会社 | インタ−リ−ブ処理回路 |
-
1987
- 1987-03-17 JP JP62062026A patent/JP2623556B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63228471A (ja) | 1988-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882302B2 (ja) | 情報の記録方法及び再生方法 | |
| US4355338A (en) | Duplicator | |
| JPS61236074A (ja) | Ｐｃｍ信号記録再生装置 | |
| JPH024070B2 (ja) | ||
| KR870003493A (ko) | 디지탈 신호 기록 재생 시스템 | |
| JP2701364B2 (ja) | Ｐｃｍオーディオデータ記録再生装置 | |
| JP2623556B2 (ja) | デジタルマルチチヤンネルレコーダ | |
| GB2089094A (en) | Systen for obtaining synchronised reproduction from a plurality of reproducing apparatuses | |
| JPS58139315A (ja) | テープレコーダの編集装置 | |
| JPH07210994A (ja) | デジタルマルチチャンネルレコーダ | |
| JPH0546033B2 (ja) | ||
| JPS60662A (ja) | 回転ヘツド方式のデイジタル信号記録再生装置 | |
| US5285326A (en) | Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals | |
| JPH10106168A (ja) | デジタルディスクプレーヤ | |
| JPH05274792A (ja) | ディスク記録再生装置 | |
| JP3044845B2 (ja) | 情報再生装置 | |
| JPH06162676A (ja) | 磁気記録装置 | |
| JPH06259711A (ja) | ディジタル磁気記録再生装置 | |
| JP2699455B2 (ja) | ディジタル信号再生装置 | |
| JPH0563860B2 (ja) | ||
| JPH03176866A (ja) | 回転ヘッド形多チャンネル磁気記録再生装置 | |
| JPH06124544A (ja) | 磁気記録装置及び磁気記録再生装置 | |
| JPS626468A (ja) | Ｐｃｍ信号処理装置 | |
| JPS61123922A (ja) | 情報処理方法 | |
| JPH026480B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |