[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2622284B2 - Frequency range detector - Google Patents

Frequency range detector

Info

Publication number
JP2622284B2
JP2622284B2 JP6470689A JP6470689A JP2622284B2 JP 2622284 B2 JP2622284 B2 JP 2622284B2 JP 6470689 A JP6470689 A JP 6470689A JP 6470689 A JP6470689 A JP 6470689A JP 2622284 B2 JP2622284 B2 JP 2622284B2
Authority
JP
Japan
Prior art keywords
frequency
band
gate pulse
signal
frequency range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6470689A
Other languages
Japanese (ja)
Other versions
JPH02242168A (en
Inventor
耕造 亀田
洋一 小川
孝 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Japan Broadcasting Corp
Original Assignee
Onkyo Corp
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp, Japan Broadcasting Corp filed Critical Onkyo Corp
Priority to JP6470689A priority Critical patent/JP2622284B2/en
Publication of JPH02242168A publication Critical patent/JPH02242168A/en
Application granted granted Critical
Publication of JP2622284B2 publication Critical patent/JP2622284B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力周波数が設定帯域内にあるか、その設
定帯域より下側の帯域にあるか、上側の帯域にあるかを
自動的に判別するための周波数範囲検出装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention automatically determines whether an input frequency is within a set band, a band below the set band, or a band above the set band. The present invention relates to a frequency range detection device for determining.

〔従来の技術〕[Conventional technology]

上記この種の周波数範囲検出装置は、例えば、ヘテロ
ダイン方式の受信機等において中間周波数のずれを検出
して変換される中間周波数が設定帯域内に維持されるよ
うに局部発振器の発振周波数を制御するAFC回路用の制
御情報を得るため等に使用されることになる。
The above-described frequency range detection apparatus controls the oscillation frequency of the local oscillator such that the intermediate frequency converted by detecting the shift of the intermediate frequency in a heterodyne receiver or the like is maintained within a set band. It is used to obtain control information for the AFC circuit.

ところで、上記ヘテロダイン方式の受信機を例に説明
すれば、従来では、例えば、アナログ回路によって入力
周波数の範囲を検出するようにしていた。
By the way, taking the heterodyne type receiver as an example, conventionally, for example, the range of the input frequency is detected by an analog circuit.

説明を加えれば、第5図に示すように、入力信号の周
波数(fif)F/Vコンバータ(50)を用いて直流電圧に変
換し、その直流電圧のリップルを除去するためのローパ
スフィルタ(51)を通過させた後、アナログ式のウイン
ドウコンパレータ(52)によって、変換された直流電圧
が設定帯域の下限値に対応する下限閾値(V1)と上限値
に対応する上限閾値(V2)との間にあるか、下限閾値
(V1)より小であるか、上限閾値(V2)より大であるか
に対応する一対の判別信号(T1),(T2)を得るように
していた(特開昭55−23674号公報参照)。
In addition, as shown in FIG. 5, a low-pass filter (FIG. 5) for converting the input signal into a DC voltage using a frequency (f if ) F / V converter (50) and removing a ripple of the DC voltage is used. After passing through 51), the converted DC voltage is converted by the analog window comparator (52) into a lower threshold (V 1 ) corresponding to the lower limit of the set band and an upper threshold (V 2 ) corresponding to the upper limit. , A pair of discrimination signals (T 1 ) and (T 2 ) corresponding to whether the signal is smaller than the lower threshold (V 1 ) or larger than the upper threshold (V 2 ). (See JP-A-55-23674).

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、上記従来構成では、アナログ式であっ
たために、温度変動の影響を受け易く高精度な検出が困
難であった。又、長期安定性も低い不利があった。
However, in the above-mentioned conventional configuration, since it is of an analog type, it is susceptible to temperature fluctuations, and it is difficult to perform highly accurate detection. Further, there is a disadvantage that the long-term stability is low.

本発明は、上記実情に鑑みてなされたものであって、
その目的は、温度変動の影響を受けない周波数範囲検出
装置を提供することにある。
The present invention has been made in view of the above circumstances,
An object of the present invention is to provide a frequency range detection device that is not affected by temperature fluctuation.

〔課題を解決するための手段〕[Means for solving the problem]

本発明による周波数範囲検出装置の第1の特徴構成
は、入力信号の周波数を計数する計数手段と、その計数
手段の計数値が、設定帯域、その設定帯域の下限値より
も下側の帯域、及び、前記設定帯域の上限値よりも上側
の帯域の何れの帯域にあるかを判別する判別手段と、そ
の判別手段の判別情報を記憶する記憶手段と、前記計数
手段を設定周期で繰り返し初期化するゲートパルス信号
を発生するゲートパルス発生手段とが設けられ、前記記
憶手段は前記ゲートパルス信号に同期してその記憶情報
が繰り返し更新されるように構成されている点にある。
A first characteristic configuration of the frequency range detecting device according to the present invention is a counting means for counting the frequency of the input signal, and a count value of the counting means is a set band, a band lower than a lower limit of the set band, A determination unit that determines which band is higher than the upper limit of the set bandwidth; a storage unit that stores determination information of the determination unit; and the counting unit that is repeatedly initialized at a set cycle. And a gate pulse generating means for generating a gate pulse signal, wherein the storage means is configured to repeatedly update stored information in synchronization with the gate pulse signal.

又、第2の特徴構成は、上記第1特徴構成を実施する
際の好適な形態を特定するものであって、前記計数手段
は、前記入力信号の周波数を分周する分周手段を備え、
且つ、前記ゲートパルス発生手段は、基準信号発生手段
と、その基準信号発生手段から出力される基準周波数を
分周する分周手段とを備え、前記分周手段の夫々は、そ
れらの分周比を変更設定自在に構成されている点にあ
る。
Further, the second characteristic configuration is to specify a preferred mode when implementing the first characteristic configuration, wherein the counting unit includes a frequency dividing unit that divides a frequency of the input signal,
The gate pulse generating means includes a reference signal generating means and a frequency dividing means for dividing a reference frequency output from the reference signal generating means, and each of the frequency dividing means has a frequency dividing ratio. Is configured to be freely changeable.

〔作 用〕(Operation)

第1の特徴構成では、入力信号の周波数をゲートパル
ス信号の周期毎に繰り返し計数して、その計数値が、設
定帯域、その設定帯域の下限値よりも下側の帯域、及
び、前記設定帯域の上限値よりも上側の帯域の何れの帯
域にあるかを判別し、そして、その判別情報を、ゲート
パルス信号に同期して繰り返し更新しながら記憶させる
のである。
In the first characteristic configuration, the frequency of the input signal is repeatedly counted for each cycle of the gate pulse signal, and the counted value is determined as a set band, a band lower than a lower limit of the set band, and the set band. Is determined, and the determination information is stored while being repeatedly updated in synchronization with the gate pulse signal.

又、第2の特徴構成では、検出する周波数範囲の精度
は、計数手段の計数値の分解能によって決まることか
ら、計数手段に備えさせた分周手段で入力周波数を分周
させ、且つ、その分周手段の分周比を変更することによ
り、検出周波数範囲の分解能を所望の値に変更設定でき
るようにするのである。又、入力周波数の設定帯域に対
する判別が完了するに要する応答時間は、ゲートパルス
信号の周期によって決定されることから、ゲートパルス
発生手段に備えさせた分周手段の分周比を変更すること
により、周波数検出に要する応答時間を所望の値に変更
設定できるようにするのである。
In the second characteristic configuration, since the accuracy of the frequency range to be detected is determined by the resolution of the count value of the counting means, the input frequency is divided by the dividing means provided in the counting means, and By changing the frequency division ratio of the frequency dividing means, the resolution of the detection frequency range can be changed and set to a desired value. Since the response time required to complete the determination of the input frequency with respect to the set band is determined by the period of the gate pulse signal, the response time can be changed by changing the frequency division ratio of the frequency divider provided in the gate pulse generator. Thus, the response time required for frequency detection can be changed and set to a desired value.

〔発明の効果〕〔The invention's effect〕

従って、第1の特徴構成では、周波数範囲の検出を全
てデジタル処理によって行わせることから、温度変動の
影響を全く受けないようにできる。又、判別手段は数値
によって周波数範囲を判別することになるため、その検
出精度を高精度に設定できるばかりか、その設定値が温
度によって変動することもないので、長期安定性も高い
ものとなる。
Therefore, in the first characteristic configuration, the detection of the frequency range is entirely performed by digital processing, so that it is possible to completely eliminate the influence of temperature fluctuation. Further, since the determination means determines the frequency range based on a numerical value, not only can the detection accuracy be set with high accuracy, but also the set value does not fluctuate with temperature, so that long-term stability is also high. .

第2の特徴構成では、周波数範囲検出の応答時間や検
出精度の分解能を、長期安定性が高い状態で且つ高精度
に変更設定できる。
In the second characteristic configuration, the response time of frequency range detection and the resolution of detection accuracy can be changed and set with high long-term stability and high accuracy.

〔実施例〕〔Example〕

以下、本発明を衛生放送用の受信機に適用した場合に
おける実施例を図面に基づいて説明する。
Hereinafter, an embodiment in which the present invention is applied to a receiver for satellite broadcasting will be described with reference to the drawings.

第2図に示すように、屋外のアンテナ(1)によって
受信された信号を前記アンテナ(1)に装備された周波
数コンバータ(2)によって第1中間周波数(fin)に
変換された受信信号を、受信機内の高周波増幅器(3)
によって増幅し、増幅された受信信号と局部発振器
(4)の発振周波数(fL)とを混合器(5)によって混
合してヘテロダイン方式によって中間周波数信号に変換
した後、中間周波増幅器(6)によって増幅し、そし
て、復調器(7)によって復調して復調信号(V0)を得
るように構成されている。
As shown in FIG. 2, a signal received by an outdoor antenna (1) is converted into a first intermediate frequency (f in ) by a frequency converter (2) mounted on the antenna (1). , High frequency amplifier in receiver (3)
The signal is amplified by the mixer, and the amplified received signal and the oscillation frequency (f L ) of the local oscillator (4) are mixed by the mixer (5) and converted into an intermediate frequency signal by the heterodyne method, and then the intermediate frequency amplifier (6) And demodulated by a demodulator (7) to obtain a demodulated signal (V 0 ).

前記局部発振器(4)は、いわゆるPLL回路を利用し
た周波数シンセサイザ回路(8)によって、水晶発振器
等によって発振された基準周波数(fS)に同期した高精
度の発振周波数(fL)を維持するように構成されてい
る。
The local oscillator (4) maintains a high-precision oscillation frequency (f L ) synchronized with a reference frequency (f S ) oscillated by a crystal oscillator or the like by a frequency synthesizer circuit (8) using a so-called PLL circuit. It is configured as follows.

前記周波数シンセサイザ回路(8)は、前記局部発振
器(4)の発振周波数(fL)を分周する第1分周器
(9)と、前記基準周波数(fS)を分周する第2分周器
(10)と、それら第1分周器(9)及び第2分周器(1
0)の両出力信号の位相差を検出する位相差検出器(1
1)と、その位相差検出器(11)の出力を積分する低減
通過フィルタ(12)とを備え、前記局部発振器(4)
は、前記低減通過フィルタ(12)の出力信号によって電
圧制御されることにより、その発振周波数(fL)が前記
第1分周器(9)の分周比(m)を前記第2分周器(1
0)の分周比(n)で除算した値(m/n)を前記基準周波
数(fS)に乗算した周波数に維持されるようになってい
る。
The frequency synthesizer circuit (8) includes a first frequency divider (9) for dividing the oscillation frequency (f L ) of the local oscillator (4) and a second frequency divider for dividing the reference frequency (f S ). And a first frequency divider (9) and a second frequency divider (1).
0), a phase difference detector (1
The local oscillator (4), comprising: (1) a low-pass filter (12) for integrating the output of the phase difference detector (11);
The voltage is controlled by the output signal of the reduction pass filter (12), so that the oscillation frequency (f L ) of the oscillation frequency (f L ) decreases the frequency division ratio (m) of the first frequency divider (9). Bowl (1
The frequency (m / n) divided by the frequency division ratio (n) of (0) is maintained at a frequency obtained by multiplying the reference frequency (f S ).

つまり、前記中間周波数(fif)が、前記局部発振器
(4)の発振周波数(fL)と前記受信周波数(fin)と
の差の周波数(fL−fin)となるように構成されている
のである。
That is, the intermediate frequency (f if ) is configured to be the difference frequency (f L −f in ) between the oscillation frequency (f L ) of the local oscillator (4) and the reception frequency (f in ). -ing

但し、前記受信周波数(fin)が変わっても前記中間
周波数(fif)が前記中間周波数増幅器(6)の増幅帯
域内に維持されるようにするために、前記第1分周器
(9)の分周比(m)は、選局情報、及び、前記中間周
波信号の周波数(fif)の周波数範囲を検出する周波数
範囲検出装置としての周波数範囲検出回路(13)の情報
に基づいて作動する分周比設定回路(14)の出力によっ
て、可変されるようになっている。
However, in order to keep the intermediate frequency (f if ) within the amplification band of the intermediate frequency amplifier (6) even if the reception frequency (f in ) changes, the first frequency divider (9) is used. ) Is based on channel selection information and information of a frequency range detection circuit (13) as a frequency range detection device for detecting a frequency range of the frequency (f if ) of the intermediate frequency signal. It can be varied by the output of the operating division ratio setting circuit (14).

第1図に示すように、前記周波数範囲検出回路(13)
は、設定周期で繰り返すゲートパルス信号(Cp)を出力
するゲートパルス発生手段(100)と、前記中間周波数
増幅器(6)で増幅された中間周波信号の周波数
(fif)を入力信号として計数する計数手段(101)と、
その計数手段(101)から出力される計数値が前記中間
周波数(fif)の設定帯域(A1)(第3図参照)の下限
値(f1)より低いか否かを判別する第1ゲート回路(2
0)と、前記中間周波数(fif)が前記設定帯域(A1)の
上限値(f2)より高いか否かを判別する第2ゲート回路
(21)と、それらゲート回路(20),(21)の判別情報
を記憶する記憶手段(102)とから構成されている。
As shown in FIG. 1, the frequency range detection circuit (13)
Counts, as an input signal, a gate pulse generating means (100) for outputting a gate pulse signal (Cp) repeated at a set cycle, and a frequency (f if ) of the intermediate frequency signal amplified by the intermediate frequency amplifier (6). Counting means (101);
First count value output from the counting means (101) to determine whether the intermediate frequency (f an if) the set bandwidth (A 1) or the lower limit of (FIG. 3 reference) (f 1) from the lower Gate circuit (2
0), a second gate circuit (21) for determining whether or not the intermediate frequency (f if ) is higher than an upper limit (f 2 ) of the set band (A 1 ); And a storage means (102) for storing the determination information of (21).

つまり、前記第1ゲート回路(20)及び第2ゲート回
路(21)が入力信号の周波数としての中間周波数
(fif)がその設定帯域(A1)内にあるか、前記下限値
(f1)より下側の帯域にあるか、及び、前記上限値
(f2)より上側の帯域にあるかを判別する判別手段に対
応することになる。
That is, the first gate circuit (20) and the second gate circuit (21) determine whether the intermediate frequency (f if ) as the frequency of the input signal is within the set band (A 1 ) or the lower limit value (f 1). ) Corresponds to the determination means for determining whether the frequency band is in the lower band and the higher band (f 2 ).

前記ゲートパルス発生手段(100)は、水晶発振器を
利用した基準信号発生手段としての基準発振器(15)
と、その基準発振器(15)から出力される基準周波数を
設定分周比(M)で分周する分周手段としての第3分周
器(16)と、その第3分周器(16)の出力周波数の同期
でゲートパルス信号(Cp)を出力するゲートパルス信号
発生器(17)とから構成されている。
The gate pulse generating means (100) is a reference oscillator (15) as a reference signal generating means using a crystal oscillator.
And a third frequency divider (16) as frequency dividing means for dividing a reference frequency output from the reference oscillator (15) by a set frequency division ratio (M), and the third frequency divider (16) And a gate pulse signal generator (17) for outputting a gate pulse signal (Cp) in synchronization with the output frequency.

前記計数手段(101)は、前記中間周波増幅器(6)
で増幅された中間周波信号の周波数(fif)を入力信号
として設定分周比(N)で分周する分周手段としての第
4分周器(18)と、その第4分周器(18)の出力周波数
をカウントし、且つ、前記ゲートパルス信号(Cp)で繰
り返しクリアされるカウンタ(19)とから構成されてい
る。
The counting means (101) includes the intermediate frequency amplifier (6);
A fourth frequency divider (18) as frequency dividing means for dividing the frequency (f if ) of the intermediate frequency signal amplified by the above as an input signal by a set frequency dividing ratio (N), and the fourth frequency divider (18) And a counter (19) which counts the output frequency of (18) and is repeatedly cleared by the gate pulse signal (Cp).

前記記憶手段(102)は、前記第1ゲート回路(20)
及び第2ゲート回路(21)夫々の出力信号をクロック信
号として動作し、且つ、前記ゲートパルス信号(Cp)に
よって繰り返しクリアされる一対のフリップフロップ
(22),(23)と、それら一対のフリップフロップ(2
2),(23)の出力論理を前記ゲートパルス信号(Cp)
に同期してラッチする一対のラッチ用フリップフロップ
(24),(25)とから構成されている。
The storage means (102) includes the first gate circuit (20)
And a pair of flip-flops (22) and (23) that operate using the output signal of each of the second gate circuit (21) as a clock signal and are repeatedly cleared by the gate pulse signal (Cp); (2
2) Output logic of (23) is changed to the gate pulse signal (Cp)
And a pair of latch flip-flops (24) and (25) that latch in synchronization with the flip-flops.

つまり、前記周波数範囲検出回路(13)は、基本的に
は周波数カウンタとして動作するように構成されている
ものであって、下記表Iに示すように、入力周波数(f
if)が前記下限値(f1)より低いか、前記下限値(f1
と前記上限値(f2)の間にあるか、前記上限値(f2)よ
り高いかの3状態に対応する一対の判別情報としての判
別信号(T1),(T2)を、前記一対のラッチ用フリップ
フロップ(24),(25)から出力するように構成されて
いる。
That is, the frequency range detection circuit (13) is basically configured to operate as a frequency counter, and as shown in Table I below, the input frequency (f
if ) is lower than the lower limit (f 1 ) or the lower limit (f 1 )
And discrimination signals (T 1 ) and (T 2 ) as a pair of discrimination information corresponding to three states of being between the upper limit value (f 2 ) and the upper limit value (f 2 ). It is configured to output from a pair of latch flip-flops (24) and (25).

尚、前記周波数範囲検出回路(13)は、信号を全てデ
ジタル的に処理するように構成されているので、温度変
化や構成部品のばらつき等によって、その特性が変化し
ないものにできる。又、信号を全てデジタル処理するの
で、前記周波数シンセサイザ回路(8)等の各回路と共
に容易にLSI化できる。
Since the frequency range detection circuit (13) is configured to process all signals digitally, it is possible to make the characteristics of the circuit not change due to a temperature change, a variation in components, or the like. Further, since all the signals are digitally processed, it is possible to easily form an LSI together with the respective circuits such as the frequency synthesizer circuit (8).

次に、前記周波数範囲検出回路(13)の出力信号
(T1),(T2)に基づいて、前記周波数シンセサイザ回
路(8)の第1分周器(9)の分周比(m)を自動調節
させるための動作について説明する。
Next, based on the output signals (T 1 ) and (T 2 ) of the frequency range detection circuit (13), the frequency division ratio (m) of the first frequency divider (9) of the frequency synthesizer circuit (8) The operation for automatically adjusting is described.

前記中間周波数(fif)の定格値、すなわち前記設定
帯域(A1)の中心周波数(fif0)と、前記受信周波数
(fif)の定格値、すなわち前記中心周波数(fif0)と
なる定格入力周波数(fif0)と、それに対応する定格分
周比(m0)とは、上側ヘテロダインによる周波数変換の
場合、選局情報に基づいて下記(i)式に示す関係とな
るように設定される。
The rated value of the intermediate frequency (f if ), that is, the center frequency (f if0 ) of the set band (A 1 ), and the rated value of the reception frequency (f if ), that is, the rating that becomes the center frequency (f if0 ) The input frequency (f if0 ) and the corresponding rated frequency division ratio (m 0 ) are set so as to have a relationship shown in the following equation (i) based on channel selection information in the case of frequency conversion by the upper side heterodyne. You.

従って、受信周波数(fif)が前記定格入力周波数(f
if0)から上側にずれると、下記(ii)式に示すよう
に、前記中間周波数(fif)は、そのずれ周波数(Δf
if0>0)だけ前記中間周波数帯域の中心周波数
(fif0)から低い値((fif1)となる。
Therefore, the receiving frequency (f if ) is equal to the rated input frequency (f if ).
If it shifts upward from ( if0 ), the intermediate frequency (f if ) becomes the shift frequency (Δf) as shown in the following equation (ii).
The value ((f if1 )) is lower than the center frequency (f if0 ) of the intermediate frequency band by (if 0> 0).

そこで、前記受信周波数(fif)が上昇して前記中間
周波数(fif)が前記設定帯域(A1)の下限値(f1)よ
り下がった場合には、前記中間周波数(fif)を第4閾
値(f2′)(但し、f1<f2′<f2)に変えるように、下
記(iii),(iv)式に基づいて、前記定格分周比
(m0)を設定値(p:正の整数値)だけ増大させるように
するのである。
Therefore, when said reception frequency (f an if) rises the intermediate frequency (f an if) falls below the lower limit value (f 1) of the set bandwidth (A 1), the intermediate frequency (f an if) The rated frequency division ratio (m 0 ) is set based on the following equations (iii) and (iv) so as to change to a fourth threshold value (f 2 ′) (where f 1 <f 2 ′ <f 2 ). The value (p: a positive integer) is increased.

同様にして、前記受信周波数(fin)が下がって、前
記中間周波数(fif)がその上限値(f2)を越えた場合
には、前記定格分周比(m0)を、第3閾値(f1′)(但
し、f1<f1′<f2)と前記上限値(f2)とが下記
(v),(vi)式の関係となるように、正の整数値とな
る設定値(q)だけ減少させるのである。
Similarly, when the reception frequency (f in ) decreases and the intermediate frequency (f if ) exceeds its upper limit (f 2 ), the rated frequency division ratio (m 0 ) is increased by a third value. The threshold value (f 1 ′) (where f 1 <f 1 ′ <f 2 ) and the upper limit value (f 2 ) are set to positive integer values so as to satisfy the following equations (v) and (vi). That is, it is decreased by the set value (q).

尚、前記第3閾値(f1′)と前記第4閾値(f2′)の
値を、前記中間周波数帯域(A1)の中心周波数(fif0
にできるだけ近づけるように、選局周波数の可変ステッ
プ幅が前記設定帯域(A1)の幅の半分となるように設定
すると、前記中間周波数(fif)のヒステリシス幅を略
上下対称で且つ最大にできるので、中間周波数(fif
の変動を極力小にできる。
The values of the third threshold value (f 1 ′) and the fourth threshold value (f 2 ′) are set to the center frequency (f if0 ) of the intermediate frequency band (A 1 ).
When the variable step width of the tuning frequency is set to be half of the width of the set band (A 1 ) so as to be as close as possible to the above, the hysteresis width of the intermediate frequency (f if ) is substantially vertically symmetrical and maximized. So that the intermediate frequency (f if )
Can be minimized.

ちなみに、前記受信周波数(fin)がBS第1チャネル
である場合を例に、各周波数や分周比の具体的な値につ
いて説明を加えれば、 fin0=1049.48MHz fif0=402.78MHz であり、 f1=402.63MHz f2=402.93MHz f1′=f2′=402.78MHz fS=4MHz n=128 m0=46472 とすると、 (iv)式から、P=4.8≒5となり、 従って、(iii)式から、 f2′=402.78625MHz となる。
Incidentally, the case where the reception frequency (f in) is the first channel BS as an example, specific values of the frequency and the division ratio be added the description, be a f in0 = 1049.48MHz f if0 = 402.78MHz , F 1 = 402.63 MHz f 2 = 402.93 MHz f 1 ′ = f 2 ′ = 402.78 MHz f S = 4 MHz n = 128 m 0 = 46472 From the equation (iv), P = 4.8 ≒ 5. From equation (iii), f 2 ′ = 402.78625 MHz.

又、(vi)式から、q=4.8≒5となり、 従って、(v)式から、 f1′=402.77375MHz となる。From equation (vi), q = 4.8 = 5. Therefore, from equation (v), f 1 ′ = 402.777375 MHz.

つまり、前記第1分周器(9)の分周比(m)を変更
するステップ幅(p又はq)により定まる選局周波数の
ステップ幅 前記設定帯域(A1)の帯域幅(f2−f1)よりも狭くする
ことにより、前記中間周波数信号は、前記下限値(f1
と第4閾値(f2′)との間の帯域と、前記第3閾値
(f1′)と前記上限値(f2)との間の帯域との夫々に、
ヒステリシスを有する状態となり、前記中間周波数(f
if)が前記下限値(f1)よりも低くなると実際の中間周
波数(fif)は前記第4閾値(f2′)となり、前記上限
値(f2)よりも高くなると前記第3閾値(f1′)となる
ように、前記第1分周器(9)の分周比(m)が前記周
波数範囲検出回路(13)の出力(T1),(T2)の論理値
の組み合わせに基づいて、前記設定値(p又はq)に対
応するステップ幅で自動的に可変されることになる。
That is, the step width of the tuning frequency determined by the step width (p or q) for changing the division ratio (m) of the first frequency divider (9) By setting the intermediate frequency signal narrower than the bandwidth (f 2 −f 1 ) of the set band (A 1 ), the lower limit value (f 1 )
When 'a band between the third threshold value (f 1 fourth threshold value (f 2)' to each of the bands between) and the upper limit value (f 2),
A state having hysteresis is established, and the intermediate frequency (f
if ) becomes lower than the lower limit (f 1 ), the actual intermediate frequency (f if ) becomes the fourth threshold (f 2 ′), and if it becomes higher than the upper limit (f 2 ), the third threshold (f 2 ) becomes higher. f 1 ′), the division ratio (m) of the first frequency divider (9) is a combination of the logical values of the outputs (T 1 ) and (T 2 ) of the frequency range detection circuit (13). Is automatically changed at a step width corresponding to the set value (p or q).

そして、前記第3閾値(f′)及び前記第4閾値
(f2′)が前記設定帯域(A1)の中心周波数(fif0)と
なるように前記設定値(p又はq)を設定して、前記選
局周波数の可変ステップ幅が前記設定帯域の半分又は略
半分となるようにすると、前記ヒステリシス幅を略上下
対称で且つ最大にできる。
Then, setting the third threshold value (f ') center frequency (f if0) become as the set value of and the fourth threshold value (f 2') is the set bandwidth (A 1) (p or q) When the variable step width of the tuning frequency is set to half or substantially half of the set band, the hysteresis width can be substantially vertically symmetrical and maximized.

〔別実施例〕(Another embodiment)

上記実施例では、周波数範囲検出回路(13)を入力信
号の周波数としての中間周波数(fif)がその設定帯域
(A1)内にあるか、前記下限値(f1)未満の帯域にある
か、及び、前記上限値(f2)を越える帯域にあるかの3
段階の帯域を検出させるように構成した場合を例示した
が、例えば、第4図に示すように、前記設定帯域(A1
の下限値(f1)及び上限値(f2)より外側の帯域を、緩
衝帯域とそれより外側の帯域とに夫々分割設定して、設
定帯域外におけるずれ状態をも検出させるようにしても
よい。
In the above embodiment, the intermediate frequency (f if ) as the frequency of the input signal in the frequency range detection circuit (13) is within the set band (A 1 ) or in a band less than the lower limit (f 1 ). And whether it is in a band exceeding the upper limit value (f 2 ).
Although the case has been exemplified in which the band of the stage is detected, for example, as shown in FIG. 4, the set band (A 1 )
The band outside the lower limit value (f 1 ) and the band outside the upper limit value (f 2 ) may be divided into a buffer band and a band outside the buffer band so as to detect a deviation state outside the set band. Good.

そして、受信周波数(fin)の周波数ずれが大なる場
合に前記設定帯域(A1)の上側又は下側の緩衝帯域内へ
の引き込みを早くしながら設定帯域内での同調を正確に
行えるようにするために、前記上側緩衝帯域よりも上側
の帯域又は前記下側緩衝帯域よりも下側の帯域では前記
分周比(m)を粗く可変させ、且つ、帯域内では細かく
可変させるようにするとよい。
Then, when the frequency deviation of the reception frequency (f in ) is large, the tuning into the set band (A 1 ) can be accurately performed while the pulling into the buffer band above or below the set band (A 1 ) is accelerated. In order to achieve the above, the frequency division ratio (m) is roughly varied in a band above the upper buffer band or in a band below the lower buffer band, and is finely varied in the band. Good.

説明を加えれば、前記設定帯域(A1)の下限値(f1
及び上限値(f2)の両外側の夫々に第5閾値(f3:f3<f
1)及び第6閾値(f4:f2<f4)を設定して、前記中間周
波数(fif)が前記第5閾値(f3)より低い場合及び前
記第6閾値(f4)より高い場合(前記中間周波数
(fif)が第4図中、A2又はA3で示す帯域である場合)
には、前記分周比(m)を増減するステップ幅となる設
定値(p及びq)を、前記中間周波数(fif)が前記第
5閾値(f3)と前記第6閾値(f4)との間にある場合よ
りも大にすると、選局による入力受信周波数(fin)の
大きな変動に対しても迅速に且つ正確に追従させるよう
にすることができる。
If you add the description, the set lower limit of the band (A 1) (f 1)
And a fifth threshold value (f 3 : f 3 <f 3 ) at both outer sides of the upper limit value (f 2 ).
1 ) and a sixth threshold (f 4 : f 2 <f 4 ) are set, and the intermediate frequency (f if ) is lower than the fifth threshold (f 3 ) and the sixth threshold (f 4 ) If high (the case intermediate frequency (f an if) is in FIG. 4, a band indicated by a 2 or a 3)
The intermediate frequency (f if ) is set to the fifth threshold value (f 3 ) and the sixth threshold value (f 4). ), It is possible to quickly and accurately follow a large change in the input reception frequency (f in ) due to channel selection.

尚、上述の如く、前記上側緩衝帯域よりも上側の帯域
又は前記下側緩衝帯域よりも下側の帯域では前記分周比
(m)を粗く可変させ、且つ、帯域内では細かく可変さ
せるように構成する場合においても、中間周波数
(fif)が前記上下の各緩衝帯域にある場合における前
記分周比(m)の可変ステップ幅、すなわち選局周波数
の可変ステップ幅を、前記設定帯域(A1)の半分又は略
半分に設定すると、ヒステリシス幅を略上下対称で且つ
最大にできる。
As described above, the frequency division ratio (m) is roughly varied in a band above the upper buffer band or in a band below the lower buffer band, and is finely varied in the band. Also in the case of the configuration, when the intermediate frequency (f if ) is in each of the upper and lower buffer bands, the variable step width of the frequency division ratio (m), that is, the variable step width of the tuning frequency is determined by the setting band (A If it is set to half or substantially half of 1 ), the hysteresis width can be substantially vertically symmetrical and maximized.

又、上記実施例では、本発明を衛星放送用の受信機の
AFC回路に適用した場合を例示したが、本発明は周波数
範囲を検出するための各種装置に適用できるものであっ
て、例えば、前記周波数シンセサイザ回路(8)や前記
周波数範囲検出回路(13)に用いる基準周波数を発生さ
せるための水晶発振子の周波数を検査又は選別するため
の検査装置等にも適用できる。
Further, in the above embodiment, the present invention is applied to a receiver for satellite broadcasting.
Although the case where the present invention is applied to the AFC circuit is illustrated, the present invention is applicable to various devices for detecting a frequency range. For example, the present invention is applicable to the frequency synthesizer circuit (8) and the frequency range detecting circuit (13). The present invention can also be applied to an inspection device or the like for inspecting or selecting the frequency of a crystal oscillator for generating a reference frequency to be used.

そして、検査装置に適用する場合には、前記第3分周
器(16)及び第4分周器(18)夫々を、例えば、プログ
ラマブルカウンタ等を利用して分周比を任意に変更設定
できるようにすると、検出対象や選別対象となる水晶発
振子の周波数に応じて、検出精度の分解能や検出作動の
応答時間を変更設定できる。
When applied to an inspection device, the third frequency divider (16) and the fourth frequency divider (18) can be arbitrarily changed and set using, for example, a programmable counter or the like. By doing so, the resolution of the detection accuracy and the response time of the detection operation can be changed and set according to the frequency of the crystal oscillator to be detected or selected.

又、本発明を実施する上で必要となる各部の具体構成
は各種変更できる。
Further, the specific configuration of each unit required for implementing the present invention can be variously changed.

尚、特許請求の範囲の項に図面との対照を便利にする
為に符号を記すが、該記入により本発明は添付図面の構
造に限定されるものではない。
In the claims, reference numerals are provided for convenience of comparison with the drawings, but the present invention is not limited to the structure shown in the attached drawings.

【図面の簡単な説明】[Brief description of the drawings]

図面は本発明に係る周波数範囲検出装置の実施例を示
し、第1図は周波数範囲検出回路のブロック図、第2図
は全体構成のブロック図、第3図は中間周波数帯域の説
明図、第4図は別実施例における中間周波数帯域の説明
図、第5図は従来構成を示す回路図である。 (fif)……入力信号の周波数、(A1)……設定帯域、
(f1)……下限値、(f2)……上限値、(Cp)……ゲー
トパルス信号、(T1),(T2)……判別情報、(100)
……ゲートパルス発生手段、(101)……計数手段、(1
02)……記憶手段、(15)……基準信号発生手段、(1
6),(18)……分周手段、(20),(21)……判別手
段。
1 is a block diagram of a frequency range detection circuit, FIG. 2 is a block diagram of an overall configuration, FIG. 3 is an explanatory diagram of an intermediate frequency band, FIG. FIG. 4 is an explanatory diagram of an intermediate frequency band in another embodiment, and FIG. 5 is a circuit diagram showing a conventional configuration. (F if ): Input signal frequency, (A 1 ): Setting band,
(F 1 ): Lower limit, (f 2 ): Upper limit, (Cp): Gate pulse signal, (T 1 ), (T 2 ): Discrimination information, (100)
... gate pulse generation means, (101) ... counting means, (1
02) Storage means (15) Reference signal generation means (1
6), (18) ... frequency dividing means, (20), (21) ... discriminating means.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平野 孝 大阪府寝屋川市日新町2番1号 オンキ ヨー株式会社内 (56)参考文献 特開 平1−147378(JP,A) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Hirano 2-1 Nissincho, Neyagawa City, Osaka Prefecture Inside Onkyo Corporation (56) References JP-A-1-147378 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力信号の周波数(fif)を計数する計数
手段(101)と、その計数手段(101)の計算値が、設定
帯域(A1)、その設定帯域(A1)の下限値(f1)よりも
下側の帯域、及び、前記設定帯域(A1)の上限値(f2
よりも上側の帯域の何れの帯域にあるかを判別する判別
手段(20),(21)と、その判別手段(20),(21)の
判別情報(T1),(T2)を記憶する記憶手段(102)
と、前記計数手段(101)を設定周期で繰り返し初期化
するゲートパルス信号(Cp)を発生するゲートパルス発
生手段(100)とが設けられ、前記記憶手段(102)は前
記ゲートパルス信号(Cp)に同期してその記憶情報が繰
り返し更新されるように構成されている周波数範囲検出
装置。
1. A counting means (101) for counting a frequency (f if ) of an input signal, and a calculated value of the counting means (101) is set to a set band (A 1 ) and a lower limit of the set band (A 1 ). The band lower than the value (f 1 ) and the upper limit (f 2 ) of the set band (A 1 )
Determining means for determining whether the one of the band of the upper band than (20), and (21), the determination means (20), (21) discrimination information (T 1), storing (T 2) Storage means (102)
And a gate pulse generating means (100) for generating a gate pulse signal (Cp) for repeatedly initializing the counting means (101) at a set period, and the storage means (102) stores the gate pulse signal (Cp) A) a frequency range detecting device configured to repeatedly update the stored information in synchronization with the frequency information.
【請求項2】請求項1記載の周波数範囲検出装置であっ
て、前記計数手段(101)は、前記入力信号の周波数(f
if)を分周する分周手段(18)を備え、且つ、前記ゲー
トパルス発生手段(100)は、基準信号発生手段(15)
と、その基準信号発生手段(15)から出力される基準周
波数を分周する分周手段(16)とを備え、前記分周手段
(16),(18)の夫々は、それらの分周比を変更設定自
在に構成されている周波数範囲検出装置。
2. The frequency range detecting device according to claim 1, wherein said counting means (101) is configured to control the frequency (f) of the input signal.
if ) is provided, and the gate pulse generating means (100) is provided with a reference signal generating means (15).
And a frequency dividing means (16) for dividing the reference frequency output from the reference signal generating means (15). Each of the frequency dividing means (16) and (18) has a frequency dividing ratio. Is a frequency range detection device configured to be able to change and set.
JP6470689A 1989-03-15 1989-03-15 Frequency range detector Expired - Lifetime JP2622284B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6470689A JP2622284B2 (en) 1989-03-15 1989-03-15 Frequency range detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6470689A JP2622284B2 (en) 1989-03-15 1989-03-15 Frequency range detector

Publications (2)

Publication Number Publication Date
JPH02242168A JPH02242168A (en) 1990-09-26
JP2622284B2 true JP2622284B2 (en) 1997-06-18

Family

ID=13265862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6470689A Expired - Lifetime JP2622284B2 (en) 1989-03-15 1989-03-15 Frequency range detector

Country Status (1)

Country Link
JP (1) JP2622284B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009250807A (en) * 2008-04-07 2009-10-29 Seiko Epson Corp Frequency measurement device and measurement method
CN104849548B (en) * 2015-06-01 2018-05-25 海南大学 A kind of electric system instantaneous frequency monitoring method and system
CN113933601B (en) * 2021-09-13 2023-09-15 北京车和家信息技术有限公司 Pulse width modulation signal acquisition method, device, computer equipment and storage medium

Also Published As

Publication number Publication date
JPH02242168A (en) 1990-09-26

Similar Documents

Publication Publication Date Title
US6970046B2 (en) Digital phase-locked loop
US7990191B2 (en) Digital phase-locked loop
US20110064150A1 (en) Pll circuit with improved phase difference detection
US4105946A (en) Frequency synthesizer with phase locked loop and counter
US3956710A (en) Phase locked loop lock detector and method
GB2085601A (en) Spectrum analyser
US6233529B1 (en) Frequency spectrum analyzer having time domain analysis function
US10187069B2 (en) Phase locked loop with lock/unlock detector
US8509296B2 (en) Spectrum analyzer and spectrum analysis method
US5818881A (en) Digital frequency demodulator
JP2622284B2 (en) Frequency range detector
US7688059B2 (en) Filter characteristic adjusting apparatus and filter characteristic adjusting method
US20060066759A1 (en) Automatic frequency tuning system
KR20010099604A (en) Clock recovery method in digital signal sampling
JP2773890B2 (en) AFC circuit
JPH08195691A (en) Receiving circuit
JPH0614713B2 (en) AFC circuit
JP2541109B2 (en) PLL system offset frequency synthesis circuit
JPH09121158A (en) Frequency synthesizer tuner
JP2532716B2 (en) Phase shift judgment device
JP2550701B2 (en) FSK receiver
JP2912680B2 (en) Digital phase synchronizer
JPH03112206A (en) Fm demodulator
RU2076411C1 (en) Cesium frequency standard
JPH02260912A (en) Method and circuit for automatically controlling frequency