JP2613979B2 - Active matrix display device - Google Patents
Active matrix display deviceInfo
- Publication number
- JP2613979B2 JP2613979B2 JP2653891A JP2653891A JP2613979B2 JP 2613979 B2 JP2613979 B2 JP 2613979B2 JP 2653891 A JP2653891 A JP 2653891A JP 2653891 A JP2653891 A JP 2653891A JP 2613979 B2 JP2613979 B2 JP 2613979B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- substrate
- display device
- gate bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタ(以
下では「TFT」と称する)を用いたアクティブマトリ
クス表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device using thin film transistors (hereinafter referred to as "TFT").
【0002】[0002]
【従来の技術】図10に従来のアクティブマトリクス表
示装置の断面図を示す。図11に図10のアクティブマ
トリクス表示装置の等価回路図を示す。アクティブマト
リクス基板150では、図10に示すように、ガラス等
からなる第1の絶縁性基板101上に、TFT102及
び絵素電極103がマトリクス状に設けられている。T
FT102には走査信号を供給するゲートバス配線11
4及び映像信号を供給するソースバス配線115が接続
されている(図11)。更にこの基板上の全面に、通
常、ポリイミド膜からなる配向膜104が形成され、配
向膜104には配向処理が施されている(図10)。2. Description of the Related Art FIG. 10 is a sectional view of a conventional active matrix display device. FIG. 11 shows an equivalent circuit diagram of the active matrix display device of FIG. In the active matrix substrate 150, as shown in FIG. 10, a TFT 102 and pixel electrodes 103 are provided in a matrix on a first insulating substrate 101 made of glass or the like. T
The FT 102 has a gate bus line 11 for supplying a scanning signal.
4 and a source bus line 115 for supplying a video signal are connected (FIG. 11). Further, an alignment film 104 usually made of a polyimide film is formed on the entire surface of the substrate, and the alignment film 104 is subjected to an alignment treatment (FIG. 10).
【0003】対向基板160では、第2の絶縁性基板1
05上に、透明電極からなる対向電極106がほぼ全面
に形成され、対向電極106上には、配向処理が施され
た配向膜107が形成されている。アクティブマトリク
ス基板150及び対向基板160の間には、スペーサと
してプラスチックビーズ109が挟まれ、これらの基板
150及び160の間隔を一定に保っている。図9に示
すように、アクティブマトリクス基板150と対向基板
160とは互いに長辺が交差するように貼り合わされ、
図10に示すように、アクティブマトリクス基板150
及び対向基板160の間には、液晶110がシール樹脂
108によって封入されている。In the counter substrate 160, the second insulating substrate 1
An opposing electrode 106 made of a transparent electrode is formed on almost the entire surface of the substrate 05, and an alignment film 107 that has been subjected to an alignment process is formed on the opposing electrode 106. Plastic beads 109 are interposed between the active matrix substrate 150 and the counter substrate 160 as spacers, and the distance between the substrates 150 and 160 is kept constant. As shown in FIG. 9, the active matrix substrate 150 and the opposing substrate 160 are attached to each other so that long sides intersect with each other.
As shown in FIG. 10, the active matrix substrate 150
The liquid crystal 110 is sealed between the counter substrate 160 and the sealing resin 108.
【0004】このアクティブマトリクス表示装置では、
絵素電極103と対向電極106との間には、液晶層1
10及び配向膜104、107が存在し、これらによっ
て図11に示すようにコンデンサ111が形成されてい
る。コンデンサ111の一方の電極は絵素電極103で
あり、他方の電極は対向電極106である。絵素電極1
03にはTFT102のドレイン電極102dが接続さ
れ、対向電極106には各対向電極106に共通の共通
配線112が接続されている。TFT102のソース電
極102sには、ソースバス配線115が接続されてい
る。ゲートバス配線114及びソースバス配線115
は、それぞれシール樹脂108の外側で電極端子に接続
されている。In this active matrix display device,
The liquid crystal layer 1 is interposed between the pixel electrode 103 and the counter electrode 106.
10 and the alignment films 104 and 107, which form a capacitor 111 as shown in FIG. One electrode of the capacitor 111 is a pixel electrode 103, and the other electrode is a counter electrode 106. Picture element electrode 1
03 is connected to the drain electrode 102d of the TFT 102, and the common electrode 112 is connected to the common electrode 106 for the common electrode 106. The source bus line 115 is connected to the source electrode 102 s of the TFT 102. Gate bus wiring 114 and source bus wiring 115
Are connected to electrode terminals on the outside of the sealing resin 108, respectively.
【0005】図11のアクティブマトリクス表示装置を
駆動するためには、最上段のゲートバス配線114から
順次走査パルス信号116を入力し、ゲートバス配線1
14に接続されたそれぞれのTFT102をオン状態と
する。この走査パルス信号に同期して、ソースバス配線
115から映像信号117を入力すると、各絵素電極1
03と対向電極106との間の液晶層に電圧が印加さ
れ、表示が行われる。対向電極106には、絵素電極1
03に加わる直流成分を相殺するためのDCバイアス電
圧118が印加される。In order to drive the active matrix display device shown in FIG. 11, a scanning pulse signal 116 is sequentially input from the uppermost gate bus line 114 and the gate bus line 1
The respective TFTs 102 connected to 14 are turned on. When a video signal 117 is input from the source bus wiring 115 in synchronization with the scanning pulse signal, each pixel electrode 1
A voltage is applied to the liquid crystal layer between the liquid crystal layer 03 and the counter electrode 106, and display is performed. The counter electrode 106 has a pixel electrode 1
A DC bias voltage 118 for canceling a DC component applied to the power supply circuit 03 is applied.
【0006】図11の等価回路図で表される従来のアク
ティブマトリクス表示装置では、ゲートバス配線114
及びソースバス配線115が基板上で絶縁膜を介して交
差しているため、これらの配線間の短絡、段差部での断
線不良等が発生し易く、表示装置を高い歩留りで得られ
ないという問題点がある。In the conventional active matrix display device represented by the equivalent circuit diagram of FIG.
In addition, since the source bus wirings 115 intersect with each other via an insulating film on the substrate, a short circuit between these wirings, a disconnection failure at a stepped portion, and the like easily occur, and a display device cannot be obtained at a high yield. There is a point.
【0007】このような問題点を解決したものとして、
特願平2−24902に記載されている表示装置があ
る。この表示装置は図12の等価回路図に示す構成を有
しており、その表示装置を構成するアクティブマトリク
ス基板の一例として、図13の平面図に示すものがあ
る。この表示装置では、TFT1のゲート電極2aはゲ
ートバス配線2に接続され、TFT1のソース電極15
は、このTFT1の次の列のTFT1のゲート電極15
が接続されているゲートバス配線2に、電極線37を介
して接続されている。電極線37はTi等の金属薄膜か
らなり、図13に示すように、ゲートバス配線2上の絶
縁膜に形成されたコンタクトホール25を介して、ゲー
トバス配線2に接続されている。図13に対向する対向
基板上には、各絵素電極19に対向して映像信号電極4
が形成されている。ゲートバス配線2と交差する方向に
配列された各映像信号電極4は、共通の映像信号線34
に接続されている。As a solution to such a problem,
There is a display device described in Japanese Patent Application No. 2-24902. This display device has a configuration shown in the equivalent circuit diagram of FIG. 12, and an example of an active matrix substrate constituting the display device is shown in a plan view of FIG. In this display device, the gate electrode 2a of the TFT 1 is connected to the gate bus line 2, and the source electrode 15
Is the gate electrode 15 of the TFT1 in the next column of the TFT1.
Is connected via an electrode line 37 to the gate bus line 2 to which the. The electrode line 37 is made of a metal thin film such as Ti, and is connected to the gate bus line 2 via the contact hole 25 formed in the insulating film on the gate bus line 2 as shown in FIG. On the opposing substrate opposite to FIG.
Are formed. Each video signal electrode 4 arranged in a direction intersecting with the gate bus line 2 is connected to a common video signal line 34.
It is connected to the.
【0008】[0008]
【発明が解決しようとする課題】この表示装置では、ア
クティブマトリクス基板上に映像信号を供給するソース
バス配線が存在しないため、前述のゲートバス配線及び
ソースバス配線間の短絡、段差部での断線不良等が発生
し易いという問題点を解決することができる。しかし、
この表示装置では、TFT1のソース電極15とゲート
バス配線2とを電気的に接続している金属薄膜からなる
電極線37が存在するため、絵素電極19の面積を大き
くすることができない。従って、表示画面の開口率を増
大させることができないという問題点がある。In this display device, since there is no source bus line for supplying a video signal on the active matrix substrate, the above-described short circuit between the gate bus line and the source bus line, and disconnection at the step portion. The problem that defects and the like easily occur can be solved. But,
In this display device, the area of the pixel electrode 19 cannot be increased because there is an electrode line 37 made of a metal thin film that electrically connects the source electrode 15 of the TFT 1 and the gate bus line 2. Therefore, there is a problem that the aperture ratio of the display screen cannot be increased.
【0009】本発明はこのような問題点を解決するもの
であり、本発明の目的は、ゲートバス配線とソースバス
配線との交差部分が存在せず、しかも開口率の大きなア
クティブマトリクス表示装置を提供することである。An object of the present invention is to solve such a problem, and an object of the present invention is to provide an active matrix display device having a large aperture ratio without an intersection between a gate bus wiring and a source bus wiring. To provide.
【0010】[0010]
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、第1及び第2の絶縁性基板と、該第
1及び該第2の基板間に封入され液晶層と、該第1の基
板上に列を成して設けられた絵素電極と、該絵素電極の
それぞれに接続されて列を成す薄膜トランジスタと、該
薄膜トランジスタのゲート電極に接続されたゲートバス
配線と、列を成す該薄膜トランジスタのソース電極を該
列の次の列の薄膜トランジスタに接続された該ゲートバ
ス配線に接続するための透明電極線と、該絵素電極のそ
れぞれに対向して該第2の基板上に設けられた映像信号
電極と、を備え、該絵素電極が該透明電極線上に絶縁膜
を介して重畳されており、そのことによって上記目的が
達成される。According to the present invention, there is provided an active matrix display device comprising: first and second insulating substrates; a liquid crystal layer sealed between the first and second substrates; A pixel electrode provided in a row on the substrate, a thin film transistor connected to each of the pixel electrodes to form a row, a gate bus wiring connected to a gate electrode of the thin film transistor, and A transparent electrode line for connecting a source electrode of the thin film transistor to the gate bus line connected to the thin film transistor of the next column of the column, and a transparent electrode line provided on the second substrate to face each of the pixel electrodes; A video signal electrode, and the picture element electrode is superimposed on the transparent electrode line via an insulating film, whereby the object is achieved.
【0011】[0011]
【実施例】本発明の実施例について以下に説明する。Embodiments of the present invention will be described below.
【0012】図1に本実施例の表示装置を構成するアク
ティブマトリクス基板の平面図を示す。図2(a)に図
1のA−A線に沿った断面図を、図2(b)に図1のB
−B線に沿った断面図をそれぞれ示す。また、図3〜図
6に図1のアクティブマトリクス基板の製造工程を示
す。図3〜図6に於て、それぞれ(a)はアクティブマ
トリクス基板の平面図を、(b)は(a)のA−A線に
沿った断面図である。本実施例のアクティブマトリクス
表示装置を製造工程に従って説明する。ガラス基板等か
らなる第1の絶縁性基板10上に、スパッタリング法に
よりTa金属薄膜を形成した。このTa金属薄膜をフォ
トリソグラフィ法及びエッチングにより、図3(a)に
示すゲートバス配線2及びゲート電極2aの形状にパタ
ーニングした。図3(b)には、前述のように、図3の
A−A線に沿った断面図を示してある。FIG. 1 is a plan view of an active matrix substrate constituting a display device of the present embodiment. FIG. 2A is a cross-sectional view taken along the line AA of FIG. 1, and FIG.
The sectional views along line -B are shown. 3 to 6 show steps of manufacturing the active matrix substrate shown in FIG. 3A to 6, (a) is a plan view of the active matrix substrate, and (b) is a cross-sectional view taken along line AA of (a). The active matrix display device of the present embodiment will be described according to the manufacturing process. A Ta metal thin film was formed on a first insulating substrate 10 made of a glass substrate or the like by a sputtering method. This Ta metal thin film was patterned into the shapes of the gate bus line 2 and the gate electrode 2a shown in FIG. 3A by photolithography and etching. FIG. 3B is a cross-sectional view taken along the line AA of FIG. 3 as described above.
【0013】次に、この基板10上の全面に、窒化シリ
コン膜、アモルファスシリコン膜、n+型アモルファス
シリコン膜を順次プラズマCVD法により形成した。こ
の窒化シリコン膜がゲート絶縁膜12となる。このアモ
ルファスシリコン膜、及びn+型アモルファスシリコン
膜のパターニングを行い、図4(a)及び(b)に示す
ように、ゲート電極2a上に半導体層13及びコンタク
ト層14を形成した。次に、ゲート絶縁膜12のパター
ニングを行い、ゲートバス配線2上のゲート絶縁膜12
の部分に、コンタクトホール25を形成した。Next, a silicon nitride film, an amorphous silicon film, and an n + type amorphous silicon film were sequentially formed on the entire surface of the substrate 10 by a plasma CVD method. This silicon nitride film becomes the gate insulating film 12. The amorphous silicon film and the n + -type amorphous silicon film were patterned to form a semiconductor layer 13 and a contact layer 14 on the gate electrode 2a as shown in FIGS. 4A and 4B. Next, the gate insulating film 12 is patterned, and the gate insulating film 12 on the gate bus wiring 2 is patterned.
A contact hole 25 was formed in the portion.
【0014】次に、この基板10上の全面にTi金属薄
膜を形成した。このTi金属薄膜のパターニングを行
い、図5(a)に示す形状のソース電極15及びドレイ
ン電極16を形成した。このときコンタクト層14の中
央部もエッチング除去され、ソース電極15の下方の部
分と、ドレイン電極16の下方の部分とに分割される。
以上により、TFT1が完成する。Next, a Ti metal thin film was formed on the entire surface of the substrate 10. This Ti metal thin film was patterned to form a source electrode 15 and a drain electrode 16 having the shapes shown in FIG. At this time, the central part of the contact layer 14 is also etched away and divided into a part below the source electrode 15 and a part below the drain electrode 16.
Thus, the TFT 1 is completed.
【0015】次に、この基板10上の全面に、ITO
(Indium tinoxide)膜を形成し、パターニングを行っ
て、図6(a)に示すように、TFT1のソース電極1
5とゲートバス配線2とを電気的に接続する透明電極線
17を形成した。透明電極線17の一方の端部はTFT
1のソース電極15上に重畳され(図6(b))、他方
の端部はコンタクトホール25上にも形成される。図6
(a)の構成により、TFT1のソース電極15は、該
TFT1の次の列のTFT1に接続されたゲートバス配
線2に電気的に接続される。また、図6(a)では図示
していないが、最下段のTFT1の列の各ソース電極1
5は、ゲート電極を有していない一本の疑似ゲートバス
配線に接続されている。疑似ゲートバス配線にはTFT
は接続されていない。Next, the entire surface of the substrate 10 is covered with ITO.
(Indium tin oxide) film is formed and patterned, and as shown in FIG.
A transparent electrode line 17 electrically connecting the gate bus line 2 to the gate bus line 2 was formed. One end of the transparent electrode line 17 is a TFT
One of the source electrodes 15 is superimposed on the other (FIG. 6B), and the other end is also formed on the contact hole 25. FIG.
According to the configuration (a), the source electrode 15 of the TFT 1 is electrically connected to the gate bus line 2 connected to the TFT 1 in the next column of the TFT 1. Although not shown in FIG. 6A, each source electrode 1 in the bottom row of TFTs 1
Reference numeral 5 is connected to one pseudo gate bus line having no gate electrode. TFT for pseudo gate bus wiring
Is not connected.
【0016】透明電極線17を形成した基板10上の全
面に、窒化シリコン膜をプラズマCVD法を用いて形成
し、TFT1と透明電極線17とを覆う部分のみを残す
ことにより、保護膜18を形成した(図1(a)及び
(b))。保護膜18はポリイミド樹脂を用いて形成し
てもよく、その場合にはポリイミドをスピンナーで塗布
し、焼成後、パターニングすることにより、保護膜18
が形成される。A silicon nitride film is formed on the entire surface of the substrate 10 on which the transparent electrode lines 17 are formed by using the plasma CVD method, and only the portion covering the TFT 1 and the transparent electrode lines 17 is left, so that the protective film 18 is formed. (FIGS. 1A and 1B). The protective film 18 may be formed using a polyimide resin. In this case, polyimide is applied by a spinner, baked, and then patterned to form the protective film 18.
Is formed.
【0017】次に、この基板上の全面にITO膜を形成
し、パターニングを行って図1に示す形状の絵素電極1
9を形成した。絵素電極19は透明電極線17上にも保
護膜18を挟んで形成される。更に基板10上の全面に
配向膜(図示せず)を形成し、アクティブマトリクス基
板30が完成する。Next, an ITO film is formed on the entire surface of the substrate and patterned to form a pixel electrode 1 having a shape shown in FIG.
9 was formed. The pixel electrodes 19 are also formed on the transparent electrode lines 17 with the protective film 18 interposed therebetween. Further, an alignment film (not shown) is formed on the entire surface of the substrate 10, and the active matrix substrate 30 is completed.
【0018】図7に本実施例のアクティブマトリクス表
示装置を構成する対向基板31の平面図を示す。ガラス
基板等からなる第2の絶縁性基板上に、例えば富士ハン
トエレクトロニクステクノロジー社製のカラーモザイク
CKのような黒色樹脂を用いて薄膜を形成し、図7の斜
線で示す形状にパターニングを行って遮光膜22を形成
した。遮光膜22に囲まれた窓状部23は、後に貼り合
わされるアクティブマトリクス基板30上の絵素電極1
9に対応している。また、窓状部23の大きさは絵素電
極19よりも小さく設定されており、アクティブマトリ
クス基板30と貼り合わせた際に、絵素電極19の周縁
部を覆うように設定されている。FIG. 7 is a plan view of a counter substrate 31 constituting the active matrix display device of the present embodiment. On a second insulating substrate made of a glass substrate or the like, a thin film is formed using a black resin such as a color mosaic CK manufactured by Fuji Hunt Electronics Technology, for example, and is patterned into a shape shown by oblique lines in FIG. The light shielding film 22 was formed. The window-like portion 23 surrounded by the light-shielding film 22 is formed on the pixel electrode 1 on the active matrix substrate 30 to be bonded later.
9 is supported. The size of the window 23 is set smaller than that of the pixel electrode 19, and is set so as to cover the periphery of the pixel electrode 19 when the window 23 is bonded to the active matrix substrate 30.
【0019】次に、この基板10上の全面に、ITO膜
をスパッタリング法により形成し、図7の一点鎖線で示
した間隙領域24の部分を除去することにより、映像信
号電極4をパターン形成した。間隙領域24は、アクテ
ィブマトリクス基板31上に於ける、絵素電極19間の
間隙、及びゲートバス配線2上の部分とをつなぐ連続し
た領域である。更に、この基板上の全面に配向膜(図示
せず)が形成され、対向基板31が完成する。Next, an ITO film is formed on the entire surface of the substrate 10 by a sputtering method, and a portion of the gap region 24 shown by a dashed line in FIG. 7 is removed to form a pattern of the video signal electrode 4. . The gap region 24 is a continuous region connecting the gap between the pixel electrodes 19 on the active matrix substrate 31 and the portion on the gate bus line 2. Further, an alignment film (not shown) is formed on the entire surface of the substrate, and the opposing substrate 31 is completed.
【0020】以上のようにして作製されたアクティブマ
トリクス基板30及び対向基板31は、前述の図9と同
様に貼り合わされ、液晶が封入され、アクティブマトリ
クス表示装置が完成する。The active matrix substrate 30 and the counter substrate 31 manufactured as described above are bonded together in the same manner as in FIG. 9 described above, and the liquid crystal is sealed, thereby completing the active matrix display device.
【0021】本実施例のアクティブマトリクス表示装置
の等価回路は、前述の図12と同様である。TFT1の
ドレイン電極16に接続された絵素電極19と、映像信
号電極4との間にコンデンサ6が形成され、誘電体とし
て液晶層及び配向膜が挟まれている。The equivalent circuit of the active matrix display device of this embodiment is the same as that of FIG. The capacitor 6 is formed between the picture element electrode 19 connected to the drain electrode 16 of the TFT 1 and the video signal electrode 4, and a liquid crystal layer and an alignment film are sandwiched as a dielectric.
【0022】このアクティブマトリクス表示装置の駆動
方法について述べる。図12に示すゲートバス配線端子
Gn-1、Gn、Gn-1…に、図8に示す走査パルス信号S
n-1、Sn、Sn-1…を順次入力する。ここでは、Gnに入
力される走査信号Snに着目して説明する。Snは、TF
T1をオン状態にするオン信号71と、TFT1をオフ
状態とするオフ信号72と、補正信号73とからなる。
補正信号73は、前段のゲートバス配線端子Gn-1に接
続されているTFTがオン状態となる時に、ゲートバス
配線端子Gn-1に接続されたTFTのソース電極に、オ
フ信号72とは異なる電位を与えるために設けられてい
る。このような走査信号は、各ゲートバス配線2に、図
12の矢印で示す走査方向に、オン信号71の時間だけ
シフトして入力される。これにより、Gnにオン信号7
1が入力されたときに、Gn+1には補正信号73が入力
され、Gnに接続されたTFTのソース電極には補正信
号73が入力されることになる。A driving method of the active matrix display device will be described. The scanning pulse signal S shown in FIG. 8 is applied to the gate bus wiring terminals G n−1 , G n , G n−1 .
n-1 , Sn , Sn-1 ... are sequentially input. Here, description will be focused on the scanning signal S n to be input to G n. Sn is TF
It comprises an ON signal 71 for turning on T1, an OFF signal 72 for turning off TFT1, and a correction signal 73.
When the TFT connected to the gate bus wiring terminal G n-1 at the previous stage is turned on, the correction signal 73 is supplied to the source electrode of the TFT connected to the gate bus wiring terminal G n-1 and the OFF signal 72. Are provided to give different potentials. Such a scanning signal is input to each gate bus line 2 in the scanning direction indicated by the arrow in FIG. Thereby, the ON signal 7 is applied to G n.
When 1 is input, the correction signal 73 is input to G n + 1, and the correction signal 73 is input to the source electrode of the TFT connected to G n .
【0023】対向基板31上の映像信号電極4に電気的
に接続される映像信号電極端子Pm- 1、Pm、Pm+1…に
は、図8に示す映像信号Vm-1、Vm、Vm+1…が入力さ
れる。映像信号Vm-1、Vm、Vm+1は液晶層を交流駆動
するために、テレビ信号の1フィールド毎に極性反転し
ており、それぞれの絵素の液晶層に与えるべき映像信号
は、対応するTFTにオン信号が入力されるタイミング
に同期して、各映像信号電極端子Pm-1、Pm、Pm+1…
に入力される。The video signal electrode terminals P m- 1 , P m , P m + 1 ... Electrically connected to the video signal electrode 4 on the opposite substrate 31 have video signals V m-1 , V m , V m + 1 ... Are input. The video signals V m−1 , V m , and V m + 1 are inverted in polarity for each field of the television signal in order to drive the liquid crystal layer by AC, and the video signal to be applied to the liquid crystal layer of each picture element is , Each of the video signal electrode terminals P m−1 , P m , P m + 1 .
Is input to
【0024】本実施例のアクティブマトリクス表示装置
では、アクティブマトリクス基板30上に映像信号を供
給するバス配線が存在しないので、走査信号を供給する
ゲートバス配線2との間の短絡は生じない。また、これ
らのバス配線の交差部が存在しないため、バス配線の断
線の発生も低減されている。また、TFT1のソース電
極15と、該TFT1の次の列のTFT1のゲート電極
に接続されているゲートバス配線とを電気的に接続する
透明電極線17上にも絵素電極19が形成されているの
で、表示画面の開口率を大きくすることができる。In the active matrix display device of the present embodiment, since there is no bus line for supplying a video signal on the active matrix substrate 30, no short circuit occurs with the gate bus line 2 for supplying a scanning signal. Further, since there is no intersection of these bus lines, the occurrence of disconnection of the bus lines is reduced. A pixel electrode 19 is also formed on a transparent electrode line 17 that electrically connects the source electrode 15 of the TFT 1 and a gate bus line connected to the gate electrode of the TFT 1 in the next column of the TFT 1. Therefore, the aperture ratio of the display screen can be increased.
【0025】[0025]
【発明の効果】本発明のアクティブマトリクス表示装置
では、映像信号が入力される映像信号電極が対向基板に
形成されているので、走査信号を供給するゲートバス配
線と交差することはない。従って、ゲートバス配線及び
映像信号電極の短絡は生じない。また、TFTのソース
電極と、該TFTの次の列のTFTのゲート電極に接続
されているゲートバス配線とを電気的に接続する透明電
極線上にも絵素電極が形成されているので、表示画面の
開口率を大きくすることができる。従って、本発明によ
れば、明るい表示画面を有するアクティブマトリクス表
示装置が提供され得る。According to the active matrix display device of the present invention, since the video signal electrode for inputting the video signal is formed on the opposite substrate, it does not cross the gate bus line for supplying the scanning signal. Therefore, no short circuit occurs between the gate bus wiring and the video signal electrode. In addition, since a pixel electrode is also formed on a transparent electrode line which electrically connects a source electrode of the TFT and a gate bus line connected to a gate electrode of a TFT in the next column of the TFT, a display is performed. The aperture ratio of the screen can be increased. Therefore, according to the present invention, an active matrix display device having a bright display screen can be provided.
【図1】本発明のアクティブマトリクス表示装置の一実
施例を構成するアクティブマトリクス基板の平面図であ
る。FIG. 1 is a plan view of an active matrix substrate constituting one embodiment of an active matrix display device of the present invention.
【図2】(a)及び(b)は、それぞれ図1のA−A線
及びB−B線に沿った断面図である。FIGS. 2A and 2B are cross-sectional views taken along lines AA and BB of FIG. 1, respectively.
【図3】(a)は図1のアクティブマトリクス基板の製
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。3A is a plan view showing a manufacturing process of the active matrix substrate of FIG. 1, and FIG. 3B is a cross-sectional view taken along line AA of FIG.
【図4】(a)は図1のアクティブマトリクス基板の製
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。4A is a plan view illustrating a manufacturing process of the active matrix substrate of FIG. 1, and FIG. 4B is a cross-sectional view taken along line AA of FIG.
【図5】(a)は図1のアクティブマトリクス基板の製
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。5A is a plan view illustrating a manufacturing process of the active matrix substrate of FIG. 1, and FIG. 5B is a cross-sectional view taken along line AA of FIG.
【図6】(a)は図1のアクティブマトリクス基板の製
造工程を示す平面図、(b)は(a)のA−A線に沿っ
た断面図である。6A is a plan view illustrating a manufacturing process of the active matrix substrate of FIG. 1, and FIG. 6B is a cross-sectional view taken along line AA of FIG.
【図7】本発明のアクティブマトリクス表示装置の一実
施例を構成する対向基板の平面図である。FIG. 7 is a plan view of a counter substrate constituting one embodiment of the active matrix display device of the present invention.
【図8】本発明のアクティブマトリクス表示装置に入力
される走査信号及び映像信号を表わす図である。FIG. 8 is a diagram showing a scanning signal and a video signal input to the active matrix display device of the present invention.
【図9】アクティブマトリクス表示装置を構成するアク
ティブマトリクス基板と対向基板との貼り合わせの様子
を示す図である。FIG. 9 is a diagram showing a state in which an active matrix substrate and a counter substrate which constitute an active matrix display device are bonded to each other.
【図10】従来のアクティブマトリクス表示装置の断面
図である。FIG. 10 is a sectional view of a conventional active matrix display device.
【図11】従来のアクティブマトリクス表示装置の等価
回路図である。FIG. 11 is an equivalent circuit diagram of a conventional active matrix display device.
【図12】本発明のアクティブマトリクス表示装置の一
実施例及び従来の装置の改良例の等価回路図である。FIG. 12 is an equivalent circuit diagram of an embodiment of the active matrix display device of the present invention and an improved example of the conventional device.
【図13】従来のアクティブマトリクス表示装置を改良
した表示装置に用いられるアクティブマトリクス基板の
平面図である。FIG. 13 is a plan view of an active matrix substrate used in a display device obtained by improving a conventional active matrix display device.
1 TFT 2 ゲートバス配線 2a ゲート電極 4 映像信号電極 10 絶縁性基板 12 ゲート絶縁膜 15 ソース電極 16 ドレイン電極 17 透明電極線 18 保護膜 19 絵素電極 22 遮光膜 23 窓状部 24 間隙領域 25 コンタクトホール DESCRIPTION OF SYMBOLS 1 TFT 2 Gate bus wiring 2a Gate electrode 4 Video signal electrode 10 Insulating substrate 12 Gate insulating film 15 Source electrode 16 Drain electrode 17 Transparent electrode line 18 Protective film 19 Picture element electrode 22 Light shielding film 23 Window part 24 Gap area 25 Contact hole
Claims (1)
該第2の基板間に封入され液晶層と、該第1の基板上に
列を成して設けられた絵素電極と、該絵素電極のそれぞ
れに接続されて列を成す薄膜トランジスタと、該薄膜ト
ランジスタのゲート電極に接続されたゲートバス配線
と、列を成す該薄膜トランジスタのソース電極を該列の
次の列の薄膜トランジスタに接続された該ゲートバス配
線に接続するための透明電極線と、該絵素電極のそれぞ
れに対向して該第2の基板上に設けられた映像信号電極
と、を備え、該絵素電極が該透明電極線上に絶縁膜を介
して重畳されているアクティブマトリクス表示装置。1. A first and a second insulating substrate, a liquid crystal layer sealed between the first and the second substrate, and picture elements provided in rows on the first substrate. An electrode, a thin film transistor connected to each of the picture element electrodes to form a column, a gate bus line connected to the gate electrode of the thin film transistor, and a thin film transistor of the next column to the source electrode of the thin film transistor. A transparent electrode line for connecting to the gate bus wiring connected to the pixel bus, and a video signal electrode provided on the second substrate so as to face each of the pixel electrodes. Is an active matrix display device overlaid on the transparent electrode line via an insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2653891A JP2613979B2 (en) | 1991-02-20 | 1991-02-20 | Active matrix display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2653891A JP2613979B2 (en) | 1991-02-20 | 1991-02-20 | Active matrix display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04264530A JPH04264530A (en) | 1992-09-21 |
JP2613979B2 true JP2613979B2 (en) | 1997-05-28 |
Family
ID=12196274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2653891A Expired - Lifetime JP2613979B2 (en) | 1991-02-20 | 1991-02-20 | Active matrix display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2613979B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2776376B2 (en) * | 1996-06-21 | 1998-07-16 | 日本電気株式会社 | Active matrix liquid crystal display panel |
-
1991
- 1991-02-20 JP JP2653891A patent/JP2613979B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04264530A (en) | 1992-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3401589B2 (en) | TFT array substrate and liquid crystal display | |
JPH1010548A (en) | Active matrix substrate and its production | |
JPH10270710A (en) | Liquid crystal display device and manufacture thereof | |
JPH10319431A (en) | Thin film transistor array substrate | |
JPH08179351A (en) | Array substrate for display device | |
US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
JPH0546932B2 (en) | ||
JPH04265945A (en) | Active matrix substrate | |
JP2624355B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2613979B2 (en) | Active matrix display device | |
JP3265687B2 (en) | Liquid crystal display | |
JP2731044B2 (en) | Active matrix liquid crystal display | |
JPH10268356A (en) | Liquid crystal display device | |
JPH06163891A (en) | Thin film transistor | |
JPH0736061A (en) | Active matrix type liquid crystal display device | |
JPH0915646A (en) | Active matrix liquid crystal display element | |
JPH03212620A (en) | Active matrix type liquid crystal display device | |
JP2533953B2 (en) | Active matrix substrate | |
JP2895698B2 (en) | Active matrix substrate | |
KR100282932B1 (en) | Thin film device | |
JPH0695142A (en) | Liquid crystal display device | |
KR100232545B1 (en) | A liquid crystal display device | |
JPH05113578A (en) | Active matrix type display device | |
JPH06138491A (en) | Liquid crystal display device | |
JP2002303882A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |