JP2606086Y2 - 現象観測装置 - Google Patents
現象観測装置Info
- Publication number
- JP2606086Y2 JP2606086Y2 JP1993043516U JP4351693U JP2606086Y2 JP 2606086 Y2 JP2606086 Y2 JP 2606086Y2 JP 1993043516 U JP1993043516 U JP 1993043516U JP 4351693 U JP4351693 U JP 4351693U JP 2606086 Y2 JP2606086 Y2 JP 2606086Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shield case
- impedance
- input impedance
- high input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、オシロスコープ等に用
いる広帯域高入力インピーダンス減衰装置に関し、特に
回路の接地インピーダンスによる周波数平坦度への悪影
響を低減した高入力インピーダンス減衰装置に関する。
いる広帯域高入力インピーダンス減衰装置に関し、特に
回路の接地インピーダンスによる周波数平坦度への悪影
響を低減した高入力インピーダンス減衰装置に関する。
【０００２】
【従来の技術】従来のオシロスコープにおける入力部の
構成例を図３に示す。図において、１は入力信号が供給
されるプローブやケーブルが接続される入力コネクタで
ある。２は入力コネクタ１の中心導体、３は入力コネク
タの接地リード部である。４はアッテネータ回路で、入
力信号を減衰させる。５はバッファアンプ回路で、アッ
テネータ回路４からの出力のインピーダンス変換をす
る。６は基板で、アッテネータ回路４およびバッファア
ンプ回路５等が配置されている。前記した入力コネクタ
１の接地リード部３は、シールドケース８に接続されて
いる。
構成例を図３に示す。図において、１は入力信号が供給
されるプローブやケーブルが接続される入力コネクタで
ある。２は入力コネクタ１の中心導体、３は入力コネク
タの接地リード部である。４はアッテネータ回路で、入
力信号を減衰させる。５はバッファアンプ回路で、アッ
テネータ回路４からの出力のインピーダンス変換をす
る。６は基板で、アッテネータ回路４およびバッファア
ンプ回路５等が配置されている。前記した入力コネクタ
１の接地リード部３は、シールドケース８に接続されて
いる。
【０００３】アッテネータ回路（減衰回路とも言う）４
およびバッファアンプ回路（緩衝増幅回路とも言う）５
は、いずれも高入力インピーダンスを有する。７はグラ
ンドパターンで、基板６上に接地電位を供給する。上述
のシールドケース８には、基板６およびその他の回路基
板が収納配置される。ＺPはグランドパターンによるイ
ンピーダンスを示し、Ｚ1は基板６上のアッテネータ回
路４の周辺のグランドパターン７とシールドケース８と
の接続インピーダンスを示し、Ｚ2は基板６上のバッフ
ァアンプ回路５の周辺のグランドパターン７とシールド
ケース８との接続インピーダンスを示す。シールドケー
ス８自体のインピーダンスは充分低いものとしている。
およびバッファアンプ回路（緩衝増幅回路とも言う）５
は、いずれも高入力インピーダンスを有する。７はグラ
ンドパターンで、基板６上に接地電位を供給する。上述
のシールドケース８には、基板６およびその他の回路基
板が収納配置される。ＺPはグランドパターンによるイ
ンピーダンスを示し、Ｚ1は基板６上のアッテネータ回
路４の周辺のグランドパターン７とシールドケース８と
の接続インピーダンスを示し、Ｚ2は基板６上のバッフ
ァアンプ回路５の周辺のグランドパターン７とシールド
ケース８との接続インピーダンスを示す。シールドケー
ス８自体のインピーダンスは充分低いものとしている。
【０００４】入力コネクタ１の中心導体２は、基板６上
のアッテネータ回路４に直接接続されている。一方、入
力コネクタ１の接地リード部３は、シールドケース８に
接続されている。基板６とシールドケース８の接続は、
基板６上のグランドパターン７をシールドケース８に直
接半田付けしたり、ビスで止めたり、あるいはコネクタ
接続するという方法により行われる。このような接地電
位の接続方法においては、接続インピーダンスおよび基
板６のグランドパターン７のインピーダンスを下げるた
めに、回路基板のグランドパターン７を広くとり、グラ
ンドパターン７全体をシールドケース８に接続する。し
かしながら、基板６上のグランドパターン７とシールド
ケース８との間の接続インピーダンスを完全になくすこ
とは不可能である。
のアッテネータ回路４に直接接続されている。一方、入
力コネクタ１の接地リード部３は、シールドケース８に
接続されている。基板６とシールドケース８の接続は、
基板６上のグランドパターン７をシールドケース８に直
接半田付けしたり、ビスで止めたり、あるいはコネクタ
接続するという方法により行われる。このような接地電
位の接続方法においては、接続インピーダンスおよび基
板６のグランドパターン７のインピーダンスを下げるた
めに、回路基板のグランドパターン７を広くとり、グラ
ンドパターン７全体をシールドケース８に接続する。し
かしながら、基板６上のグランドパターン７とシールド
ケース８との間の接続インピーダンスを完全になくすこ
とは不可能である。
【０００５】
【考案が解決しようとする課題】このため、アッテネー
タ回路４およびバッファアンプ回路５を介した信号伝達
特性の高周波領域において、平坦度に悪影響がでるとい
う問題が発生する。本考案はこのような課題を解決する
ものであり、高入力インピーダンスを有する減衰装置に
おいて、入力信号が高周波領域にあっても、平坦度に影
響のない高入力インピーダンス減衰装置を実現すること
を目的とする。
タ回路４およびバッファアンプ回路５を介した信号伝達
特性の高周波領域において、平坦度に悪影響がでるとい
う問題が発生する。本考案はこのような課題を解決する
ものであり、高入力インピーダンスを有する減衰装置に
おいて、入力信号が高周波領域にあっても、平坦度に影
響のない高入力インピーダンス減衰装置を実現すること
を目的とする。
【０００６】
【課題を解決するための手段】本考案は、接地電位に保
持されたシールドケースと、シールドケース内に収納さ
れ、高入力インピーダンス減衰回路および高入力インピ
ーダンス緩衝増幅回路が配置され、これら高入力インピ
ーダンス減衰回路および高入力インピーダンス緩衝増幅
回路の周辺にはそれぞれグランドパターンが形成された
基板と、前記高入力インピーダンス減衰回路の入力部分
に信号線が直接接続され、接地リード部が前記シールド
ケースに固定された入力コネクタとを設け、前記基板に
おいて、高入力インピーダンス減衰回路の周辺のグラン
ドパターンのみを前記シールドケースに接続したことを
特徴とする高入力インピーダンス減衰装置である。
持されたシールドケースと、シールドケース内に収納さ
れ、高入力インピーダンス減衰回路および高入力インピ
ーダンス緩衝増幅回路が配置され、これら高入力インピ
ーダンス減衰回路および高入力インピーダンス緩衝増幅
回路の周辺にはそれぞれグランドパターンが形成された
基板と、前記高入力インピーダンス減衰回路の入力部分
に信号線が直接接続され、接地リード部が前記シールド
ケースに固定された入力コネクタとを設け、前記基板に
おいて、高入力インピーダンス減衰回路の周辺のグラン
ドパターンのみを前記シールドケースに接続したことを
特徴とする高入力インピーダンス減衰装置である。
【０００７】
【作用】基板に形成されているグランドパターンとシー
ルドケースとの接続関係を変更することにより電流経路
が制限され、高周波領域における信号伝達特性の平坦度
が改善された高入力インピーダンス減衰装置を実現でき
る。
ルドケースとの接続関係を変更することにより電流経路
が制限され、高周波領域における信号伝達特性の平坦度
が改善された高入力インピーダンス減衰装置を実現でき
る。
【０００８】
【実施例】図１に、本考案の一実施例の構成図を示す。
図において、図３と同一のものは同符号を付ける。この
構成において、アッテネータ回路４およびバッファアン
プ回路５の接地電位は、基板６上のグランドパターン７
によって接続される。外部からの被測定対象の信号は入
力コネクタ１に入力され、中心導体２を介して基板６上
のアッテネータ回路４に入力される。一方、入力コネク
タ１の接地リード部３は、シールドケース８に固定接続
される。
図において、図３と同一のものは同符号を付ける。この
構成において、アッテネータ回路４およびバッファアン
プ回路５の接地電位は、基板６上のグランドパターン７
によって接続される。外部からの被測定対象の信号は入
力コネクタ１に入力され、中心導体２を介して基板６上
のアッテネータ回路４に入力される。一方、入力コネク
タ１の接地リード部３は、シールドケース８に固定接続
される。
【０００９】基板６上におけるアッテネータ回路４の周
辺のグランドパターン７とシールドケース８とは、ビス
止めやハンダ付け或いはコネクタ等で接続されている。
これに対し、バッファアンプ回路５の周辺のグランドパ
ターン７は、シールドケース８に直接接続しないように
なっている。
辺のグランドパターン７とシールドケース８とは、ビス
止めやハンダ付け或いはコネクタ等で接続されている。
これに対し、バッファアンプ回路５の周辺のグランドパ
ターン７は、シールドケース８に直接接続しないように
なっている。
【００１０】このような構成における動作を説明する。
図２に本考案の構成による電気的等価回路を示し、図４
に従来例の構成による電気的等価回路を示す。図１にお
いて、アッテネータ回路４を、抵抗ＲaとコンデンサＣa
の並列回路と、抵抗ＲbとコンデンサＣbの並列回路とを
接続したものとして表現している。
図２に本考案の構成による電気的等価回路を示し、図４
に従来例の構成による電気的等価回路を示す。図１にお
いて、アッテネータ回路４を、抵抗ＲaとコンデンサＣa
の並列回路と、抵抗ＲbとコンデンサＣbの並列回路とを
接続したものとして表現している。
【００１１】ここで Ｚa＝Ｒa／（１＋ｊωＲaＣa） Ｚb＝Ｒb／（１＋ｊωＲbＣb） として表現し、バッファアンプ回路５の入力インピーダ
ンスは充分高いものとする。また、アッテネータ回路４
の周辺のグランドパターン７とシールドケース８を接続
したことによるインピーダンスをＺ1と表現する。
ンスは充分高いものとする。また、アッテネータ回路４
の周辺のグランドパターン７とシールドケース８を接続
したことによるインピーダンスをＺ1と表現する。
【００１２】このＺaおよびＺb、グランドパターン７に
よるインピーダンスＺP、その他接続によるインピーダ
ンスＺ1，Ｚ2を用いて、図２および図４の電気的等価回
路を記述する。図２および図４において、ｉは入力コネ
クタ１を介して供給される回路全体の電流を示す。ま
た、ｉ2はグランドパターン７によるインピーダンスＺP
を介してバッファアンプ回路５のグランド端子またはイ
ンピーダンスＺ2に流れ込む電流を示す。ｉ1はインピー
ダンスＺ1を介してシールドケース８に流れ込む電流を
示す。
よるインピーダンスＺP、その他接続によるインピーダ
ンスＺ1，Ｚ2を用いて、図２および図４の電気的等価回
路を記述する。図２および図４において、ｉは入力コネ
クタ１を介して供給される回路全体の電流を示す。ま
た、ｉ2はグランドパターン７によるインピーダンスＺP
を介してバッファアンプ回路５のグランド端子またはイ
ンピーダンスＺ2に流れ込む電流を示す。ｉ1はインピー
ダンスＺ1を介してシールドケース８に流れ込む電流を
示す。
【００１３】まず、従来例の動作について説明する。こ
の時は図４にも示されるように、インピーダンスＺPと
インピーダンスＺ1があるために電流ｉ2が発生する。こ
のことを考慮に入れ、バッファアンプ回路５の実質的な
入力電圧Ｖin'（＝Ｖin−ＶGND）を表すと、 Ｖin'＝Ｚb・ｉ＋ＺP・ｉ2・・・（１） となることから、グランドパターン７によるインピーダ
ンスＺPの影響があることが理解される。
の時は図４にも示されるように、インピーダンスＺPと
インピーダンスＺ1があるために電流ｉ2が発生する。こ
のことを考慮に入れ、バッファアンプ回路５の実質的な
入力電圧Ｖin'（＝Ｖin−ＶGND）を表すと、 Ｖin'＝Ｚb・ｉ＋ＺP・ｉ2・・・（１） となることから、グランドパターン７によるインピーダ
ンスＺPの影響があることが理解される。
【００１４】一方、図１に示すように、アッテネータ回
路４の周辺のグランドパターン７のみをシールドケース
８に接続してバッファアンプ回路５の周辺のグランドパ
ターン７をシールドケース８に接続しなければ、図３に
おけるインピーダンスＺ2が無限大ということになり、
式（１）に示す電流ｉ2がｉ2＝０となることから、図１
の等価回路は図２に示すものとなることが理解される。
路４の周辺のグランドパターン７のみをシールドケース
８に接続してバッファアンプ回路５の周辺のグランドパ
ターン７をシールドケース８に接続しなければ、図３に
おけるインピーダンスＺ2が無限大ということになり、
式（１）に示す電流ｉ2がｉ2＝０となることから、図１
の等価回路は図２に示すものとなることが理解される。
【００１５】従って、図１の構成におけるバッファアン
プ回路５の実質的な入力電圧Ｖin'は、 Ｖin'＝Ｚb・ｉと表される。このため、入力信号の特性
はグランドパターン７のインピーダンスＺPに影響され
ないことが理解される。従って、アッテネータ回路４の
周辺のグランドパターン７とシールドケース８との接続
インピーダンスＺ1が、Ｚa，Ｚbに対して充分低けれ
ば、高入力インピーダンス減衰装置の伝達周波数特性
は、アッテネータ回路４の周波数特性によって決定さ
れ、接地による高周波領域での平坦度への影響は排除さ
れる。
プ回路５の実質的な入力電圧Ｖin'は、 Ｖin'＝Ｚb・ｉと表される。このため、入力信号の特性
はグランドパターン７のインピーダンスＺPに影響され
ないことが理解される。従って、アッテネータ回路４の
周辺のグランドパターン７とシールドケース８との接続
インピーダンスＺ1が、Ｚa，Ｚbに対して充分低けれ
ば、高入力インピーダンス減衰装置の伝達周波数特性
は、アッテネータ回路４の周波数特性によって決定さ
れ、接地による高周波領域での平坦度への影響は排除さ
れる。
【００１６】
【考案の効果】以上詳細に説明したように、本考案によ
れば、高入力インピーダンス減衰回路のグランドパター
ンを実質的にアッテネータ回路４の周辺部分とバッファ
アンプ回路５の周辺部分とに分けて、アッテネータ回路
４の周辺部分のグランドパターンのみをシールドケース
８に接続することにより電流経路を制限したために、基
板上のグランドパターンのインピーダンスの影響を受け
ることはなく、高周波領域における信号伝達特性の平坦
度を大幅に改善できる。
れば、高入力インピーダンス減衰回路のグランドパター
ンを実質的にアッテネータ回路４の周辺部分とバッファ
アンプ回路５の周辺部分とに分けて、アッテネータ回路
４の周辺部分のグランドパターンのみをシールドケース
８に接続することにより電流経路を制限したために、基
板上のグランドパターンのインピーダンスの影響を受け
ることはなく、高周波領域における信号伝達特性の平坦
度を大幅に改善できる。
【図１】本考案の一実施例の回路構成図である。
【図２】図１の動作説明のための電気的等価回路であ
る。
る。
【図３】本考案の従来例の回路構成図である。
【図４】図３の動作説明のための電気的等価回路であ
る。
る。
１ 入力コネクタ ２ 中心導体 ３ 入力コネクタの接地リード部 ４ アッテネータ回路 ５ バッファアンプ回路 ６ 基板 ７ グランドパターン ８ シールドケース
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/24 G01R 13/22
Claims (1)
- 【請求項１】接地電位に保持されたシールドケースと、 シールドケース内に収納され、高入力インピーダンス減
衰回路および高入力インピーダンス緩衝増幅回路が配置
され、これら高入力インピーダンス減衰回路および高入
力インピーダンス緩衝増幅回路の周辺にはそれぞれグラ
ンドパターンが形成された基板と、 前記高入力インピーダンス減衰回路の入力部分に信号線
が直接接続され、接地リード部が前記シールドケースに
固定された入力コネクタとを設け、 前記基板において、高入力インピーダンス減衰回路の周
辺のグランドパターンのみを前記シールドケースに接続
したことを特徴とする高入力インピーダンス減衰装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993043516U JP2606086Y2 (ja) | 1993-08-09 | 1993-08-09 | 現象観測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993043516U JP2606086Y2 (ja) | 1993-08-09 | 1993-08-09 | 現象観測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0714722U JPH0714722U (ja) | 1995-03-10 |
| JP2606086Y2 true JP2606086Y2 (ja) | 2000-09-11 |
Family
ID=12665915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993043516U Expired - Fee Related JP2606086Y2 (ja) | 1993-08-09 | 1993-08-09 | 現象観測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606086Y2 (ja) |
-
1993
- 1993-08-09 JP JP1993043516U patent/JP2606086Y2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 「電子回路のノイズ技術」、山崎弘郎編、オーム社、昭和６１年５月２０日第１版第５刷発行、ｐ．４９〜５１、「３．５．３接地方式」の欄 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714722U (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175228B1 (en) | Electronic probe for measuring high impedance tri-state logic circuits | |
| JP4518797B2 (ja) | ビデオ信号の自動等化 | |
| JPS6338166A (ja) | ピン・プロ−ブ | |
| JP2845210B2 (ja) | 電磁放射を低減するグランド構成 | |
| JP3666967B2 (ja) | グランド間接続構造 | |
| JPH06331657A (ja) | プローブ | |
| JP2606086Y2 (ja) | 現象観測装置 | |
| JP3297215B2 (ja) | 平衡伝送線路の電磁妨害防止装置 | |
| US5880657A (en) | Printed wiring board modified gull wing signal lead connection | |
| JPH04322539A (ja) | 伝送回路ネットワーク | |
| JP4748376B2 (ja) | 同軸ケーブルおよびこれを用いた伝送回路 | |
| US5392001A (en) | Capacitively-coupled amplifier with improved low frequency response | |
| JPH11258274A (ja) | プロ―ブ・チップ及びケ―ブル損失補償方法 | |
| JP2628262B2 (ja) | プローブ減衰器 | |
| JPH07192926A (ja) | Ｌａｎ用インターフェースモジュール | |
| US20040123994A1 (en) | Method and structure for suppressing EMI among electrical cables for use in semiconductor test system | |
| US6566974B2 (en) | Connection structure for noise reduction impedance element, noise reduction impedance element positioning method, and recording medium having noise reduction impedance element positioning program recorded therein | |
| JP2793455B2 (ja) | 高周波用ｉｃ | |
| JPH08242047A (ja) | プリント配線板 | |
| JP4364714B2 (ja) | ループスルー・リターンロス回路 | |
| US5796853A (en) | Speaker and amplifier system | |
| JPH0716116B2 (ja) | 電子装置 | |
| JP7497232B2 (ja) | プリント回路板、プリント配線板、及び電子機器 | |
| JP2584580Y2 (ja) | 半導体素子測定用プローブ | |
| JPH0712118B2 (ja) | 電子回路内で発生するノイズの発生を防止する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |