[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2601085B2 - Functional electron-emitting device and method of manufacturing the same - Google Patents

Functional electron-emitting device and method of manufacturing the same

Info

Publication number
JP2601085B2
JP2601085B2 JP31049191A JP31049191A JP2601085B2 JP 2601085 B2 JP2601085 B2 JP 2601085B2 JP 31049191 A JP31049191 A JP 31049191A JP 31049191 A JP31049191 A JP 31049191A JP 2601085 B2 JP2601085 B2 JP 2601085B2
Authority
JP
Japan
Prior art keywords
emitter
substrate
insulating layer
gate
wedge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31049191A
Other languages
Japanese (ja)
Other versions
JPH052985A (en
Inventor
彰 金子
亨 菅野
啓子 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP31049191A priority Critical patent/JP2601085B2/en
Priority to DE1991628702 priority patent/DE69128702T2/en
Priority to EP19910311052 priority patent/EP0490536B1/en
Publication of JPH052985A publication Critical patent/JPH052985A/en
Priority to US08/227,228 priority patent/US5469015A/en
Application granted granted Critical
Publication of JP2601085B2 publication Critical patent/JP2601085B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電子の電界放出現象を
利用し、信号の増幅、変調、あるいはスイッチング等の
機能を持つ三端子デバイスとして用いる機能性電子放出
素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a functional electron-emitting device which utilizes a field emission phenomenon of electrons and is used as a three-terminal device having functions such as signal amplification, modulation and switching.

【0002】[0002]

【従来の技術】最近、微細加工技術の進展に伴い、微小
な電子放出素子、いわゆる冷陰極に関する研究開発が活
発になってきており、幾つかあるタイプの中で、電界放
出型の電子放出素子が種々の長所を有することから注目
されている。電界放出型の電子放出素子においては、電
子を放出させるために、エミッタの先端の曲率を数百nm
以下となるように針状加工し、このエミッタ先端に10
7V/cm程度の強電界を集中させることにより、電子放
出を行わせるようになっている。
2. Description of the Related Art Recently, with the development of microfabrication technology, research and development on minute electron-emitting devices, so-called cold cathodes, have been actively conducted. Has attracted attention because of its various advantages. In a field emission type electron-emitting device, the curvature of the tip of the emitter is set to several hundred nm in order to emit electrons.
Needle processing is performed so that
Electrons are emitted by concentrating a strong electric field of about 7 V / cm.

【0003】上述の微小な電子放出素子を用いた新たな
デバイスとして、IEDM86、33.1、776頁に
示されている構成の電界放出型の真空トランジスタが提
案されている。その構成について図11に示す断面図を
参照しながら説明する。
As a new device using the above-mentioned minute electron-emitting device, a field-emission vacuum transistor having a configuration shown in IEDM86, 33.1, pp. 776 has been proposed. The configuration will be described with reference to the cross-sectional view shown in FIG.

【0004】図11において、基板100としてSiが
用いられ、この基板100が加工されて電子放出部であ
る円錐状のエミッタ101が形成されている。基板10
0の上にエミッタ101の外方でSiO2から成る絶縁
層102が形成され、絶縁層102の上にエミッタ10
1に対し、順次所定の間隔をおいてゲート103とコレ
クタ104が形成されている。そして、エミッタ100
とゲート103に信号入力部105とバイアス電源10
6が接続され、エミッタ101とコレクタ104に負荷
抵抗107とコレクタ電源108が接続されている。
In FIG. 11, Si is used as a substrate 100, and the substrate 100 is processed to form a conical emitter 101 as an electron emitting portion. Substrate 10
On the insulating layer 102, an insulating layer 102 made of SiO 2 is formed outside the emitter 101.
The gate 103 and the collector 104 are sequentially formed at predetermined intervals with respect to 1. And the emitter 100
, Gate 103 and signal input unit 105 and bias power supply 10
6 is connected, and a load resistor 107 and a collector power supply 108 are connected to the emitter 101 and the collector 104.

【0005】以上のような構成において、バイアス電源
106によってゲート103とエミッタ101の間に適
当なバイアス電圧を印加しておき、信号入力部105の
電圧を変化させると、ゲート103とエミッタ101の
間の電圧がバイアス電圧と入力信号電圧との和となり、
エミッタ101からその合成電圧に応じて電子111を
放出させることができる。このとき、コレクタ電源10
8に充分な電圧を印加しておくことにより、真空中に放
出された電子111をコレクタ104に取り込むことが
でき、その結果、抵抗107に電源が流れ、端子109
と110の間に電圧変化が生じる。すなわち、信号入力
部105の電圧変化に応じてコレクタ104の出力端子
110の電圧を変化させることができ、一種のトランジ
スタ動作、あるいはスイッチング動作を可能とする。そ
して、通常のトランジスタにおいては固体中を電子が走
行するのに対し、この電子放出素子においては電子が真
空中を走行するため、高速動作が可能となる。
In the above-described configuration, an appropriate bias voltage is applied between the gate 103 and the emitter 101 by the bias power supply 106 and the voltage of the signal input unit 105 is changed. Is the sum of the bias voltage and the input signal voltage,
Electrons 111 can be emitted from emitter 101 according to the combined voltage. At this time, the collector power supply 10
By applying a sufficient voltage to 8, electrons 111 emitted into a vacuum can be taken into the collector 104, and as a result, power flows through the resistor 107 and the terminal 109.
And a voltage change occurs between 110 and 110. That is, the voltage of the output terminal 110 of the collector 104 can be changed according to the voltage change of the signal input unit 105, and a kind of transistor operation or switching operation can be performed. In a normal transistor, electrons travel in a solid, whereas in the electron-emitting device, electrons travel in a vacuum, so that high-speed operation is possible.

【0006】また、上述の微小な電子放出素子を用いた
新たなデバイスの他の例として、第51回応用物理学会
学術講演会予稿集、(1990)p1209に示されて
いるような図12の構成の三極素子が提案されている。
図12において、図12(a)は三極素子の平面図、図
12(b)はそのA−A線に沿う断面図である。以下そ
の構成を図12を用いて説明する。基板51上に楔型の
エミッタ52と、そのエミッタ52の先端から所定の間
隔をおいて形成され一部円柱状に加工されたゲート53
と、ゲート53に対してエミッタ52と反対側に所定の
間隔をおいて形成されたアノード54を有し、さらにエ
ミッタ52とゲート53及びゲート53とアノード54
の間の基板51の一部が除去されて構成である。
[0006] As another example of a new device using the above-mentioned minute electron-emitting device, as shown in FIG. 12 shown in the 51st Annual Meeting of the Japan Society of Applied Physics, (1990) p1209. A three-pole element having a configuration has been proposed.
In FIG. 12, FIG. 12A is a plan view of the triode, and FIG. 12B is a cross-sectional view along the line AA. The configuration will be described below with reference to FIG. A wedge-shaped emitter 52 on a substrate 51, and a gate 53 formed at a predetermined interval from the tip of the emitter 52 and partially processed into a columnar shape
And an anode 54 formed at a predetermined distance from the gate 53 on the side opposite to the emitter 52. The anode 52 and the gate 53, and the gate 53 and the anode 54
Is partially removed.

【0007】次に図13(a)〜(e)を用いてその作
製方法を説明する。図13(a)に示すように基板51
上にタングステン(W)薄膜62を形成し、さらにその
上にレジスト63を所定の形状に形成する。次に図13
(b)に示すようにレジスト63をマスクにW薄膜62
をエッチングする。次に図13(c)に示すようにゲー
ト53の一部を円柱状に加工するため再度レジスト65
を所定の形状に形成し、その後、図13(d)に示すよ
うに再度W薄膜62をエッチングする。このようにして
エミッタ52、ゲート53、及びアノード54を形成
し、最後に図13(e)に示すように、基板の一部をエ
ッチングするものである。
Next, a method of fabricating the same will be described with reference to FIGS. As shown in FIG.
A tungsten (W) thin film 62 is formed thereon, and a resist 63 is further formed thereon in a predetermined shape. Next, FIG.
As shown in (b), the W thin film 62 is formed using the resist 63 as a mask.
Is etched. Next, as shown in FIG. 13C, a resist 65 is formed again to process a part of the gate 53 into a columnar shape.
Is formed in a predetermined shape, and then the W thin film 62 is etched again as shown in FIG. Thus, the emitter 52, the gate 53, and the anode 54 are formed, and finally, as shown in FIG. 13E, a part of the substrate is etched.

【0008】次に上述のように構成された三極素子につ
いて、以下その動作について説明する。図13におい
て、エミタ52を負、ゲート53を正となるように両者
の間に電圧を印加し、所定以上の電界がエミッタ52に
印加されるとエミッタ52から電子が放出される。そし
て、印加電圧を変化させると放出電子量を変化させるこ
とができ、アノード54に十分な電圧を印加しておくこ
とによりエミッタ52から放出された電子をアノード5
4に取り込むことができる。即ち、エミッタ52とゲー
ト53間の電圧の変化によりアノード54に流入する電
子量を変化させることができ、一種のトランジスタ動作
あるいはスイッチング動作ができる。さらに、通常のト
ランジスタにおいては固体中を電子が走行するのに対
し、このデバイスの電子は真空中を走行するため、高速
動作が可能となる。
Next, the operation of the triode constructed as described above will be described. In FIG. 13, a voltage is applied between the emitter 52 and the gate 53 so that the emitter 52 becomes negative and the gate 53 becomes positive. When a predetermined electric field or more is applied to the emitter 52, electrons are emitted from the emitter 52. When the applied voltage is changed, the amount of emitted electrons can be changed. By applying a sufficient voltage to the anode 54, electrons emitted from the emitter 52 can be reduced.
4 can be captured. That is, the amount of electrons flowing into the anode 54 can be changed by changing the voltage between the emitter 52 and the gate 53, and a kind of transistor operation or switching operation can be performed. Furthermore, while electrons travel in a solid state in a normal transistor, the electrons in this device travel in a vacuum, so that high-speed operation is possible.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来例のうち、前者においては、エミッタ材料として半導
体を用い、その材料特有の性質を利用して異方性エッチ
ングによりエミッタ101部分の加工を行っている。こ
のようにエミッタ材料が半導体であるため、金属材料に
比べて仕事関数が高くなり、電子放出量が小さくなる。
その結果、信号出力が小さくなり、真空トランジスタ素
子、あるいはスイッチング素子などのデバイスとしての
特性を十分に生かすことができないなどの問題がある。
However, in the former of the above-mentioned conventional examples, in the former, a semiconductor is used as an emitter material, and the emitter 101 is processed by anisotropic etching utilizing the characteristic property of the material. I have. As described above, since the emitter material is a semiconductor, the work function is higher and the electron emission amount is smaller than that of the metal material.
As a result, there is a problem that the signal output becomes small, and the characteristics as a device such as a vacuum transistor element or a switching element cannot be fully utilized.

【0010】また、後者においては、動作電圧が高く、
また素子の作製方法において2回のレジストパターニン
グを行うので位置合わせが必要となり、高度な微細加工
技術を必要とするため、素子の再現性および特性の安定
性に関して問題があった。
In the latter, the operating voltage is high,
Further, since resist patterning is performed twice in the device manufacturing method, alignment is required, and a high-level fine processing technique is required. Therefore, there is a problem with respect to reproducibility of the device and stability of characteristics.

【0011】本発明は、上記のような従来技術の問題を
解決するものであり、エミッタ部として仕事関数の低い
材料を用いることにより、動作電圧を下げることができ
ると共に、電子放出量を増やすことができ、したがっ
て、信号出力の増加、S/Nの向上を図ることができ、
また、製造が簡単で歩留まりを向上させることができる
ようにした機能性電子放出素子と、再現性および特性の
良好な素子作成が可能な製造方法を提供することを目的
とするものである。
An object of the present invention is to solve the above-mentioned problems of the prior art. By using a material having a low work function as the emitter, it is possible to reduce the operating voltage and increase the amount of electron emission. Therefore, the signal output can be increased and the S / N can be improved.
It is another object of the present invention to provide a functional electron-emitting device that can be manufactured easily and can improve the yield, and a manufacturing method capable of producing a device with good reproducibility and characteristics.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するため
の本発明の技術的手段は、基板と、前記基板上に形成さ
れ、少なくとも平面において一部分の幅が徐々に変わる
楔状部を有するエミッタ部と、前記基板上に前記エミッ
タ部から所定の間隔をおいて形成された絶縁層と、前記
絶縁層上で前記エミッタ部から所定の間隔をおいて形成
された、エミッタ部の楔状部分のエッジ部とほぼ平行な
エッジ部を有するゲート部と、前記絶縁層上で前記ゲー
ト部に対し、前記エミッタ部と反対側で所定の間隔をお
いて形成されたコレクタ部とを備えたものである。
The technical means of the present invention for solving the above-mentioned problems is to provide a substrate and a substrate formed on the substrate, wherein at least a part of the width gradually changes in a plane.
An emitter portion having a wedge-shaped portion;
An insulating layer formed at a predetermined distance from the
Formed at a predetermined distance from the emitter on the insulating layer
Is almost parallel to the edge of the wedge-shaped part of the emitter.
A gate part having an edge part, and the gate on the insulating layer.
A predetermined distance from the emitter section on the side opposite to the emitter section.
And a collector portion formed by the above method.

【0013】または、基板と、前記基板上に所定の形状
に形成された導電層と、前記導電層と電気的に接続され
た平面において一部分の幅が徐々に変わる楔状部を有す
るエミッタ部と、前記エミッタ部から所定の間隔をおい
て形成された絶縁層と、前記絶縁層上で前記エミッタ部
から所定の間隔をおいて形成された、エミッタ部の楔状
部分のエッジ部とほぼ平行なエッジ部を有するゲート部
と、前記絶縁層上で前記ゲート部に対し、前記エミッタ
部と反対側で所定の間隔をおいて形成されたコレクタ部
とを備えたものである。
Alternatively, a substrate, a conductive layer formed in a predetermined shape on the substrate, and electrically connected to the conductive layer
Has a wedge-shaped part whose width gradually changes in a flat plane
And a predetermined distance from the emitter section.
An insulating layer formed on the insulating layer;
Wedge-shaped emitter section formed at a predetermined distance from
Gate having an edge substantially parallel to the edge of the part
And a collector portion formed on the insulating layer at a predetermined distance from the gate portion on a side opposite to the emitter portion.

【0014】または、基板が導電性材料により形成さ
れ、前記基板上にこの基板の所定の部分を露出させて絶
縁層が設けられ、エミッタ部が前記露出部により前記導
電性基板と電気的に接続された平面において一部分の幅
が徐々に変わる楔状部を有するエミッタ部と、前記エミ
ッタ部から所定の間隔をおいて形成された絶縁層と、前
記絶縁層上で前記エミッタ部から所定の間隔をおいて形
成されたエミッタ部の楔状部分のエッジ部とほぼ平行な
エッジ部を有するゲート部と、前記絶縁層上で前記ゲー
ト部に対し、前記エミッタ部と反対側で所定の間隔をお
いて形成されたコレクタ部とを備えたものである。
Alternatively, the substrate is formed of a conductive material.
And exposing a predetermined portion of the substrate on the substrate and isolating the substrate.
An edge layer is provided, and the emitter portion is connected to the conductive portion by the exposed portion.
Partial width in a plane electrically connected to the conductive substrate
An emitter portion having a wedge-shaped portion that gradually changes, an insulating layer formed at a predetermined interval from the emitter portion, and an emitter portion formed at a predetermined interval from the emitter portion on the insulating layer . Almost parallel to the edge of the wedge
A gate portion having an edge portion ; and a collector portion formed on the insulating layer at a predetermined distance from the gate portion on a side opposite to the emitter portion.

【0015】または、基板と、前記基板上に形成され、
少なくとも平面において一部分の幅が徐々に変わる楔状
部を有するエミッタ部と、前記基板上に前記エミッタ部
から所定の間隔をおいて所定の形状に形成された絶縁層
と、前記絶縁層の上の所定の部分に形成された、エミッ
タ部の楔状部分のエッジ部とほぼ平行なエッジ部を有す
るゲート部と、前記ゲート部に対し、前記エミッタ部と
反対側に所定の間隔をおいて前記基板上に形成されたコ
レクタ部とを備えたものである。
[0015] Or, a substrate, formed on the substrate,
Wedge-like shape with gradually changing width at least in a plane
An emitter portion having a portion, and the emitter portion on the substrate
Insulating layer formed in a predetermined shape at a predetermined distance from
And an emitter formed at a predetermined portion on the insulating layer.
Has an edge almost parallel to the edge of the wedge-shaped part
A gate portion, and the emitter portion with respect to the gate portion.
A chip formed on the substrate at a predetermined interval on the opposite side
And a rectifier unit .

【0016】[0016]

【0017】[0017]

【0018】また、前記各技術手段において、入力信号
によりゲート部とエミッタ部の間の電圧を変化させ、コ
レクタ部より出力信号を得るように構成することができ
る。
In each of the above technical means, the voltage between the gate and the emitter may be changed by an input signal to obtain an output signal from the collector.

【0019】そして、基板上に第1の導電層を形成し、
前記第1の導電層上に、少なくとも平面において一部分
の幅が徐々に変わる楔状部を有し、前記楔状部から所定
の間隔をおいて所定の形状を有する被覆材を形成し、前
記被覆材をマスクとして前記第1の導電層を被覆材より
も所定の間隔だけ小さくエッチング加工し、前記基板及
び前記被覆材上の所定の部分に絶縁層と第2の導電層を
順次形成し、前記被覆材を除去することにより被覆材上
の前記絶縁層と前記第2の導電層を除去するようにした
ものである。
Then, a first conductive layer is formed on the substrate,
On the first conductive layer, a wedge-shaped portion having a width that is gradually changed at least in a plane is formed, and a coating material having a predetermined shape is formed at a predetermined interval from the wedge-shaped portion. Etching the first conductive layer as a mask by a predetermined distance smaller than the coating material, and sequentially forming an insulating layer and a second conductive layer on predetermined portions of the substrate and the coating material; Is removed to remove the insulating layer and the second conductive layer on the covering material.

【0020】[0020]

【作用】したがって、本発明によれば、エミッタ部とゲ
ート部の間に所定の電圧を印加した状態で、信号入力部
より電圧を入力することにより、その合成電圧に応じて
エミッタ部から電子を放出することができ、さらにコ
クタ部に所定の電圧を印加しておくことにより、放出さ
れた電子を効率良く取り込むことができ、コレクタ部の
出力端子の電圧を変化させることができる。即ち、入力
信号に応じて、コレクタ電圧を変調する機能を有する電
子放出素子を得ることができる。さらに、エミッタ部を
基板と別材料により形成することができるため、仕事関
数の低い材料を用いることにより、動作電圧を下げるこ
とができ、かつ電子放出量を増やすことができる。ま
た、蒸着技術と簡単なリソグラフィー技術で簡単に作製
することができる。
Therefore, according to the present invention, by inputting a voltage from the signal input section while a predetermined voltage is applied between the emitter section and the gate section, electrons are emitted from the emitter section according to the combined voltage. It can be released, by previously applying a predetermined voltage to the further collector <br/> Kuta unit may accept emitted electrons efficiently, by changing the voltage of the output terminal of the collector portion Can be . That is, input
An electrode that has the function of modulating the collector voltage according to the signal
An electron-emitting device can be obtained. Further, since the emitter section can be formed of a different material from the substrate , the
By using a low number of materials , the operating voltage can be reduced and the amount of electron emission can be increased. Further, it can be easily manufactured by a vapor deposition technique and a simple lithography technique.

【0021】また、本発明によれば、上記の構成でエミ
ッタとゲート間の間隔およびゲートとコレクタ間の間隔
を狭くすることができるため機能性電子放出素子の動作
電圧を低減化し、特性の安定性を向上させることができ
る。
Further, according to the present invention, the spacing between the emitter and the gate and the spacing between the gate and the collector can be reduced by the above configuration, so that the operating voltage of the functional electron-emitting device can be reduced and the characteristics can be stabilized. Performance can be improved.

【0022】そして、その製造方法では、製造工程にお
て、レジストのパターニングが一度だけあり、セルフ
アライメントを利用するため、容易に再現性よい機能性
電子放出素子を得ることができ、そしてエミッタとゲー
ト間の間隔およびゲートとアノード間の間隔をドライエ
ッチングによるサイドエッチング幅を利用するため、非
常に制御性の高い製造方法を提供するものであり、安定
な特性の素子を得ることができる。特に、エミッタ部の
楔状部分のエッジ部とほぼ平行なエッジ部を有するゲー
ト部を具備することから、低電圧での動作が可能であ
り、小さな信号入力を信号入力部から入力しても、コレ
クタ部において、十分な出力信号を得ることができる機
能性電子放出素子が提供できるものである。
In the manufacturing method, since the resist is patterned only once in the manufacturing process and self-alignment is used, it is possible to easily obtain a highly reproducible functional electron-emitting device. can, and Delahaye spacing between spacing and the gate and the anode of the emitter and gate
Since a side etching width by the etching is used, a manufacturing method with extremely high controllability is provided, and an element having stable characteristics can be obtained. In particular, the emitter
Game with edge substantially parallel to edge of wedge
Operation at low voltage.
Even if a small signal input is input from the signal input section,
Machine that can obtain a sufficient output signal in the
A functional electron-emitting device.

【0023】[0023]

【実施例】(実施例1)以下本発明の第1の実施例につ
いて、図面を参照しながら説明する。
(Embodiment 1) Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.

【0024】図1(a)、(b)は本発明の第1の実施
例における機能性電子放出素子を示し、図1(a)は平
面図、図1(b)は図1(a)のA−A線に沿う断面図
である(図1(a)の平面図では理解しやすいように図
1(b)に対応する各部に同方向の斜線等を付してい
る。)。
FIGS. 1A and 1B show a functional electron-emitting device according to a first embodiment of the present invention. FIG. 1A is a plan view and FIG. 1B is FIG. 1A is a cross-sectional view taken along the line AA of FIG. 1 (in the plan view of FIG. 1A, each part corresponding to FIG. 1B is hatched in the same direction for easy understanding).

【0025】図1(a)、(b)に示すように、ガラ
ス、セラミックス等から成る絶縁性の基板(金属性基板
を用いてもよい。)1の上にエミッタ2が形成されてい
る。このエミッタ2はMo、Ta、W、ZrC、LaB
6等の仕事関数の低い材料から成り、少なくともその一
部分の幅が徐々に直線状に狭くなるように変わり、先端
2aが尖鋭に形成されたいわゆる、楔状部を有するよう
に形成されている。基板1の上にはエミッタ2の楔状部
から所定の間隔をおいて、SiO2、Si34、Al2
3、Ta25等から成る絶縁層3が形成されている。絶
縁層3の上には少なくともエミッタ2の楔状部に対し、
その外方で所定の間隔をおいてMo、Ta、Cr、A
l、Au等から成るゲート4が形成されると共に、この
ゲート4に対し、エミッタ2とは反対側で所定の間隔を
おいてMo、Ta、Cr、Al、Au等から成るコレク
タ5が形成されている。6と7はエミッタ2とゲート4
との間に接続されたバイアス電源と信号入力部、8と9
はエミッタ2とコレクタ5との間に接続されたコレクタ
電源と抵抗、10と11は端子、12はエミッタ2の先
端2aから放出される電子である。
As shown in FIGS. 1A and 1B, an emitter 2 is formed on an insulating substrate (a metallic substrate may be used) 1 made of glass, ceramics or the like. This emitter 2 is composed of Mo, Ta, W, ZrC, LaB
It is made of a material having a low work function such as 6 and has a shape in which at least a part thereof is gradually and linearly narrowed so that the tip 2a has a sharply formed so-called wedge-shaped portion. SiO 2 , Si 3 N 4 , Al 2 O are provided on the substrate 1 at a predetermined distance from the wedge-shaped portion of the emitter 2.
3 , an insulating layer 3 made of Ta 2 O 5 or the like is formed. On the insulating layer 3, at least the wedge-shaped portion of the emitter 2
Mo, Ta, Cr, A at predetermined intervals outside
A gate 4 made of l, Au, or the like is formed, and a collector 5 made of Mo, Ta, Cr, Al, Au, or the like is formed on the gate 4 at a predetermined interval on the side opposite to the emitter 2. ing. 6 and 7 are emitter 2 and gate 4
Bias power supply and signal input section connected between
Is a collector power supply and a resistor connected between the emitter 2 and the collector 5, 10 and 11 are terminals, and 12 is electrons emitted from the tip 2a of the emitter 2.

【0026】以上の構成において、以下、その動作につ
いて説明する。上記のように、例えば、エミッタ2とゲ
ート4の間にバイアス電源6と信号入力部7を接続し、
エミッタ2とコレクタ5の間にコレクタ電源8と抵抗9
を接続し、まず、バイアス電源6によりエミッタ2とゲ
ート4の間に適当なバイアス電圧を印加する。次に、信
号入力部7より適当な電圧を入力すると、エミッタ2と
ゲート4の間の電圧はバイアス電圧と入力信号電圧との
和となり、その合成電圧に応じた電界がエミッタ2にか
かる。ここで、エミッタ2の各表面での電界は、ゲート
4とエミッタ2の各表面との幾何学的位置関係により定
まる合成電界であり、シュミレーション解析の結果、楔
状のエミッタ2の電界集中部が楔状部の尖鋭な先端2a
に最も集中して強いことがわかっている。電子放出は合
成電圧に応じたエミッタ2各部の電界により起こること
が、この楔状のエミッタ2においては、上記のようにそ
の先端部2aに特に電界が集中するため、ほとんどこの
エミッタ先端部2aから電子12を放出することができ
る。このとき、コレクタ電源8に十分な正の電圧を印加
しておくことにより、真空中に放出された電子12をコ
レクタ5に取り込むことができ、その結果、抵抗9に電
流が流れ、端子10と11の間に電圧の変化が生じる。
すなわち、信号入力部7での電圧変化に応じ、コレクタ
5の出力端子11より出力電圧の変化として出力を取り
出すことができる。そして、エミッタ2の材料として、
仕事関数の小さな材料を選ぶことができるので、その放
出電流12を大きくする事が出来、したがって、信号出
力の増加、S/Nの向上を図ることができる。
The operation of the above configuration will be described below. As described above, for example, the bias power supply 6 and the signal input unit 7 are connected between the emitter 2 and the gate 4,
Collector power supply 8 and resistor 9 between emitter 2 and collector 5
First, an appropriate bias voltage is applied between the emitter 2 and the gate 4 by the bias power supply 6. Next, when an appropriate voltage is input from the signal input unit 7, the voltage between the emitter 2 and the gate 4 becomes the sum of the bias voltage and the input signal voltage, and an electric field corresponding to the combined voltage is applied to the emitter 2. Here, the electric field on each surface of the emitter 2 is a composite electric field determined by the geometrical positional relationship between the gate 4 and each surface of the emitter 2. As a result of the simulation analysis, the electric field concentrated portion of the wedge-shaped emitter 2 becomes wedge-shaped. Sharp tip 2a
I know the most concentrated and strong. Electron emission occurs due to the electric field of each part of the emitter 2 according to the combined voltage. In the wedge-shaped emitter 2, the electric field is particularly concentrated on the tip 2a as described above. 12 can be released. At this time, by applying a sufficient positive voltage to the collector power supply 8, electrons 12 released into a vacuum can be taken into the collector 5, and as a result, a current flows through the resistor 9 and the terminal 10 During 11 the voltage change occurs.
That is, an output can be taken out as a change in output voltage from the output terminal 11 of the collector 5 in accordance with a voltage change in the signal input unit 7. And as a material of the emitter 2,
Since a material having a small work function can be selected, the emission current 12 can be increased, and therefore, the signal output can be increased and the S / N can be improved.

【0027】次に、上記第1の実施例における機能性電
子放出素子の製造工程の一例について図2(a)乃至
(e)に示す説明用断面図を参照しながら説明する。
Next, an example of a manufacturing process of the functional electron-emitting device according to the first embodiment will be described with reference to the sectional views shown in FIGS. 2A to 2E.

【0028】まず、図2(a)に示すように、ガラス、
セラミックス等から成る基板1の上にスパッター蒸着、
電子ビーム蒸着等でエミッタ2となるMo、Ta、W、
ZrC、LaB6等のエミッタ材料層13を膜厚300n
m〜1μmに形成し、続いてリソグラフィー技術を用いて
エミッタ材料層13の上に所定のパターンで膜厚1〜2
μmのレジスト14を形成した。次に図2(b)に示す
ように、エミッタ材料層13にエッチング加工を施し、
楔状のエミッタ2を形成した。このとき、アンダーエッ
チングが起きる条件を選択することにより、エミッタ2
をその外縁部がレジスト14より〜1μm程度小さくな
るように加工した。次に、図2(c)に示すように、基
板1とレジスト14の上からスパッター蒸着、電子ビー
ム蒸着、CVD等の方法でSiO2、Si34、Ta2
5等から成る絶縁層3とゲート4およびコレクタ5とな
るMo、Ta、Cr、Al、Au等から成る導電層15
をそれぞれ膜厚300nm〜1μmと200〜500nmに
順次形成した。次に図2(d)に示すように、レジスト
14をその上の絶縁層3と導電層15と共にリフトオフ
した後、再び、レジスト16を所定のパターンに形成し
た。その後、図2(e)に示すように、レジスト16を
マスクとして導電層15をエッチングし、レジスト16
を除去することにより、ゲート4とコレクタ5を形成し
た。図2(e)において、エミッタ2は左側に尖鋭な先
端2aを有する楔状となっている。この場合エミッタ先
端部2aはr1=0.1μm以下に、ゲート先端部14a
はr2=1μm以上になるように形成する。
First, as shown in FIG.
Sputter deposition on a substrate 1 made of ceramics, etc.
Mo, Ta, W, which becomes the emitter 2 by electron beam evaporation, etc.
ZrC, thickness emitter material layer 13, such as LaB 6 300n
m to 1 μm, and then a predetermined pattern on the emitter material layer 13 using a lithography technique.
A μm resist 14 was formed. Next, as shown in FIG. 2B, the emitter material layer 13 is etched.
A wedge-shaped emitter 2 was formed. At this time, by selecting the condition under which the under-etching occurs, the emitter 2
Was processed such that the outer edge portion was smaller than the resist 14 by about 1 μm. Next, as shown in FIG. 2C, SiO 2 , Si 3 N 4 , Ta 2 O are formed on the substrate 1 and the resist 14 by a method such as sputter deposition, electron beam deposition, or CVD.
An insulating layer 3 made of Mo, Ta, Cr, Al, Au, or the like, which becomes the gate 4 and the collector 5;
Were sequentially formed to a film thickness of 300 nm to 1 μm and 200 to 500 nm, respectively. Next, as shown in FIG. 2D, after the resist 14 was lifted off together with the insulating layer 3 and the conductive layer 15 thereon, the resist 16 was formed again in a predetermined pattern. Thereafter, as shown in FIG. 2E, the conductive layer 15 is etched using the resist 16 as a mask, and the resist 16 is etched.
Was removed to form a gate 4 and a collector 5. In FIG. 2E, the emitter 2 has a wedge shape having a sharp tip 2a on the left side. In this case, the tip 2a of the emitter is less than r 1 = 0.1 μm.
Is formed so that r 2 = 1 μm or more.

【0029】そして、コレクタ5に100〜300Vの
電圧を印加しておき、エミッタ2とゲート4の間に0〜
70Vの三角波電圧を印加したところ、印加電圧50V
以上になると電子12の放出が起こり、コレクタ5に放
出電子12の流入が生じた。すなわち、ゲート4の電位
変化に応じ、コレクタ電流の良好な制御を行うことがで
きた。
Then, a voltage of 100 to 300 V is applied to the collector 5, and 0 to 300 V is applied between the emitter 2 and the gate 4.
When a triangular wave voltage of 70 V was applied, the applied voltage was 50 V
At this point, the electrons 12 were emitted, and the emitted electrons 12 flowed into the collector 5. That is, good control of the collector current could be performed according to the potential change of the gate 4.

【0030】(実施例2)次に、本発明の第2実施例に
ついて説明する。図3(a)、(b)は本発明の第2の
実施例における機能性電子放出素子を示し、図3(a)
は平面図、図3(b)は図3(a)のB−B線に沿う断
面図である(図3(a)の平面図では理解しやすいよう
に図3(b)に対応する各部に同方向に斜線等を付して
いる。)。
(Embodiment 2) Next, a second embodiment of the present invention will be described. FIGS. 3A and 3B show a functional electron-emitting device according to a second embodiment of the present invention.
3B is a plan view, and FIG. 3B is a cross-sectional view taken along the line BB of FIG. 3A. (Each part corresponding to FIG. 3B is easy to understand in the plan view of FIG. 3A. In the same direction.

【0031】図3(a)、(b)に示すように、ガラ
ス、セラミックス等から成る基板1の上にMo、Ta、
Ti、Al、Au等から成る導電層17が形成されてい
る。この導電層17は所定の形状、例えば、外端の一隅
部から中心に延びる形状となっている。基板1の上には
導電層17の中心部側と電気的に接続されるようにM
o、Ta、W、ZrC、LaB6等の仕事関数が低い材
料から成るエミッタ2が形成されている。このエミッタ
2は少なくともその一部の幅が徐々に直線状に狭くな
り、先端2aが尖鋭に形成されたいわゆる、楔状部を有
するように形成されている。図示例では、中心より四方
に突出する十字状で、各突出部の幅が先端側に至るに従
い次第に狭くなるように直線状に変わり、各先端2aが
尖鋭になる楔状に形成されている。基板1と導電層16
の上にはエミッタ2を囲むようにこのエミッタ2に対
し、所定の間隔をおいてSiO2、Si34、Al
23、Ta25等から成る絶縁層3が形成され、導電層
17の外端部はリード端部となるように露出されてい
る。絶縁層3の上にはエミッタ2の周囲でエミッタ2に
対し、所定の間隔をおいてMo、Ta、Cr、Al、A
u等から成るゲート4が形成されている。このゲート4
はその一部が導電層17とは別方向の外端隅部に向かっ
て延長され、リード端部となっている。絶縁層3の上に
はゲート4に対し、エミッタ2とは反対側の周囲で所定
の間隔をおいてMo、Ta、Cr、Al、Au等から成
るコレクタ5が形成されている。そして、導電層17が
エミッタ2と電気的に接続したリード電極として用いら
れるようになっている。12はエミッタ2の先端2aか
ら放出される放出電子である。
As shown in FIGS. 3 (a) and 3 (b), Mo, Ta,
A conductive layer 17 made of Ti, Al, Au or the like is formed. The conductive layer 17 has a predetermined shape, for example, a shape extending from one corner of the outer end to the center. M is formed on the substrate 1 so as to be electrically connected to the center of the conductive layer 17.
An emitter 2 made of a material having a low work function, such as o, Ta, W, ZrC, LaB 6 or the like, is formed. The emitter 2 is formed so as to have a so-called wedge-shaped portion in which at least a part of the width gradually narrows linearly and the tip 2a is sharply formed. In the illustrated example, the protrusions are formed in a cross shape that protrudes from the center in four directions, and are linearly changed so that the width of each protrusion gradually narrows toward the front end side, and each front end 2a is formed in a sharp wedge shape. Substrate 1 and conductive layer 16
On the surface of the emitter 2, SiO 2 , Si 3 N 4 , Al
An insulating layer 3 made of 2 O 3 , Ta 2 O 5 or the like is formed, and an outer end of the conductive layer 17 is exposed to be a lead end. On the insulating layer 3, Mo, Ta, Cr, Al, A
A gate 4 made of u or the like is formed. This gate 4
A part of the lead extends toward the outer end corner in a direction different from that of the conductive layer 17 and serves as a lead end. A collector 5 made of Mo, Ta, Cr, Al, Au, or the like is formed on the insulating layer 3 at a predetermined interval around the gate 4 on the side opposite to the emitter 2. Then, the conductive layer 17 is used as a lead electrode electrically connected to the emitter 2. Reference numeral 12 denotes emitted electrons emitted from the tip 2a of the emitter 2.

【0032】本実施例による動作については上記第1の
実施例と同様であるので、その説明を省略する。
The operation of this embodiment is the same as that of the first embodiment, and the description thereof is omitted.

【0033】次に、上記第2の実施例における機能性電
子放出素子の製造工程の一例について図4(a)乃至
(d)、図5(a)乃至(d)に示す説明用断面図を参
照しながら説明する。
Next, an example of the manufacturing process of the functional electron-emitting device in the second embodiment will be described with reference to FIGS. 4A to 4D and FIGS. 5A to 5D. It will be described with reference to FIG.

【0034】まず、図4(a)に示すように、ガラス、
セラミックス等から成る基板1の上に、スパッター蒸
着、電子ビーム蒸着等でMo、Ta、Cr、Al、Au
等から成る導電層17を膜厚200〜300nmに形成
し、その上に所定のパターンでレジスト18を形成し
た。次に、図4(b)に示すように、レジスト18をマ
スクとして導電層17をエッチングし、レジスト18を
除去した後、スパッター蒸着、電子ビーム蒸着、CVD
等でエミッタ2となるMo、Ta、Cr、W、ZrC、
LaB6等から成るエミッタ材料層19を膜厚300nm
〜1μmに形成した。次に、図4(c)に示すように、
エミッタ材料層19の上に所定のパターンのレジスト2
0を膜厚1〜2μmに形成した。次に、図4(d)に示
すように、エミッタ材料層19をエッチングし、四方の
突出部が楔状となるエミッタ2と共に、リード端部(図
2には設けられていない)21を形成した。このとき、
エミッタ材料層19をオーバーエッチングすることによ
り、外縁部がレジスト20より〜1μm程度小さくなる
ように加工した。次に、基板1、導電層17およびレジ
スト20の上から図5(a)に示すように、スパッター
蒸着、電子ビーム蒸着、CVD等の方法でSiO2、S
34、Ta25等から成る絶縁層3と、Mo、Ta、
Cr、Al、Au等から成る導電層22をそれぞれ膜厚
300nm〜1μmと200〜500nmに形成した。次
に、図5(b)に示すように、レジスト20をその上の
絶縁層3および導電層22と共にリフトオフした後、図
5(c)に示すように、再び、レジスト23を所定のパ
ターンに形成した。その後、図5(d)に示すように、
レジスト23をマスクとして導電層22をエッチング
し、レジスト21を除去することにより、ゲート4とコ
レクタ5を形成した。この場合、各エミッタ先端部2a
はr1=0.1μm以下に、各ゲート先端部4aはr2
1μm以上になるように形成する。
First, as shown in FIG.
Mo, Ta, Cr, Al, Au are deposited on a substrate 1 made of ceramics or the like by sputtering evaporation, electron beam evaporation, or the like.
A conductive layer 17 having a thickness of 200 to 300 nm is formed, and a resist 18 is formed thereon in a predetermined pattern. Next, as shown in FIG. 4B, the conductive layer 17 is etched using the resist 18 as a mask, the resist 18 is removed, and then sputtering, electron beam evaporation, and CVD are performed.
Mo, Ta, Cr, W, ZrC, etc.
An emitter material layer 19 made of LaB 6 or the like is formed to a thickness of 300 nm.
11 μm. Next, as shown in FIG.
Resist 2 having a predetermined pattern on emitter material layer 19
0 was formed to a film thickness of 1 to 2 μm. Next, as shown in FIG. 4D, the emitter material layer 19 was etched to form a lead end portion (not shown in FIG. 2) 21 together with the emitter 2 having four projecting portions in a wedge shape. . At this time,
By over-etching the emitter material layer 19, the outer edge portion was processed so as to be smaller than the resist 20 by about 1 μm. Next, as shown in FIG. 5A, from the top of the substrate 1, the conductive layer 17 and the resist 20, SiO 2 , S
an insulating layer 3 made of i 3 N 4 , Ta 2 O 5 or the like;
Conductive layers 22 made of Cr, Al, Au or the like were formed to a thickness of 300 nm to 1 μm and 200 to 500 nm, respectively. Next, as shown in FIG. 5B, the resist 20 is lifted off together with the insulating layer 3 and the conductive layer 22 thereon, and then, as shown in FIG. 5C, the resist 23 is again formed into a predetermined pattern. Formed. Then, as shown in FIG.
The gate 4 and the collector 5 were formed by etching the conductive layer 22 using the resist 23 as a mask and removing the resist 21. In this case, each emitter tip 2a
Is less than r 1 = 0.1 μm, and the tip 4a of each gate is r 2 = 0.1 μm.
It is formed to have a thickness of 1 μm or more.

【0035】この機能性電子放出素子においても、上記
第1の実施例と同様にゲート4の電位変化に応じ、容易
にコレクタ5の電流制御を行うことができた。
In this functional electron-emitting device, similarly to the first embodiment, the current of the collector 5 could be easily controlled according to the change in the potential of the gate 4.

【0036】(実施例3)次に、本発明の第3の実施例
について説明する。
(Embodiment 3) Next, a third embodiment of the present invention will be described.

【0037】図6は本発明の第3の実施例における機能
性電子放出素子を示し、図3(b)と同様の断面図であ
る。
FIG. 6 shows a functional electron-emitting device according to a third embodiment of the present invention, and is a sectional view similar to FIG. 3B.

【0038】図6に示すように、Mo、Ta、Al、S
i、GaAs等から成る導電性の基板1の上にSi
2、Si34、Ta25等から成る絶縁層24が形成
されている。この絶縁層24は基板1の中央部の導通部
25と外端隅部のリード端部26を露出する形状となっ
ている。基板1の導通部25および絶縁層24の上には
上記第2の実施例と同様のエミッタ2が形成され、導通
部25で基板1と電気的に接続されている。この外、絶
縁層3、ゲート4、コレクタ5等の構成および動作につ
いては上記第2の実施例と同様であるので、その説明を
省略する。
As shown in FIG. 6, Mo, Ta, Al, S
i on a conductive substrate 1 made of GaAs or the like.
An insulating layer 24 made of O 2 , Si 3 N 4 , Ta 2 O 5 or the like is formed. The insulating layer 24 has a shape that exposes the conductive portion 25 at the center of the substrate 1 and the lead end 26 at the outer corner. An emitter 2 similar to that of the second embodiment is formed on the conductive portion 25 and the insulating layer 24 of the substrate 1, and is electrically connected to the substrate 1 at the conductive portion 25. In addition, since the configuration and operation of the insulating layer 3, the gate 4, the collector 5, and the like are the same as those of the second embodiment, the description thereof is omitted.

【0039】(実施例4)次に本発明の第4の実施例に
ついて説明する。
(Embodiment 4) Next, a fourth embodiment of the present invention will be described.

【0040】図7(a)は本発明の第4の実施例におけ
る機能性電子放出素子の平面図であり、図7(b)は図
7(a)のA−A線に沿う断面図である。1は基板、2
はエミッタ、3は絶縁層、4はゲート、5はコレクタ、
6はバイアス電源、7は信号入力部、8はコレクタ電
源、9は抵抗、10及び11は端子、12は放出電子を
示す。
FIG. 7A is a plan view of a functional electron-emitting device according to a fourth embodiment of the present invention, and FIG. 7B is a cross-sectional view taken along line AA of FIG. 7A. is there. 1 is a substrate, 2
Is an emitter, 3 is an insulating layer, 4 is a gate, 5 is a collector,
Reference numeral 6 denotes a bias power supply, 7 denotes a signal input unit, 8 denotes a collector power supply, 9 denotes a resistor, 10 and 11 denote terminals, and 12 denotes emitted electrons.

【0041】図7(a)、(b)に示すように、ガラ
ス、セラミック等からなる絶縁性の基板1の上にエミッ
タ2が形成されている。このエミッタ2はMo、Ta、
W、ZrC、LaB6等の仕事関数の低い材料からな
り、少なくともその一部の幅が徐々に狭くなるように変
わり、先端2aが先鋭に形成されたいわゆる、楔状部を
有するように形成されている。基板1の上のエミッタ2
の楔状部から所定の間隔をおいて、SiO2、Si
34、Al23、Ta25等の材料からなる絶縁層3が
形成されており、その絶縁層3の上の所定の部分にはM
o、Ta、Cr、Al、Au等の材料からなるゲート4
が形成されている。さらに基板1の上の、ゲート4に対
し、エミッタ2とは反対側で所定の間隔をおいてMo、
Ta、Cr、Al、Au等の材料からなるコレクタ5が
形成されている。6と7はエミッタ2とゲート4との間
に接続されたバイアス電源と信号入力部、8と9はエミ
ッタ2とコレクタ5との間に接続されたコレクタ電源と
抵抗、10と11は端子、12はエミッタ2の先端2a
から放出される電子である。
As shown in FIGS. 7A and 7B, an emitter 2 is formed on an insulating substrate 1 made of glass, ceramic, or the like. This emitter 2 is composed of Mo, Ta,
It is made of a material having a low work function, such as W, ZrC, LaB 6 , and at least a part thereof is changed so as to gradually become narrower, and the tip 2 a is formed so as to have a sharply formed so-called wedge-shaped portion. I have. Emitter 2 on substrate 1
At a predetermined distance from the wedge-shaped portion of SiO 2 , Si
An insulating layer 3 made of a material such as 3 N 4 , Al 2 O 3 , Ta 2 O 5 or the like is formed.
Gate 4 made of a material such as o, Ta, Cr, Al, Au, etc.
Are formed. Further, Mo, Mo, at a predetermined interval on the opposite side to the emitter 2 with respect to the gate 4 on the substrate 1.
A collector 5 made of a material such as Ta, Cr, Al, or Au is formed. 6 and 7 are a bias power supply and a signal input section connected between the emitter 2 and the gate 4, 8 and 9 are a collector power supply and a resistor connected between the emitter 2 and the collector 5, 10 and 11 are terminals, 12 is the tip 2a of the emitter 2
Electrons emitted from the

【0042】本実施例による動作については上記第1の
実施例と同様であるので、その説明を省略する。
The operation of this embodiment is the same as that of the first embodiment, and the description thereof is omitted.

【0043】(実施例5)以下本発明の第5の実施例に
ついて、図面を参照しながら説明する。
(Embodiment 5) Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings.

【0044】図8(a)は本発明の第5の実施例におけ
る機能性電子放出素子の製造工程の第一段階の平面図で
あり、図8(b)は図8(a)のA−A線に沿う断面図
である。図9(a)〜(d)は各製造工程の断面図であ
り、図10は完成した段階の平面図である。1は基板、
32は第1の導電層、33は被覆材、34はレジスト、
3は絶縁層、36は第2の導電層、2はエミッタ、2a
はエミッタ先端、4はゲート、4aはゲート先端部、
コレクタを示す。
FIG. 8A is a plan view of a first stage of a manufacturing process of a functional electron-emitting device according to a fifth embodiment of the present invention, and FIG. It is sectional drawing which follows the A line. 9A to 9D are cross-sectional views of each manufacturing process, and FIG. 10 is a plan view of a completed stage. 1 is a substrate,
32 is a first conductive layer, 33 is a covering material, 34 is a resist,
3 is an insulating layer, 36 is a second conductive layer, 2 is an emitter, 2a
Is the emitter tip, 4 is the gate, 4a is the gate tip, 5
Shows the collector.

【0045】まず、図8(a)およびそのA−A線に沿
う断面図である図8(b)に示すように、ガラスまたは
セラミックス等から成る基板1の上にMo、Ta、W、
ZrC、LaB6等の材料からなる第1の導電層32と
被覆材33を真空蒸着あるいはスパッタ等の方法で所定
の膜厚に形成し、続いてその上に、少なくとも一部分の
幅が徐々に変わる楔状部を有し、その楔状部から所定の
間隔をおいて所定の形状を有するフォトレジスト34を
通常のリソグラフィ技術により形成する。上記被覆材3
3としては金属あるいは絶縁物を用いることができ、後
述のプロセスにおいて第1の導電層32のエッチング加
工時に耐え、またこれを除去するときに他の材料を腐食
しないような材料であれば良い。次に、図9(a)に示
すように、フォトレジストをマスクとして被覆材33を
エッチングし、次に図9(b)に示すようにフォトレジ
ストを除去した後に、被覆材33をマスクとして第1の
導電層32をウェットエッチングあるいはドライエッチ
ング等の方法で加工する。その際第1の導電層32は被
覆材33のパターン形状に比べ、所定の長さだけ小さく
なるようにサイドエッチングし、図10の完成段階の平
面図に示すようにエミッタ2は楔状に加工され、かつ、
所定の間隔をおいて、コレクタ5が形成されるようにす
る。次に、図9(c)に示すように、その上からSiO
2、Si34、Al23、Ta25等の材料からなる絶
縁層3とMo、Ta、Cr、Al、Au等の材料からな
る第2の導電層36を真空蒸着あるいはスパッタ等の方
法で順次形成する。次に、図9(d)に示すように、被
覆材33を除去することにより、その上の絶縁層3と第
2の導電層36も同時に除去して、第1の導電層32を
露出する。その時の平面図を図10に示す。このように
エッチング加工により楔状となった第1の導電層32を
エミッタ2とし、このエミッタ2と所定の間隔をおいて
形成された、絶縁層3の上の第2の導電層36をゲート
4とし、このゲート4に対し、エミッタ2と反対側に所
定の間隔をおいて形成された第1の導電層32をコレク
タ5とする。この場合、エミッタ先端部2aはr1
0.1μm以下に、ゲート先端部4aはr2=1μm以上
になるように形成する。
First, as shown in FIG. 8A and FIG. 8B, which is a cross-sectional view taken along the line AA, Mo, Ta, W,
ZrC, a first conductive layer 32 and the covering member 33 made of a material such as LaB 6 is formed to a predetermined thickness by a method such as vacuum deposition or sputtering, followed thereon vary the width of at least a portion of gradually A photoresist 34 having a wedge-shaped portion and having a predetermined shape at a predetermined distance from the wedge-shaped portion is formed by a normal lithography technique. The covering material 3
Metal 3 or an insulator can be used as 3 and any material may be used as long as it can withstand etching of the first conductive layer 32 in a process described later and does not corrode other materials when it is removed. Next, as shown in FIG. 9A, the coating material 33 is etched using the photoresist as a mask, and then, as shown in FIG. 9B, the photoresist is removed. The one conductive layer 32 is processed by a method such as wet etching or dry etching. At this time, the first conductive layer 32 is side-etched so as to be smaller by a predetermined length than the pattern shape of the covering material 33, and the emitter 2 is processed into a wedge shape as shown in a plan view of a completed stage in FIG. ,And,
At a predetermined interval, the collector 5 is formed. Next, as shown in FIG.
2 , an insulating layer 3 made of a material such as Si 3 N 4 , Al 2 O 3 , Ta 2 O 5 and a second conductive layer 36 made of a material such as Mo, Ta, Cr, Al, Au or the like are vacuum deposited or sputtered. And so on. Next, as shown in FIG. 9D, by removing the covering material 33, the insulating layer 3 and the second conductive layer 36 thereon are also removed at the same time, exposing the first conductive layer 32. . FIG. 10 shows a plan view at that time. The wedge-shaped first conductive layer 32 formed by the etching process is used as the emitter 2, and the second conductive layer 36 on the insulating layer 3 formed at a predetermined interval from the emitter 2 is used as the gate 4. The first conductive layer 32 formed at a predetermined distance from the gate 4 on the side opposite to the emitter 2 is defined as a collector 5. In this case, the emitter tip 2a has r 1 =
The gate tip 4a is formed such that r 2 = 1 μm or more at 0.1 μm or less.

【0046】以上のように本実施例の機能性電子放出素
子の製造方法によれば、レジストのパターニングが一回
なので位置合わせを必要とせず、また、機能性電子放出
素子の特性に大きく影響するエミッタ2、ゲート4およ
びコレクタ5の位置関係がエッチングの際のサイドエッ
チング幅で制御でき、かつ、セルファライメントを利用
できるため、再現性よく製造することができ、素子の安
定性を向上させることができる。
As described above, according to the method of manufacturing a functional electron-emitting device of the present embodiment, since the resist is patterned only once, no alignment is required, and the characteristics of the functional electron-emitting device are greatly affected. Since the positional relationship between the emitter 2, the gate 4 and the collector 5 can be controlled by the side etching width at the time of etching, and self-alignment can be used, the device can be manufactured with high reproducibility and the stability of the device can be improved. it can.

【0047】[0047]

【発明の効果】以上説明したように本発明によれば、エ
ミッタ部とゲート部の間に所定の電圧を印加した状態
で、信号入力部より電圧を入力することにより、その合
成電圧に応じてエミッタ部から電子を放出することがで
き、コレクタ部に電圧を印加しておくことにより、放出
された電子を効率よく取り込むことができ、コレクタ部
の出力端子の電圧を変化させることができる。即ち、入
力信号に応じて、コレクタ電圧を変調する機能を有する
電子放出素子を得ることができる。さらに、エミッタ部
を基板と別材料により形成することができるため、仕事
関数の低い材料を用いることにより、動作電圧を下げる
ことができ、かつ電子放出量を増やすことができる。
の結果、コレクタ部での信号出力を大きくすることがで
き、S/Nを向上させることができる。また、蒸着技術
と簡単なリソグラフィー技術で簡単に作製することがで
きるので、歩留まりも良く、信頼性を向上させることが
できる。
As described above, according to the present invention, a state in which a predetermined voltage is applied between the emitter and the gate.
Thus, by inputting a voltage from the signal input unit, electrons can be emitted from the emitter unit according to the combined voltage, and by applying a voltage to the collector unit, the emitted electrons can be efficiently captured. And the voltage at the output terminal of the collector section can be changed. That is,
Has the function of modulating the collector voltage according to the force signal
An electron-emitting device can be obtained. Furthermore, since the emitter section can be formed of a different material from the substrate , the
By using a material having a low function , the operating voltage can be reduced and the amount of electron emission can be increased. So
As a result, the signal output at the collector can be increased, and the S / N can be improved. Further, since the semiconductor device can be easily manufactured by a vapor deposition technique and a simple lithography technique, the yield can be improved and the reliability can be improved.

【0048】また、エミッタとゲート間の間隔およびゲ
ートとアノード間の間隔を制御よく狭くすることができ
るため、動作電圧が低くでき、機能性電子放出素子の特
性及びその安定性を向上させることができる。
[0048] Further, because the can be narrowed well control the spacing between the spacing and the gate and the anode between the emitter and the gate, the operating voltage can be lowered, improving the properties and stability of the functional electron-emitting devices Can be.

【0049】そして、素子の製造工程において、レジス
トのパターニングが一度だけであり、セルフアライメン
トを利用するため、容易に再現性のよい機能性電子素子
を得ることができ、また、エミッタとゲート間の間隔お
よびゲートとコレクタ間の間隔をドライエッチングによ
るサイドエッチング幅を利用するため非常に制御性の高
い製造方法を提供するものであり、安定な特性の素子を
得ることができる。特に、エミッタ部の楔状部分のエッ
ジ部とほぼ平行なエッジ部を有するゲート部を具備する
ことから、低電圧での動作が可能であり、小さな信号入
力を信号入力部から入力しても、コレクタ部において、
十分な出力信号を得ることができる機能性電子放出素子
が提供できるものである。
[0049] Then, Te manufacturing process smell of the element, Regis
And the patterning of the bets only once, cell Fuara reflecting surface for utilizing <br/> bets, it is possible to obtain a good functional electronic device having easily reproducible, also interval and a gate and a collector of the emitter and gate Dry etching
The present invention provides a manufacturing method with extremely high controllability because a side etching width is used , and an element having stable characteristics can be obtained. In particular, the edge of the wedge-shaped portion of the emitter section
A gate portion having an edge portion substantially parallel to the edge portion
Therefore, operation at low voltage is possible and small signal input is possible.
Even if force is input from the signal input section,
Functional electron-emitting device that can obtain a sufficient output signal
Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a) 本発明の第1の実施例における機能性
電子放出素子を示す平面図(b) 図1(a)のA−A
線に沿う断面図
FIG. 1A is a plan view showing a functional electron-emitting device according to a first embodiment of the present invention; FIG.
Sectional view along the line

【図2】本発明の第1の実施例における機能性電子放出
素子の製造工程説明用の断面図
FIG. 2 is a sectional view for explaining a manufacturing process of the functional electron-emitting device according to the first embodiment of the present invention.

【図3】(a) 本発明の第2の実施例における機能電
子放出素子を示す平面図(b) 図3(a)のB−B線
に沿う断面図
3A is a plan view showing a functional electron-emitting device according to a second embodiment of the present invention. FIG. 3B is a cross-sectional view taken along line BB in FIG. 3A.

【図4】本発明の第2の実施例における機能性電子放出
素子の製造工程説明用の断面図
FIG. 4 is a sectional view for explaining a manufacturing process of a functional electron-emitting device according to a second embodiment of the present invention.

【図5】本発明の第2の実施例における機能性電子放出
素子の製造工程説明用の断面図
FIG. 5 is a sectional view for explaining a manufacturing process of the functional electron-emitting device according to the second embodiment of the present invention.

【図6】本発明第3の実施例における機能性電子放出素
子の断面図
FIG. 6 is a sectional view of a functional electron-emitting device according to a third embodiment of the present invention.

【図7】(a) 本発明の第4の実施例における機能電
子放出素子を示す平面図(b) 図7(a)のA−A線
に沿う断面図
7A is a plan view showing a functional electron-emitting device according to a fourth embodiment of the present invention. FIG. 7B is a cross-sectional view taken along line AA in FIG. 7A.

【図8】(a) 本発明の第5の実施例における機能性
電子放出素子の製造方法の第一段階の平面図(b) 本
発明の第5の実施例における機能性電子放出素子の製造
工程説明用の断面図
FIG. 8 (a) is a plan view of a first stage of a method for manufacturing a functional electron-emitting device according to a fifth embodiment of the present invention; Sectional view for process description

【図9】本発明の第5の実施例における機能性電子放出
素子の製造工程説明用の断面図
FIG. 9 is a sectional view for explaining a manufacturing process of a functional electron-emitting device according to a fifth embodiment of the present invention.

【図10】本発明の第5の実施例における機能性電子放
出素子の平面図
FIG. 10 is a plan view of a functional electron-emitting device according to a fifth embodiment of the present invention.

【図11】従来の機能性電子放出素子を示す断面図FIG. 11 is a sectional view showing a conventional functional electron-emitting device.

【図12】(a) 従来の機能性電子放出素子を示す平
面図(b) 図12(a)のA−A線に沿う断面図
12A is a plan view showing a conventional functional electron-emitting device. FIG. 12B is a cross-sectional view taken along line AA in FIG.

【図13】従来の機能性電子放出素子の製造工程説明用
の断面図
FIG. 13 is a sectional view for explaining a manufacturing process of a conventional functional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 エミッタ 4 ゲート 5 コレクタ 1 substrate 2 emitter 4 gate 5 collector

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−300558(JP,A) 特開 昭63−274048(JP,A) 特開 平2−276129(JP,A) ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-1-300558 (JP, A) JP-A-63-274048 (JP, A) JP-A-2-276129 (JP, A)

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、前記基板上に形成され、少なく
とも平面において一部分の幅が徐々に変わる楔状部を有
するエミッタ部と、前記基板上に前記エミッタ部から所
定の間隔をおいて形成された絶縁層と、前記絶縁層上で
前記エミッタ部から所定の間隔をおいて形成された、エ
ミッタ部の楔状部分のエッジ部とほぼ平行なエッジ部を
有するゲート部と、前記絶縁層上で前記ゲート部に対
し、前記エミッタ部と反対側で所定の間隔をおいて形成
されたコレクタ部とを具備した機能性電子放出素子。
1. A substrate, an emitter portion formed on the substrate and having a wedge-shaped portion whose width at least partially changes in at least a plane, and formed on the substrate at a predetermined distance from the emitter portion. an insulating layer, which is formed at a predetermined distance from said emitter portion on the insulating layer, d
Edge part almost parallel to the edge part of the wedge-shaped part of the mitter part
A functional electron-emitting device comprising: a gate portion having a gate portion; and a collector portion formed on the insulating layer at a predetermined distance from the gate portion on a side opposite to the emitter portion.
【請求項2】 基板と、前記基板上に所定の形状に形成
された導電層と、前記導電層と電気的に接続された平面
において一部分の幅が徐々に変わる楔状部を有するエミ
ッタ部と、前記エミッタ部から所定の間隔をおいて形成
された絶縁層と、前記絶縁層上で前記エミッタ部から所
定の間隔をおいて形成された、エミッタ部の楔状部分の
エッジ部とほぼ平行なエッジ部を有するゲート部と、前
記絶縁層上で前記ゲート部に対し、前記エミッタ部と反
対側で所定の間隔をおいて形成されたコレクタ部とを具
備した機能性電子放出素子。
2. A substrate, a conductive layer formed in a predetermined shape on the substrate, and a plane electrically connected to the conductive layer.
Emi with wedge-shaped part where the width of part gradually changes at
A jitter unit, the emitter insulation is formed at a predetermined distance from the layer, the formed at a predetermined distance from said emitter portion on the insulating layer, of the wedge-shaped portion of the emitter portion
A functional part comprising: a gate part having an edge part substantially parallel to the edge part ; and a collector part formed on the insulating layer at a predetermined distance from the gate part on a side opposite to the emitter part. Emission element.
【請求項3】 基板が導電性材料により形成され、前記
基板上にこの基板の所定の部分を露出させて絶縁層が設
けられ、エミッタ部が前記露出部により前記導電性基板
と電気的に接続された平面において一部分の幅が徐々に
変わる楔状部を有するエミッタ部と、前記エミッタ部か
ら所定の間隔をおいて形成された絶縁層と、前記絶縁層
上で前記エミッタ部から所定の間隔をおいて形成され
た、エミッタ部の楔状部分のエッジ部とほぼ平行なエッ
ジ部を有するゲート部と、前記絶縁層上で前記ゲート部
に対し、前記エミッタ部と反対側で所定の間隔をおいて
形成されたコレクタ部とを具備した機能性電子放出素
子。
3. A substrate is formed of a conductive material, an insulating layer is provided on the substrate by exposing a predetermined portion of the substrate, and an emitter portion is electrically connected to the conductive substrate by the exposed portion. The width of the part gradually
An emitter portion having a wedge-shaped portion that changes,
An insulating layer formed at a predetermined interval from the insulating layer;
Formed at a predetermined distance from the emitter section.
Also, an edge almost parallel to the edge of the wedge-shaped part of the emitter
A gate portion having a ridge portion; and the gate portion on the insulating layer.
At a predetermined interval on the side opposite to the emitter section.
A functional electron-emitting device comprising: a formed collector portion .
【請求項4】 基板と、前記基板上に形成され、少なく
とも平面において一部分の幅が徐々に変わる楔状部を有
するエミッタ部と、前記基板上に前記エミッタ部から所
定の間隔をおいて所定の形状に形成された絶縁層と、前
記絶縁層の上の所定の部分に形成された、エミッタ部の
楔状部分のエッジ部とほぼ平行なエッジ部を有するゲー
ト部と、前記基板上の前記エミッタ部に対し、前記エミ
ッタ部と反対側に所定の間隔をおいて前記基板上に形成
されたコレクタ部とを具備した機能性電子放出素子。
4. A semiconductor device comprising: a substrate; and a wedge-shaped portion formed on the substrate , the width of a portion of which is gradually changed at least in a plane.
And an emitter section on the substrate from the emitter section.
An insulating layer formed in a predetermined shape at a fixed interval, and
Of the emitter portion formed in a predetermined portion on the insulating layer.
Game with edge substantially parallel to edge of wedge
The emitter section on the substrate and the emitter section on the substrate.
Formed on the substrate at a predetermined interval on the side opposite to the
Functionality of electron-emitting device and a collector portion.
【請求項5】 入力信号によりゲート部とエミッタ部の
間の電圧を変化させ、コレクタ部より出力信号を得る請
求項1乃至4記載の機能性電子放出素子。
5. changing the voltage between the gate portion and the emitter portion by an input signal, the functional electron emission device of claims 1 to 4, wherein obtaining the output signal from the collector unit.
【請求項6】 基板上に第1の導電層を形成し、前記第
1の導電層上に、少なくとも平面において一部分の幅が
徐々に変わる楔状部を有し、前記楔状部から所定の間隔
をおいて所定の形状を有する被覆材を形成し、前記被覆
材をマスクとして前記第1の導電層を被覆材よりも所定
の間隔だけ小さくエッチング加工し、前記基板及び前記
被覆材上の所定の部分に絶縁層と、第2の導電層を順次
形成し、前記被覆材を除去することにより被覆材上の前
記絶縁層と前記第2導電層を除去する機能性電子放出素
子の製造方法。
6. A first conductive layer is formed on a substrate, and has a wedge-shaped portion on the first conductive layer , the width of a part of which is gradually changed at least in a plane, and a predetermined distance from the wedge-shaped portion is provided. Forming a coating material having a predetermined shape, etching the first conductive layer using the coating material as a mask so as to be smaller by a predetermined distance than the coating material, and forming a predetermined portion on the substrate and the coating material. Forming a functional electron-emitting device in which an insulating layer and a second conductive layer are sequentially formed, and the covering material is removed to remove the insulating layer and the second conductive layer on the covering material.
JP31049191A 1990-11-28 1991-11-26 Functional electron-emitting device and method of manufacturing the same Expired - Fee Related JP2601085B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31049191A JP2601085B2 (en) 1990-11-28 1991-11-26 Functional electron-emitting device and method of manufacturing the same
DE1991628702 DE69128702T2 (en) 1990-11-28 1991-11-28 Microelectronic field emission device
EP19910311052 EP0490536B1 (en) 1990-11-28 1991-11-28 Vacuum microelectronic field-emission device
US08/227,228 US5469015A (en) 1990-11-28 1994-04-13 Functional vacuum microelectronic field-emission device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-332411 1990-11-28
JP33241190 1990-11-28
JP31049191A JP2601085B2 (en) 1990-11-28 1991-11-26 Functional electron-emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH052985A JPH052985A (en) 1993-01-08
JP2601085B2 true JP2601085B2 (en) 1997-04-16

Family

ID=18254671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31049191A Expired - Fee Related JP2601085B2 (en) 1990-11-28 1991-11-26 Functional electron-emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2601085B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719201B2 (en) 2003-10-03 2010-05-18 Ngk Insulators, Ltd. Microdevice, microdevice array, amplifying circuit, memory device, analog switch, and current control unit
KR20050081537A (en) * 2004-02-14 2005-08-19 삼성에스디아이 주식회사 Field emission rf amplifier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609602B2 (en) * 1987-02-23 1997-05-14 キヤノン株式会社 Electron emitting device and method of manufacturing the same
JP2654013B2 (en) * 1987-05-06 1997-09-17 キヤノン株式会社 Electron emitting device and method of manufacturing the same
JPH0738438B2 (en) * 1988-05-27 1995-04-26 工業技術院長 Cold electron emission type active device and manufacturing method thereof
JP2623738B2 (en) * 1988-08-08 1997-06-25 松下電器産業株式会社 Image display device
JP2615490B2 (en) * 1989-01-13 1997-05-28 松下電器産業株式会社 Planar type cold cathode and manufacturing method thereof

Also Published As

Publication number Publication date
JPH052985A (en) 1993-01-08

Similar Documents

Publication Publication Date Title
JP3235172B2 (en) Field electron emission device
JPH0340332A (en) Electric field emitting type switching element and manufacture thereof
JPH04137327A (en) Field emission element and its manufacture
JP2918637B2 (en) Micro vacuum tube and manufacturing method thereof
US5651713A (en) Method for manufacturing a low voltage driven field emitter array
JPH07201273A (en) Field emission cold cathode and electron tube using it
JP2601085B2 (en) Functional electron-emitting device and method of manufacturing the same
US5680011A (en) Cold cathode density-modulated type electron gun and microwave tube using the same
JPH06162919A (en) Field emission cold cathode element
JPH08339757A (en) Method of designing and manufacturing optimal gate control for side face field emission device
US5469015A (en) Functional vacuum microelectronic field-emission device
JP3407289B2 (en) Electron emission device and driving method thereof
JP2601091B2 (en) Electron-emitting device
JP2912635B2 (en) Semiconductor device
JP3156265B2 (en) Method for manufacturing functional electron-emitting device
JPH03295131A (en) Electric field emission element and manufacture thereof
EP0490536B1 (en) Vacuum microelectronic field-emission device
JP3211572B2 (en) Field emission type electronic device and method of manufacturing the same
JP3468299B2 (en) Electron emission device
JP2846988B2 (en) Field emission type electron emission element
JPH04206124A (en) Manufacture of electron emission element
JP3084741B2 (en) Planar type thermionic emission device
KR20000041636A (en) Flat beam vacuum tube device and fabrication method thereof
JPH11162326A (en) Field electron-emission element
JP3399008B2 (en) Electron gun

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees