[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2690631B2 - Manufacturing method of ceramic wiring board - Google Patents

Manufacturing method of ceramic wiring board

Info

Publication number
JP2690631B2
JP2690631B2 JP14476891A JP14476891A JP2690631B2 JP 2690631 B2 JP2690631 B2 JP 2690631B2 JP 14476891 A JP14476891 A JP 14476891A JP 14476891 A JP14476891 A JP 14476891A JP 2690631 B2 JP2690631 B2 JP 2690631B2
Authority
JP
Japan
Prior art keywords
plate
ceramic body
sintered ceramic
shaped sintered
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14476891A
Other languages
Japanese (ja)
Other versions
JPH04369251A (en
Inventor
孝昭 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14476891A priority Critical patent/JP2690631B2/en
Publication of JPH04369251A publication Critical patent/JPH04369251A/en
Application granted granted Critical
Publication of JP2690631B2 publication Critical patent/JP2690631B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi-Conductor Connections (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は混成集積回路装置や半導
体素子収納用パッケージ等に用いられるセラミック配線
基板の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a ceramic wiring board used for a hybrid integrated circuit device, a package for housing a semiconductor element, and the like.

【0002】[0002]

【従来の技術】従来、混成集積回路装置や半導体素子収
納用パッケージ等に用いられるセラミック配線基板は通
常、下面に外部リードピンが取着された板状焼結セラミ
ック体の表面及び内部にMo-Mn 法等の厚膜形成技術によ
って回路配線を形成するとともに該回路配線の一部を板
状焼結セラミック体の下面に取着されている外部リード
ピンに電気的導通をもつよう導出させた構造を有してい
る。
2. Description of the Related Art Conventionally, a ceramic wiring board used for a hybrid integrated circuit device, a package for housing a semiconductor element, or the like is usually Mo-Mn on the surface or inside of a plate-shaped sintered ceramic body having external lead pins attached to the lower surface. A circuit wiring is formed by a thick film forming technique such as a method, and a part of the circuit wiring is led out to an external lead pin attached to the lower surface of the plate-shaped sintered ceramic body so as to have electrical conduction. doing.

【0003】尚、前記Mo-Mn 法はタングステン(W) 、モ
リブデン(Mo)、マンガン(Mn)等の高融点金属から成る金
属粉末に有機溶剤、結合材を添加し、ペースト状となし
た金属ペーストを生もしくは焼結セラミック体の外表面
にスクリーン印刷により回路配線としての所定パターン
に印刷塗布し、次にこれを還元雰囲気中で焼成し、高融
点金属とセラミック体とを焼結一体化させる方法であ
る。
In the Mo-Mn method, a metal powder made of a refractory metal such as tungsten (W), molybdenum (Mo), manganese (Mn), etc., is added with an organic solvent and a binder to form a paste-like metal. The paste is printed and applied on the outer surface of the green or sintered ceramic body by screen printing in a predetermined pattern as circuit wiring, and then this is fired in a reducing atmosphere to sinter and integrate the refractory metal and the ceramic body. Is the way.

【0004】しかしながら、このMo-Mn 法を用いて回路
配線を形成した場合、回路配線は金属ペーストをスクリ
ーン印刷することにより形成されることから配線の線幅
が100 μm 以上となり、配線の微細化が困難で回路配線
の高密度化ができないという欠点を有していた。
However, when circuit wiring is formed by using the Mo-Mn method, since the circuit wiring is formed by screen printing of a metal paste, the line width of the wiring becomes 100 μm or more, and the wiring becomes finer. However, it is difficult to increase the density of circuit wiring.

【0005】そこで上記欠点を解消するために回路配線
を従来の厚膜形成技術で形成するの変えて微細化が可能
な薄膜形成技術を用いて形成したセラミック配線基板が
使用されるようになってきた。
In order to solve the above-mentioned drawbacks, ceramic wiring boards formed by using a thin film forming technique capable of miniaturization instead of forming circuit wiring by a conventional thick film forming technique have been used. Was.

【0006】この回路配線を薄膜形成技術により形成し
たセラミック配線基板は通常、表面を機械的研磨加工に
より平坦となした板状焼結セラミック体の外表面に例え
ば、イオンプレーティング法やスパッタリング法により
チタン(Ti)やクロム(Cr)等から成る接着層と銀(Ag)、ニ
ッケル(Ni)、パラジウム(Pb)等から成るバリア層を順次
層着させ、しかる後、これらの層をエッチング加工法に
より所定形状のパターンに形成するとともに前記バリア
層上に主導体層としての銅(Cu)をメッキにより層着させ
ることによって形成される。
The ceramic wiring board formed by forming the circuit wiring by a thin film forming technique is usually provided on the outer surface of a plate-shaped sintered ceramic body whose surface is flattened by mechanical polishing, for example, by an ion plating method or a sputtering method. An adhesive layer made of titanium (Ti) or chromium (Cr) and a barrier layer made of silver (Ag), nickel (Ni), palladium (Pb), etc. are sequentially deposited, and then these layers are etched. And a copper (Cu) layer as a main conductor layer is formed on the barrier layer by plating.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、この薄
膜形成技術を用いて回路配線を形成したセラミック配線
基板は板状焼結セラミック体表面に回路配線を寸法精度
良く形成するため通常、板状焼結セラミック体表面をラ
ッピングマシーンや平面研削板等によって機械的研磨
し、表面を平坦なものに加工しており、板状焼結セラミ
ック体表面をラッピングマシーン等によって機械的研磨
加工した場合、板状焼結セラミック体はその結晶組織内
に多量の気孔を有していることから入口の角部が角張
り、且つ入口が狭く内部に拡がり有する凹部が表面に多
量に形成され、その結果、板状焼結セラミック表面に薄
膜形成技術により線幅が50μm 程度の微細パターンから
成る回路配線を形成すると回路配線の一部が前記凹部に
より切断され断線したり、回路配線の一部に空洞が形成
され回路配線の電気抵抗が所定値より大幅に外れるとい
う欠点を有していた。
However, a ceramic wiring board on which circuit wiring is formed by using the thin film forming technique usually has a plate-shaped sintered body in order to form the circuit wiring on the surface of the plate-shaped sintered ceramic body with high dimensional accuracy. If the surface of the ceramic body is mechanically polished with a lapping machine or a plane grinding plate to make the surface flat, and if the surface of the plate-like sintered ceramic body is mechanically polished with a lapping machine, etc. Since the sintered ceramic body has a large number of pores in its crystal structure, the corners of the entrance are angular, and a large number of recesses are formed on the surface with a narrow entrance and widening inside. When a circuit wiring composed of a fine pattern with a line width of about 50 μm is formed on the sintered ceramic surface by a thin film forming technique, a part of the circuit wiring is cut by the concave portion and may be disconnected. Electric resistance of the part cavity formed circuit wiring in the circuit wiring has a disadvantage in that deviate significantly from a predetermined value.

【0008】また前記セラミック配線基板は板状焼結セ
ラミック体表面を機械的研磨加工し、平坦となした後、
その表面に付着する塵や屑等を水洗した場合、水が板状
焼結セラミック体表面の入口が狭く内部に拡がり有する
凹部内に入り込んで残留し、これが板状焼結セラミック
体表面に層着させる回路配線に接触して回路配線を酸化
腐食し、回路配線の電気抵抗値にバラツキを発生させた
り、回路配線を断線させたりするという欠点も有してい
た。
Further, the ceramic wiring substrate is made by mechanically polishing the surface of the plate-shaped sintered ceramic body to make it flat,
When dust and debris adhering to the surface are washed with water, water penetrates into the concave portion having a narrow entrance of the surface of the plate-shaped sintered ceramic body and spreads inside, and remains, and this is layered on the surface of the plate-shaped sintered ceramic body. There is also a drawback that the circuit wiring is oxidized and corroded by contact with the circuit wiring to be formed, causing a variation in the electric resistance value of the circuit wiring and breaking the circuit wiring.

【0009】そこで上記欠点を解消するために表面が機
械的研磨加工された板状焼結セラミック体を再度焼成
し、板状焼結セラミック体表面に該焼結セラミック体中
に含まれるガラス成分を析出させ、表面の凹部をガラス
成分で埋めることによって平滑となすことが考えられ
る。
In order to solve the above-mentioned disadvantage, the plate-shaped sintered ceramic body whose surface is mechanically polished is fired again, and the glass component contained in the sintered ceramic body is put on the surface of the plate-shaped sintered ceramic body. It is conceivable to make the surface smooth by depositing and filling the concave portions on the surface with a glass component.

【0010】しかしながら、表面が機械的研磨加工され
た板状焼結セラミック体はその表面部に機械的研磨加工
による応力が内在しており、板状焼結セラミック体を再
度焼成すると前記内在応力によって板状焼結セラミック
体に15乃至50μm程度の反りが発生し、その結果、
板状焼結セラミック体表面に薄膜形成技術により回路配
線を寸法精度良く形成することが不可となる欠点を誘発
してしまう。
[0010] However, the plate-shaped sintered ceramic body whose surface is mechanically polished has an internal stress due to the mechanical polishing on its surface, and when the plate-shaped sintered ceramic body is fired again, the internal stress is applied. Warpage of about 15 to 50 μm occurs in the plate-shaped sintered ceramic body, and as a result,
This causes a disadvantage that it is impossible to form circuit wiring with high dimensional accuracy on the surface of the plate-shaped sintered ceramic body by the thin film forming technique.

【0011】[0011]

【課題を解決するための手段】本発明のセラミック配線
基板の製造方法は板状焼結セラミック体の上面に薄膜形
成技術により形成される回路配線が被着され、下面に複
数個の外部リードピンが取着されて成るセラミック配線
基板であって、前記板状焼結セラミック体は外部リード
ピンの取着位置を該板状焼結セラミック体の下面より内
側に窪ませて形成するとともに上下両面を機械的研磨加
工し、しかる後、再焼成することによって形成されてい
ることを特徴とするものである。
According to the method of manufacturing a ceramic wiring board of the present invention, a circuit wiring formed by a thin film forming technique is applied to the upper surface of a plate-shaped sintered ceramic body, and a plurality of external lead pins are provided on the lower surface. A ceramic wiring board that is attached, wherein the plate-shaped sintered ceramic body is formed by recessing the attachment position of the external lead pin inward from the lower surface of the plate-shaped sintered ceramic body and mechanically forming both upper and lower surfaces. It is characterized in that it is formed by polishing and then re-baking.

【0012】[0012]

【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1(a) 乃至(d) は本発明のセラミック配線基板の
製造方法の一実施例を示す各工程毎の断面図であり、1
は板状焼結セラミック体、2 は回路配線である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 (a) to 1 (d) are cross-sectional views showing steps of a method for manufacturing a ceramic wiring board according to an embodiment of the present invention.
Is a plate-shaped sintered ceramic body, and 2 is a circuit wiring.

【0013】まず図1(a)に示す如く板状焼結セラミック
体1 を準備する。前記板状焼結セラミック体1 はアルミ
ナセラミックス等から成り、例えばアルミナ(Al 2 O
3 ) 、シリカ(SiO2 ) 、マグネシア(MgO) 、カルシア
(CaO) 等の原料粉末に適当な有機溶剤、溶媒を添加混合
して泥漿状となすとともにこれをドクターブレード法を
採用することによってセラミックグリーンシート(セラ
ミック生シート) を形成し、しかる後、前記セラミック
グリーンシートに適当な打ち抜き加工を施し、所定形状
と成すとともに複数枚積層し、高温( 約1600℃) で焼成
することによって製作される。
First, as shown in FIG. 1A, a plate-shaped sintered ceramic body 1 is prepared. The plate-shaped sintered ceramic body 1 is made of alumina ceramic or the like, for example, alumina (Al 2 O
3 ), silica (SiO 2 ), magnesia (MgO), calcia
A suitable organic solvent or raw material powder such as (CaO) is added and mixed to form a slurry and a doctor blade method is used to form a ceramic green sheet (ceramic green sheet). The ceramic green sheet is formed by punching it into an appropriate shape, stacking multiple sheets, and firing at a high temperature (about 1600 ° C).

【0014】尚、前記板状焼結セラミック体1 はアルミ
ナ等、原料粉末の充填密度のバラツキ等により上下に10
乃至25μm 程度反ったものとなっている。
Incidentally, the plate-shaped sintered ceramic body 1 has an upper and lower height of 10 due to variations in the packing density of the raw material powder such as alumina.
It is warped by about 25 μm.

【0015】また前記板状焼結セラミック体1 にはその
下面の外部リードピンが取着される部位に窪みA が設け
られており、且つ該窪みA の底面全面から板状焼結セラ
ミック体1 の上面にかけてメタライズ配線層3 が形成さ
れている。
Further, the plate-shaped sintered ceramic body 1 is provided with a recess A on the lower surface thereof where the external lead pin is attached, and the entire surface of the bottom surface of the recess A is covered with the recess A. A metallized wiring layer 3 is formed over the upper surface.

【0016】前記板状焼結セラミック体1 の下面に設け
られる窪みA は例えば、セラミックグリーンシートを複
数枚積層して板状焼結セラミック体を得る際、最下層の
セラミックグリーンシートに孔を設けておくことによっ
て形成され、またメタライズ配線層3 は例えば、タング
ステン(W) やモリブデン(Mo)等の高融点金属粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを板
状焼結セラミック体1となるセラミックグリーンシート
に予め形成しておいた貫通孔に充填させることによって
板状焼結セラミック体1 の上面から窪みA の底面全面に
かけて被着形成される。
The depression A provided on the lower surface of the plate-shaped sintered ceramic body 1 is provided, for example, when a plurality of ceramic green sheets are laminated to obtain a plate-shaped sintered ceramic body, a hole is formed in the lowermost ceramic green sheet. The metallized wiring layer 3 is formed by pre-baking a metal paste obtained by adding and mixing a suitable organic solvent or solvent to a refractory metal powder such as tungsten (W) or molybdenum (Mo). By filling a through-hole formed in advance in the ceramic green sheet that will be the bonded ceramic body 1, it is deposited and formed from the upper surface of the plate-shaped sintered ceramic body 1 to the entire bottom surface of the recess A 1.

【0017】次に前記板状焼結セラミック体1 の上下両
面を機械的研磨加工し、図1(b) に示す如く板状焼結セ
ラミック体1 の上下両面を平坦なものに加工する。
Next, the upper and lower surfaces of the plate-shaped sintered ceramic body 1 are mechanically polished, and the upper and lower surfaces of the plate-shaped sintered ceramic body 1 are flattened as shown in FIG. 1 (b).

【0018】前記機械的研磨加工としては、例えばラッ
ピングマシーンや平面研削板等によって行われ、板状焼
結セラミック体1 の表面が10乃至25μm 程度反っている
のを反りが5 μm 以下の平坦なものになす。
The mechanical polishing is performed by, for example, a lapping machine or a surface grinding plate, and the surface of the plate-shaped sintered ceramic body 1 is warped by about 10 to 25 μm, but the warp is flat by 5 μm or less. Make something.

【0019】尚、前記板状焼結セラミック体1 の上下両
面を機械的研磨加工した場合、板状焼結セラミック体1
の下面側に導出しているメタライズ配線層3 はその導出
面が窪みA によって板状焼結セラミック体1 下面より若
干内側となっているため研磨除去されることは一切な
く、外部リードピンを強固に取着させるに必要な所定面
積を有したものとなっている。
When the upper and lower surfaces of the plate-shaped sintered ceramic body 1 are mechanically polished, the plate-shaped sintered ceramic body 1
Since the metallized wiring layer 3 extending to the lower surface side of the metallized wiring layer 3 is slightly inward from the lower surface of the plate-shaped sintered ceramic body 1 due to the depression A, the metallized wiring layer 3 is not polished and removed at all, and the external lead pins are firmly fixed. It has a predetermined area required for attachment.

【0020】また板状焼結セラミック体1 はその結晶組
織内に多量の気孔を有していることから入口の角部が角
張り、且つ入口が狭く内部に拡がり有する凹部B が表面
に多量に形成されたものとなっている。次に前記上下両
面が機械的研磨加工された板状焼結セラミック体1 を再
焼成し、板状焼結セラミック体1 の表面に形成されてい
る凹部B 内に該板状焼結セラミック体1 中に含まれるガ
ラス成分を析出させ、表面の凹部B をガラス成分で埋め
ることによって図1(c)示す如く板状焼結セラミック体1
の上下両面を平坦で、且つ平滑なものとなす。
Further, since the plate-shaped sintered ceramic body 1 has a large amount of pores in its crystal structure, the corners of the inlet are angular, and the recess B having a narrow inlet and a widening inside is formed on the surface in a large amount. It has been formed. Next, the plate-shaped sintered ceramic body 1 whose upper and lower surfaces are mechanically polished is re-fired, and the plate-shaped sintered ceramic body 1 is placed in the recess B formed on the surface of the plate-shaped sintered ceramic body 1. As shown in Fig. 1 (c), the plate-shaped sintered ceramic body 1 was prepared by precipitating the glass component contained therein and filling the recess B on the surface with the glass component.
Both upper and lower surfaces of the are flat and smooth.

【0021】前記板状焼結セラミック体1 の再焼成とし
ては板状焼結セラミック体1 を約1050乃至1560℃の温度
の炉中に約20時間投入することによって行われる。
Rebaking of the plate-shaped sintered ceramic body 1 is performed by putting the plate-shaped sintered ceramic body 1 in a furnace at a temperature of about 1050 to 1560 ° C. for about 20 hours.

【0022】尚、前記上下両面を機械的研磨加工した板
状焼結セラミック体1 を再焼成した場合、板状焼成セラ
ミック体1 はその機械的研磨加工を施した部位に内部応
力が存在し板状焼成セラミック体1 を反らそうとするが
機械的研磨加工を施した面が板状焼成セラミック体1 の
相対向する上下両面であることから内部応力による反り
は上下両面で相殺され、板状焼結セラミック体1 の平坦
度をそのまま5 μm 程度に維持することが可能となる。
When the plate-shaped sintered ceramic body 1 whose both upper and lower surfaces are mechanically polished is re-fired, the plate-shaped sintered ceramic body 1 has internal stress in the mechanically polished portion thereof and has a plate shape. The warped ceramic body 1 is warped, but the surfaces subjected to mechanical polishing are the upper and lower surfaces facing each other of the plate-shaped sintered ceramic body 1. It is possible to maintain the flatness of the sintered ceramic body 1 at about 5 μm.

【0023】前記板状焼結セラミック体1 はその上下両
面が機械的研磨加工により平坦となり、更に上下両面が
再焼成により平滑となっていることから板状焼結セラミ
ック体1 の上面に後述する回路配線2 を薄膜形成技術に
よって層着させた際、回路配線2 の一部が板状焼結セラ
ミック体1 の表面に形成された凹部B により切断されて
断線したり、回路配線2 の一部に空洞が形成されて回路
配線2 の電気抵抗が所定値より大幅に外れたりするのが
皆無となって板状焼結セラミック体1 の上面に回路配線
2 をその層厚を均一として所定の電気抵抗値に、且つ所
定パターンに寸法精度良く層着させることが可能とな
る。
The upper and lower surfaces of the plate-shaped sintered ceramic body 1 are flattened by mechanical polishing, and the upper and lower surfaces are smoothed by re-firing. Therefore, the upper surface of the plate-shaped sintered ceramic body 1 will be described later. When the circuit wiring 2 is layered by the thin film forming technique, a part of the circuit wiring 2 is cut by the recess B formed on the surface of the plate-shaped sintered ceramic body 1 to break the wire, or a part of the circuit wiring 2 is cut. There is no possibility that a cavity will be formed in the circuit wiring and the electric resistance of the circuit wiring 2 will deviate significantly from the specified value.
2 can be layered with a uniform thickness and a predetermined electric resistance value and a predetermined pattern with high dimensional accuracy.

【0024】次に前記板状焼結セラミック体1 は図1(d)
に示す如く、その下面に外部リードピン4 がメタライズ
配線層3 に銀ロウ等のロウ材を介しロウ付けすることに
よって取着されるとともに上面に回路配線2 が蒸着法や
スパッタリング法等の薄膜形成技術を採用することによ
って層着され、これによって製品としてのセラミック配
線基板となる。
Next, the plate-shaped sintered ceramic body 1 is shown in FIG.
External lead pins 4 are attached to the lower surface of the metallized wiring layer 3 by brazing it through a brazing material such as silver brazing, and the circuit wiring 2 is formed on the upper surface by a thin film forming technique such as vapor deposition or sputtering. Is applied to form a layered structure, which results in a ceramic wiring board as a product.

【0025】尚、前記外部リードピン4 のメタライズ配
線層3 への取着は、メタライズ配線層3 が板状焼結セラ
ミック体1 の上下両面を機械的研磨加工しても板状焼結
セラミック体1 の下面に広い面積で導出しているためメ
タライズ配線層3 と外部リードピン4 とのロウ付け部面
積を広いものとなすことができ、その結果、外部リード
ピン4 をメタライズ配線層3 に極めて強固に取着するこ
とが可能となる。
The external lead pins 4 are attached to the metallized wiring layer 3 even if the metallized wiring layer 3 mechanically polishes the upper and lower surfaces of the plate-shaped sintered ceramic body 1. Since the metallized wiring layer 3 and the external lead pins 4 have a large area on the bottom surface of the metallized wiring layer, the brazed area of the metalized wiring layer 3 and the external lead pins 4 can be made large. It becomes possible to wear.

【0026】また前記板状焼結セラミック体1 の上面に
形成される回路配線2 は接着層5 とバリア層6 と主導体
層7 の3層構造を有しており、例えば板状焼結セラミッ
ク体1 の上面に蒸着法やスパッタリング法等の薄膜形成
技術により接着層5 としてのチタン、バリア層6 として
のチタン タングステン合金及び主導体層7 としての銅
を所定厚みに層着させるとともに該接着層5 、バリア層
6 及び主導体層7 の各層をフォトリソグラフィ技術を採
用し所定パターンに食刻することによって板状焼結セラ
ミック体1 の上面に所定パターンに層着される。
The circuit wiring 2 formed on the upper surface of the plate-shaped sintered ceramic body 1 has a three-layer structure of an adhesive layer 5, a barrier layer 6 and a main conductor layer 7. Titanium as the adhesive layer 5, titanium-tungsten alloy as the barrier layer 6 and copper as the main conductor layer 7 were deposited to a predetermined thickness on the upper surface of the body 1 by a thin film forming technique such as vapor deposition or sputtering, and the adhesive layer was formed. 5, barrier layer
Each layer of 6 and the main conductor layer 7 is applied to the upper surface of the plate-shaped sintered ceramic body 1 in a predetermined pattern by etching the layers in a predetermined pattern using a photolithography technique.

【0027】前記回路配線2 は薄膜形成技術により形成
されることから板状焼結セラミック体1 の上面に線幅50
μm 程度の微細なものとして形成することができ、その
結果、板状焼結セラミック体1 上面に多数の回路配線2
を高密度に形成することが可能となる。
Since the circuit wiring 2 is formed by a thin film forming technique, a line width 50 is formed on the upper surface of the plate-shaped sintered ceramic body 1.
μm, and as a result, many circuit wirings 2
Can be formed at high density.

【0028】尚、前記回路配線2 を構成する接着層5 は
板状焼結セラミック体1 と回路配線2 との接合強度を上
げる作用を為し、その厚みが0.01μm 未満であると回路
配線2 を板状焼結セラミック体1 に強固に接合させるの
が困難となり、また1.0 μmを越えると接着層5 を薄膜
形成技術により層着させる際の内部応力によって板状焼
結セラミック体1 と接着層5 との接合強度が低下する傾
向にある。そのため接着層5 はその厚みを0.01乃至1.0
μm の範囲、好適には0.03乃至0.5 μm の範囲としてお
くのが良い。
The adhesive layer 5 constituting the circuit wiring 2 has the function of increasing the bonding strength between the sintered plate ceramic body 1 and the circuit wiring 2, and if the thickness is less than 0.01 μm, the circuit wiring 2 It becomes difficult to firmly bond the plate-shaped sintered ceramic body 1 to the plate-shaped sintered ceramic body 1, and if the thickness exceeds 1.0 μm, the plate-shaped sintered ceramic body 1 and the adhesive layer 5 are adhered to each other due to internal stress when the adhesive layer 5 is laminated by the thin film forming technique. The joint strength with 5 tends to decrease. Therefore, the adhesive layer 5 has a thickness of 0.01 to 1.0.
It is good to set it in the range of μm, preferably in the range of 0.03 to 0.5 μm.

【0029】また前記接着層5 の上面にはバリア層6 が
層着されており、該バリア層6 は接着層5 と主導体層7
との相互拡散を防止するとともに接着層5 と主導体層7
とを強固に接合させる作用を為す。
A barrier layer 6 is layered on the upper surface of the adhesive layer 5, and the barrier layer 6 includes the adhesive layer 5 and the main conductor layer 7.
To prevent mutual diffusion with the adhesive layer 5 and the main conductor layer 7
And has the effect of firmly joining

【0030】前記バリア層6 はその厚みが0.1 μm 未満
であると接着層5 と主導体層7 との相互拡散を有効に防
止することができない傾向にあり、また5.0 μm を越え
るとバリア層6 を薄膜形成技術により層着させる際の内
部応力によって接着層5 とバリア層6 との接合強度が低
下する傾向にある。そのためバリア層6 はその厚みを0.
1 乃至5.0 μm の範囲、好適には0.5 乃至3.0 μm の範
囲としておくのが良い。
If the thickness of the barrier layer 6 is less than 0.1 μm, it tends to be impossible to effectively prevent the mutual diffusion of the adhesive layer 5 and the main conductor layer 7, and if the thickness exceeds 5.0 μm, the barrier layer 6 The bonding strength between the adhesive layer 5 and the barrier layer 6 tends to decrease due to internal stress when the layers are laminated by the thin film forming technique. Therefore, the barrier layer 6 has a thickness of 0.
It is good to set it in the range of 1 to 5.0 μm, preferably 0.5 to 3.0 μm.

【0031】また前記バリア層6 を構成するチタン タ
ングステン合金の組成はチタン含有量が0.2 重量%であ
ると接着層5 とバリア層7 との接合強度が低下し、また
30.0重量%を越えるとバリア層6 の層硬度が増加し、そ
の上に形成される主導体層7の内部応力を緩和しにくく
なってバリア層6 と主導体層7 との接合強度が低下す
る傾向にある。そのためバリア層6 におけるチタンの含
有量は0.2 乃至30.0重量%、特に3.0 乃至20.0重量%と
しておくことが好ましい。
When the titanium-tungsten alloy constituting the barrier layer 6 has a titanium content of 0.2% by weight, the bonding strength between the adhesive layer 5 and the barrier layer 7 decreases, and
If it exceeds 30.0% by weight, the layer hardness of the barrier layer 6 increases, and it becomes difficult to relax the internal stress of the main conductor layer 7 formed thereon, and the bonding strength between the barrier layer 6 and the main conductor layer 7 decreases. There is a tendency. Therefore, the titanium content in the barrier layer 6 is preferably 0.2 to 30.0% by weight, particularly 3.0 to 20.0% by weight.

【0032】更に前記バリア層6 の上面には主導体層7
が層着されており、該主導体層7 は主として電気を通す
通路として作用を為す。
Further, the main conductor layer 7 is formed on the upper surface of the barrier layer 6.
Are laminated, and the main conductor layer 7 mainly functions as a passage for conducting electricity.

【0033】前記主導体層7 は例えば、導通抵抗が極め
て低い銅(Cu)が使用され、その厚みが0.1 μm 未満であ
ると回路配線2 の導通抵抗が高くなってセラミック配線
基板としては不向きとなる傾向にあることから0.1 μm
以上とするこが好ましく、コストの点も考慮すると0.1
乃至15.0μm 、好適には0.5 乃至10.0μm の範囲が良
い。
For the main conductor layer 7, for example, copper (Cu) having an extremely low conduction resistance is used, and if the thickness is less than 0.1 μm, the conduction resistance of the circuit wiring 2 becomes high and it is unsuitable as a ceramic wiring board. 0.1 μm
It is preferable that the above is taken into consideration.
To 15.0 μm, preferably 0.5 to 10.0 μm.

【0034】尚、本発明は上述の実施例に限定されるも
のではなく本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば回路配線2 の表面にニッケ
ル(Ni)や金(Au)等の耐蝕性に優れ、且つ良導電性の金属
を約2 μm の厚みに層着させておけば回路配線2 が大気
中に含まれる水分等によって腐食されるのを有効に防止
し回路配線2 の電気抵抗値を常に一定のものとなすこと
ができる。
The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the gist of the present invention. For example, nickel (Ni) or nickel (Ni) on the surface of the circuit wiring 2 can be used. By depositing a metal with good corrosion resistance such as gold (Au) and good conductivity to a thickness of about 2 μm, it is possible to effectively prevent the circuit wiring 2 from being corroded by moisture contained in the atmosphere. The electric resistance value of the circuit wiring 2 can always be made constant.

【0035】[0035]

【発明の効果】本発明のセラミック配線基板の製造方法
によれば、板状焼結セラミック体の相対向する表面を機
械的研磨加工した後、板状焼結セラミック体を再焼成し
たことから板状焼結セラミック体はその相対向する主面
が平坦、且つ平滑となり、その結果、板状焼結セラミッ
ク体の一主面に回路配線を薄膜形成技術によって層着さ
せた場合、回路配線はその層厚が均一として所定の電気
抵抗値になるとともに寸法精度が良い極めて微細なパタ
ーンとなすことができる。
According to the method for manufacturing a ceramic wiring board of the present invention, the plate-shaped sintered ceramic body is re-fired after mechanically polishing the opposite surfaces of the plate-shaped sintered ceramic body. The main surface of the sintered ceramic body facing each other is flat and smooth, and as a result, when the circuit wiring is layered on one main surface of the plate-shaped sintered ceramic body by a thin film forming technique, the circuit wiring is It is possible to form an extremely fine pattern having a uniform layer thickness and a predetermined electric resistance value and good dimensional accuracy.

【0036】また回路配線を薄膜形成技術により形成す
ることから回路配線を高密度に形成することができ、小
さな板状焼結セラミック体に多くの回路配線を形成する
ことが可能となる。
Further, since the circuit wiring is formed by the thin film forming technique, the circuit wiring can be formed at a high density, and a large number of circuit wiring can be formed on a small plate-shaped sintered ceramic body.

【0037】更に板状焼結セラミック体の相対向する表
面を機械的研磨加工しても該板状焼結セラミック体の下
面に板状焼結セラミック体内に形成したメタライズ配線
層を広い面積で導出させることができ、その結果、メタ
ライズ配線層に外部リードピンをロウ付け面積を広いも
のとして極めて強固に取着させることも可能となる。
Further, even if the opposite surfaces of the plate-shaped sintered ceramic body are mechanically polished, the metallized wiring layer formed in the plate-shaped sintered ceramic body on the lower surface of the plate-shaped sintered ceramic body is derived in a large area. As a result, it becomes possible to attach the external lead pins to the metallized wiring layer very firmly with a large brazing area.

【0038】[0038]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のセラミック配線基板の製造方法を説明
するための各工程毎の断面図である。
FIG. 1 is a cross-sectional view of each process for describing a method for manufacturing a ceramic wiring board of the present invention.

【符号の説明】[Explanation of symbols]

1・・・板状焼結セラミック体 2・・・回路配線 3・・・メタライズ配線層 4・・・外部リードピン 5・・・接着層 6・・・バリア層 7・・・主導体層 1 ... Plate-shaped sintered ceramic body 2 ... Circuit wiring 3 ... Metallized wiring layer 4 ... External lead pin 5 ... Adhesive layer 6 ... Barrier layer 7 ... Main conductor layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】板状焼結セラミック体の上面に薄膜形成技
術により形成される回路配線が被着され、下面に複数個
の外部リードピンが取着されて成るセラミック配線基板
であって、前記板状焼結セラミック体は外部リードピン
の取着位置を該板状焼結セラミック体の下面より内側に
窪ませて形成するとともに上下両面を機械的研磨加工
し、しかる後、再焼成することによって形成されている
ことを特徴とするセラミック配線基板の製造方法。
1. A ceramic wiring board comprising a plate-shaped sintered ceramic body having an upper surface to which circuit wiring formed by a thin film forming technique is attached, and a lower surface to which a plurality of external lead pins are attached. The ceramic sintered body is formed by denting the attachment position of the external lead pin inward from the lower surface of the plate sintered ceramic body, mechanically polishing both upper and lower surfaces, and then re-baking. A method of manufacturing a ceramic wiring board, comprising:
JP14476891A 1991-06-17 1991-06-17 Manufacturing method of ceramic wiring board Expired - Fee Related JP2690631B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14476891A JP2690631B2 (en) 1991-06-17 1991-06-17 Manufacturing method of ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14476891A JP2690631B2 (en) 1991-06-17 1991-06-17 Manufacturing method of ceramic wiring board

Publications (2)

Publication Number Publication Date
JPH04369251A JPH04369251A (en) 1992-12-22
JP2690631B2 true JP2690631B2 (en) 1997-12-10

Family

ID=15369968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14476891A Expired - Fee Related JP2690631B2 (en) 1991-06-17 1991-06-17 Manufacturing method of ceramic wiring board

Country Status (1)

Country Link
JP (1) JP2690631B2 (en)

Also Published As

Publication number Publication date
JPH04369251A (en) 1992-12-22

Similar Documents

Publication Publication Date Title
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
EP1830414A1 (en) Element mounting substrate and method for manufacturing same
EP3678196B1 (en) Substrate for mounting electronic components, electronic device, and electronic module
JPH0727995B2 (en) Ceramic wiring board
JPWO2017188253A1 (en) Electronic component mounting substrate, electronic device and electronic module
JP2690631B2 (en) Manufacturing method of ceramic wiring board
JP2738601B2 (en) Manufacturing method of ceramic wiring board
JP3716088B2 (en) Wiring board
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
JP2002134885A (en) Circuit board, manufacturing method thereof, electronic device mounting body, and green sheet
CN110326101B (en) Wiring substrate, electronic device, and electronic module
JP4335393B2 (en) Wiring board and manufacturing method thereof
JP3909285B2 (en) Wiring board
JP4423181B2 (en) Multiple wiring board
JP3207015B2 (en) Manufacturing method of ceramic wiring board
JP2912779B2 (en) Manufacturing method of semiconductor device storage package
JP3273187B2 (en) Manufacturing method of wiring board
JP3909269B2 (en) Wiring board
JP2728583B2 (en) Manufacturing method of semiconductor device storage package
JP3801935B2 (en) Electronic component mounting board
JP2735716B2 (en) Ceramic wiring board
JP2735720B2 (en) Ceramic wiring board
JPH04101488A (en) Thin film wiring substrate
JP3615576B2 (en) Thin film wiring board
JP2003110047A (en) Multilayer interconnection board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees