[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2652786B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP2652786B2
JP2652786B2 JP62110588A JP11058887A JP2652786B2 JP 2652786 B2 JP2652786 B2 JP 2652786B2 JP 62110588 A JP62110588 A JP 62110588A JP 11058887 A JP11058887 A JP 11058887A JP 2652786 B2 JP2652786 B2 JP 2652786B2
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
film
crystal display
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62110588A
Other languages
Japanese (ja)
Other versions
JPS63276031A (en
Inventor
基一 金
和雄 砂原
賢一 島田
幹男 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP62110588A priority Critical patent/JP2652786B2/en
Publication of JPS63276031A publication Critical patent/JPS63276031A/en
Application granted granted Critical
Publication of JP2652786B2 publication Critical patent/JP2652786B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置、特に、アクティブ・マトリ
ックス方式で構成される液晶表示装置に適用して有効な
技術に関するものである。
Description: TECHNICAL FIELD The present invention relates to a liquid crystal display device, and more particularly to a technique effective when applied to a liquid crystal display device configured by an active matrix system.

〔従来技術〕(Prior art)

アクティブ・マトリックス方式の液晶表示装置は、マ
トリックス状に複数の画素を配置して構成される液晶表
示部を有している。各画素は、水平方向に延在する複数
の走査信号線(ゲート信号線)と、それと交差する垂直
方向に延在する複数の映像信号線(ドレイン信号線)と
で規定される夫々の領域内に配置されている。映像信号
線は、絶縁膜を介在させて、走査信号線の上層に形成さ
れている。
The active matrix type liquid crystal display device has a liquid crystal display unit configured by arranging a plurality of pixels in a matrix. Each pixel has a region defined by a plurality of scanning signal lines (gate signal lines) extending in the horizontal direction and a plurality of video signal lines (drain signal lines) extending in the vertical direction crossing the scanning signal lines (gate signal lines). Are located in The video signal line is formed above the scanning signal line with an insulating film interposed.

前記画素は、主に、液晶、この液晶を介在させて配置
された透明画素電極及び共通透明画素電極、各画素を選
択する薄膜トランジスタ(TFT)で構成されている。透
明画素電極、薄膜トランジスタの夫々は、画素毎に設け
られている。透明画素電極は、薄膜トランジスタの一方
のソース・ドレイン電極に接続されている。薄膜トラン
ジスタの他方のソース・ドレイン電極は、前記映像信号
線に接続されている。薄膜トランジスタのゲート電極
は、前記走査信号線に接続されている。
The pixel is mainly composed of a liquid crystal, a transparent pixel electrode and a common transparent pixel electrode arranged with the liquid crystal interposed, and a thin film transistor (TFT) for selecting each pixel. Each of the transparent pixel electrode and the thin film transistor is provided for each pixel. The transparent pixel electrode is connected to one of the source / drain electrodes of the thin film transistor. The other source / drain electrode of the thin film transistor is connected to the video signal line. The gate electrode of the thin film transistor is connected to the scanning signal line.

薄膜トランジスタのチャネル形成領域の上部すなわち
i型半導体層の上部には、遮光膜が設けられている。遮
光膜は、チャネル形成領域に外部光が入射することで薄
膜トランジスタが誤動作することを防止している。
A light-shielding film is provided over the channel formation region of the thin film transistor, that is, over the i-type semiconductor layer. The light-shielding film prevents the thin film transistor from malfunctioning when external light enters the channel formation region.

なお、液晶表示装置については、例えば、日経マグロ
ウヒル社発行,日経エレクトロニクス1986年12月15日,p
p.193〜210に記載されている。また、薄膜トランジスタ
に遮光膜を設けた公知例には特開昭59-21064号,特開昭
60-133493号及び特開昭58-88783号公報があるが、いず
れの公知例にも走査信号線又は映像信号線に、遮光膜と
同一導電層で形成した信号配線を実質的に平行に延在さ
せ、該信号配線と走査信号線又は映像信号線とを接続し
た記載はない。
For the liquid crystal display device, see, for example, Nikkei McGraw-Hill, Nikkei Electronics December 15, 1986, p.
p.193-210. Further, in a known example in which a light-shielding film is provided on a thin film transistor, Japanese Patent Application Laid-Open Nos.
Although there are 60-133493 and JP-A-58-88783, in each of the known examples, a signal wiring formed of the same conductive layer as a light shielding film is extended substantially in parallel with a scanning signal line or a video signal line. There is no description that the signal wiring is connected to a scanning signal line or a video signal line.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前記液晶表示装置の各画素を構成する薄膜トランジス
タの遮光膜は、Al膜、Cr膜等の導電性材料で形成されて
いる。遮光膜は、製造プロセス、例えばドライプロセス
を用いたパターンニング工程によって帯電する。帯電さ
れた遮光膜は、電界効果によって、薄膜トランジスタの
しきい値電圧に変動を生じさせる。あるいは、帯電され
た遮光膜は、その近傍の導電層との間の絶縁膜を破壊
し、絶縁膜の絶縁耐圧を劣化させる。このため、液晶表
示装置の電気的信頼性が低下するという問題点があっ
た。
The light-shielding film of the thin-film transistor constituting each pixel of the liquid crystal display device is formed of a conductive material such as an Al film and a Cr film. The light-shielding film is charged by a manufacturing process, for example, a patterning process using a dry process. The charged light-shielding film causes a variation in the threshold voltage of the thin film transistor due to the electric field effect. Alternatively, the charged light-shielding film destroys the insulating film between itself and the conductive layer in the vicinity thereof, and deteriorates the withstand voltage of the insulating film. For this reason, there has been a problem that the electrical reliability of the liquid crystal display device is reduced.

また、前記薄膜トランジスタは、ゲート電極の上層
に、ゲート絶縁膜、島状に形成されたi型半導体層、ソ
ース・ドレイン電極の夫々を順次積層した構造で構成さ
れている。そして、前記映像信号線は、薄膜トランジス
タのソース・ドレイン電極と一体に構成されている。こ
のため、前記映像信号線は、ソース・ドレイン電極と一
体に構成された領域において、前記i半導体層の段差を
乗り上げるように構成されているので断線が多発する。
映像信号線の断線は、この映像信号線に接続された全べ
ての画素が欠陥となる所謂線欠陥を生じる。線欠陥は、
液晶表示装置として不良製品となり、液晶表示装置の歩
留りを低下させるという問題点があった。
The thin film transistor has a structure in which a gate insulating film, an i-type semiconductor layer formed in an island shape, and source / drain electrodes are sequentially stacked on a gate electrode. The video signal line is formed integrally with the source / drain electrodes of the thin film transistor. For this reason, the video signal line is configured to run over the step of the i-semiconductor layer in a region integrally formed with the source / drain electrodes, so that the disconnection frequently occurs.
Disconnection of a video signal line causes a so-called line defect in which all pixels connected to the video signal line are defective. Line defects are
There has been a problem that the liquid crystal display device becomes a defective product and lowers the yield of the liquid crystal display device.

本発明の目的は、液晶表示装置において、薄膜トラン
ジスタに形成された遮光膜が帯電することに起因する弊
害を防止し、電気的信頼性を向上することが可能な技術
を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technique capable of preventing an adverse effect caused by charging of a light-shielding film formed on a thin film transistor in a liquid crystal display device and improving electrical reliability.

本発明の他の目的は、液晶表示装置において、液晶表
示部の線欠陥を防止し、歩留りを向上することが可能な
技術を提供することにある。
It is another object of the present invention to provide a technique capable of preventing a line defect in a liquid crystal display portion and improving a yield in a liquid crystal display device.

本発明の他の目的は、前記夫々の目的を達成するため
の製造工程を低減することが可能な技術を提供すること
にある。
Another object of the present invention is to provide a technique capable of reducing the number of manufacturing steps for achieving each of the above objects.

本発明の他の目的は、液晶表示装置において、液晶表
示部の各画素の選択時間を短縮し、動作速度の高速化を
図ることが可能な技術を提供することにある。
Another object of the present invention is to provide a technique capable of shortening a selection time of each pixel of a liquid crystal display unit and increasing an operation speed in a liquid crystal display device.

本発明の他の目的は、前記目的を達成すると共に、液
晶表示装置の動作速度の高速化を図ることが可能な技術
を提供することにある。
Another object of the present invention is to provide a technique capable of achieving the above object and increasing the operation speed of a liquid crystal display device.

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
The above and other objects and novel features of the present invention are as follows.
It will become apparent from the description of the present specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving the problem]

本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
The outline of a typical invention disclosed in the present application is briefly described as follows.

液晶表示装置において、走査信号線又は映像信号線
に、薄膜トランジスタの上部の遮光膜を接続する。
In a liquid crystal display device, a light-shielding film above a thin film transistor is connected to a scanning signal line or a video signal line.

また、液晶表示装置において、走査信号線又は映像信
号線に、薄膜トランジスタの上部の遮光膜と同一導電層
で形成した信号配線を実質的に平行に延在させ、該信号
配線と前記走査信号線又は映像信号線とを接続する。
In a liquid crystal display device, a signal wiring formed of the same conductive layer as a light-shielding film over a thin film transistor extends substantially parallel to a scanning signal line or a video signal line, and the signal wiring and the scanning signal line or Connect to video signal line.

また、液晶表示装置において、走査信号線又は映像信
号線に、薄膜トランジスタの上部の遮光膜と一体に構成
した信号配線を実質的に平行に延在させ、該信号配線と
前記走査信号線又は映像信号線とを接続する。
In the liquid crystal display device, a signal wiring integrally formed with a light-shielding film over a thin film transistor is extended substantially in parallel with a scanning signal line or a video signal line, and the signal wiring and the scanning signal line or the video signal line are extended. Connect with the wire.

〔作用〕[Action]

上述した手段によれば、前記遮光膜と走査信号線又は
映像信号線とを同一電位にすることができるので、遮光
膜が帯電することに起因する弊害を防止し、液晶表示装
置の電気的信頼性を向上することができる。
According to the above-described means, the potential of the light-shielding film and the scanning signal line or the video signal line can be set to the same potential, so that a problem caused by the charging of the light-shielding film can be prevented, and the electrical reliability of the liquid crystal display device can be reduced. Performance can be improved.

また、前記走査信号線又は映像信号線が切断した場
合、切断された部分を前記信号配線によって接続し、液
晶表示部の線欠陥を防止することができるので、液晶表
示装置の歩留りを向上することができると共に、前記遮
光膜を形成する工程で前記信号配線を形成することがで
きるので、前記信号配線を形成するための製造工程を低
減することができる。
Further, when the scanning signal line or the video signal line is cut, the cut portion is connected by the signal wiring to prevent a line defect of a liquid crystal display portion, thereby improving the yield of the liquid crystal display device. In addition, since the signal wiring can be formed in the step of forming the light shielding film, the number of manufacturing steps for forming the signal wiring can be reduced.

また、前記液晶表示装置の電気的信頼性を向上するこ
とができ、しかも、前記液晶表示装置の歩留りを向上す
ることができると共に、前記製造工程を低減することが
できる。
Further, the electrical reliability of the liquid crystal display device can be improved, and the yield of the liquid crystal display device can be improved, and the number of manufacturing steps can be reduced.

以下、本発明の構成について、一実施例と共に説明す
る。
Hereinafter, the configuration of the present invention will be described together with an embodiment.

なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and their repeated description will be omitted.

〔発明の実施例I〕[Example I of the invention]

本実施例Iは、液晶表示装置において、薄膜トランジ
スタの上部の遮光膜の帯電に起因する弊害を防止すると
共に、映像信号線の断線を防止した本発明の第1実施例
である。
Embodiment I is a first embodiment of the present invention in which in a liquid crystal display device, a problem caused by charging of a light-shielding film on a thin film transistor is prevented and disconnection of a video signal line is prevented.

本発明の実施例Iである液晶表示装置の液晶表示部の
一画素を第1図(要部平面図)で示し、第1図のII-II
線で切った断面を第2図、第1図のIII-III線で切った
断面を第3図に夫々示す。
One pixel of the liquid crystal display section of the liquid crystal display device according to the embodiment I of the present invention is shown in FIG.
FIG. 2 shows a cross section taken along the line, and FIG. 3 shows a cross section taken along the line III-III in FIG.

第1図乃至第3図に示すように、液晶表示装置は、1.
1[mm]程度の厚さを有する下部透明ガラス基板SUB1の
内側(液晶側)の表面上に、薄膜トランジスタTFTを有
している。薄膜トランジスタTFTは、主に、ゲート電極G
T、ゲート絶縁膜として使用される絶縁膜GI、チャネル
形成領域として使用されるi型半導体層AS、一対のソー
ス・ドレイン電極SD(SD1,SD2)で構成されている。
As shown in FIGS. 1 to 3, the liquid crystal display device includes: 1.
A thin film transistor TFT is provided on the inner surface (liquid crystal side) of a lower transparent glass substrate SUB1 having a thickness of about 1 [mm]. The thin film transistor TFT mainly has a gate electrode G
T, an insulating film GI used as a gate insulating film, an i-type semiconductor layer AS used as a channel formation region, and a pair of source / drain electrodes SD (SD1, SD2).

前記ゲート電極GTは、例えば、断線を防止するため
に、Cr層上にMo層を積層した複合膜で形成し、1000
[Å]程度の膜厚で形成する。ゲート電極GTは、走査信
号線(ゲート信号線又は水平信号線)GLと同一製造工程
(同一導電層)で形成されており、走査信号線GLに一体
化されそれに接続されている。走査信号線GLは、第1図
に示すように水平方向に延在しており、図示していない
が、垂直方向に複数本配置されている。
The gate electrode GT is formed of, for example, a composite film in which a Mo layer is laminated on a Cr layer in order to prevent disconnection, and 1000
It is formed with a film thickness of about [Å]. The gate electrode GT is formed in the same manufacturing process (the same conductive layer) as the scanning signal line (gate signal line or horizontal signal line) GL, and is integrated with and connected to the scanning signal line GL. The scanning signal lines GL extend in the horizontal direction as shown in FIG. 1, and although not shown, a plurality of scanning signal lines GL are arranged in the vertical direction.

絶縁膜GIは、ゲート電極GT及び走査信号線GLの上層に
形成されている。絶縁膜GIは、例えば、プラズマCVDで
形成された窒化珪素膜を用い、3000[Å]程度の膜厚で
形成する。
The insulating film GI is formed above the gate electrode GT and the scanning signal line GL. The insulating film GI is formed, for example, using a silicon nitride film formed by plasma CVD and having a thickness of about 3000 [Å].

i型半導体層ASは、ゲート絶縁膜GIの上層に形成され
ており、島形状で構成されている。i型半導体層ASは、
アモーファスシリコン膜又は多結晶シリコン膜で形成
し、2000[Å]程度の膜厚で形成する。i型半導体層AS
は、主に、薄膜トランジスタTFTのチャネル形成領域を
構成する。i型半導体層ASは、第1図及び第2図に詳細
に示すように、走査信号線GLと後述する映像信号線DLと
の交差部の両者間まで延在させて設けられている。
The i-type semiconductor layer AS is formed above the gate insulating film GI and has an island shape. The i-type semiconductor layer AS
It is formed of an amorphous silicon film or a polycrystalline silicon film and has a thickness of about 2000 [Å]. i-type semiconductor layer AS
Mainly constitute a channel forming region of the thin film transistor TFT. As shown in detail in FIGS. 1 and 2, the i-type semiconductor layer AS is provided so as to extend between both the intersections of the scanning signal lines GL and a video signal line DL described later.

一対のソース・ドレイン電極SD1,SD2は、i型半導体
層AS上に夫々離隔して設けられている。ソース・ドレイ
ン電極SDは、回路のバイアス極性が変ると、動作上、ソ
ースとドレインが入れ替わるように構成されている。つ
まり、薄膜トランジスタTFTは、FETと同様に双方向性で
ある。
The pair of source / drain electrodes SD1 and SD2 are provided separately on the i-type semiconductor layer AS. The source / drain electrode SD is configured so that, when the bias polarity of the circuit changes, the source and the drain are switched in operation. That is, the thin film transistor TFT is bidirectional, like the FET.

ソース・ドレイン電極SDは、例えば、i型半導体層AS
に接触する下層側から、高不純物濃度のn+型半導体層、
Cr層、Al層を順次積層して形成されている。n+型半導体
層は、アモーファスシリコン膜又は多結晶シリコン膜で
形成されており、500[Å]程度の膜厚で形成する。n+
型半導体層は、i型半導体層ASとの接触抵抗値を低減す
るように構成されている。Cr層は、n+型半導体層とAl層
との反応を防止する、バリア層として形成されており、
700[Å]程度の膜厚で形成する。Al層は、信号伝達速
度を速くするために低抵抗値を有する配線材料で形成さ
れており、3500[Å]程度の膜厚で形成する。Al層とし
ては、Al-Si層やAl-Cu層を使用してもよい。
The source / drain electrode SD is, for example, an i-type semiconductor layer AS
From the lower side in contact with the n + type semiconductor layer of high impurity concentration,
It is formed by sequentially laminating a Cr layer and an Al layer. The n + type semiconductor layer is formed of an amorphous silicon film or a polycrystalline silicon film, and has a thickness of about 500 [Å]. n +
The type semiconductor layer is configured to reduce a contact resistance value with the i-type semiconductor layer AS. The Cr layer is formed as a barrier layer that prevents a reaction between the n + type semiconductor layer and the Al layer,
It is formed with a thickness of about 700 [Å]. The Al layer is formed of a wiring material having a low resistance value in order to increase the signal transmission speed, and has a thickness of about 3500 [Å]. As the Al layer, an Al-Si layer or an Al-Cu layer may be used.

薄膜トランジスタTFTの一方のソース・ドレイン電極S
D2には、画素毎に設けられた透明電極(画素電極)ITO1
が接続されている。透明電極ITO1は、液晶表示部の画素
電極の一方を構成する。透明電極ITO1は、例えば、1200
[Å]程度の膜厚で形成する。他方のソース・ドレイン
電極SD1は、映像信号線(ドレイン信号線又は垂直信号
線)DLと同一製造工程(同一導電層)で形成されてお
り、映像信号線DLに一体化されそれに接続されている。
映像信号線DLは、第1図に示すように、走査信号線GLと
交差する垂直方向に延在し、図示していないが、水平方
向に複数本配置されている。
One source / drain electrode S of thin film transistor TFT
D2 is a transparent electrode (pixel electrode) ITO1 provided for each pixel.
Is connected. The transparent electrode ITO1 forms one of the pixel electrodes of the liquid crystal display. The transparent electrode ITO1 is, for example, 1200
It is formed with a film thickness of about [Å]. The other source / drain electrode SD1 is formed in the same manufacturing process (the same conductive layer) as the video signal line (drain signal line or vertical signal line) DL, and is integrated with and connected to the video signal line DL. .
As shown in FIG. 1, the video signal lines DL extend in a vertical direction intersecting with the scanning signal lines GL, and a plurality of video signal lines DL are arranged in a horizontal direction (not shown).

薄膜トランジスタTFT及び透明電極ITO1上には、保護
膜PSV1が設けられている。保護膜PSV1は、主に、薄膜ト
ランジスタTFTを湿気等から保護するために形成されて
おり、透明性が高くしかも耐湿性の良いものを使用す
る。保護膜PSV1は、例えば、プラズマCVDで形成した酸
化珪素膜や窒化珪素膜で形成されており、8000[Å]程
度の膜厚で形成する。
On the thin film transistor TFT and the transparent electrode ITO1, a protective film PSV1 is provided. The protective film PSV1 is mainly formed to protect the thin film transistor TFT from moisture and the like, and uses a film having high transparency and good moisture resistance. The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed by plasma CVD, and has a thickness of about 8000 [Å].

薄膜トランジスタTFT上の保護膜PSV1の上部には、外
部光がチャネル形成領域として使用されるi型半導体層
ASに入射されないように、遮光膜LSが設けられている。
遮光膜LSは、光に対する遮光性が高く、しかも導電性を
有するように、例えば、Al層(或はAl-Si層,Al-Cu層、
若しくはCr層等)で形成されており、スパッタで1000〜
4000[Å]程度の膜厚に形成する。
On top of the protective film PSV1 on the thin film transistor TFT, an i-type semiconductor layer where external light is used as a channel formation region
A light-shielding film LS is provided so as not to enter the AS.
The light-shielding film LS is, for example, an Al layer (or an Al-Si layer, an Al-Cu layer,
Or a Cr layer, etc.)
It is formed to a thickness of about 4000 [Å].

遮光膜LSは、第1図及び第2図に詳細に示すように、
保護膜PSV1を介在させたその下層の映像信号線DLと電気
的に接続されている。遮光膜LSと映像信号線DLとの接続
は、保護膜PSV1に形成された接続孔THを通して行われ
る。接続孔THは、その形成例えば保護膜PSV1のエッチン
グ工程に際して、保護膜PSV1の下地層であるi型半導体
層ASに損傷を生じないように、薄膜トランジスタTFT形
成領域は避けた領域に形成することが好ましい。
As shown in detail in FIG. 1 and FIG.
It is electrically connected to the video signal line DL under the protective film PSV1. The connection between the light-shielding film LS and the video signal line DL is made through a connection hole TH formed in the protective film PSV1. The connection hole TH may be formed in a region avoiding the thin film transistor TFT formation region so as not to cause damage to the i-type semiconductor layer AS which is a base layer of the protection film PSV1 in the formation thereof, for example, in an etching step of the protection film PSV1. preferable.

このように、遮光膜LSを映像信号線DLに電気的に接続
することにより、前記遮光膜LSと映像信号線DLとを同一
電位にすることができるので、製造プロセスで遮光膜LS
が帯電することに起因する弊害を防止することができ
る。つまり、薄膜トランジスタTFTはしきい値電圧の変
動を防止することができ、又遮光膜LSとその近傍の導電
層(例えば、ソース・ドレイン電極SD)との間の絶縁膜
(例えば、保護膜PSV1)は絶縁耐圧を向上することがで
きる。したがって、液晶表示装置の電気的信頼性を向上
することができる。
As described above, by electrically connecting the light shielding film LS to the video signal line DL, the light shielding film LS and the video signal line DL can be set to the same potential.
Can be prevented from being negatively charged. In other words, the thin film transistor TFT can prevent the threshold voltage from fluctuating, and has an insulating film (for example, a protective film PSV1) between the light-shielding film LS and a nearby conductive layer (for example, the source / drain electrode SD). Can improve the dielectric strength. Therefore, the electrical reliability of the liquid crystal display device can be improved.

また、前記映像信号線DLの上部には、それと実質的に
平行に延在し、かつ遮光膜LSと同一導電層で形成された
信号配線LSLが構成されている。この信号配線LSLは、前
述のように、保護膜PSV1に形成された接続孔THを通し
て、映像信号線DLに接続されている。信号配線LSLと映
像信号線DLとの接続は、映像信号線DLの延在する方向に
おいて、所定の間隔例えば各画素毎に1つの接続孔THを
形成し、この接続孔THを通して行われる。
Above the video signal line DL, a signal line LSL extending substantially in parallel with the video signal line DL and formed of the same conductive layer as the light shielding film LS is formed. As described above, the signal wiring LSL is connected to the video signal line DL through the connection hole TH formed in the protective film PSV1. The connection between the signal line LSL and the video signal line DL is made through a predetermined interval, for example, one connection hole TH for each pixel in the direction in which the video signal line DL extends, and through this connection hole TH.

このように、映像信号線DLの上部に遮光膜LSと同一導
電層で形成された信号配線LSLを構成し、この映像信号
線DLと信号配線LSLとを接続したことにより、前記映像
信号線DLが例えば薄膜トランジスタTFT領域のi型半導
体層ASの段差を乗り上げるときに切断した場合、切断さ
れた部分の映像信号線DLを前記信号配線LSLによって接
続(補修)し、液晶表示部の線欠陥を防止することがで
きるので、液晶表示装置の歩留りを向上することができ
ると共に、前記遮光膜LSを形成する工程で前記信号配線
LSLを形成することができるので、前記信号配線LSLを形
成するための製造工程を低減することができる。前記映
像信号線DLのi型半導体層ASに基づく断線は、第2図に
示すように1つの画素に2箇所の段差(符号A)が存在
するので、1つの画素に2箇所生じる可能性があるが、
信号配線LSLを構成することによって、液晶表示部は、
線欠陥から最悪の場合でもその画素のみが欠陥となる点
欠陥に留めることができる。
As described above, the signal wiring LSL formed of the same conductive layer as the light-shielding film LS is formed above the video signal line DL, and the video signal line DL and the signal wiring LSL are connected to each other. For example, when the thin film transistor TFT is cut when climbing over a step of the i-type semiconductor layer AS in the TFT region, the cut portion of the video signal line DL is connected (repaired) by the signal wiring LSL to prevent a line defect in the liquid crystal display portion. Therefore, the yield of the liquid crystal display device can be improved, and the signal wiring is formed in the step of forming the light shielding film LS.
Since the LSL can be formed, the number of manufacturing steps for forming the signal wiring LSL can be reduced. The disconnection of the video signal line DL based on the i-type semiconductor layer AS may have two steps (reference A) in one pixel as shown in FIG. There is
By configuring the signal wiring LSL, the liquid crystal display
Even in the worst case from a line defect, it can be limited to a point defect in which only that pixel becomes defective.

また、前記映像信号線DLの上部に前述のように前記信
号配線LSLを延在させ、この信号配線LSLを遮光膜LSと一
体に構成することにより、製造プロセスで遮光膜LSが帯
電することに起因する弊害を防止し、液晶表示装置の電
気的信頼性を向上することができ、しかも、液晶表示部
の線欠陥を防止し、液晶表示装置の歩留りを向上するこ
とができると共に、前記遮光膜LSを形成する工程で前記
信号配線LSLを形成し、前記信号配線LSLを形成するため
の製造工程を低減することができる。
Further, as described above, the signal wiring LSL extends above the video signal line DL, and the signal wiring LSL is formed integrally with the light shielding film LS, so that the light shielding film LS is charged in the manufacturing process. The liquid crystal display device can be prevented from being adversely affected, and the electric reliability of the liquid crystal display device can be improved. Further, the line defect of the liquid crystal display portion can be prevented, the yield of the liquid crystal display device can be improved, and the light shielding film can be improved. The signal wiring LSL is formed in the step of forming the LS, and the number of manufacturing steps for forming the signal wiring LSL can be reduced.

また、映像信号線DLと信号配線LSLとを並列的に接続
することにより、映像信号線DLの実質的な断面々積を増
加し、その抵抗値を低減することができるので、各画素
の選択時間を短縮することができる。
In addition, by connecting the video signal line DL and the signal wiring LSL in parallel, it is possible to increase the substantial cross-sectional area of the video signal line DL and reduce its resistance value. Time can be reduced.

前記薄膜トランジスタTFTは、ゲート電極GTに正のバ
イアスを印加すると、ソース−ドレイン間のチャネル抵
抗が小さくなり、バイアスを零にすると、チャネル抵抗
は大きくなるように構成されている。つまり、薄膜トラ
ンジスタTFTは、透明電極ITO1に印加される電圧を制御
するように構成されている。
The thin film transistor TFT is configured such that when a positive bias is applied to the gate electrode GT, the channel resistance between the source and the drain decreases, and when the bias is reduced to zero, the channel resistance increases. That is, the thin film transistor TFT is configured to control the voltage applied to the transparent electrode ITO1.

液晶LCは、下部透明ガラス基板SUB1と上部透明ガラス
基板SUB2との間に形成された空間内に、液晶分子の向き
を設定する下部配向膜ORI1及び上部配向膜ORI2に規定さ
れ、封入されている。
The liquid crystal LC is defined and enclosed in a lower alignment film ORI1 and an upper alignment film ORI2 for setting the direction of liquid crystal molecules in a space formed between the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2. .

下部配向膜ORI1は、下部透明ガラス基板SUB1側の保護
膜PSV1の上部に形成される。
The lower alignment film ORI1 is formed above the protective film PSV1 on the lower transparent glass substrate SUB1 side.

上部透明ガラス基板SUB2の内側(液晶側)の表面に
は、カラーフィルタFIL、保護膜PSV2、共通透明電極
(共通画素電極)ITO2及び前記上部配向膜ORI2が順次積
層して設けられている。
On the inner (liquid crystal side) surface of the upper transparent glass substrate SUB2, a color filter FIL, a protective film PSV2, a common transparent electrode (common pixel electrode) ITO2, and the upper alignment film ORI2 are sequentially provided.

前記共通透明電極ITO2は、下部透明ガラス基板SUB1側
に画素毎に設けられた透明電極ITO1に対向し、隣接する
他の共通透明電極ITO2と一体に構成されている。
The common transparent electrode ITO2 faces the transparent electrode ITO1 provided for each pixel on the lower transparent glass substrate SUB1 side, and is integrally formed with another adjacent common transparent electrode ITO2.

カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリソ
グラフィ技術を用いて行っている。
The color filter FIL is formed by dyeing a dyeing base material formed of a resin material such as an acrylic resin with a dye for each pixel. Dyeing is performed using photolithography technology.

保護膜PSV2は、前記カラーフィルタFILを異なる色に
染め分けた染料が液晶LCに漏れることを防止するために
設けられている。保護膜PSV2は、例えば、アクリル樹
脂,エポキシ樹脂等の透明樹脂材料で形成されている。
The protective film PSV2 is provided in order to prevent the dye obtained by dyeing the color filter FIL into different colors from leaking into the liquid crystal LC. The protective film PSV2 is formed of, for example, a transparent resin material such as an acrylic resin or an epoxy resin.

この液晶表示装置は、下部透明ガラス基板SUB1側、上
部透明ガラス基板SUB2側の夫々の層を別々に形成し、そ
の後、上下透明ガラス基板SUB1及びSUB2を重ね合せ、両
者間に液晶LCを封入することによって組み立てられる。
In this liquid crystal display device, the respective layers on the lower transparent glass substrate SUB1 side and the upper transparent glass substrate SUB2 side are separately formed, then the upper and lower transparent glass substrates SUB1 and SUB2 are overlapped, and the liquid crystal LC is sealed between the two. Assembled by

なお、第3図の中央部は一画素部分の断面を示してい
るが、左側は透明ガラス基板SUB1及びSUB2の左側縁部分
で引出配線の存在する部分の断面を示している。右側
は、透明ガラス基板SUB1及びSUB2の右側縁部分で引出配
線の存在しない部分の断面を示している。
The center of FIG. 3 shows a cross section of one pixel portion, while the left side shows a cross section of a left edge portion of the transparent glass substrates SUB1 and SUB2 where a lead wiring exists. The right side shows a cross section of a portion where no extraction wiring exists at the right edge portion of the transparent glass substrates SUB1 and SUB2.

第3図の左側、右側の夫々に示すシール材SLは、液晶
LCを封止するように構成されており、液晶封入口(図示
していない)を除く透明ガラス基板SUB1及びSUB2の縁周
囲全体に沿って形成されている。シール材SLは、例え
ば、エポキシ樹脂で形成されている。
The sealing material SL shown on the left and right sides of FIG.
It is configured to seal the LC, and is formed along the entire periphery of the transparent glass substrates SUB1 and SUB2 except for the liquid crystal sealing port (not shown). The sealing material SL is formed of, for example, an epoxy resin.

前記上部透明ガラス基板SUB2側の透明電極ITO2は、少
なくとも一個所において、銀ペースト材SILによって、
下部透明ガラス基板SUB1側に形成された引出配線層に接
続されている。この引出配線層は、前述したゲート電極
GT、ソース・ドレイン電極SDの夫々と同一製造工程で形
成される。
The transparent electrode ITO2 on the upper transparent glass substrate SUB2 side is, at least in one place, by a silver paste material SIL,
It is connected to a lead wiring layer formed on the lower transparent glass substrate SUB1 side. This extraction wiring layer is formed by the gate electrode described above.
The GT and the source / drain electrodes SD are formed in the same manufacturing process.

前記配向膜ORI1及びORI2、透明電極ITO1、共通透明電
極ITO2、保護膜PSV1及びPSV2、絶縁膜GIの夫々の層は、
シール材SLの内側に形成される。偏光板POLは、下部透
明ガラス基板SUB1、上部透明ガラス基板SUB2の夫々の外
側の表面に形成されている。
Each of the alignment films ORI1 and ORI2, the transparent electrode ITO1, the common transparent electrode ITO2, the protective films PSV1 and PSV2, and the insulating film GI,
It is formed inside the sealing material SL. The polarizing plate POL is formed on the outer surface of each of the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2.

〔発明の実施例II〕(Example II of the invention)

本実施例IIは、前記液晶表示装置において、単に、薄
膜トランジスタの上部の遮光膜の帯電に起因する弊害を
防止した本発明の第2実施例である。
Embodiment II is a second embodiment of the present invention in which the liquid crystal display device is simply prevented from being affected by the charging of the light-shielding film on the thin film transistor.

本発明の実施例IIである液晶表示装置の液晶表示部の
一画素を第4図(要部平面図)に示す。
One pixel of the liquid crystal display section of the liquid crystal display device which is Embodiment II of the present invention is shown in FIG.

本実施例IIの液晶表示装置は、第4図に示すように、
遮光膜LSと走査信号線GLとを電気的に接続している。遮
光膜LSと映像信号線DLとの接続は、保護膜PSV1及び絶縁
膜GIに形成された接続孔THを通して行われる。
As shown in FIG. 4, the liquid crystal display device of Example II has
The light shielding film LS and the scanning signal line GL are electrically connected. The connection between the light shielding film LS and the video signal line DL is made through a connection hole TH formed in the protective film PSV1 and the insulating film GI.

このように、遮光膜LSを走査信号線GLに電気的に接続
することにより、前述と同様に、前記遮光膜LSと走査信
号線GLとを同一電位にすることができるので、製造プロ
セスで遮光膜LSが帯電することに起因する弊害を防止
し、液晶表示装置の電気的信頼性を向上することができ
る。
By electrically connecting the light-shielding film LS to the scanning signal line GL in this manner, the light-shielding film LS and the scanning signal line GL can be set to the same potential as in the above-described case. The adverse effects caused by the charging of the film LS can be prevented, and the electrical reliability of the liquid crystal display device can be improved.

〔発明の実施例III〕(Example III of the invention)

本実施例IIIは、前記液晶表示装置において、薄膜ト
ランジスタの上部の遮光膜の帯電に起因する弊害を防止
すると共に、製造工程を増加することなく各画素の選択
時間を短縮した本発明の第3実施例である。
Embodiment III is a third embodiment of the present invention in which in the liquid crystal display device, a problem caused by charging of a light shielding film on a thin film transistor is prevented, and a selection time of each pixel is shortened without increasing a manufacturing process. It is an example.

本発明の実施例IIIである液晶表示装置の液晶表示部
の一画素を第5図(要部平面図)に示す。
One pixel of the liquid crystal display portion of the liquid crystal display device according to Embodiment III of the present invention is shown in FIG.

本実施例IIIの液晶表示装置は、第5図に示すよう
に、遮光膜LSと走査信号線GLとを電気的に接続すると共
に、遮光膜LSと一体(又は同一導電層)で形成した信号
配線LSLを走査信号線GLの上部に延在させている。
As shown in FIG. 5, the liquid crystal display device of Embodiment III electrically connects the light-shielding film LS and the scanning signal line GL, and forms a signal formed integrally with the light-shielding film LS (or the same conductive layer). The wiring LSL extends above the scanning signal line GL.

このように構成される液晶表示装置は、前述のよう
に、製造プロセスで遮光膜LSが帯電することに起因する
弊害を防止し、液晶表示装置の電気的信頼性を向上する
ことができ、しかも、走査信号線GLの実質的な抵抗値を
低減することができるので、各画素の選択時間を短縮す
ることができる。
As described above, the liquid crystal display device configured as described above can prevent the adverse effects caused by the charging of the light-shielding film LS in the manufacturing process, and can improve the electrical reliability of the liquid crystal display device. Since the substantial resistance value of the scanning signal line GL can be reduced, the selection time of each pixel can be reduced.

以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist thereof. Of course.

〔発明の効果〕〔The invention's effect〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
The effects obtained by the representative inventions among the inventions disclosed in the present application will be briefly described as follows.

液晶表示装置において、遮光膜が帯電することに起因
する弊害を防止し、電気的信頼性を向上することができ
る。
In the liquid crystal display device, it is possible to prevent adverse effects caused by charging of the light-shielding film, and to improve electrical reliability.

また、液晶表示装置において、液晶表示部の線欠陥を
防止し、歩留りを向上することができると共に、製造工
程を低減することができる。
Further, in the liquid crystal display device, line defects in the liquid crystal display portion can be prevented, the yield can be improved, and the number of manufacturing steps can be reduced.

また、液晶表示装置において、電気的信頼性及び歩留
りを向上すると共に、製造工程を低減することができ
る。
Further, in the liquid crystal display device, the electric reliability and the yield can be improved, and the number of manufacturing steps can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の実施例Iである液晶表示装置の液晶
表示部の一画素を示す要部平面図、 第2図は、第1図のII-II線で切った断面図、 第3図は、第1図のIII-III線で切った断面図、 第4図は、本発明の実施例IIである液晶表示装置の液晶
表示部の一画素を示す要部平面図、 第5図は、本発明の実施例IIIである液晶表示装置の液
晶表示部の一画素を示す要部平面図である。 図中、SUB……透明ガラス基板、GL……走査信号線、DL
……映像信号線、GI……絶縁膜、GT……ゲート電極、AS
……i型半導体層、SD……ソース・ドレイン電極、PSV
……保護膜、LS……遮光膜、LSL……信号配線、TH……
接続孔、LC……液晶、TFT……薄膜トランジスタであ
る。
FIG. 1 is a plan view of an essential part showing one pixel of a liquid crystal display portion of a liquid crystal display device according to Embodiment I of the present invention. FIG. 2 is a cross-sectional view taken along line II-II of FIG. FIG. 3 is a cross-sectional view taken along the line III-III of FIG. 1, FIG. 4 is a plan view of a main part showing one pixel of a liquid crystal display portion of a liquid crystal display device according to Example II of the present invention, FIG. 11 is a plan view of a principal part showing one pixel of a liquid crystal display section of a liquid crystal display device according to Embodiment III of the present invention. In the figure, SUB: transparent glass substrate, GL: scanning signal line, DL
…… Video signal line, GI …… Insulation film, GT …… Gate electrode, AS
…… i-type semiconductor layer, SD …… Source / drain electrode, PSV
…… Protective film, LS …… Light shielding film, LSL …… Signal wiring, TH ……
Connection hole, LC: liquid crystal, TFT: thin film transistor.

フロントページの続き (72)発明者 島田 賢一 茂原市早野3681番地 日立デバイスエン ジニアリング株式会社内 (72)発明者 高橋 幹男 茂原市早野3300番地 株式会社日立製作 所茂原工場内 (56)参考文献 特開 昭62−144144(JP,A) 特開 昭62−192783(JP,A)Continued on the front page (72) Inventor Kenichi Shimada 3681 Hayano Mobara-shi Hitachi Device Engineering Co., Ltd. (72) Inventor Mikio Takahashi 3300 Hayano Mobara-shi Inside Mobara Plant of Hitachi, Ltd. JP-A-62-114483 (JP, A) JP-A-62-192783 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】内面にゲート電極GT、ゲート電極GTと同一
導電膜で一方向に延在する走査信号線GL、走査信号線GL
と交差する方向に延在する映像信号線DL、ゲート電極GT
と走査信号線GLの上層に形成したゲート絶縁膜GI、ゲー
ト絶縁膜GIの上層で島状のチャネル形成領域を形成する
i型半導体層AS、およびi型半導体層AS上に夫々隔離し
て設けた一対のソース・ドレイン電極SD(SD1,SD2)で
構成した薄膜トランジスタTFTと、一対のソース・ドレ
イン電極SD(SD1,SD2)の一方に接続した透明画素電極I
TO1と、薄膜トランジスタTFTと透明画素電極ITO1を覆っ
て形成した保護膜PSV1と、保護膜PSV1の上部かつ薄膜ト
ランジスタTFTの上部に形成してチャネル形成領域を形
成するi型半導体層ASへの外部光の入射を遮蔽する遮光
膜LSと、遮光膜LSと同一導電層で形成され映像信号線DL
と平行に延在して遮光膜LSと接続した信号配線LSLと、
保護膜PSV1の薄膜トランジスタTFT形成領域を避けた信
号配線LSLと映像信号線DLの間の保護膜PSV1に形成して
映像信号線DLと信号配線LSLを接続する接続孔THと、保
護膜PSV1を覆って形成した下部配向膜ORI1とを有する下
部透明基板SUB1と、 内面にカラーフィルタFIL、保護膜PSV2、共通透明電極I
TO2、および上部配向膜ORI2を有する上部透明基板SUB2
と、 下部透明基板SUB1の下部配向膜ORI1と上部透明基板SUB2
の上部配向膜ORI2の間に封入した液晶LCと、 下部透明基板SUB1と上部透明基板SUB2の夫々の外面に形
成した偏光板POLとから構成したことを特徴とする液晶
表示装置。
1. A gate electrode GT, a scanning signal line GL extending in one direction with the same conductive film as the gate electrode GT, and a scanning signal line GL on the inner surface.
Signal line DL and gate electrode GT extending in the direction intersecting with
And a gate insulating film GI formed above the scanning signal line GL, an i-type semiconductor layer AS forming an island-shaped channel formation region above the gate insulating film GI, and provided separately on the i-type semiconductor layer AS. And a transparent pixel electrode I connected to one of the pair of source / drain electrodes SD (SD1, SD2).
TO1, a protective film PSV1 formed over the thin film transistor TFT and the transparent pixel electrode ITO1, and external light to the i-type semiconductor layer AS formed over the protective film PSV1 and over the thin film transistor TFT to form a channel formation region. A light-shielding film LS that blocks incident light, and a video signal line DL that is formed of the same conductive layer as the light-shielding film LS.
A signal wiring LSL extending in parallel with the light shielding film LS,
A connection hole TH that connects the video signal line DL and the signal wiring LSL and is formed on the protection film PSV1 between the signal wiring LSL and the video signal line DL, avoiding the thin film transistor TFT formation region of the protection film PSV1, and covers the protection film PSV1. Transparent substrate SUB1 having a lower alignment film ORI1 formed by color filter FIL, protective film PSV2, common transparent electrode I on the inner surface
TO2 and upper transparent substrate SUB2 with upper alignment film ORI2
And the lower alignment film ORI1 of the lower transparent substrate SUB1 and the upper transparent substrate SUB2
A liquid crystal display device comprising: a liquid crystal LC sealed between the upper alignment film ORI2 and a polarizing plate POL formed on each outer surface of a lower transparent substrate SUB1 and an upper transparent substrate SUB2.
JP62110588A 1987-05-08 1987-05-08 Liquid crystal display Expired - Lifetime JP2652786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62110588A JP2652786B2 (en) 1987-05-08 1987-05-08 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62110588A JP2652786B2 (en) 1987-05-08 1987-05-08 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPS63276031A JPS63276031A (en) 1988-11-14
JP2652786B2 true JP2652786B2 (en) 1997-09-10

Family

ID=14539660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62110588A Expired - Lifetime JP2652786B2 (en) 1987-05-08 1987-05-08 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2652786B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089709Y2 (en) * 1989-11-22 1996-03-21 シャープ株式会社 Color liquid crystal display
JPH06347750A (en) * 1993-06-11 1994-12-22 Kodo Eizo Gijutsu Kenkyusho:Kk Non-light emitting type display device and driving method therefor
JP2797972B2 (en) * 1994-06-28 1998-09-17 日本電気株式会社 Active matrix type liquid crystal display
JP2777545B2 (en) * 1994-12-05 1998-07-16 株式会社フロンテック Active matrix liquid crystal display
JP2739844B2 (en) * 1995-05-19 1998-04-15 日本電気株式会社 Thin film transistor array

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669683A (en) * 1979-11-12 1981-06-11 Matsushita Electric Ind Co Ltd Image display device
JPS62144144A (en) * 1985-12-18 1987-06-27 Toshiba Corp Active matrix type liquid crystal display device
JPH0754386B2 (en) * 1986-02-19 1995-06-07 三菱電機株式会社 Display device

Also Published As

Publication number Publication date
JPS63276031A (en) 1988-11-14

Similar Documents

Publication Publication Date Title
JP4024901B2 (en) Active matrix type liquid crystal display device
JP4059676B2 (en) Liquid crystal display
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
KR100461484B1 (en) Liquid crystal display device
KR100821794B1 (en) Transistor array panel, liquid display panel and method of producing liquid display panel
TWI402587B (en) Liquid crystal display device
JP2003195330A (en) Liquid crystal display device
JPH0980416A (en) Liquid crystal display device
JP2006259725A (en) Lateral electric field type liquid crystal display device and fabrication method thereof
US20010002143A1 (en) Liquid crystal display and manufacturing method thereof
US20160011479A1 (en) Liquid crystal display apparatus
US6346976B1 (en) Liquid crystal display device
US5623350A (en) Liquid crystal display with supplemental capacitors and method for manufacturing the same
JP2652786B2 (en) Liquid crystal display
JP3054491B2 (en) Liquid crystal display
JP3819590B2 (en) Liquid crystal display element, liquid crystal display apparatus using the element, and reflective liquid crystal display apparatus
JPH01306820A (en) Liquid crystal display device
JP2644751B2 (en) Liquid crystal display
JP2735236B2 (en) Manufacturing method of liquid crystal display device
JPH0553146A (en) Liquid crystal display device
JPH06160900A (en) Liquid crystal display device
JPH06148681A (en) Liquid crystal display device
JPH0268524A (en) Liquid crystal display device
JPH11282386A (en) Manufacture of active matrix substrate device, active matrix substrate device, and electro-optical panel provided with it
JPH05119332A (en) Liquid crystal display device