[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2647047B2 - 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 - Google Patents

半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤

Info

Publication number
JP2647047B2
JP2647047B2 JP7041541A JP4154195A JP2647047B2 JP 2647047 B2 JP2647047 B2 JP 2647047B2 JP 7041541 A JP7041541 A JP 7041541A JP 4154195 A JP4154195 A JP 4154195A JP 2647047 B2 JP2647047 B2 JP 2647047B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive
semiconductor element
central portion
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7041541A
Other languages
English (en)
Other versions
JPH08236578A (ja
Inventor
泰嗣 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7041541A priority Critical patent/JP2647047B2/ja
Publication of JPH08236578A publication Critical patent/JPH08236578A/ja
Application granted granted Critical
Publication of JP2647047B2 publication Critical patent/JP2647047B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の実装方法
おびこの実装方法に用いられる接着剤に関し、特に、半
導体素子のフリップチップ実装方法およびこの実装方法
に用いられる接着剤に関する。
【０００２】
【従来の技術】従来、半導体素子のフリップチップ実装
方法では、半導体素子に設けられたバンプと、基板に設
けられた基板パッドとを電気的に接続させる。そして半
導体素子と基板間に液状接着剤等により機械的に接続
し、半導体素子を基板に実装する。
【０００３】この種のフリップチップ実装方法は、半導
体素子にボンディングワイヤ等の端子を形成させる実装
方法と比較して端子を必要としないため、半導体素子実
装後の実装構造における基板上の半導体素子の実装密度
が高いという効果を奏する。
【０００４】図４は、従来の半導体素子のフリップチッ
プ実装方法を示す工程図である。
【０００５】まず図４工程（ａ）において、ガラスエポ
キシ樹脂からなる基板１を基板パッド２側を上にして配
置する。基板パッド２は基板１上の配線に電気的に接続
される。続いて工程（ｂ）において、この基板パッド２
上にはんだペーストを印刷するかはんだメッキを付け
る。そして、工程（ｃ）において、金からなるバンプ５
が形成された半導体素子４を、バンプ５とはんだ６とが
接触するようにして重ね合わせ、工程（ｄ）において、
外部より熱を加えることにより、基板パッド２とバンプ
５とをはんだ付けする。この工程により、基板１と半導
体素子４とを仮接続するとともに電気的に接続する。こ
のような工程は、例えば特開昭５９−３５４３９号公報
に記載されている。
【０００６】さらに、工程（ｅ）において、半導体素子
４上のバンプ５が形成されていない部分より、エポキシ
樹脂からなる液状の封止樹脂７を基板１と半導体素子４
との間に注入する。その後、外部より熱を加ることによ
り、この封止樹脂７を固着させ、基板１と半導体素子４
とを機械的に接続する。
【０００７】
【発明が解決しようとする課題】従来の半導体素子のフ
リップチップ実装方法では、液状の封止樹脂を基板と半
導体素子との間に注入することにより基板と半導体素子
とを接続するため、封止樹脂の注入時に樹脂に空気が混
入し、樹脂の固着時には気泡が形成される。この気泡は
接着力を弱くするので、、半導体素子の基板への実装
後、基板がはがれやすくなるという問題が生じる。
【０００８】また、基板がガラスエポキシ樹脂から構成
される場合、耐熱性が弱いため、基板と半導体素子との
はんだ付けの際の加熱により、基板が変形するという課
題が生じる。
【０００９】さらに、封止樹脂が液状のため、所定量の
樹脂を注入することが難しく、また、注入時に液漏れ等
により作業現場が汚れるという課題が生じる。
【００１０】本発明の目的は、上述した課題を解決し、
実装工程を簡略化し、量産性に富む半導体素子のフリッ
プチップ実装方法を提供することにある。
【００１１】
【課題を解決するための手段】上述した目的を達成する
ために、本発明では、半導体素子に形成されたバンプと
基板上に形成された基板パッドとを接続することにより
半導体素子を基板上に実装する半導体素子のフリップチ
ップ実装方法において、中央部が隆起した固形接着剤を
基板に圧着する第１のステップと、固形接着剤を半導体
素子に圧着する第２のステップと、バンプと基板パッド
とを電気的に接続する第３のステップと、固形接着剤に
熱を加えることにより基板と半導体素子とを固着する第
４のステップとを備える。
【００１２】そして、この固形接着剤は、基板と接触す
る第１の面の中央部が、半導体素子と接触する第２の面
の中央部よりも隆起しており、その組成はエポキシ系樹
脂からなる。
【００１３】
【作用】上記構成の採用により、本発明は、固形接着剤
を用い、さらにこの接着剤の中央部を隆起させて形成さ
せたため、接着剤の基板および半導体素子との圧着時に
接着剤の中央部と基板および半導体素子の中央部とがま
ず接触する。続いて、この接着剤の中央部から遠ざかる
方向に向かって接着剤と基板および半導体素子とが接触
するため、空気は内部に残らず、外側に除去される。
【００１４】また、粘性を有する固形接着剤に基板およ
び半導体素子を圧着するため、基板基板パッドとバンプ
との接続にはんだによる仮接続を必要としない。
【００１５】さらにまた、接着剤が固形のため、使用す
ることが容易であり、かつ液状接着剤を使用しその注入
時の液漏れ等により作業現場が汚れるということもな
い。
【００１６】
【実施例】次に本発明について図面を参照して詳細に説
明する。
【００１７】図１は、本発明の一実施例を示す半導体素
子のフリップチップ実装方法を説明するための図であ
る。
【００１８】まず、図１工程（ａ）において、ガラスエ
ポキシ樹脂からなる基板１上には、基板上の配線に電気
的に接続される基板パッド２が設けられている。また、
後で詳述するフィルム状接着剤３をこの基板１の上方よ
り圧着する。この圧着により、接着剤３と基板２とが固
定される。
【００１９】続いて同工程（ｂ）において、金からなる
バンプ５が形成された半導体素子４を、接着剤３を介し
て基板１に重ね合わせるようにして半導体素子４を接着
剤３に圧着する。このとき、接着剤３と半導体素子４と
が圧着されるとともに、基板パッド２とバンプ５とが接
触し、電気的に接続される。
【００２０】最後に同工程（Ｃ）において、外部より熱
を加えることにより、接着剤３が溶融、固着し、基板１
と半導体素子４とが強固に接続される。
【００２１】次に、図２を用い、フィルム状接着剤３に
ついて詳述する。
【００２２】同図において、接着剤３には、中央部が最
大の厚みを有するように隆起３２および３３が形成され
ている。
【００２３】そのため、前述した図１工程（ａ）に示し
た基板１と接着剤３との圧着接続において、まず、接着
剤３の中央部が基板１の中央部と圧着する。そして、そ
の後の基板１と接着剤３との圧着は、基板１のおよび接
着剤３の中央部から外側の方向に向かって圧着されてい
く。また、図１工程（ｂ）の半導体素子４と接着剤３と
の圧着接続においても同様に、まず接着剤３および半導
体素子４の中央部とが圧着し、その後、半導体素子４お
よび接着剤３の中央部から外側の方向に向かって圧着さ
れていく。
【００２４】このような圧着工程において、接着剤３は
固形であり、またフィルム状で、さらに基板１あるいは
半導体素子４との圧着がその中央部から外側に向かって
なされるため、接着剤３の圧着にともない、空気は基板
１あるいは半導体素子４の外側に押し出される。このよ
うに、接着剤３と基板１あるいは半導体素子４とは隙間
なく圧着されるので、図１工程（ｃ）における加熱によ
り気泡が形成されるということはない。
【００２５】再び図２に戻って、隆起３２および３３の
うち、基板１と圧着する側の隆起３２の方が、半導体素
子４と圧着する側の隆起３３よりもその隆起の大きさが
大きい。このことは、基板１と半導体素子４との表面の
荒さ、すなわち起伏が、基板１の方が大きいためであ
る。基板１の方が表面の起伏が大きいため、半導体素子
４と比較して、空気がたまりやすい。したがって、前述
したような基板１と接着剤３との圧着時に空気を基板１
より押し出すためには、隆起３２の隆起を大きくした方
がよい。一方半導体素子４と圧着する隆起３３において
は、半導体素子３の表面の起伏が基板１と比較して小さ
いため、その隆起を小さくしても良い。ところで、隆起
３３の隆起も隆起３２と同様に大きくすると確実に空気
を半導体素子４より押し出すことができるが、フィルム
状接着剤３を製造する際、隆起が小さいほどその製造上
のバラツキを押さえることができるため、半導体素子４
と圧着する隆起３３の隆起は小さく形成させることが望
ましい。
【００２６】また、接着剤３は、本実施例ではエポキシ
系樹脂より構成されるが、熱が加えられたときに、低温
で溶融、固着すれば特に本実施例ではその組成を限定し
ない。
【００２７】図３は、本発明の第２の実施例を示す半導
体素子のフリップチップ実装方法を説明するための図で
ある。
【００２８】まず、図３工程（ａ）において、接着剤３
の上方よりバンプ５が形成された半導体素子４を圧着す
ると、接着剤３と半導体素子４とが固定される。続いて
同工程（ｂ）において、基板パッド２が形成された基板
１を、接着剤３を介して半導体素子４に重ね合わせるよ
うにして基板１を接着剤３に圧着する。このとき、接着
剤３と基板１とが固定されるとともに、基板パッド２と
バンプ５とが接触し、電気的に接続される。最後に同工
程（Ｃ）において、外部より熱を加えることにより、接
着剤３が溶融、固着し、基板１と半導体素子とが機械的
に接続される。
【００２９】この第２の実施例は、図１に示した第１の
実施例と比較して、接着剤３を半導体素子４に先に圧着
する点で相違する。このことは、本発明が、作業工程の
順番を問わないこと、すなわち、接着剤３を基板１ある
いは半導体素子４のどちらか先に圧着させても良いこと
を意味している。したがって、本発明は、作業現場にお
いて作業工程に選択性の幅をもたせることができる。
【００３０】
【発明の効果】以上説明したように、本発明による半導
体素子のフリップチップ実装方法は、フィルム状の接着
剤を用い、さらに、この接着剤の中央部を隆起させて形
成させたため、接着剤の基板および半導体素子との圧着
時に空気が混入せず、半導体素子の実装後にその基板と
の接続部分に気泡が形成されることもない。したがっ
て、実装後の半導体素子は、基板からはがれにくい。
【００３１】またガラスエポキシ樹脂等の耐熱性に弱い
素材から構成されている基板に半導体素子を実装させる
際にも、フィルム状接着剤に基板および半導体素子を圧
着することにより基板パッドとバンプとを電気接続させ
るため、はんだによる仮接続および電気的接続をを行わ
なくとも、フィルム状接着剤を介して基板およびパッド
と半導体素子およびバンプとが固定される。したがっ
て、はんだ工程を削減でき、はんだ溶融時の加熱によ
り、基板が変形するということがなく、さらに実装工程
を簡略化させることもできる。接着剤の溶融時の加熱
は、はんだ溶融時の加熱と比べて低温度であるので、基
板が変形することはない。
【００３２】さらにまた、フィルム状接着剤が固形のた
め、所定量の接着剤の使用も容易であり、かつ、液状接
着剤を使用しその注入時の液漏れ等により作業現場が汚
れるということもない。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体素子のフリップ
チップ実装方法の実装工程を説明する工程図。
【図２】図１に示したフィルム状接着剤の詳細を説明す
る正面図。
【図３】本発明の第２の実施例を示す半導体素子のフリ
ップチップ実装方法の実装工程を説明する工程図。
【図４】従来の半導体素子のフリップチップ実装方法の
実装工程を説明する工程図。
【符号の説明】
１ ・・・ 基板 ２ ・・・ 基板パッド ３ ・・・ フィルム状接着剤 ４ ・・・ 半導体素子 ５ ・・・ バンプ ６ ・・・ はんだ ７ ・・・ 封止樹脂 ３２ ・・・ 基板側隆起 ３３ ・・・ 半導体素子側微少な隆起

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子に形成されたバンプと基板上
    に形成された基板パッドとを接続することにより前記半
    導体素子を前記基板上に実装する半導体素子のフリップ
    チップ実装方法において、前記基板に接触する面の 中央部が隆起した固形接着剤を
    前記基板に圧着する第１のステップと、 前記固形接着剤を前記半導体素子に圧着する第２のステ
    ップと、 前記バンプと前記基板パッドとを電気的に接続する第３
    のステップと、 前記固形接着剤に加熱することにより前記基板と前記半
    導体素子とを固着する第４のステップと、 を備えることを特徴とする半導体素子のフリップチップ
    実装方法。
  2. 【請求項２】 前記第１のステップが、 前記固形接着剤の中央部と前記基板の中央部とが圧着す
    る第５のステップと、 前記固形接着剤の前記中央部から遠ざかる方向に向かっ
    て前記固形接着剤と前記基板とが順次圧着する第６のス
    テップと、 を備えることを特徴とする請求項１記載の半導体素子の
    フリップチップ実装方法。
  3. 【請求項３】 前記第２のステップが、 前記固形接着剤の中央部と前記半導体素子の中央部とが
    圧着する第７のステップと、 前記固形接着剤の前記中央部から遠ざかる方向に向かっ
    て前記固形接着剤と前記半導体素子とが圧着する第８の
    ステップと、 を備えることを特徴とする請求項１記載の半導体素子の
    フリップチップ実装方法。
  4. 【請求項４】 半導体素子を基板上に実装する半導体素
    子の実装方法において、前記基板に接触する面の中央部が隆起した 固形接着剤を
    前記半導体素子と前記基板との間に挿入する第１のステ
    ップと、 前記半導体と前記基板間の空気を排除する第２のステッ
    プと、 前記固形接着剤に加熱することにより前記基板と前記半
    導体素子とを固着する第３のステップと、 を備えることを特徴とする半導体素子の実装方法。
  5. 【請求項５】 前記第２のステップが、前記固形接着剤
    を前記半導体素子に圧着する第４のステップと、 前記固形接着剤を前記基板に圧着する第５のステップ
    と、 を含むことを特徴とする請求項４記載の半導体素子の実
    装方法。
  6. 【請求項６】 半導体素子を基板に実装する際に用いら
    れる接着剤において、 前記接着剤が、中央部が隆起した固形の接着剤であるこ
    とを特徴とする半導体実装用接着剤。
  7. 【請求項７】 前記接着剤の前記基板と接触する第１の
    面の中央部が前記半導体素子と接触する第２の面の中央
    部よりも隆起していることを特徴とする請求項６記載の
    半導体実装用接着剤。
  8. 【請求項８】 前記接着剤がフィルム状に形成されてい
    ることを特徴とする請求項６記載の半導体実装用接着
    剤。
  9. 【請求項９】 前記接着剤が低温で溶融、固着する樹脂
    からなることを特徴とする請求項６記載の半導体実装用
    接着剤。
  10. 【請求項１０】 前記接着剤がエポキシ系樹脂からなる
    ことを特徴とする請求項９記載の半導体実装用接着剤。
JP7041541A 1995-03-01 1995-03-01 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤 Expired - Lifetime JP2647047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7041541A JP2647047B2 (ja) 1995-03-01 1995-03-01 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7041541A JP2647047B2 (ja) 1995-03-01 1995-03-01 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤

Publications (2)

Publication Number Publication Date
JPH08236578A JPH08236578A (ja) 1996-09-13
JP2647047B2 true JP2647047B2 (ja) 1997-08-27

Family

ID=12611288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7041541A Expired - Lifetime JP2647047B2 (ja) 1995-03-01 1995-03-01 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤

Country Status (1)

Country Link
JP (1) JP2647047B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998028788A1 (en) * 1996-12-24 1998-07-02 Nitto Denko Corporation Manufacture of semiconductor device
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JP3625646B2 (ja) 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
JP3957244B2 (ja) * 1998-07-17 2007-08-15 日東電工株式会社 半導体装置の製法
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
WO2001078131A1 (en) * 2000-04-06 2001-10-18 Cintech Ad Venture Pte Ltd Process and assembly for applying an adhesive to a substrate
JP5429092B2 (ja) * 2010-07-21 2014-02-26 株式会社デンソー 半導体装置および半導体装置の製造方法
JP6161411B2 (ja) * 2012-06-22 2017-07-12 キヤノン株式会社 液体吐出装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169433A (ja) * 1986-01-22 1987-07-25 Fuji Xerox Co Ltd 半導体装置の製造方法
JP2676828B2 (ja) * 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH08236578A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JP2000332055A (ja) フリップチップ実装構造及び実装方法
US6413797B2 (en) Semiconductor device and method for making the same
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
CN117747448A (zh) 一种能解决芯片底部填充胶溢胶问题的SiP封装方法
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP3308855B2 (ja) 半導体装置の製造方法
JP3243956B2 (ja) 半導体装置およびその製造方法
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP3544990B2 (ja) 電子部品モジュール及びその製造方法
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP3482840B2 (ja) 半導体装置の製造方法
JPH06140554A (ja) 電子部品の引出しリードおよびその接合法
JP3412672B2 (ja) 半導体装置、およびこの半導体装置の製造方法
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP3215244B2 (ja) 素子パッケージおよびその製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP3706519B2 (ja) 半導体装置の実装方法
JP2551243B2 (ja) 半導体装置
JP4026732B2 (ja) 半導体装置、およびこの製造方法
JP2001351948A (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JP2002164386A (ja) Ｉｃ実装用基板とその製造方法及びｉｃ実装用基板へのｉｃ実装方法
JP4213499B2 (ja) 半導体装置及びその製造方法
JP3445687B2 (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970408