JP2524370B2 - 半導体デバイスの製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体デバイスの自己整合製造方法に関する
ものであり、更に詳しくは絶縁ゲート半導体デバイスを
製造する方法に関するものである。

本発明の改良された半導体デバイスの製造方法を使っ
て、金属−酸化物−半導体電界効果トランジスタ（MOS,
FET）絶縁ゲート・トランジスタ（IGT）、金属−酸化物
−半導体サイリスタ（MCT）、接合電界効果トランジス
タ（JFET）、接合ダイオード、ショットキーダイオード
等の半導体デバイスを形成することができる。

発明の背景 従来の半導体デバイスは外部マスクと組合わせにて写
真食刻技術を繰返し適用してデバイスの中に種々の領域
を形成することにより製造されてきた。

１つの外部マスクを別の１つの外部マスクと正確に整合
（align）させることは難しく、種々のデバイス領域が
不整合となることがある。これらの不整合の問題を克服
するため、半導体デバイスの設計にあたっては必要以上
に大きな領域を設けることにより裕度（tolevance）ゾ
ーンを形成し、マスクの不整合に対処する。これによ
り、相続くマスクが不整合になってもなお、有用なデバ
イスを製造することができる。この不整合許容製造技術
は半導体デバイスの材料を無駄使いすることになり、デ
バイスの性能特性の範囲が過大になる。自己整合技術は
従来、種々の半導体デバイスを形成するため用いられて
きたが、これらの技術は縦形チャネル半導体デバイスを
形成するためには用いられなかった。

発明の目的 本発明の主な目的は最小オン抵抗を示す縦形チャネル
半導体デバイスの自己整合製造方法を提供することであ
る。

本発明のもう１つの目的はデバイスの種々の領域を正
確に整合させてデバイスの利用可能な材料を最大限に使
用した自己整合縦形チャネル半導体デバイスの製造方法
を提供することである。

本発明の更にもう１つの目的はほぼ一様な動作特性を
示す半導体デバイスを提供することである。

発明の要約 本発明の上記ならびに他の目的および特徴は下記のス
テップを含む自己整合縦形チャネル半導体デバイスの製
造方法で達成される。初めに、部分的に処理された半導
体ウェーハが用意される。部分的に処理された半導体材
料の上に一導電型半導体材料の第１の層が配置される。
第１の層はたとえば部分的に処理された半導体ウェーハ
の上にエピタキシャル成長させるが、またはそのかわり
に部分的に処理されたウェーハの中に一導電型のドーパ
ントを拡散させることにより形成することができる。第
１の層は高濃度にドーピングされた表面部分とそれより
低い濃度にドーピングされた本体部分を含むことができ
る。その後、第１の層の上に第１の保護層が形成され、
この層は一時的保護層でおおわれる。第１保護層はたと
えば第１層の上に酸化物を成長させ、次いでこの酸化物
層の上に窒化物層を形成することによって設定すること
ができる。窒化物層の上にCVD酸化物層等の一時的保護
層を設けることができる。所望形状の外部マスクと組合
わせて従来の写真食刻技術を用いて一時的保護層および
第１保護層を通して第１の窓をあけることにより、第１
層の第１部分の表面を露出する。

その後、一実施例では、第１層の１表面部分に反対導
電型のドーパントをドーピングすることにより、第１層
の中に第１保護層の下まで伸びる反対導電型の第１の領
域が形成される。好ましい実施例では、従来の拡散技術
または注入技術を用いてリン不純物等の反対導電型ドー
パントを導入することにより第１の領域を形成すること
ができる。

前に形成された第１の窓を使うことにより、第１の領
域がある場合は第１の領域を通り、更に第１の層を通
り、部分的に処理された半導体ウェーハの一部まで伸び
る溝が形成される。溝がウェーハの中に伸びる深さは変
えることができる。特に好ましい最小オン抵抗の実施例
では、溝はかなりの長さウェーハの中に伸びる。シリコ
ン半導体材料の＜110＞方向の湿式エッチングのような
方向性エッチング、または反応性イオン・エッチング等
の乾式エッチングを用いることにより溝を形成すること
ができる。溝を形成した後、一時的保護層を除去するこ
とができる。というのは、一時的保護層の目的が溝エッ
チング手順の間に第１保護層をエッチングにより除かれ
ないように保護することであるからである。溝のエッチ
液が第１保護層を侵食しない場合は、一時的保護層は用
いないで済ますことができる。

その後、たとえばシリコン基板の例では上昇した温度
で溝の表面を酸素雰囲気に露出することにより、溝の露
出表面の上に絶縁層が形成される。次に溝にゲート電極
材料を充填する。この材料は再平面化して酸化できるこ
とが好ましい。これらの規準を満足するゲート材料とし
ては、ポリシリコン、ポリシリサイド、タングステン等
の耐火金属または高温金属などがある。溝の中にゲート
材料を形成した後、露出したゲート材料の一部が通常チ
ップの端でマスクされる。アスクされなかったゲート材
料を再平面化して第１の保護層、そして一時的保護層が
前に除去されていなければ一時的保護層も露出させる。
更に、一時的保護層が除去されていなければ、このとき
除去しなればならない。次に、ゲート電極材料の上に第
２の保護層を成長させた後、第１の保護層を除去してデ
バイスの表面領域を露出させる。その後、デバイスのメ
タライズ層を設けてパターンを形成することにより、デ
バイスの種々の領域に接続された外部接点を形成する。
更に、メタライズ層を用いることにより、半導体基板の
中に配置された複数のデバイス・セルの領域を相互接続
することができる。第２の保護層を通して接触窓をあけ
ることによりゲート電極との外部接触を行なわせること
ができる。

本発明の方法では、一導電型の半導体材料の低濃度に
ドーピングされた第１のゾーンを、反対導電型の半導体
材料の高濃度にドーピングされた第２のゾーンの上に配
置し、かつ反対導電型の半導体材料の中位の濃度にドー
ピングされたゾーンの下に配置して構成した部分的に処
理された半導体ウェーハを用いることによりMOS制御サ
イリスタを得ることができる。

一導電型の半導体材料の高濃度にドーピングされた第
１のゾーン、および半導体材料の第１のゾーンの上に形
成されて第１の半導体層に隣接して配置された反対導電
型材料の第２のゾーンを含む部分的に処理された半導体
ウェーハを用意することによって絶縁ゲート・トランジ
スタを形成することができる。

第１半導体層に隣接し、かつ高濃度にドーピングされ
た反対導電型ゾーンの上に設けられた中位の濃度にドー
ピングされたゾーンを含む反対導電型半導体材料の部分
的に処理された半導体ウェーハを用意することによって
電界効果トランジスタを製造することができる。

高濃度にドーピングされた反対導電型接触領域の上に
中位の濃度にドーピングされた反対導電型ドリフト領域
を含む部分的に処理された半導体ウェーハを用意し、ド
リフト領域のかなりの部分を通って溝を形成することに
より、縦形電荷制御電界効果トランジスタを製造するこ
とができる。

また本発明の方法を使うことにより、改良された縦形
接合ダイオードおよびショットキーダイオードならびに
接合電界効果トランジスタのような他の縦形半導体デバ
イスを製造することもできる。好ましい実施例では、第
１領域を形成するステップが省略される。部分的に処理
されたウェーハと第１の半導体層の導電型が異なるとき
に接合ダイオードが形成される。ショットキーダイオー
ドの実施例では、部分的に処理されたウェーハは第１半
導体層と同じ導電型であり、メタライズ層は第１半導体
層と整流接触を行なう。第１の半導体層と同じ導電型の
部分的に処理されたウェーハを用意し、第１の半導体層
または部分的に処理されたウェーハの中に低濃度にドー
ピングされたピンチオフ・ゾーンを設けることによって
接合電界効果トランジスタが形成される。

新規性があると考えられる本発明の特徴は特許請求の
範囲に規定されている。しかし、本発明自体の構成およ
び動作方法、ならびに自己整合縦形チャネル絶縁ゲート
半導体デバイスの改良された製造方法の付加的な目的、
特徴および利点は図面を参照した以下の詳細な説明によ
り最も良く理解することができよう。

実施例の詳細な説明 本発明による絶縁ゲート半導体構造の自己整合製造方
法は広範囲の半導体デバイスに適用可能であり、多様な
異なる半導体材料と組合わせて使うことができる。以下
の説明では本発明の半導体デバイスの製造方法のいくつ
かの実施例をシリコン基板に適用した場合について開示
する。というのは、シリコン・デバイスまたはシリコン
基板に製造されたデバイスが現在入手し得る半導体デバ
イスの圧倒的多数を占めるからである。したがって、本
発明の最も普通に生じる用途にはシリコン基板デバイス
が含まれる。それにも拘わらず、ここに開示した発明は
ゲルマニウム、ガリウムひ素等の半導体材料に使っても
有益なものである。したがって、本発明の用途はシリコ
ン基板に製造されるデバイスに限定されるものではな
く、多数の半導体材料のどれで製造されたデバイスにも
及ぶものである。

更にここでは本発明の多数の好ましい方法をシリコン
基板を対象として説明するが、これらの開示は本発明の
好ましい態様の例を説明しているだけであり、本発明の
範囲や適用可能性を限定するものではない。更に、本発
明の図示した好ましい実施例を金属−酸化物−半導体電
界効果トランジスタ、金属−酸化物−半導体制御サイリ
スタ、絶縁ゲート・トラジスタ、接合ダイオード、接合
電界効果トランジスタ、ショットキーダイオード等の縦
形チャネル絶縁ゲート構造ついて説明するが、本発明の
方法はこれらのデバイスに限定されるものではなく、こ
れらのデバイスは好ましい適用デバイスに対する本発明
の方法の適用可能性を示すための説明例として含まれて
いる。更に、本発明の好ましい方法は改良された導電率
と改良された電流密度を有するデバイスを製造すること
ができるが、製造されたデバイスはセル寸法の縮小、セ
ル反復距離の縮小という付随する利点も有する。

第１図乃至第９図において、本発明の説明が理解しや
すくなるように対応する部分は同じ参照番号で表わして
ある。しかし半導体素子の種々の部分は縮尺して描いて
いない。本発明を明確に図示し理解し得るように、いく
つかの寸法は他の寸法に対して誇張されている。説明の
目的のため本発明の縦形チャネル絶縁ゲート構造の製造
方法の各実施例において特定のＰ型領域およびＮ型領域
を含むように示すが、ここに開示することは種々の領域
の導電型を逆にしてたとえばそのデバイスと相補的なも
のを形成する縦形チャネルデバイスにも同様に適用可能
であることは当業者には明らかであろう。更に、ここに
示す実施例は特定のデバイスの１つのセルの一部のみを
示しているが、これらの領域は３次元構造で配列された
複数のセルで構成されたデバイスの一部分だけを示して
いることが理解されよう。

第１図は本発明による自己整合絶縁ゲート半導体デバ
イス10の製造方法の好ましい実施例を示し、金属−酸化
物−半導体電界効果トランジスタすなわちMOSFETの製造
に適用した場合の逐次的なステップを示したものであ
る。具体的に説明すると、第1A図に示すように、部分的
に処理された半導体ウェーハ12が用意される。後で第３
図乃至第７図を参照して更に詳しく説明するように、本
発明の方法に従って製造すべき最終デバイスに応じて、
ウェーハ12は導電型と導電率の相異なる半導体材料の複
数の層で構成することができる。図示したMOSFETの実施
例では、ウェーハ12はシリコンからなり、厚さが20ミク
ロン、抵抗率が５オーム/cmとすることができる。部分
的に処理された半導体ウェーハ12の上に第１の層14が設
けられる。図示した実施例では、第１の層14が一導電型
の半導体材料であり、ウェーハ12は反対導電型の不純物
で1cc当り10¹⁵個のキャリヤ濃度にドーピングされ、Ｎ
導電型材料として図示されている。この代りに、第８図
および第９図に示すように第１の層も反対導電型とする
ことができる。第１の層14はたとえば部分的に処理され
た半導体ウェーハ12の上にエピタキシャル層を成長させ
ることによって形成することができる。あるいは、従来
の注入技術または拡散技術を使うことによって部分的に
処理された半導体ウェーハ12の中に第１の層14を形成す
ることができる。特に好ましい実施例では、部分的に処
理されたウェーハ12の上に厚さがほぼ200オングストロ
ームの薄い酸化物層18を設け、次に、一導電型のキャリ
ヤを酸化物を通して注入し、適当な付加さまで駆動して
第１の層14を形成する。好ましい実施例では、第１の層
14は1cc当り10¹⁵個のキャリヤ濃度を有することができ
る。これはＰ型として図示され、約１ミクロンの深さま
で伸びている。特に好ましい実施例（図示しない）で
は、第１の層14は一導電型の中位の濃度にドーピングさ
れた半導体材料の第１のゾーンおよび第１のゾーンの上
の一導電型の材料の高濃度にドーピングされた第２のゾ
ーンを含むことができる。この場合、中位の濃度にドー
ピングされたゾーンが部分的に処理されたウェーハ12に
隣接し、高濃度にドーピングされたゾーンがデバイス10
の表面の一部を形成する。これにより、例えば第１の層
14と外部電極の間にオーミック接触を容易に形成するこ
とができる。高濃度にドーピングされた表面ゾーンは20
0オングストロームの酸化物層18を通して注入すること
ができる。

第１の層14の上に第１の保護層16が設けられる。好ま
しい実施例では、保護層16は第１の酸化物層18と第１の
窒化物20で構成することができる。窒化物層20はたとえ
ば、前に形成された酸化物層18の上に窒化物層を化学蒸
着することによって形成することができる。酸化物とそ
の上の窒化物よりなる第１の保護層16はウェーハ表面が
更に酸化しないように保護する。更に、外側の窒化物層
は酸化物またはシリコン材料を特に対象としたエッチ液
から表面を保護する。この二重の第１保護層16により、
後で説明する自動接触窓を後で容易に形成できる。最初
の酸化物層18は熱的に成長させるかまたは化学蒸着技術
によって蒸着することができる。最初の酸化物層18は酸
化物層が部分的に処理されたウェーハの表面に固着する
のを助けるインタフェース層としての役目も果す。特に
好ましい実施例では、第１の保護層は厚さが200オング
ストロームの第１の酸化物層18とその上に配置された厚
さがほぼ2000乃至5000オングストロームの範囲にある第
１の窒化物層20で構成することができる。

その後、厚い酸化物層21のような一時的保護層をたと
えば化学蒸着により第１の保護層の上に形成することが
できる。好ましい実施例では、一時的保護層21は第１の
保護層16よりかなり厚く、たとえば3000乃至10000オン
グストロームの範囲の厚さとすることができる。一時的
保護層21は後で行なわれる溝エッチングの間にデバイス
の露出していない表面が損傷するのを防止する。更に詳
しく述べると、一時的保護酸化物層21の厚さは第１保護
層16の酸化物部分18の厚さよりかなり大きいので、一時
的保護層21の全てを除かなくても第１保護層16の酸化物
部分18を除くことができる。

一時的保護層21の第１の部分を通して第１の窓25があ
けられる。写真食刻技術と組合わせて第１のマスクを用
いて第１の保護層16を除くことによりにより第１の層14
の第１の部分27を露出させる。一時的保護層21および保
護層16の第２の部分すなわち除去されていない部分30が
第１の層14の第２の部分31をおおう。外部マスクのよう
な作像材料と組合わせて写真食刻技術を使うことによ
り、一時的保護層21の上表面に写真食刻パターンを形成
して、第１の窓25をあけるための一時的保護層21および
第１保護層16の第１の部分を規定する。緩衝液で処理さ
れたフッ化水素酸のような酸化物に対する特定のエッチ
液で一時的保護層21の露出部分をまず除き、次にたとえ
ば反応性イオン・エッチングを用いて第１保護層16を除
去することにより窓25をあけることができる。

次に第1B図に示すように、第１の窓25をあけて第１の
層14の第１の部分27を露出した後、第１の窓25を通して
第１の層14の中に第１のドーピングを行なうことにより
第１の領域35を形成することができる。好ましい実施例
では、従来の注入技術または拡散技術と組合わせてゆっ
くり拡散する高濃度のリン不純物のような反対導電型の
材料を使って、Ｎ導電型領域として示された第１の高濃
度にドーピングされた反対導電型領域35を形成すること
ができる。好ましい実施例では、このドーピングは、拡
散または注入を行い、次いで１％以下の酸素（O₂）を含
む窒素（N₂）の雰囲気のような非酸化性不活性雰囲気の
中で駆動することにより実施する。この駆動中、厚さが
500オングストロームより小さく、好ましくは250オング
ストロームより小さい第２の酸化物層29が第１の窓25の
中および一時的保護層21の上に成長する。駆動期間中に
形成された薄い酸化物層29は溝形成の前に除去しなけれ
ばならない。フッ化水素酸を使ってディップ（dip）エ
ッチングを行なうことにより薄い酸化物層29を除去する
ことが好ましい。この場合も注意すべきことは一時的保
護層21がディップ・エッチングの間に第１保護層16を保
護するのに充分な厚さになっていることである。

次に第1C図に示すように、第１図の窓25、一時的保護
層21、第１の領域35、および第１の層14を通って窓40が
形成され、この溝は部分に処理された半導体ウェーハ12
の中まで伸びる。溝40は方向性エッチングにより形成す
るので好ましい。このエッチングにはたとえばシリコン
の＜110＞方向で使用するためのKOHのような湿式方向性
エッチ液を用いることができる。この代りに、反応性イ
オン・エッチングのような方向性乾式エッチングを任意
の配向の半導体材料に対して用いることができる。溝40
は狭くすることができ、幅は４ミクロンより小さく、0.
5乃至2.5ミクロンの範囲にあることが好ましい。

溝エッチングが完了した後、緩衝液で処理されたフッ
化水素酸によるディップ・エッチングのような酸化物に
特有なエッチングを用いることにより一時的保護層21を
除去することが好ましい。一時的保護層21を除去した
後、第１の保護層16の窒化物層20の部分が露出される。
しかし、ゲート再平面化（replanarization）を行う直
後まで一時的保護層21は残すことができる。

次に、半導体の溝40の内側側壁に絶縁層45が形成され
る。更に詳しくは、第１の領域35の露出部分、第１の層
14の露出部分、および部分的に処理されたウェーハ12の
露出部分の上に絶縁層45が形成される。好ましい実施例
では、たとえば高い温度下で溝40を酸素の雰囲気に露出
することにより溝の内表面上に酸化物絶縁層45を形成す
ることができる。シリコンの部分的に処理されたウェー
ハを用いる例では、絶縁層は二酸化シリコンで構成する
ことができ、厚さは1000オングストロームより小さく、
約500オングストロームとすることが好ましい。第１の
層14の第２の部分31の上には絶縁層は成長しない。これ
は酸化を防ぐ窒化物層でおおわれているからである。

第1D図はおよび第1E図には本発明の別の実施例が示さ
れている。この場合、２回以上の相次ぐエッチグ工程で
溝40が形成され、第1E図に示すように絶縁層45が第１の
領域35、第１の層14および部分的に処理されウェーハ12
の第１の部分のそれぞれに隣接した薄い酸化物の層46を
含む。絶縁層45のより厚い部分48が部分的に処理された
ウェーハ12の第２の部分に隣接した設けられる。

この場合、まず、溝40と絶縁層45が第1C図について説
明したように形成される。ウェーハは一時的保護層21で
被覆されたままになっている。その後、第1D図に示すよ
うに一時的保護層21と絶縁層45の上に第２の窒化物層47
を形成することができる。第２の窒化物層47の厚さは第
１の窒化物層20の厚さよりかなり薄くして、第１の窒化
物層20を除去することなく後で述べるように側面の窒化
物47を除去し得るようにすることが好ましい。好ましい
実施例では、窒化物層47の厚さは500乃至1000オングト
ロームの範囲にする。第1D図に示すようにデバイスの上
表面と溝40の底表面に堆積された窒化物47は、たとえば
反応性イオン・エッチングを用いて、溝40の側壁の薄い
酸化物層45の上にある窒化物部分を残すように除去する
ことができる。次に第1D図の実施例では溝40の底に対し
て軽くエッチングを行なって、更にエッチングを行なう
ための用意をすることができる。この軽いエッチングに
より、酸化物または窒化物の堆積の際に生じた任意の酸
化物をも溝の底から除くことができる。そのかわりにた
とえば溝40の形成のために反応性イオン・エッチングが
用いられる場合は、反応性イオン・エッチングは酸化物
をも通して侵食するので溝の底に底部酸化物層46を残す
こともできる。

その後、第1E図に示すように、溝延長部41をエッチン
グすることにより溝40を伸ばすことができる。この例で
は、溝の延長部41は部分的に処理されたウェーハ12の中
に溝40を伸ばす、部分的に処理されたウェーハ12の表面
から測って深さL_tのところまで溝40が伸びる。各セルの
幅Ｗは互いに隣接した溝40の間隔によって規定される。
L_t/Wの比は、本願に関連する米国特許出願第938692号
（1986年12月５日出願）に記載されているように、0.5
以上であることが好ましい。このように溝のエッチング
が完了した後、一時的保護層21を除いて第１の保護層16
を露出することができる。

溝40の側壁をおおう窒化物層47は薄い酸化物層46に対
して側壁スペーサを形成して、この酸化物層の上にそれ
以上酸化物が成長しないようにする。熱酸化物、（この
シリコン・デバイスの実施例では二酸化シリコンとする
ことができる）のような第２絶縁層48を溝の延長部41の
露出表面の上に成長させる。第２絶縁層48は溝の延長部
41の側壁の底と部分にのみ成長させる。前記米国出願に
述べられている縦形電荷制御デバイスでは、第２絶縁層
48は部分的に処理されたウェーハ12に隣接して配置さ
れ、溝の延長部41の側壁では厚さT₁、溝の延長部41の底
表面では厚さT_Bを有する。第２絶縁層48の厚さは溝の延
長部41の側壁上では1500乃至10000オングストローム、
溝の延長部41の底ではおよそ1500乃至10000オングスト
ロームとすることが好ましい。底の厚さT_Bを側壁の厚さ
T₁より大きくすることにより、得られたデバイスにおけ
る隅の降伏の制約を少なくすることが好ましい。酸化の
前に溝の底を傷つけることにより溝の底により厚い酸化
物を形成することができる。

図示するように、デバイス10の第１の層14に隣接した
第１絶縁層46の厚さはT₂であり、これはT₁より小さい。
第１絶縁層46の厚さT₂はほぼ100乃至1500オングストロ
ームの範囲にあることが好ましい。

相次ぐ数回の工程で溝をエッチングし、新たに露出し
た溝の各側壁をまず溝の深さが増すにつれて厚くなる酸
化物層で被覆した後、堆積された酸化物を窒化物のスペ
ーサでおおうことにより、溝40の側壁を厚さの異なる数
個のゾーンからなる絶縁層45で被覆することができる。
この多重ゾーン酸化物層技術を用いることにより、薄い
酸化物からより厚い酸化物への遷移が急峻でない遷移、
好ましくはなめらかな遷移になるように絶縁層45を構成
することができる。

第２絶縁層48を堆積した後、窒化物層47を除去するこ
とにより溝40の側壁上の絶縁層45を露出させる。一実施
例では、最終デバイスの性能に悪影響を与えることなく
溝の窒化物47を残すことができる。

第1F図に示すように、次に溝40の中にゲート材料を充
填してゲート電極40を形成する。ゲート材料は酸化可能
であるとともに再平面化できることが好ましい。ゲート
材料はドーピングされたポリシリコン、ポリシリサイ
ド、またはタングステン等の高温耐火金属とすることが
できる。好ましい実施例では、溝40をポリシリコンのよ
うなゲート材料50で部分的に充填することができる。次
に、堆積されたポリシリコンのいずいれかの導電型の高
濃度のキャリヤでドーピングして、ゲート材料を導電性
にする。次に、溝40をゲート材料で完全に充填する。そ
の後、ゲート材料は（ドーピングされたものもドーピン
グされていないものも）キャリヤを拡散するように駆動
して、堆積されたゲート電極材料50を完全に導電性にす
る。代りの実施例では、後続の処理工程の間にゲート・
ドーパントの駆動を行なうことができる。

別の実施例では、溝40はゲート材料50で完全に充填さ
れ、このゲート材料は後でいずれかの導電型のキャリヤ
でドーピングされる。ポリシリコンの中での拡散が制限
されるので、このプロセスはあまり好ましくない。

第1F図に示すように、溝40がゲート材料50で再び充填
されている間に、半導体デバイスの上側表面に配置され
た第１保護層16もゲート材料の50で被覆される。溝の横
方向に対して横切る方向すなわち直角な方向に伸びるウ
ェーハの上側表面の上にゲート材料帯60を残すことによ
って、第1H図に示すように、ゲート材料に対する外部接
触部を形成することが望ましい。ゲート材料の帯によっ
てゲートを相互接続することができ、接触ゾーンも得ら
れる。接触ゾーンを使うことにより、ゲート材料に対す
る外部電気接触を行うことができる。したがって、たと
えば写真食刻技術を用いて、表面上に堆積されたゲート
材料50の一部をマスクして、デバイス表面上に堆積され
たゲート材料にパターンを形成することにより、ゲート
接触帯60を形成することができる。第1H図に示すゲート
接触帯60を含むゲート材料50はしたがって第1F図に示す
ように第１保護層16の上にあまり、また一時的保護層21
がある場合にはその上にもある。

第1G図に示すように、デバイス10の上側表面から余分
なゲート材料50を除去して第１保護層16を再度露出する
ことにより、デバイスの選択された領域の以後の処理を
容易にする。更に詳しくは、反応性イオン・エッチング
または湿式エッチングのようなエッチングを用いること
により、半導体デバイスの上側表面の上に前に堆積され
たゲート材料50のマスクされない部分を制御可能に除去
する。第１保護層16が再露出されるまでエッチングは継
続される。余分なゲート材料を除去するこのプロセス
は、再平面化（replanarization）と呼ばれる。一時層
酸化物が前に除去されていなければ、この層はこのとき
適当なエッチングによって除去することができる。

再平面化プロセスの間に、溝40の中にあるゲート電極
材料50もエッチングされる。溝40の中のゲート材料50が
第１保護層16の表面より下方にくぼんで、余分なゲート
材料50がすべてデバイス表面から除去されたことが確認
されるまで、一般にエッチングが継続される。このよう
にしてゲート材料は半導体デバイス10の上側表面より下
方にくぼむ。

第1H図に示す半導体デバイス10の接触帯60の以後の処
理を容易にするため、接触帯60の上のマスキング材料を
除去することができる。

次に第1G図に示すように、露出したゲート材料50の上
に第２の保護層55が設けられる。好ましい実施例では、
第２の保護層55は熱的に成長した酸化物層のような絶縁
体で構成され、これはたとえば溝40の中の酸化可能なゲ
ート材料50の上と接触帯60の上に成長させた二酸化シリ
コン層とすることができる（第1I図参照）。第２の保護
層55は第１保護層16の上では成長しない。というのは、
窒化物層20がこの領域での成長を阻止するからである。
酸素の高温雰囲気の中にゲート材料50の露出部分を入れ
てその上に酸化物被膜を形成することにより、この第２
保護層55を形成することができる。重要なのはゲート酸
化物層55の厚さを第１保護層16の酸化物部分18の厚さよ
り厚くすることによって、後で述べる自動接触窓の形成
を容易にすることである。前に述べたように、第１の酸
化物層18の厚さは200オングストロームのオーダであ
る。したがって、ゲート酸化物55の厚さは200オングス
トロームよりかなり大きく、1000オングストロームのオ
ーダであることが好ましい。

次にゲート電極50に対する外部接続を行なうことがで
きる。第1I図および第1J図に示すように、第２保護層55
を通して接触窓62をあけることによりゲート接触帯60の
一部を露出させる。コネクタ接触窓62はゲート指状部50
の長さ方向に対して横切る方向を向き、そして接触帯60
の長さとほぼ整列することが好ましい。接触帯はたとえ
ばゲート指状部の長さ方向に対してほぼ直角にすること
ができる。前に述べたようにこの例では、デバイスの表
面は酸化物層18と窒化物層20よりなる第１の保護層16で
被覆されるのに対して、ゲート接触帯60は酸化物層55の
みで被覆される。このため、写真食刻技術を用いて接触
窓62のパターンを形成することができ、シリコン酸化物
をエッチングするがシリコン窒化物をエッチングしない
緩衝液で処理されたフッ化水素酸のような酸化物に特有
のエッチ液を用いてゲート接触窓62をあけ、接触帯62を
露出させることができる。

次にメタライズ層65が接触窓62の中に堆積されて、ゲ
ート接触帯60と電気的に接触することにより、ゲート指
状部50に対する電気的接続を形成し、ゲート指状部を相
互接続し、デバイスのゲートに対する外部接続を形成す
る。堆積されたゲート金属65は写真食刻技術を用いてパ
ターン形成することができ、余分なゲート金属が除去さ
れる。ゲート電極接触窓を形成するために前に堆積され
たホトレジストを除去して第１保護層16および第２保護
層55を露出することもできる。

第1H,1Iおよび1J図に示すように、次の工程はソース
・メタライズ層を設けることである。（除去されていな
い）第１保護層16を通してソース接触窓70があけられ
る。図示した例では第１保護層16は酸化物層18とその上
の窒化物層20を含み、ゲート50とゲート接触帯60の領域
を除いてデバイス10の表面をおおう。写真食刻技術によ
ってソース接触窓70を形成することにより、ゲート接触
帯60以外のデバイス表面のかなりの部分をおおうことが
できる。ソース接触窓70は第２保護層55によっておおわ
れる長さ方向のゲート指状部50の一部にまたがる。第２
の保護層55は第１の保護層16の酸化物層18よりかなり厚
いので、ゲート材料50を露出することなく第１保護層16
を通してソース接触窓をあけることができる。一時的保
護層21が前に除去されていなければ、これもこのときた
とえば緩衝液で処理されたフッ化水素酸によるエッチン
グによって除去することができる。一時的保護層21が残
っている場合には、第２保護層55はこの層21より厚くな
ければならない。一時保護層が最終処理工程まで残って
いることが許容される場合には、一時保護層21の厚さは
約3000オングストロームでなければならず、第２保護層
55の厚さは約5000オングストロームでなければならな
い。

シリコン窒化物はエッチングするがシリコン酸化物は
エッチングしない反応性イオン・エッチングのような窒
化物に専用のエッチングを用いることにより、第１保護
層の露出した窒化物層20を除去することができる。次に
緩衝液で処理されたフッ化水素酸のようなシリコン酸化
物エッチ液、またはそのかわりに反応性イオン・エッチ
ングを用いて、下にある酸化物層18を除去する。その
後、デバイス10の表面上にアルミニウムのようなソース
金属層75が堆積されて、第1J図に示すうに第１の半導体
層14および第１の高濃度のドーピングされた反対導電型
領域35を含むデバイス10の露出部分と接触させる。ソー
ス金属75はこれらの領域との接触を行なう他に、第１の
領域35と第１の層14との間の接合を短絡して、この接合
が順方向バイアスされるのを禁止することにより、デバ
イスが絶縁ゲート制御のもとで動作するようにできる。
ソース金属75は写真食刻でパターン形成することがで
き、余分なソース金属を除去することができる。ソース
金属75はゲート金属65と接触してはならない。

第１図および第３図乃至第６図は適当なバイアスが印
加されたときに絶縁ゲートが第１の領域35部分的に処理
されたウェーハ12との間に導電チャネルを設定するよう
なエンハンスメントモードのデバイスを対象としている
が、本発明の上述の方法は少し変更して、絶縁ゲート電
極を用いて既存のチャネルを制止するようなデプレショ
ンモードの絶縁ゲート・デバイスを形成することもでき
る。たとえば第1C図に示すように、溝40をエッチングし
た後で絶縁層45を形成する前に、反対導電型の拡散を行
なうことにより領域35と部分的に処理されたウェーハ12
との間に反対導電型チャネル（図示しない）を形成して
デプレションモードのMOSFETデバイスを形成することが
できる。

本発明の方法は第１保護層16を通して同じ第１の窓25
を用いることにより第１の領域35と溝40の両方を形成す
る。したがって、第１の領域35または溝40の寸法に関係
なく、溝は第１の領域35と正確に整合する。したがっ
て、所望の動作特性を達成するのに適当な最小寸法で製
造することができ、不整合のための裕度として余分な材
料を設ける必要がない。

本発明によって製造されるデバイスの典型的なMOSFET
の実施例の動作を第1G図に参照して説明する。ゲート50
と絶縁層45との組合わせは、第１の層14のうちの溝40に
よって露出された部分の上に伸びる絶縁ゲート構造を形
成する。ゲート50に印加される適当なバイアス電位に応
答して、部分的に処理されたウェーハ12から第１の層14
を通って反対導電型のソース領域35に反対導電型すなわ
ちＮ型のキャリヤを導通結合するためのチャネルが形成
される。また、そのバイアスの除去に応答して、チャネ
ルが制止されて導通が止る。後で第６図を参照して説明
するように、高逆電圧に耐えるか阻止しなければならな
いデバイスでは、溝40を部分的に処理されたウェーハ12
の中にかなりの長さ伸ばすことにより、部分的に処理さ
れたウェーハ12のドリフト領域部分を通ってかなり伸び
る縦形電荷制御領域を形成することができる。他のデバ
イスでは、溝40を部分的に処理されたウェーハ12の中に
深く伸ばすことによりオン抵抗を小さくするかまたは制
御可能なピーク電圧を大きくするか、あるいはそのかわ
りドリフト領域の長さとデバイスの厚さを小さくするこ
とができる。縦形電荷制御絶縁ゲート半導体デバイスの
動作の更に詳細な説明は前述の米国特許出願第938692号
にも述べられている。

逆バイアス動作状態では、適当なバイアス電位に応答
して、ゲート電極50は、部分的に処理された半導体ウェ
ーハの中にあるイオン化された不純物によって形成され
る電界に結合して、電界を第１の層14から離れるように
再配向し、更に詳しく云えば電界を第１の層14およびゲ
ート電極50に平行に向ける。これらの電界の電気力線を
再配向し、また部分的に処理された半導体ウェーハ12の
中の電荷キャリヤをゲート電極50に結合することによっ
て、領域12の中の電荷キャリヤの所定の濃度に対してよ
り大きな降伏電圧を支持することができる。したがっ
て、領域12のドーピング濃度を大きくすることによりデ
バイスの導電率を増大することができる。

第２図に示すように、本発明による縦形チャネル絶縁
ゲート半導体デバイスの好ましい製造方法を使って、第
１の領域35がデバイスの中に交互に配置された２つの異
なるデバイスを製造することができる。第２図の右側に
示された第１の実施例は「Ａ」と表示され、長軸が溝40
およびゲート電極50の長軸にほぼ平行に配置されたソー
ス領域35を有する。第２図の左側に示され「Ｂ」と表示
された第２の実施例は長軸が溝40とゲート電極50の長軸
に対して垂直方向に配置されたソース領域35を有する。

第３図乃至第６図には本発明による自己整合縦形チャ
ネル半導体デバイスが示されている。第３図にMOS制御
サイリスタ（MCT）に適用した場合、第４図には絶縁ゲ
ート・トランジスタ（IGT）に適用した場合、第５図に
は電界効果トランジスタ（FET）に適用した場合、第６
図には縦形電荷制御FET（VCCFET）に適用した場合、第
７図には接合ダイオードに適用した場合、第８図には接
合電界効果トランジスタに適用した場合、第９図にショ
ットキーダイオードに適用した場合を示す。

第３図のMOS制御サイリスタでは、部分的に処理され
た半導体ウェーハすなわち基板12は第１のゾーン71の上
に低濃度にドーピングされた一導電型の材料の第２のゾ
ーン72を配置したもので構成される。第１のゾーン71は
高濃度にドーピングされた反対導電型の材料で構成され
る。Ｎ型ベース層74として示された反対導電型材料の第
３のゾーンがＰ型の第２のゾーン72の上に配置される。
この部分的に処理された半導体ウェーハ12は下記の方法
によって形成することができる。第１の方法では、低濃
度にドーピングされたＰ−型ゾーン72が基板であり、高
濃度にドーピングされた反対導電型の第１のゾーン71は
エピタキシャル成長により、もしくは注入技術または拡
散技術のようなドーピング技術により形成することがで
きる。同様に、中位の濃度にドーピングされたＮ型の第
３のゾーン74はエピタキャル成長により、もしくは注入
技術または拡散技術のようなドーピング技術により低濃
度にドーピングされたＰ−型の第２のゾーン72の反対側
の表面の上に配置することができる。この代りの実施例
では、高濃度にドーピングされたＮ＋型の第１のゾーン
70を基板とするこができ、その上にたとえばエキタキシ
ャル成長またはドーピングによって低濃度にドーピング
されたＰ−型の第２のゾーンを形成することができる。
次に、エピタキシャル成長またはドーピングによってＰ
−型の第２のゾーン72の上に第３のゾーン74を形成する
ことができる。その後、部分的に処理された半導体ウェ
ーハ12が前に第1A図乃至第1J図を参照して説明した処理
工程に従って更に処理され、本発明によるMOS制御サイ
リスタ10が得られる。

次に第４図およびその中に図示された絶縁ゲート・ト
ランジスタに於いて、部分的に処理された半導体ウェー
ハ12は高濃度にドーピングされたＰ＋型の第１のゾーン
80および第１のゾーンの上の中位の濃度にドーピングさ
れたＮ型の第２のゾーン82を含む。第１の好ましい実施
例では、高濃度にドーピングされたＰ＋型の第１のゾー
ン80を基板とすることができ、Ｎ型の第２の層82はエピ
タキシャル成長もしくは注入技術または拡散技術のよう
なドーピング技術によって基板の上に形成することがで
きる。そのかわりに、Ｎ導電型の第２のゾーン82を基板
とすることができ、その上にＰ型の第１のゾーン80をエ
ピタキシャル成長もしくは注入技術または拡散技術のよ
うなドーピング技術によって形成することができる。そ
の後、第１のゾーン80および第２のゾーン82を含む部分
的に処理された半導体ウェーハ12を第1A図乃至第1J図を
参照して前に説明したプロセス工程に従って処理するこ
とにより、絶縁ゲートトランジス10を得ることができ
る。

次に第５図には、本発明の方法の好ましい実施例に従
って製造された縦形チャネル電界効果トランジスタ10が
示してある。部分的に処理されたウェーハ12は高濃度に
ドーピングされたＮ＋型の第１のゾーン90とその上に配
置された中位濃度にドーピングされたＮ型の第２のゾー
ン92を含むことができる。Ｎ＋型の第１のゾーン90とＮ
型の第２のゾーン92のうち一方を基板とすることがで
き、その上に他方のゾーンをエピタキシャル成長もしく
は注入技術または拡散技術のようなドーピング技術によ
って形成することができる。その後、部分的に処理され
たウェーハが第1A図乃至第1J図の工程に従って処理さ
れ、電界効果トランジスタが得られる。

第６図に示すように本発明の特に好ましい実施例は縦
形電荷制御電界効果トランジスタを提供することがで
き。この場合、本発明の好ましい方法を用いることによ
り、部分的に処理されたウェーハ12の中にかなりの長さ
伸びる縦形溝40を形成する。第５図を参照して前に開示
したように部分的に処理されたウェーハ12は高濃度にド
ーピングされた第１の層90そよび中位の濃度にドーピン
グされた第２の層92を含むことができる。更に詳しくは
第６図に示すように、溝40は第２のゾーンすなわちドリ
フト層92の中にかなりの距離L_tだけ伸びるので、絶縁層
45およびゲート電極50はドリフト層92のかなりの部分に
近接して伸びる。溝40はウェーハ12の中に伸びて長さが
L_tで幅がＷのペデスタルを形成することが好ましい。こ
こでL_tのＷに対する比は0.5である。ゲート電極50は逆
バイアス状態の間、デバイスのドリフト領域92の中のイ
オン化されたキャリアによって形成された電界の電荷結
合制御を行なうことにより、デバイスの耐電圧を大きく
する。逆バイアス状態に於けるデバイスの縦形電荷制御
動作の更に完全な説明は前述の米国特許出願第938692号
に述べられている。

第７図には本発明による縦形チャネル半導体デバイス
の自己整合製造方法の更にもう１つの好ましい実施例が
示されている。この場合、本発明の方法を使って縦形電
荷制御ダイオードを形成する。第1A図乃至第1H図を参照
して前に開示された本発明の方法が第１の窓25の中にソ
ース領域35を形成する工程を除いて実行される。この工
程は省略する。

写真食刻技術によって第１保護層16を通して第１の窓
25をあけた後、第１の窓25を通って溝40が形成される。
溝40は第１の層14を通って、部分的に処理されたウェー
ハ12の中にかなりの距離にわたって伸びる。好ましい実
施例では、溝40はウェーハ12の中に伸びて、長さがL_tで
幅がＷであり、かつL_tのＷに対する比が0.5より大きい
ウェーハ12の領域を規定する。溝40は絶縁層45で被覆さ
れ、溝40の中にゲート電極材料50が堆積される。

第８図は本発明に従って製造された縦形電荷制御接合
電界効果トランジスタ（JFET）の断面図である。更に詳
しくは、部分的に処理されたウェーハ12と同じ導電型の
第１の層14を設けることによってJFETを形成することが
できる。したがって、互いに隣接する溝40の間に同じ導
電型のチャネル70が形成される。各々の溝40の中に配置
された絶縁ゲート50は適当なバイアスに応答してチャネ
ル70をピンチオフし、チャネル70を通る導通を禁止す
る。隣り合う溝40の間に配置された層12または14の一部
を低濃度にドーピングして容易にターンオフするように
できる。また、バイアスの除去に応答して、チャネルが
再度形成される。ゲート50はゲート絶縁層72によってチ
ャネル70から隔てられている。上述のJFETの実施例はチ
ャネルを空乏したまたはピンチオフしたデプレション・
モードのJFETである。エンハンスメント・モードのJFET
も本発明の方法で形成することができる。

第９図は縦形ショットキーダイオードの断面図であ
る。上記の部分的に処理された半導体ウェーハ12は第１
の層14と同じ導電型の材料を含む。金属層80が第１の層
14とショットキー接触すなわち非オーミック接触するよ
うに配置される。このようにして、第１の層14と金属層
80との間にダイオードが形成される。

絶縁ゲート半導体デバイスの自己整合製造方法の実施
例を金属酸化物半導体電界効果トランジスタ、絶縁ゲー
ト・トランジスタ、接合トランジスタ、絶縁ゲート・サ
イリスタ、ショットキーダイオード、および接合ダイオ
ードについて開示してきたが、本発明の自己整合絶縁ゲ
ート技術を用いて任意の数の半導体デバイスを形成する
ことができる。更に、本発明の自己整合製造方法では正
確に接合した領域が得られるので領域間の裕度が小さく
て済み、改良された半導体デバイスの製造に著しく貢献
する。したがって、本発明の製造方法は利用可能な半導
体チップの面積を最大限に使用することによりセル密度
を改良し、セル寸法とセル反復距離を小さくする。

本発明の実施例を図示し説明してきたが、本発明がこ
れらに限定されるものでないことは明らかである。当業
者には本発明の趣旨と範囲を逸脱することなく多数の変
形、変更、置換および同等のものを推考し得よう。した
がって、本発明は特許請求の範囲により限定される。

【図面の簡単な説明】

第1A図乃至第1G図は本発明の方法による処理の相次ぐ工
程を示す半導体デバイスの断面図である。第1H図は本発
明による処理の最終工程に於けるデバイスの上面図であ
る。第1I図は線Ｘ−Ｘに沿って見た第1H図のデバイスの
上表面の側面図である。第1J図は線Ｙ−Ｙに沿って見た
第1H図のデバイスの上表面の側面図である。第２図は本
発明に従って製造された２つの異なるデバイスを例示す
る斜視図であり、第１の実施例では溝の長軸が第１の層
の長軸に対して平行に配向され、第２の実施例では溝の
長軸が第１の層の長軸に対して直角方向に配向されてい
ることを示す。第３図は本発明に従って製造されたMOS
制御サイリスタの断面図である。第４図は本発明に従っ
て製造された絶縁ゲート・トランジスタの断面図であ
る。第５図は本発明に従って製造された電界効果トラン
ジスタの断面図である。第６図は本発明に従って製造さ
れた縦形電荷制御電界効果トランジスタの断面図であ
る。第７図は本発明に従って製造された縦形電荷制御ダ
イオードの断面図である。第８図は本発明に従って製造
された縦形電荷制御JFETの断面図である。第９図は本発
明に従って製造されたショットキーダイオードの断面図
である。 ［主な符号の説明］ 10……自己整合絶縁ゲート半導体デバイス、 12……半導体ウェーハ、 14……第１の層、 16……第１の保護層、 18……第１の酸化物層、 20……第１の窒化物層、 25……第１の窓、 27……第１の層の第１の部分、 31……第１の層の第２の部分、 35……第１の領域、 40……溝、 45……酸化物絶縁層、 47……第２の窒化物層、 50……ゲート材料、 55……第２の保護層、 70……ソース接触窓、 71……第１のゾーン、 72……第２のゾーン、 74……第３のゾーン、 80……第１のゾーン、 82……第２のゾーン。

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】自己整合縦形チャンネル半導体デバイスを
   製造する自己整合方法であり、 ａ）半導体基板を準備し、 ｂ）前記半導体基板上に第１の酸化物層を設け、 ｃ）前記第１の酸化物層を通して前記半導体基板にドー
   ピングして前記半導体基板上に一導電型の半導体材料の
   第１の層を形成し、 ｄ）前記第１の酸化物層上に第１の窒化物層を形成し、 ｅ）前記第１の窒化物層と前記第１の酸化物層を通して
   第１の窓をあけて前記第１の層の第１の表面部を露出
   し、 ｆ）反対導電型のドーパント材料を前記第１の層の前記
   第１の表面部にドーピングして前記第１の層の前記第１
   の表面部から前記第１の層へ伸びる反対導電型の第１の
   領域を前記第１の窒化物および窒化物の層の下まで形成
   し、 ｇ）３ミクロンあるいはそれ以下の幅を有し、前記第１
   の窓、前記第１の領域および前記第１の層を通して前記
   半導体基板へ伸びる実質的な垂直な壁を有する溝を形成
   して前記第１の領域、前記の第１の層および前記半導体
   基板の表面を露出し、 ｈ）露出された前記表面上の前記溝に厚さT₂の第１の非
   窒化物絶縁層を形成し、 ｉ）前記第１の非窒化物絶縁層上に第２の窒化物層を形
   成し、 ｊ）前記第１の層の底部から深さLtだけ前記半導体基板
   に前記溝を深くして前記半導体基板の他の部分を露出し
   て幅Ｗを有するペデスタルを形成し（Lt/W≧0.5）、 ｋ）前記半導体基板の前記他の部分に隣接して前記溝内
   に厚さT₁を有する第２の絶縁層を成長させ（T₁＞T₂）、 ｌ）前記第２の窒化物層を除去し、 ｍ）前記溝内および前記半導体基板上に導電性ゲート材
   料を堆積することにより前記導電性ゲート材料を前記溝
   に充填し、 ｎ）前記導電性ゲート材料の部分上に第２の保護層を形
   成し、 ｏ）前記溝内あるいは前記保護層下に堆積された前記導
   電性ゲート材料を除いて前記導電性ゲート材料を全て除
   去し、 ｐ）前記第２の保護層を通して第２の窓をあけて前記導
   電性ゲート材料の部分を露出し、 ｑ）前記導電性ゲート材料とオーミック電気接触したゲ
   ート電極を形成し、 ｒ）前記第１の酸化物層および前記第１の窒化物層を通
   して前記第１の層および前記第１の領域を露出するソー
   ス接触窓をあけ、 ｓ）前記ソース接触窓に前記第１の層と前記第１の領域
   と電気接触したソース金属を堆積することを特徴とする
   半導体デバイスの製造方法。
2. 【請求項２】前記導電性ゲート材料の前記部分上に第２
   の保護層を形成する工程は、前記第１の酸化物層より大
   なる厚さを有する第２の酸化物層を前記導電性ゲート材
   料上に形成することを特徴とする特許請求の範囲第１項
   の半導体デバイスの製造方法。
3. 【請求項３】前記第２の保護層を介して第２の窓をあけ
   る工程は、前記第２の保護層上に前記第２の窓をホトリ
   ソグラフィによってパターン化して前記第２の保護層の
   選択された部分を露出し、前記第２の保護層の露出され
   た前記部分をエッチングして前記導電性ゲート材料を露
   出することを特徴とする特許請求の範囲第１項あるいは
   第２項の半導体デバイスの製造方法。
4. 【請求項４】前記第１の層の前記第１の表面部をドーピ
   ングして第１の領域を形成する工程は、前記第１の層の
   前記第１の表面部から前記第１の層へ前記反対導電型ド
   ーパント材料を駆動するためにドーパントの駆動を行
   い、ドーパントの駆動中、前記第１の窒化物層上に前記
   第１の窒化物層を除去せずに第２の窒化物層の除去を可
   能にする第２の酸化物層を形成することを特徴とする特
   許請求の範囲第１項より第３項の何れか１つの半導体デ
   バイスの製造方法。
5. 【請求項５】ソース接触窓をあける工程は、前記第１の
   窒化物層上に前記第２の窓をホトリソグラフィによって
   パターン化して前記第１の窒化物層の部分を露出し、前
   記第１の窒化物層の露出された部分をエッチングして前
   記第１の酸化物層の部分を露出し、前記第２の保護層を
   通してエッチングをせずに前記第１の酸化物層の露出さ
   れた部分をエッチングして前記第１の領域と前記第１の
   層に対して電気接触を実現することを特徴とする特許請
   求の範囲第１項より第４項の何れか１つの半導体デバイ
   スの製造方法。
6. 【請求項６】前記溝内に第２の窒化物層を形成する工程
   は、窒化物材料の化学蒸着（CVD）を含み、前記導電性
   ゲート材料で前記溝を充填する工程は、半導体ゲート材
   料で前記溝を部分的に充填し、前記半導体ゲート材料を
   高濃度のドーパンドでドーピングして前記半導体ゲート
   材料を導電性にし、前記半導体ゲート材料で前記溝の残
   りを充填し、前記半導体ゲート材料を高温度にさらすこ
   とによって前記ドーパントを拡散して前記半導体ゲート
   材料の全てを導電性にすることを特徴とする特許請求の
   範囲第１項より第５項の何れか１つの半導体デバイスの
   製造方法。
7. 【請求項７】前記溝をゲート材料で充填する工程は、前
   記ゲート材料を平面化することを特徴とする特許請求の
   範囲第６項の半導体デバイスの製造方法。
8. 【請求項８】前記第２の絶縁層は酸化物層を含み、前記
   溝内に第２の絶縁層を充填する工程は、前記溝の底に損
   傷を与えてその底に酸化物の成長を促進させることを特
   徴とする特許請求の範囲第１項より第７項の何れか１つ
   の半導体デバイスの製造方法。