[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2517726B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JP2517726B2
JP2517726B2 JP18302787A JP18302787A JP2517726B2 JP 2517726 B2 JP2517726 B2 JP 2517726B2 JP 18302787 A JP18302787 A JP 18302787A JP 18302787 A JP18302787 A JP 18302787A JP 2517726 B2 JP2517726 B2 JP 2517726B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
paste
resistor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18302787A
Other languages
English (en)
Other versions
JPS6425597A (en
Inventor
眞義 飯田
昭人 佐塚
実 伝田
一男 小平
功 常間地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soshin Electric Co Ltd
Sony Corp
Original Assignee
Soshin Electric Co Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soshin Electric Co Ltd, Sony Corp filed Critical Soshin Electric Co Ltd
Priority to JP18302787A priority Critical patent/JP2517726B2/ja
Publication of JPS6425597A publication Critical patent/JPS6425597A/ja
Application granted granted Critical
Publication of JP2517726B2 publication Critical patent/JP2517726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線基板の製造方法に関する。
〔発明の概要〕
本発明は多層配線基板の製造方法において、複数枚の
絶縁基板上に融点の異なる抵抗体層、導体層及び絶縁体
層を各ペーストの印刷、焼成により形成し、得られた複
数枚の配線基板を積層し、熱圧着することにより、 高精度に調整されかつ変動の極めて小さい抵抗値を有
する抵抗体層を備えた多層配線基板を得ることができる
ようにしたものである。
〔従来の技術及び発明が解決しようとする問題点〕
従来、多層配線基板の製造方法としてグリーンシート
法及び厚膜印刷法が行われてきた。
しかし、グリーンシート法ではグリーンシートを積層
して仮焼成又は乾燥した後、本焼成を行うため、内部の
印刷抵抗体層の抵抗値を修正することができずかつ抵抗
値が変動するという問題点がある。一方、厚膜印刷法で
は、必要層数の各層毎に印刷、焼成がくり返されるため
にやはり抵抗体層の抵抗値が大きく変動する。このよう
な従来の方法では抵抗値の精度は±20%程度であり、目
標とする抵抗値を変動を少なく(数%以下)高精度で得
ることは極めて困難であった。
したがって、本発明の目的は、多層配線基板層内に目
標とする抵抗値を有する抵抗体層を高い精度で密閉形成
させる多層配線基板の製造方法を提供することである。
〔問題点を解決するための手段〕
前記の目標は、本発明により、複数枚の絶縁基板を準
備し、各絶縁基板の上面に抵抗ペースト、導体ペースト
及び絶縁ペーストを所定パターンに印刷、焼成してそれ
ぞれ抵抗体層、導体層及び絶縁体層を形成し、前記各絶
縁基板の下面に導体ペースト及び絶縁ペーストを所定パ
ターンに印刷、焼成してそれぞれ導体層及び絶縁体層を
形成し、得られた複数枚の配線基板を一方の絶縁基板の
上面側と他方の絶縁基板の下面側とが接するように積層
し、熱圧着させることからなり、抵抗体層、導体層及び
絶縁体層の順にこれらの層の融点が低くなるように各前
記ペーストが選択され、熱圧着時の加熱温度が、抵抗体
層及び導体層の融点より低くかつ絶縁体層の融点と同じ
かそれより高いことを特徴とする多層配線基板の製造方
法により達成される。
本発明の好ましい態様によれば、絶縁体層の融点が抵
抗体層の融点より少なくとも100℃低い。これにより、
抵抗体層の抵抗値の変動を一層確実に小さくすることが
できる。
本発明の別の好ましい態様によれば、複数枚の配線基
板を積層したとき各配線基板の互いに接する側におい
て、一方の配線基板の抵抗体層にオーバーコート層を設
け、このオーバーコート層に対応する他方の配線基板の
部分には絶縁体層を形成しない。
配線基板を積層する前に、各配線基板に形成された抵
抗体層の抵抗値を必要に応じて調整することができ、こ
の調整は従来のトリミング法によって行われる。この調
整によって抵抗値を目標値に関して一層高い精度で得る
ことができる。
なお、積層される配線基板の最上部の、特に抵抗体層
上に、ガラスコーティング、樹脂コーティングなどによ
る保護層を設けることが望ましい。
〔実施例〕
以下本発明の実施例を説明する。
実施例1 第1図において、マイカからなる複数枚の絶縁基板1
の上面に導体ペースト(Agペースト、例えば北陸塗料社
製のSR1915、焼成温度550℃±10℃)、抵抗体ペースト
(RuO2系ペースト、例えばESL社の#3111、焼成温度600
℃#10℃)及びSiO2‐B2O3‐PbOガラス絶縁ペースト、
例えばDupont社製8185、焼成温度495℃±10℃)をこの
順に用いて所定パターンに印刷、焼成し(第1段階)そ
れぞれ導体層3、抵抗体層2及び絶縁体層4を形成し
た。なお、第2図に示す通り、第2層目以降の絶縁基板
1の上面側に抵抗体層9を形成し、次いで導体層10を形
成してもよい。
次いで、各絶縁板1の下面に前記と同じ導体ペースト
及びガラス絶縁ペーストを用いて所定パターンに印刷、
焼成して(第2段階)それぞれ導体層5及び絶縁体層6
を形成した。導体層3と5の導通のため絶縁基板1に設
けたスルーホール7を介して導体層8を形成した。
なお、前記第1段階後に抵抗体層2をレーザトリミン
グ装置でトリミングを行って目標抵抗値を有するように
した。このトリミングは前記第2段階後に行ってもよ
い。
こうして得られた各配線基板を第1図に示す方向で積
層し、540℃、4.5kg/cm2で2〜3分間熱圧着を行った。
その際、主として絶縁体層4、6が軟化し、互いに接着
した。各導体層3と5は互いに対向密着して導通を得
る。得られた多層配線基板の抵抗体層の抵抗値は目標値
に対する変動が±5%以内であった。また、第2図に示
した抵抗体層9と導体層10の場合、熱圧着時に導体層10
がスペーサーの役目をするので、抵抗体層9に不必要な
力が加わらず、その抵抗値を一層高い精度で得ることが
できる。
実施例2 第3図において、絶縁基板15の上面側に実施例1と同
様にして抵抗体層2、導体層3及び絶縁体層4を形成し
た。抵抗体層2をトリミングして所定抵抗値となるよう
にした。第2層目以降の各絶縁基板15の上面側に形成し
た抵抗体層2上に、SiO2‐B2O3‐PbO系ガラスペースト
(例えば日本電気硝子社製PLS3120、焼成温度535℃±10
℃)を用いてオーバーコートガラス11を形成した。
絶縁基板15の下面側に実施例1と同様のペーストを用
いて導体層3、13と絶縁体層4を形成した。ただし、積
層時にオーバーコートガラス11に対応する絶縁基板15の
下面側の部分12には第1図とは異なって絶縁体層を設け
なかった。また、抵抗電極となる導体層13はその幅W2
対向する絶縁基板15の下面側の導体層3の幅W1より大き
くなるように形成した。
こうして得られた各配線基板を実施例1と同様にして
熱圧着して多層配線基板とした。
なお、オーバーコートガラス11の形成は絶縁体層4の
形成前に行ってもよい。
この実施例によれば、熱圧着の際に導体層3、13がス
ペーサーとしての役目をはたし、また、部分12の空隙の
存在によって、熱圧着時に第2層目以降の抵抗体層2に
圧力が加わるのが避けられる。さらに、導体層3の幅W1
が導体層(抵抗電極)13の幅W2より小さいので、抵抗体
層2の熱拡散を良くすることにより、抵抗体層2の抵抗
値の変動を防ぐことができる。
この実施例で得られた多層配線基板の抵抗体層の抵抗
値は目標値に対する変動が±2%以下であった。
〔発明の効果〕
以上述べた通り、本発明の方法によれば、抵抗体層に
対する熱及び圧力の悪影響を回避することができるの
で、高い精度でかつ変動が少なく所定の抵抗値を有する
抵抗体層が形成される。また、積層前の各印刷基板上の
抵抗体層はトリミングによりその抵抗値を高精度に調整
できるので、多層配線基板の抵抗体層の抵抗値を一層高
精度に制御することができる。
【図面の簡単な説明】
第1図は本発明の一実施例により得られる多層配線基板
の断面図、第2図は第1図の変更部分の拡大断面図、第
3図は本発明の別の実施例により得られる多層配線基板
の断面図である。 なお図面に用いた符号において、 1……絶縁基板 2……抵抗体層 3,5,8……導体層 4,6……絶縁体層 である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伝田 実 東京都大田区中馬込1丁目18番18号 双 信電機株式会社内 (72)発明者 小平 一男 東京都大田区中馬込1丁目18番18号 双 信電機株式会社内 (72)発明者 常間地 功 東京都大田区中馬込1丁目18番18号 双 信電機株式会社内

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】複数枚の絶縁基板を準備し、各絶縁基板の
    上面に抵抗ペースト、導体ペースト及び絶縁ペーストを
    所定パターンに印刷、焼成してそれぞれ抵抗体層、導体
    層及び絶縁体層を形成し、前記各絶縁基板の下面に導体
    ペースト及び絶縁ペーストを所定パターンに印刷、焼成
    してそれぞれ導体層及び絶縁体層を形成し、得られた複
    数枚の配線基板を一方の絶縁基板の上面側と他方の絶縁
    基板の下面側とが接するように積層し、熱圧着させるこ
    とからなり、抵抗体層、導体層及び絶縁体層の順にこれ
    らの層の融点が低くなるように各前記ペーストが選択さ
    れ、熱圧着時の加熱温度が、抵抗体層及び導体層の融点
    より低くかつ絶縁体層の融点と同じかそれより高いこと
    を特徴とする多層配線基板の製造方法。
  2. 【請求項2】絶縁体層の融点が抵抗体層の融点より少な
    くとも100℃低い特許請求の範囲第1項記載の多層配線
    基板の製造方法。
  3. 【請求項3】複数枚の配線基板を積層したとき各配線基
    板の互いに接する側において、一方の配線基板の抵抗体
    層にオーバーコート層を設け、このオーバーコート層に
    対応する他方の配線基板の部分には絶縁体層を形成しな
    い特許請求の範囲第1項記載の多層配線基板の製造方
    法。
JP18302787A 1987-07-22 1987-07-22 多層配線基板の製造方法 Expired - Fee Related JP2517726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18302787A JP2517726B2 (ja) 1987-07-22 1987-07-22 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18302787A JP2517726B2 (ja) 1987-07-22 1987-07-22 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6425597A JPS6425597A (en) 1989-01-27
JP2517726B2 true JP2517726B2 (ja) 1996-07-24

Family

ID=16128460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18302787A Expired - Fee Related JP2517726B2 (ja) 1987-07-22 1987-07-22 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2517726B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE510487C2 (sv) 1997-09-17 1999-05-31 Ericsson Telefon Ab L M Flerlagerskretskort
JP4771873B2 (ja) * 2006-06-27 2011-09-14 未来工業株式会社 防音シート体
CN115943101A (zh) 2020-08-27 2023-04-07 株式会社电装 车辆用显示装置

Also Published As

Publication number Publication date
JPS6425597A (en) 1989-01-27

Similar Documents

Publication Publication Date Title
JP2517726B2 (ja) 多層配線基板の製造方法
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP3231370B2 (ja) 角形チップ抵抗器の製造方法
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JPH0363237B2 (ja)
JP3126131B2 (ja) 角板型チップ抵抗器
JP2001155902A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JPH1116703A (ja) 超低抵抗抵抗器
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
JPH05152133A (ja) インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPH0744343B2 (ja) 抵抗内蔵型多層基板
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JP3159440B2 (ja) 角形チップ抵抗器
JP2002026527A (ja) 積層配線基板及びその製造方法
JPH0435886B2 (ja)
JPS62265751A (ja) 混成集積回路装置
JP2734404B2 (ja) セラミック配線基板およびその製造方法
JP2001036244A (ja) 多層回路基板とその製造方法
JPS59161096A (ja) 多層配線基板
JPS60160685A (ja) ヒ−タ基板
JPH07211509A (ja) チップ抵抗器とその製造方法
JPS59134803A (ja) チツプ抵抗体の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees