[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2501799B2 - Image processing device - Google Patents

Image processing device

Info

Publication number
JP2501799B2
JP2501799B2 JP61188273A JP18827386A JP2501799B2 JP 2501799 B2 JP2501799 B2 JP 2501799B2 JP 61188273 A JP61188273 A JP 61188273A JP 18827386 A JP18827386 A JP 18827386A JP 2501799 B2 JP2501799 B2 JP 2501799B2
Authority
JP
Japan
Prior art keywords
circuit
image
block
image signal
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61188273A
Other languages
Japanese (ja)
Other versions
JPS6343484A (en
Inventor
尚人 谷脇
紳二 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61188273A priority Critical patent/JP2501799B2/en
Publication of JPS6343484A publication Critical patent/JPS6343484A/en
Application granted granted Critical
Publication of JP2501799B2 publication Critical patent/JP2501799B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、テレビカメラ等により得られた対象物の画
像信号から、対象物の形状や位置、姿勢等に関するデー
タを得るための画像処理装置に関するものであり、物体
の選別や位置決め、検査等を行うために用いられるもの
である。
Description: TECHNICAL FIELD The present invention relates to an image processing apparatus for obtaining data relating to the shape, position, orientation, etc. of an object from an image signal of the object obtained by a television camera or the like. Yes, it is used to select, position, and inspect objects.

(背景技術) 従来、ある1つの対象物をテレビカメラにて撮影し、
得られた画像信号を画像処理して、その対象物の形状や
位置情報等を得ようとする場合には、まず最適な画像信
号が得られるように、用途に応じ画像処理回路ブロック
を検討・設計する必要があり、回路ブロックの検討・設
計に手間がかかった。また、これを解決するために「用
途毎の画像処理」を複雑なソフトウェアを用いて演算・
処理を実現させる装置も知られているが、このような装
置においては処理速度が遅いという問題があった。
(Background Art) Conventionally, an object is photographed by a TV camera,
When processing the obtained image signal to obtain the shape and position information of the target object, first consider the image processing circuit block according to the application so that the optimum image signal can be obtained. It was necessary to design, and it took time to examine and design the circuit block. In order to solve this, "image processing for each application" is calculated using complicated software.
An apparatus that realizes processing is also known, but such an apparatus has a problem of low processing speed.

また、特開昭60−159973号公報には、複数の処理を高
速且つ並列に処理することができる画像処理装置を実現
するために、複数のプロセッサエレメントと複数のメモ
リエレメントを複数のデータバスによって結合する構成
を採用することが提案されているが、これは高速性と並
列性を実現するようにプログラミングされた処理アルゴ
リズムによって処理されるものであるため、用途限定さ
れ、種々のものへの対応が出来ないという問題点があっ
た。
Further, in Japanese Patent Laid-Open No. 60-159973, in order to realize an image processing device capable of processing a plurality of processes at high speed and in parallel, a plurality of processor elements and a plurality of memory elements are provided by a plurality of data buses. It has been proposed to adopt a combined configuration, but since this is processed by a processing algorithm that is programmed to achieve high speed and parallelism, it is limited in usage and adaptable to various things. There was a problem that I could not do it.

(発明の目的) 上述のような従来の画像処理装置の開発ステップにお
いて、必要とされる処理回路の構成は非常に似通ったも
のが多く、回路の設計・製作においても、ほとんどの用
途のものが、ほぼ繰り返して使用できるものであること
が多い。
(Object of the Invention) In the development steps of the conventional image processing apparatus as described above, the configurations of the processing circuits required are very similar in many cases, and most of the applications in the circuit design / manufacturing are also used. , Can be used almost repeatedly.

本発明はこのような知見に基づいてなされたものであ
り、その目的とするところは、処理回路を用途もしくは
機能別にモジュール化した回路ブロックを複数個用意し
て、これらを用途に応じて適宜選択して組み合わせるこ
とにより必要とする処理回路の構築を素早く行えると共
に、1つのハードウェアを多目的に切り替えて使用でき
るようにした画像処理装置を提供することにある。
The present invention has been made on the basis of such knowledge, and an object thereof is to prepare a plurality of circuit blocks in which processing circuits are modularized according to use or function, and select these appropriately according to use. It is an object of the present invention to provide an image processing apparatus in which a necessary processing circuit can be quickly constructed by combining the above-described elements and one piece of hardware can be switched and used for multiple purposes.

(発明の開示) 以下、本発明の構成を図示実施例について説明する
と、添付図面、第2図及び第3図(a)〜(d)に示す
ように、テレビカメラCM1,CM2から入力された画像信号
を任意の閾値レベルで2値化信号に変換し、得られた2
値化信号の画像から対象物の寸法、面積、重心等の特徴
量を抽出する画像処理装置であって、画像信号を2値化
信号に変換するための2値化処理ブロックCP1,CP2,…
と、画像信号を一時的に記憶するためのフレームメモリ
ーブロックFM1,FM2,…と、2値化信号についてのn×m
の近傍画素の論理演算を行うマトリックス演算ブロック
MX1,MX2,…のような回路ブロックを備え、複数の画像信
号線l1〜lnで構成された画像信号バスBSを前記各回路ブ
ロックの間に配し、画像信号バスBSにおける画像信号線
l1〜lnと各回路ブロックとの接続を選択的に行うための
セレクトスイッチ回路SW11,SW12,SW21,SW22,…を備
え、前記セレクトスイッチ回路SW11,SW12,SW21,S
W22,…の切換制御をコンピュータの支援によりプログ
ラミングするプログラミング装置PGを備えて成るもので
ある。このプログラミング装置PGは処理回路の設計をCA
Dにより行い、CADから処理回路の回路図を出力すると同
時に、セレクトスイッチ回路SW11,SW12,SW21,SW22
…の切換信号を出力するために、少なくともオペレータ
が回路ブロックを選択すると共に選択された回路ブロッ
クの間の接続関係を指定するための入力手段と、入力手
段により選択された回路ブロックとその接続関係を例え
ば第3図(a)〜(d)のように略号・略図化して表示
する手段と、入力手段により選択された回路ブロックの
間に指定された接続関係が実現されるように前記セレク
トスイッチ回路SW11,SW12,SW21,SW22,…の切換制御
を行う手段を備えている。
(Disclosure of the Invention) Hereinafter, the configuration of the present invention will be described with reference to the illustrated embodiments. As shown in the accompanying drawings, FIGS. 2 and 3 (a) to (d), the input is made from the television cameras CM1 and CM2. The image signal is converted into a binary signal at an arbitrary threshold level, and the obtained 2
An image processing apparatus for extracting a feature amount such as a dimension, an area, and a center of gravity of an object from an image of a binarized signal, which is a binarized processing block CP1, CP2, ... For converting the image signal into a binarized signal.
And frame memory blocks FM1, FM2, ... For temporarily storing image signals, and n × m for binarized signals
Matrix operation block that performs logical operation on neighboring pixels
An image signal bus BS including a plurality of image signal lines l 1 to l n is provided between the circuit blocks, and the image signal lines in the image signal bus BS are provided with circuit blocks such as MX1, MX2, ....
Select switch circuits SW 11 , SW 12 , SW 21 , SW 22 , ... For selectively connecting l 1 to l n to each circuit block are provided, and the select switch circuits SW 11 , SW 12 , SW 21 are provided. , S
It is equipped with a programming device PG for programming the switching control of W 22 , ... With the assistance of a computer. This programming device PG CA
It is performed by D, and the circuit diagram of the processing circuit is output from CAD, and at the same time, the select switch circuits SW 11 , SW 12 , SW 21 , SW 22 ,
Input means for at least an operator to select a circuit block and to specify a connection relationship between the selected circuit blocks in order to output the switching signal of ..., The circuit block selected by the input means and the connection relationship Is abbreviated as shown in FIGS. 3 (a) to 3 (d), and the select switch is configured to realize a specified connection between the circuit block selected by the input means and the means for displaying. It is equipped with means for controlling the switching of the circuits SW 11 , SW 12 , SW 21 , SW 22 , ....

第1図(a)〜(i)に示す回路ブロックは、画像処
理回路を構成するための回路ブロックの一部例を示して
いる。同図(a)は対象物を撮影して画像信号を取り出
すためのテレビカメラCMi、同図(b)は画像信号を2
値化するための2値化処理ブロックCPi、同図(c)は
2値化された信号に対してノイズ除去処理や膨張処理、
縮小処理等の演算処理を行うためのマトリックス演算ブ
ロックMXi、同図(d)は画像信号を一時的に記憶して
おくためのフレームメモリーブロックFMi、同図(e)
は処理範囲を限定するウィンドウ領域を発生させるため
のウィンドウ発生ブロックWGi、同図(f)は2値化さ
れた画像信号間の論理演算を実行するための論理ゲート
ブロックLGi、同図(g)は2値化画像信号における
“白”部分の面積をカウントするためのカウンターブロ
ックCTi、同図(h)は位置・形状等のデータを算出す
るための走査線毎に対象物体の占める部分に対応する線
要素データを抽出する線要素抽出ブロックLNi、同図
(i)はモニター表示を行うためのモニター表示ブロッ
クMNiである。ここで、iは1以上の整数であり、例え
ば、2値化処理ブロックCP1,CP2,…のように、各回路ブ
ロックは夫々複数個用意されているものである。
The circuit blocks shown in FIGS. 1A to 1I show some examples of the circuit blocks for forming the image processing circuit. The figure (a) is a television camera CMi for photographing an object and taking out an image signal, and the figure (b) is an image signal 2
A binarization processing block CPi for binarization, FIG. 6C shows noise removal processing and dilation processing for the binarized signal,
A matrix calculation block MXi for performing calculation processing such as reduction processing, FIG. 6D shows a frame memory block FMi for temporarily storing image signals, and FIG.
Is a window generation block WGI for generating a window region that limits the processing range, FIG. 6F is a logic gate block LGi for executing a logical operation between binarized image signals, and FIG. Is a counter block CTi for counting the area of the "white" part in the binarized image signal, and FIG. 6 (h) corresponds to the part occupied by the target object for each scanning line for calculating data such as position and shape. A line element extraction block LNi for extracting line element data, and a monitor display block MNi for performing monitor display are shown in FIG. Here, i is an integer of 1 or more, and a plurality of circuit blocks are prepared, for example, binarization processing blocks CP1, CP2, ....

第2図は、前記各ブロックの切換を行うための回路構
成を示す。画像信号バスBSは、複数本の画像信号線l1
lnを含んでいる。各画像信号線l1〜lnは、それぞれ独立
に画像信号を伝送できるように構成されている。各ブロ
ックの入出力部には、それぞれセレクトスイッチ回路SW
11,SW12,SW21,SW22,…が設けられており、各ブロッ
クの入出力を任意の画像信号線l1〜lnに接続できるよう
になっている。
FIG. 2 shows a circuit configuration for switching the blocks. The image signal bus BS includes a plurality of image signal lines l 1 ...
contains l n . Each of the image signal lines l 1 to l n is configured to be able to independently transmit an image signal. Select switch circuit SW is connected to the input / output section of each block.
11 , SW 12 , SW 21 , SW 22 , ... Are provided so that the input / output of each block can be connected to arbitrary image signal lines l 1 to l n .

前記セレクトスイッチ回路SW11,SW12,SW21,SW22
…の切換制御は、コンピュータの支援による設計装置
(CAD)により行うものである。すなわち、処理回路の
設計をCADにより行い、CADから処理回路の回路図(例え
ば第3図(a)〜(d)参照)を出力すると同時に、セ
レクトスイッチ回路SW11,SW12,SW21,SW22,…の切換
信号を出力することにより、CADの画面上で処理回路の
構成を決定した後、その回路を迅速且つ容易に実現でき
る。なお、CADによる処理回路の設計とセレクトスイッ
チ回路SW11,SW12,SW21,SW22,…の切換を連動させる
手段としては、例えば、コンピュータの入力手段により
任意の回路ブロックとその接続関係を選択して、第3図
(a)〜(d)に示すようなブロック図として略号・略
図化して表示し、その表示のためにコンピュータ内に設
けた複数の記憶部に記憶された記憶データを利用して、
各セレクトスイッチ回路SW11,SW12,SW21,SW22,…の
状態を決定し、コンピュータの出力ポートからセレクト
スイッチ回路SW11,SW12,SW21,SW22,…に切換信号を
出力すれば良い。
The select switch circuits SW 11 , SW 12 , SW 21 , SW 22 ,
The switching control of ... is performed by a design device (CAD) supported by a computer. That is, the design of the processing circuit is performed by the CAD, and the circuit diagram of the processing circuit (for example, see FIGS. 3A to 3D) is output from the CAD, and at the same time, the select switch circuits SW 11 , SW 12 , SW 21 , SW By outputting the switching signal of 22 , ..., After determining the configuration of the processing circuit on the CAD screen, the circuit can be realized quickly and easily. Incidentally, the design and the selection switch circuit SW 11 of the processing circuit by CAD, SW 12, SW 21, SW 22, the means for interlocking the ... switching, for example, any circuit block and its connection relationship with an input means of the computer The selected data is displayed in abbreviated form / schematically as a block diagram as shown in FIGS. 3 (a) to 3 (d), and the stored data stored in a plurality of storage units provided in the computer for the display is displayed. Use
The state of each select switch circuit SW 11 , SW 12 , SW 21 , SW 22 , ... is determined, and the switching signal is output from the output port of the computer to the select switch circuits SW 11 , SW 12 , SW 21 , SW 22 ,. Good.

以下、具体的な例を挙げて、画像処理回路の構成方法
を説明する。
Hereinafter, a method of configuring the image processing circuit will be described with a specific example.

第3図(a)に示す構成は最も簡単な画像処理回路の
構成例であり、テレビカメラCM1から取り込んだ画像信
号を、2値化処理ブロックCP1にて2値化信号に変換
し、マトリックス演算ブロックMX1を通してノイズ除去
処理を行い、フレームメモリーブロックFM1に取り込
む。その後の処理は、このフレームメモリーブロックFM
1に取り込まれた画像に対して行う。フレームメモリー
ブロックFM1に記憶された画像は、モニター表示ブロッ
クMN1にて表示される。
The configuration shown in FIG. 3 (a) is an example of the configuration of the simplest image processing circuit. The image signal captured from the television camera CM1 is converted into a binary signal by the binarization processing block CP1 and matrix calculation is performed. Noise removal processing is performed through the block MX1 and captured in the frame memory block FM1. Subsequent processing is this frame memory block FM
Perform on the image captured in 1. The image stored in the frame memory block FM1 is displayed on the monitor display block MN1.

第3図(b)に示す構成は、1つのテレビカメラCM1
から取り込んだ画像信号を各々異なる2値化レベルを有
する2値化処理ブロックCP1,CP2により2値化信号に変
換し、マトリックス演算ブロックMX1,MX2にてノイズ除
去処理を行い、ウィンドウ発生ブロックWG1,WG2により
各々異なる場所に設定されたウィンドウでマスクを掛け
た部分について、カウンターブロックCT1,CT2により、
面積値を計数する処理回路となっている。
The configuration shown in FIG. 3 (b) has one TV camera CM1.
The image signal taken in from is converted into a binarized signal by the binarization processing blocks CP1 and CP2 each having a different binarization level, noise removal processing is performed by the matrix operation blocks MX1 and MX2, and the window generation block WG1, By the counter block CT1, CT2, about the part masked by the window set in each different place by WG2,
It is a processing circuit that counts the area value.

第3図(c)に示す構成は、1つのテレビカメラCM1
から取り込んだ画像信号を2値化処理ブロックCP1によ
り2値化信号に変換し、マトリックス演算ブロックMX1
にてノイズ除去処理を行い、ウィンドウ発生ブロックWG
1にて設定された領域について、線要素抽出ブロックLN1
にて位置・形状等のデータを算出するための線要素デー
タを抽出すると共に、該領域の表示をモニター表示ブロ
ックMN1にて行う処理回路となっている。
The configuration shown in FIG. 3 (c) is one TV camera CM1.
The image signal taken in from is converted into a binary signal by the binary processing block CP1, and the matrix operation block MX1
Noise removal processing is performed in the window generation block WG
Line element extraction block LN1 for the area set in 1
In this processing circuit, line element data for calculating data such as position and shape is extracted and the display of the area is performed by the monitor display block MN1.

第3図(d)に示す構成は、テレビカメラCM1から取
り込んだ画像信号を2値化処理ブロックCP1にて2値化
すると共に、別系統のテレビカメラCM2から取り込んだ
画像信号を別の2値化処理ブロックCP2にて2値化し、
いずれかの系統の2値化信号をマトリックス演算ブロッ
クMX1にて縮小処理し、ウィンドウ発生ブロックWG2にて
発生された領域信号と、マトリックス演算ブロックMX1
の出力信号とのAND演算を論理ゲートブロックLG1にて行
い、その結果をフレームメモリーブロックFM1に記憶さ
せると共に、モニター表示ブロックMN1にて表示させる
処理回路となっている。
The configuration shown in FIG. 3 (d) binarizes the image signal taken in from the TV camera CM1 in the binarization processing block CP1 and another binarized image signal taken in from the TV camera CM2 of another system. Binarization is performed by the conversion processing block CP2,
The binary signal of either system is reduced by the matrix calculation block MX1, and the area signal generated by the window generation block WG2 and the matrix calculation block MX1.
The processing circuit performs AND operation with the output signal of the logic gate block LG1, stores the result in the frame memory block FM1, and displays it in the monitor display block MN1.

以上の第3図(a)〜(d)に示す処理回路は例示に
過ぎず、セレクトスイッチ回路SW11,SW12,SW21,S
W22,…を切換制御することにより、他の任意の処理回
路を構成することができることは言うまでもない。ま
た、処理結果データはマイクロコンピュータで読み出
し、演算処理、判定、出力等が行われる。
The above processing circuits shown in FIGS. 3A to 3D are merely examples, and the select switch circuits SW 11 , SW 12 , SW 21 , and S.
It goes without saying that another arbitrary processing circuit can be configured by switching control of W 22 ,. Further, the processing result data is read by a microcomputer, and arithmetic processing, determination, output and the like are performed.

なお、画像入力装置としては、実施例において示した
テレビカメラの他に、イメージリーダのようなものを使
用しても構わない。
In addition to the television camera shown in the embodiment, an image reader such as an image reader may be used as the image input device.

(発明の効果) 以上のように本発明にあっては、画像処理のための複
数の回路ブロック群を備え、画像信号バスにおける画像
信号線と各回路ブロックとの接続を選択するためのセレ
クトスイッチ回路を設けて、処理回路の設計をCADによ
り行い、CADから処理回路の回路図を出力すると同時
に、その回路を実現するように前記セレクトスイッチ回
路の切換信号を出力するようにしたものであるから、用
途に応じて回路ブロックを適宜選択して組み合わせるこ
とにより、用途毎の画像処理に適した処理回路を容易且
つ迅速に構成することができるという効果があり、ま
た、同一のハードウェアを多目的に切り換えて使用する
ことができるという効果がある。また、用途毎の画像処
理をハードウェアで実行するため、個々に専用回路を設
計・製作した場合とほぼ同等の処理速度で実行すること
ができるという効果がある。
(Advantages of the Invention) As described above, in the present invention, a select switch for selecting a connection between an image signal line and each circuit block in an image signal bus, which includes a plurality of circuit block groups for image processing. Since a circuit is provided and the design of the processing circuit is performed by CAD, and the circuit diagram of the processing circuit is output from the CAD, at the same time, the switching signal of the select switch circuit is output so as to realize the circuit. By appropriately selecting and combining circuit blocks according to the application, there is an effect that a processing circuit suitable for image processing for each application can be configured easily and quickly, and the same hardware can be used for multiple purposes. There is an effect that they can be switched and used. Further, since image processing for each application is executed by hardware, there is an effect that it can be executed at a processing speed almost equal to that in the case where dedicated circuits are individually designed and manufactured.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)乃至(i)は本発明の一実施例に係る画像
処理装置に用いる処理回路を示すブロック図、第2図は
同上の実施例の要部回路図、第3図(a)乃至(d)は
同上の実施例を用いた画像処理装置の構成例を示すブロ
ック図である。 CM1,CM2はテレビカメラ、CP1,CP2は2値化処理ブロッ
ク、MX1,MX2はマトリックス演算ブロック、FM1,FM2はフ
レームメモリーブロック、SW11,SW12,SW21,SW22はセ
レクトスイッチ回路、PGはプログラミング装置である。
1 (a) to (i) are block diagrams showing a processing circuit used in an image processing apparatus according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a main part of the same embodiment, and FIG. 3 (a). 8A to 8D are block diagrams showing a configuration example of an image processing apparatus using the above-described embodiment. CM1 and CM2 are TV cameras, CP1 and CP2 are binarization processing blocks, MX1 and MX2 are matrix calculation blocks, FM1 and FM2 are frame memory blocks, SW 11 , SW 12 , SW 21 and SW 22 are select switch circuits, and PG Is a programming device.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】画像入力装置から入力された画像信号を任
意の閾値レベルで2値化信号に変換し、得られた2値化
信号の画像から対象物の特徴量を抽出する画像処理装置
であって、画像信号を2値化信号に変換するための比較
回路からなる2値化処理ブロック、画像信号を一時的に
記憶するための記憶回路からなるフレームメモリーブロ
ック、2値化信号についての演算を行う演算回路からな
るマトリックス演算ブロック等の回路ブロックを備え、
複数の画像信号線で構成された画像信号バスを前記各回
路ブロックの間に配し、画像信号バスにおける画像信号
線と各回路ブロックとの接続を選択的に行うためのセレ
クトスイッチ回路を備え、オペレータが回路ブロックを
選択すると共に選択された回路ブロックの間の接続関係
を指定するための入力手段と、入力手段により選択され
た回路ブロックとその接続関係を略号・略図化して表示
する手段と、入力手段により選択された回路ブロックの
間に指定された接続関係が実現されるように前記セレク
トスイッチ回路の切換制御を行う手段とから成るCAD装
置を備えることを特徴とする画像処理装置。
1. An image processing device for converting an image signal input from an image input device into a binarized signal at an arbitrary threshold level and extracting a feature amount of an object from an image of the obtained binarized signal. Therefore, a binarization processing block including a comparison circuit for converting an image signal into a binarized signal, a frame memory block including a storage circuit for temporarily storing an image signal, and an operation for a binarized signal A circuit block such as a matrix calculation block including an arithmetic circuit for performing
An image signal bus composed of a plurality of image signal lines is arranged between the circuit blocks, and a select switch circuit for selectively connecting the image signal lines in the image signal bus to the circuit blocks is provided. Input means for the operator to select a circuit block and to specify the connection relationship between the selected circuit blocks, and means for displaying the circuit block selected by the input means and the connection relationship in abbreviated form / schematic representation, An image processing apparatus comprising: a CAD device comprising means for controlling switching of the select switch circuit so that a specified connection relationship is realized between circuit blocks selected by input means.
JP61188273A 1986-08-11 1986-08-11 Image processing device Expired - Lifetime JP2501799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61188273A JP2501799B2 (en) 1986-08-11 1986-08-11 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61188273A JP2501799B2 (en) 1986-08-11 1986-08-11 Image processing device

Publications (2)

Publication Number Publication Date
JPS6343484A JPS6343484A (en) 1988-02-24
JP2501799B2 true JP2501799B2 (en) 1996-05-29

Family

ID=16220777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61188273A Expired - Lifetime JP2501799B2 (en) 1986-08-11 1986-08-11 Image processing device

Country Status (1)

Country Link
JP (1) JP2501799B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491125A (en) * 1977-12-28 1979-07-19 Furukawa Electric Co Ltd:The Itv system
JPS60159973A (en) * 1984-01-31 1985-08-21 Toshiba Corp Picture processing device

Also Published As

Publication number Publication date
JPS6343484A (en) 1988-02-24

Similar Documents

Publication Publication Date Title
US6069351A (en) Focal plane processor for scaling information from image sensors
JP3434979B2 (en) Local area image tracking device
CN112511859B (en) Video processing method, device and storage medium
KR940007161B1 (en) Electronic zooming system using image buffer
JP2501799B2 (en) Image processing device
Komuro et al. A new architecture of programmable digital vision chip
JPH01288974A (en) Picture processing method
JP2000354193A (en) Camera system and video signal processor
JP3976436B2 (en) Median extraction circuit and image processing apparatus using the same
JPH11341330A (en) Digital camera
JPS60256878A (en) Picture processor
JPH035628B2 (en)
JP2861845B2 (en) Image scanner with outline function
JPH0520447A (en) Integrated circuit for picture processing
JPS61237132A (en) Imate processor
TWI406557B (en) Method and apparatus for processing image
JP4065308B2 (en) Median extraction circuit and image processing apparatus using the same
JP2515534B2 (en) Signal filtering device
JPS5829551B2 (en) 2D pattern information processing device
JPS61251972A (en) Image processing device
Lavanya et al. An Efficient Approach for Edge Detection Hardware Accelerator for Real Time Video Segmentation using Laplacian Operator
JPS61289469A (en) Picture signal processor
JPH04270475A (en) Image noise removing device
JPH01273184A (en) Image processor
JPS62172485A (en) Picture processor