JP2595962B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2595962B2 JP2595962B2 JP9795287A JP9795287A JP2595962B2 JP 2595962 B2 JP2595962 B2 JP 2595962B2 JP 9795287 A JP9795287 A JP 9795287A JP 9795287 A JP9795287 A JP 9795287A JP 2595962 B2 JP2595962 B2 JP 2595962B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- mark
- accuracy measurement
- pattern
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装置の識別用
マークに関するものである。
マークに関するものである。
従来の半導体装置は特開昭60−148117号、特開昭60−
35514号、特開昭61−144022号、特開昭61−166026号の
様に、アライメントマーク、アライメント精度測定用パ
ターン、寸法精度測定用パターン等の識別用マークは形
成されていないものであった。
35514号、特開昭61−144022号、特開昭61−166026号の
様に、アライメントマーク、アライメント精度測定用パ
ターン、寸法精度測定用パターン等の識別用マークは形
成されていないものであった。
しかし、前述の従来の技術では、まず第一に、アライ
メントマークが、半導体装置そのものの製造工程が進む
と、数が多くなり、露光装置のアライメントスコープ
や、アライメント用CRT画面上では、その時点でどのア
ライメントマークを使用すべきかが十分にスムーズに識
別できない事が発生する。その理由はアライメントスコ
ープでもアライメント用CRT画面にしても白黒像でしか
見る事ができないために、顕微鏡観のようには識別がで
きないからである。又、露光装置がコンタクトアライナ
ーやミラー投影型アライナーの場合は、直接半導体装置
の実素子をパターンを用いて、正規のアライメントマー
クを識別できる訳であるが、ステップアントリピート方
式の縮小投影型露光装置（以後ストッパーと略す）で
は、前述の手段は用いる事はできない。又、正規のアラ
イメントマークが損傷している場合は、代替のアライメ
ントマークを使用してアライメントマークを用いてアラ
イメントするわけであるがこれも、識別する手段はな
く、一度アライメントし露光現像し顕微鏡観察するとい
う非常に手間のかかる方法をとらざるを得なかった。
メントマークが、半導体装置そのものの製造工程が進む
と、数が多くなり、露光装置のアライメントスコープ
や、アライメント用CRT画面上では、その時点でどのア
ライメントマークを使用すべきかが十分にスムーズに識
別できない事が発生する。その理由はアライメントスコ
ープでもアライメント用CRT画面にしても白黒像でしか
見る事ができないために、顕微鏡観のようには識別がで
きないからである。又、露光装置がコンタクトアライナ
ーやミラー投影型アライナーの場合は、直接半導体装置
の実素子をパターンを用いて、正規のアライメントマー
クを識別できる訳であるが、ステップアントリピート方
式の縮小投影型露光装置（以後ストッパーと略す）で
は、前述の手段は用いる事はできない。又、正規のアラ
イメントマークが損傷している場合は、代替のアライメ
ントマークを使用してアライメントマークを用いてアラ
イメントするわけであるがこれも、識別する手段はな
く、一度アライメントし露光現像し顕微鏡観察するとい
う非常に手間のかかる方法をとらざるを得なかった。
次に、アライメント精度測定であるが、これにして
も、半導体装置の製造途中で十分に精度が出ているか測
定し次工程に流動しても良いか否か検査する場合これを
さがすのに手間取り作業者によっては誤まってしまうと
いう重大ミスも起すことが生じ損失となっている。ま
た、工程が進んだ所で前工程のアライメント精度測定を
行なうにしても形成されているパターの色等により判断
するのみしか方法はなく、工数負荷大であった。このよ
うな状況においてはとても半導体基板全面において、数
多くのデーター取りを行なうことは相当の工数量であっ
た。また、前述の代替のアライメントマークを使用して
アライメントにおける、アライメント精度測定にして
も、どのアライメント精度測定用パターンを用いてよい
のかを識別する事も非常に困難な事であり熟練を用する
作業であった。
も、半導体装置の製造途中で十分に精度が出ているか測
定し次工程に流動しても良いか否か検査する場合これを
さがすのに手間取り作業者によっては誤まってしまうと
いう重大ミスも起すことが生じ損失となっている。ま
た、工程が進んだ所で前工程のアライメント精度測定を
行なうにしても形成されているパターの色等により判断
するのみしか方法はなく、工数負荷大であった。このよ
うな状況においてはとても半導体基板全面において、数
多くのデーター取りを行なうことは相当の工数量であっ
た。また、前述の代替のアライメントマークを使用して
アライメントにおける、アライメント精度測定にして
も、どのアライメント精度測定用パターンを用いてよい
のかを識別する事も非常に困難な事であり熟練を用する
作業であった。
そこで、本発明はこのような問題点を解決するもの
で、その目的とするところは、アライメントマーク、ア
ライメント精度測定用パターン、寸法精度測定用パター
ン等を容易に識別できる方法を提供することである。さ
らには、工程の変更に臨機応変に対応できる方法および
熟練を必要としない方法を提供することにある。
で、その目的とするところは、アライメントマーク、ア
ライメント精度測定用パターン、寸法精度測定用パター
ン等を容易に識別できる方法を提供することである。さ
らには、工程の変更に臨機応変に対応できる方法および
熟練を必要としない方法を提供することにある。
本発明の半導体装置は、複数のアライメントマーク、
複数のアライメント精度測定用パターン、及び複数の寸
法精度測定用パターンが設置されているスクライブライ
ンと、前記スクライブラインによって分割されている複
数の半導体チップとを有する半導体装置であって、前記
スクライブラインは、前記複数のアライメントマーク、
前記複数のアライメント精度測定用パターン、及び前記
複数の寸法精度測定用パターンの中の任意の１つのマー
クあるいはパターンが設置された第１領域と、前記第１
領域と前記チップとの間であって、前記１つのマークあ
るいはパターンが使用される工程を識別する識別用マー
クが設置された第２領域と、を含み、さらに、代替のア
ライメントマークと、前記代替のアライメントマークが
使用される工程を識別する識別用マークとを有すること
を特徴とする。
複数のアライメント精度測定用パターン、及び複数の寸
法精度測定用パターンが設置されているスクライブライ
ンと、前記スクライブラインによって分割されている複
数の半導体チップとを有する半導体装置であって、前記
スクライブラインは、前記複数のアライメントマーク、
前記複数のアライメント精度測定用パターン、及び前記
複数の寸法精度測定用パターンの中の任意の１つのマー
クあるいはパターンが設置された第１領域と、前記第１
領域と前記チップとの間であって、前記１つのマークあ
るいはパターンが使用される工程を識別する識別用マー
クが設置された第２領域と、を含み、さらに、代替のア
ライメントマークと、前記代替のアライメントマークが
使用される工程を識別する識別用マークとを有すること
を特徴とする。
第１図は本発明の実施例を示す平面図である。アライ
メントマーク２、アライメントマーク精度測定用パター
ン３及び寸法精度測定用パターン４のそれぞれがスクラ
イブライン５の第１領域に設置されている。1a、1b及び
1cは識別用マークであり、それぞれの識別用マークはア
ライメントマーク、アライメント精度測定用パターン及
び寸法精度測定用パターンの各々に対応するように、ス
クライブライン上の第１領域とチップ間の第２領域に設
置されている。また、工程に対応して1a,1b,1cの前記識
別用マークを設けた。
メントマーク２、アライメントマーク精度測定用パター
ン３及び寸法精度測定用パターン４のそれぞれがスクラ
イブライン５の第１領域に設置されている。1a、1b及び
1cは識別用マークであり、それぞれの識別用マークはア
ライメントマーク、アライメント精度測定用パターン及
び寸法精度測定用パターンの各々に対応するように、ス
クライブライン上の第１領域とチップ間の第２領域に設
置されている。また、工程に対応して1a,1b,1cの前記識
別用マークを設けた。
このように形成した識別用マークを用いると白黒の画
像であるステッパーのアライメント用CRT画面でもアラ
イメントマークの近くに形成されている識別用マークを
読み取るだけで、使用すべきアライメントマークを識別
できる。本実施例では、工程順に識別用マークを構成し
たので、その工程に対応する識別用マークを使用すれば
よかった。この後のアライメント精度測定にしても同一
の識別用パターンの設けられているアライメント精度測
定用パターンを使用する事によってアライメント精度を
測定できた。また、正規のアライメントマークが損傷し
て使用不可のとき、代替のアライメントマークを使用し
てアライメントを行なうわけであるが、このときもその
時に使用した代替としたアライメントマークの識別用マ
ークと、同じ識別用マークが設けられているアライメン
ト精度測定用パターンを使用することも容易に識別し、
測定することができた。また、寸法測定にしても同一の
識別用マークが形成されている寸法測定用パターンを用
いて測定すればよく、容易に識別し測定できた。
像であるステッパーのアライメント用CRT画面でもアラ
イメントマークの近くに形成されている識別用マークを
読み取るだけで、使用すべきアライメントマークを識別
できる。本実施例では、工程順に識別用マークを構成し
たので、その工程に対応する識別用マークを使用すれば
よかった。この後のアライメント精度測定にしても同一
の識別用パターンの設けられているアライメント精度測
定用パターンを使用する事によってアライメント精度を
測定できた。また、正規のアライメントマークが損傷し
て使用不可のとき、代替のアライメントマークを使用し
てアライメントを行なうわけであるが、このときもその
時に使用した代替としたアライメントマークの識別用マ
ークと、同じ識別用マークが設けられているアライメン
ト精度測定用パターンを使用することも容易に識別し、
測定することができた。また、寸法測定にしても同一の
識別用マークが形成されている寸法測定用パターンを用
いて測定すればよく、容易に識別し測定できた。
上記実施例では、識別マークを記号で表したが、算用
数字１、２、３・・・でも、アルファベット文字Ａ、
Ｂ、Ｃ・・・でも、規則性のあるものなら識別マークと
して使用することができる。
数字１、２、３・・・でも、アルファベット文字Ａ、
Ｂ、Ｃ・・・でも、規則性のあるものなら識別マークと
して使用することができる。
本願発明の構成によれば、製造工程に対応した識別用
マークが、アライメントマーク、アライメント精度測定
パターン及び寸法精度測定パターンのそれぞれに対応し
て設置されているので、工程によって使用すべきマーク
あるいはパターンをその他のマークあるいはパターンと
誤って使用することがない。
マークが、アライメントマーク、アライメント精度測定
パターン及び寸法精度測定パターンのそれぞれに対応し
て設置されているので、工程によって使用すべきマーク
あるいはパターンをその他のマークあるいはパターンと
誤って使用することがない。
また、識別用マークは、アライメントマーク、アライ
メント精度測定用パターン及び寸法精度測定用パターン
が設けられている第１の領域とチップ間に挟まれた特定
のスクライブライン上（第２領域）に設置されているの
で、識別マークを見出すことが容易となる。
メント精度測定用パターン及び寸法精度測定用パターン
が設けられている第１の領域とチップ間に挟まれた特定
のスクライブライン上（第２領域）に設置されているの
で、識別マークを見出すことが容易となる。
さらに、上記効果と合わせてアライメント精度パター
ン及び寸法精度の測定時間を短縮できるとともに、測定
されるべきパターンを別のパターンと誤って認識するこ
とができないため、測定データの信頼性が向上するとと
もに測定データに基づく良品／不良品の判別を誤ること
がない。
ン及び寸法精度の測定時間を短縮できるとともに、測定
されるべきパターンを別のパターンと誤って認識するこ
とができないため、測定データの信頼性が向上するとと
もに測定データに基づく良品／不良品の判別を誤ること
がない。
また、代替のアライメントマークを使用することにな
った場合、この代替のアライメントマークに対しても、
それが使用される工程を識別するための識別用マークが
設置されているため、ある工程のアライメントに使用し
た代替のアライメントマークに対応するアライメント精
度測定用パターン、寸法精度測定用パターンを見出すこ
とが容易となる。
った場合、この代替のアライメントマークに対しても、
それが使用される工程を識別するための識別用マークが
設置されているため、ある工程のアライメントに使用し
た代替のアライメントマークに対応するアライメント精
度測定用パターン、寸法精度測定用パターンを見出すこ
とが容易となる。
第１図は本発明の半導体装置の実施例を示す平面図。 1a,1b,1c……識別用マーク ２……アライメント ３……アライメント精度測定用パターン ４……寸法精度測定用パターン ５……スクライブライン ６……半導体装置パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/78 Ｌ
Claims (1)
- 【請求項１】複数のアライメントマーク、複数のアライ
メント精度測定用パターン、及び複数の寸法精度測定用
パターンが設置されているスクライブラインと、前記ス
クライブラインによって分割されている複数の半導体チ
ップとを有する半導体装置であって、 前記スクライブラインは、前記複数のアライメントマー
ク、前記複数のアライメント精度測定用パターン、及び
前記複数の寸法精度測定用パターンの中の任意の１つの
マークあるいはパターンが設置された第１領域と、前記
第１領域と前記チップとの間であって、前記１つのマー
クあるいはパターンが使用される工程を識別する識別用
マークが設置された第２領域と、を含み、 さらに、代替のアライメントマークと、前記代替のアラ
イメントマークが使用される工程を識別する識別用マー
クとを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9795287A JP2595962B2 (ja) | 1987-04-21 | 1987-04-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9795287A JP2595962B2 (ja) | 1987-04-21 | 1987-04-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63262835A JPS63262835A (ja) | 1988-10-31 |
| JP2595962B2 true JP2595962B2 (ja) | 1997-04-02 |
Family
ID=14206005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9795287A Expired - Lifetime JP2595962B2 (ja) | 1987-04-21 | 1987-04-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595962B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4038723A1 (de) * | 1990-12-05 | 1992-06-11 | Bosch Gmbh Robert | Auf einer platte gemeinsam hergestellte und danach vereinzelte, gleichartige halbleiter-chips mit indizierung |
| JP4667559B2 (ja) | 2000-05-30 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 半導体装置、フォトマスクおよび半導体装置の製造方法 |
| JP2004006527A (ja) | 2002-05-31 | 2004-01-08 | Canon Inc | 位置検出装置及び位置検出方法、露光装置、デバイス製造方法並びに基板 |
| JP2004296921A (ja) * | 2003-03-27 | 2004-10-21 | Canon Inc | 位置検出装置 |
| JP5516189B2 (ja) * | 2010-07-27 | 2014-06-11 | 富士通セミコンダクター株式会社 | プロセスマークの図形データ作成方法、及び半導体装置の製造方法 |
| JP2011061236A (ja) * | 2010-11-26 | 2011-03-24 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875836A (ja) * | 1981-10-30 | 1983-05-07 | Matsushita Electric Ind Co Ltd | 集積回路のマスク合せ方法 |
| JPS60217629A (ja) * | 1984-04-12 | 1985-10-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH06105751B2 (ja) * | 1985-01-18 | 1994-12-21 | 日本電気株式会社 | 半導体装置 |
| JP2587614B2 (ja) * | 1985-09-02 | 1997-03-05 | セイコーエプソン株式会社 | 半導体装置 |
-
1987
- 1987-04-21 JP JP9795287A patent/JP2595962B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63262835A (ja) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6640002B1 (en) | Image processing apparatus | |
| JP2001339049A (ja) | 半導体装置、フォトマスクおよび半導体装置の製造方法 | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| US7649370B2 (en) | Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame | |
| US4914601A (en) | Method for profiling wafers and for locating dies thereon | |
| US6421456B1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| JP2595962B2 (ja) | 半導体装置 | |
| JPH09139407A (ja) | 半導体素子の工程欠陥検査方法 | |
| CN107561875A (zh) | 一种套刻误差量测和问题评估的方法 | |
| JPH067561B2 (ja) | 半導体ウエハチツプの位置合わせ方法 | |
| US4914829A (en) | Image alignment indicators | |
| JPH0645428A (ja) | 半導体装置の製造方法 | |
| JP3104802B2 (ja) | 検査用規準ウェーハ | |
| JPH04106960A (ja) | Ｉｃチップ | |
| JP2694462B2 (ja) | 半導体ウェーハチップの位置合わせ方法 | |
| JPH1074240A (ja) | 文字位置検出方法 | |
| JP2979682B2 (ja) | マップを利用した半導体装置の組立方法 | |
| JP2764925B2 (ja) | 半導体装置の製造方法 | |
| JPH0447451B2 (ja) | ||
| JP2844940B2 (ja) | アライメントマークの形成方法 | |
| KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 | |
| JPH055605A (ja) | 液晶パネルにおける位置計測方法 | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JPH01305344A (ja) | パターン欠陥検査装置 | |
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |