[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2594572B2 - リフトオフ平坦化法 - Google Patents

リフトオフ平坦化法

Info

Publication number
JP2594572B2
JP2594572B2 JP62218816A JP21881687A JP2594572B2 JP 2594572 B2 JP2594572 B2 JP 2594572B2 JP 62218816 A JP62218816 A JP 62218816A JP 21881687 A JP21881687 A JP 21881687A JP 2594572 B2 JP2594572 B2 JP 2594572B2
Authority
JP
Japan
Prior art keywords
thin film
negative photoresist
negative
layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62218816A
Other languages
English (en)
Other versions
JPS6459918A (en
Inventor
一郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62218816A priority Critical patent/JP2594572B2/ja
Publication of JPS6459918A publication Critical patent/JPS6459918A/ja
Application granted granted Critical
Publication of JP2594572B2 publication Critical patent/JP2594572B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプレーナ型電子回路の製造方法、特にリフト
オフ平坦化法に関する。
〔従来の技術〕
従来、リフトオフ法を用いた平坦化法として、例えば
特開昭62−33485号の「平坦型ジョセフソン接合素子の
作製方法」に述べられている如く、ネガ型レジストを用
いた平坦化法が知られている。この第1の従来技術で
は、エッチングマスクとして用いたネガ型レジストを下
地エッチング後過現像処理し、架橋程度の弱いエッチン
グマスク基部の一部を溶解させてオーバーハング構造の
リフトオフマスクを形成した後、堆積層を形成し、リフ
トオフを行っていた。またソリッドステートテクノロジ
1981年8月号PP74〜80に述べられている二層レジスト法
を用いたリフトオフ平坦化法も考えられる。この第2の
従来技術では、上,下層のレジストの溶解性の差を利用
して下層を上層よりも過現像し、上層でオーバーハング
構造を形成してリフトオフを行っていた。
〔発明が解決しようとする問題点〕
しかし、第1の従来技術ではレジストの被覆光部の難
溶解性を用いるため、レジストにはネガ型しか用いるこ
とができなかった。その結果、微細な開孔部を形成する
場合、加工精度に優れ、信頼性の高いポジ型レジスト用
いることは不可能であった。また第2の従来技術を平坦
化工程に用いる場合、下地エッチング時に上層レジスト
の薄膜が減少し、オーバーハングの強度が低下するの
で、上層レジストの膜厚を充分厚くする必要があった。
しかし、このことは微細な開孔部を形成する場合、開孔
部の精度の低下を招いていた。
本発明の目的は従来よりも膜厚の薄いポジ型のフォト
レジストを用いることができるリフトオフ平坦化法を提
供することにある。
〔問題点を解決するための手段〕
本発明はプレーナ型電子回路の製造方法において、薄
膜基板上全面に設けられたネガ型フォトレジスト層の表
面に紫外光を照射して該ネガ型フォトレジスト層の表面
近傍に限定的に難溶解部を設けた後に、該ネガ型フォト
レジスト層上にポジ型フォトレジスト層を設ける第1の
工程と、該ポジ型フォトレジストをパターニングした
後、該ポジ型フォトレジストをエッチングマスクに用い
て該ネガ型フォトレジスト層及び薄膜基板をエッチング
加工する第2の工程と、第2の工程の後、該ネガ型フォ
トレジスト層の薄膜基板との接触部の一部を選択的に溶
解する第3の工程と、第3の工程後、薄膜を堆積して該
薄膜基板の凹部を埋め込んだ後、該ネガ型フォトレジス
ト及び該ポジ型フォトレジストを溶媒を用いて溶解し、
該ポジ型フォトレジスト上の堆積層を除去する工程とを
含むことを特徴とするリフトオフ平坦化法である。
〔作用〕
薄膜基板上に設けられたネガ型フォトレジスト層の全
表面に紫外光を照射すると、被照射部において光架橋反
応が生じ、ネガ型フォトレジストの現像液に対して溶解
しにくくなる。この難溶解性の程度は、紫外光の吸収量
の多いネガ型フォトレジスト表面程大きい。次にポジ型
フォトレジスト層を設け、露光、現像処理を施し、露光
部のポジ型フォトレジスト層を選択的に除去する。残っ
たポジ型フォトレジスト層をエッチングマスクに用い
て、ネガ型フォトレジスト層を選択的にエッチング除去
する。更にネガ型フォトレジストをエッチングマスクに
用いて薄膜基板を選択的にエッチング除去し、薄膜基板
の加工を行う。その後、ネガ型フォトレジストの現像液
を用いて、ネガ型フォトレジストの一部を溶解する。前
述の如くネガ型フォトレジストの難溶度はネガ型フォト
レジストの表面程大きいため、ネガ型フォトレジストの
薄膜基板接触部程溶解量が多く、ネガ型フォトレジスト
層にオーバーハング構造を形成することができる。次
に、堆積層を形成すると、堆積層はネガ型フォトレジス
ト層のオーバーハング下には堆積しにくいため、堆積層
はネガ型フォトレジスト側面で不連続となり、ネガ型フ
ォトレジストを溶媒中で容易に溶解することができ、更
にパターン周辺に堆積層の残渣物(いわゆるバリ)が生
じない。その結果、堆積層は薄膜基板上の被エッチング
凹部に埋め込まれ、他の部分の堆積層は除去され平坦化
表面が実現できる。本リフトオフ平坦化法では、薄膜基
板の加工精度はポジ型フォトレジストのパターニングで
規定されるので、特に微細開孔部の加工において高精
度、高信頼性の開孔部を形成することに適する。
〔実施例〕
以下、本発明の実施例を図により説明する。
第1図は本発明の実施例を説明するためのリフトオフ
平坦化法を工程順に示す断面図である、例えば、ニオブ
基板1上に例えば膜厚200nmの二酸化シリコン薄膜2を
形成した下地上にネガ型フォトレジスト3、例えばRD20
00Nレジストを例えば1.5μmの厚さに塗布した。その
後、例えば窒素雰囲気中で80℃30分の熱処理を施し、表
面全体に例えば波長300nm,エネルギー150mJの紫外光4
の照射を行った。この結果、ネガ型フォトレジスト表面
に難溶解部3aが形成された(第1図(a))。その後例
えばマイクロポジット1300−31のポジ型フォトレジスト
5を厚さ1.5μmに塗布し、例えば80℃30分窒素雰囲気
中の熱処理後に露光現像処理を施してポジ型フォトレジ
スト5のパターニングを行った(第1図(b))。この
試料を冷却しながら例えばガス圧5PaのCF4ガスを用いて
反応性イオンエッチングを行い、ポジ型フォトレジスト
5をエッチングマスクとしてネガ型フォトレジスト3及
び引き続いて薄膜2を連続して、選択的にエッチング除
去した(第1図(c))。次に、例えばテトラメチルア
ンモニウム4%水溶液を用いて15秒のネガ型フォトレジ
スト溶解処理を行い、ネガ型フォトレジスト基部にアン
ダーカット部6を形成した(第1図(d))。本条件で
薄膜2との接触面におけるネガ型フォトレジストの後退
量は約100nmであった。その後、例えばニオブスパッタ
膜の堆積膜7を形成した(第1図(e))。堆積膜7の
膜厚は薄膜2の膜厚200nmとした。この試料をアセトン
中で超音波処理し、ネガ型フォトレジストを溶解しリフ
トオフを行った。その結果、薄膜2の凹部に堆積膜7が
埋め込まれた表面平坦化層が形成できた(第1図
(f))。
〔発明の効果〕
本発明のリフトオフ平坦化法によれば、エッチングに
よる下地加工精度をポジ型フォトレジストで規定できる
ため、微細開孔部を高精度、高信頼性下で形成でき、微
細開孔部に適した平坦化リフトオラプロセスを行うこと
ができるという効果を有するものである。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の実施例を工程順に示す
断面図である。 1……基板、2……薄膜 3……ネガ型フォトレジスト、3a……難溶解部 4……紫外光、5……ポジ型フォトレジスト 6……アンダーカット部、7……堆積膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】プレーナ型電子回路の製造方法において、
    薄膜基板上全面に設けられたネガ型フォトレジスト層の
    表面に紫外光を照射して該ネガ型フォトレジスト層の表
    面近傍に限定的に難溶解部を設けた後に、該ネガ型フォ
    トレジスト層上にポジ型フォトレジスト層を設ける第1
    の工程と、該ポジ型フォトレジストをパターニングした
    後、該ポジ型フォトレジストをエッチングマスクに用い
    て該ネガ型フォトレジスト層及び薄膜基板をエッチング
    加工する第2の工程と、第2の工程の後、該ネガ型フォ
    トレジスト層の薄膜基板との接触部の一部を選択的に溶
    解する第3の工程と、第3の工程後、薄膜を堆積して該
    薄膜基板の凹部を埋め込んだ後、該ネガ型フォトレジス
    ト及び該ポジ型フォトレジストを溶媒を用いて溶解し、
    該ポジ型フォトレジスト上の堆積層を除去する工程とを
    含むことを特徴とするリフトオフ平坦化法。
JP62218816A 1987-08-31 1987-08-31 リフトオフ平坦化法 Expired - Fee Related JP2594572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62218816A JP2594572B2 (ja) 1987-08-31 1987-08-31 リフトオフ平坦化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62218816A JP2594572B2 (ja) 1987-08-31 1987-08-31 リフトオフ平坦化法

Publications (2)

Publication Number Publication Date
JPS6459918A JPS6459918A (en) 1989-03-07
JP2594572B2 true JP2594572B2 (ja) 1997-03-26

Family

ID=16725794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62218816A Expired - Fee Related JP2594572B2 (ja) 1987-08-31 1987-08-31 リフトオフ平坦化法

Country Status (1)

Country Link
JP (1) JP2594572B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691780B2 (ja) * 2001-11-01 2005-09-07 Tdk株式会社 パターン化薄膜形成方法およびマイクロデバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389673A (en) * 1977-01-19 1978-08-07 Oki Electric Ind Co Ltd Fine pattern forming method of semiconductor device
JPS5626440A (en) * 1979-08-10 1981-03-14 Oki Electric Ind Co Ltd Method for fine pattern formation
JPS574127A (en) * 1980-06-10 1982-01-09 Fujitsu Ltd Formation of conductor pattern
JPS57176727A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Forming method for pattern
JPS6074629A (ja) * 1983-09-30 1985-04-26 Seiko Instr & Electronics Ltd 薄膜のパタ−ン形成方法

Also Published As

Publication number Publication date
JPS6459918A (en) 1989-03-07

Similar Documents

Publication Publication Date Title
KR100359780B1 (ko) 반도체 소자의 제조방법
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JP2594572B2 (ja) リフトオフ平坦化法
JP4556757B2 (ja) 半導体装置の製造方法
JP4039036B2 (ja) アライメントマーク作製方法
JPH0458167B2 (ja)
JP3920222B2 (ja) 磁気抵抗効果型ヘッドの製造方法
JP3349001B2 (ja) 金属膜の形成方法
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
JPH0319697B2 (ja)
JPS5828735B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0293081A (ja) 多層膜のエッチング法
JPH0319696B2 (ja)
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JPH0821574B2 (ja) パタ−ン形成方法
JP2912002B2 (ja) 半導体装置の製造方法
JPS62277746A (ja) 半導体装置の製造方法
JP2903594B2 (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH0269934A (ja) 半導体装置の製造方法
JPH06268073A (ja) 半導体装置の製造方法
JPS61244026A (ja) 半導体装置の製造方法
JPH0685084B2 (ja) レジスト膜パタ−ンの形成方法
JPS63269516A (ja) 半導体装置の製造方法
JPS59135731A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees