JP2590253B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多量の波形データを容易に読出すことのでき
る電子楽器に関する。

［従来の技術］ 電子楽器として音色及び音域（音高）に対応して異な
る波形のデータを記憶装置に記憶させて置き、楽音発生
器に読出しアドレスを与えて読出すことは周知となって
いる。第７図は従来の電子楽器のブロック構成図を示し
ている。第７図において、１は鍵スイッチと音色選択ス
イッチ、２は前記スイッチに対する割当て回路、３は実
行制御回路、４は波形データ記憶装置、５はバンクメモ
リ、６は周波数ナンバ回路、７は周波数ナンバ累算手
段、８はエンベロープ波形回路、９は乗算回路、10は音
響回路を示す。

鍵スイッチと音色スイッチ１は演奏者が演奏した鍵の
位置と音色とを選択するスイッチ群であり、割当て回路
２は前記スイッチ群のスイッチ１を電気的に走査して、
開閉状態に応じた情報を内部に割当てる。そして実行制
御回路３に対し鍵情報及び音色情報として送出する。実
行制御回路３は中央処理装置を内蔵し、前記鍵情報と音
色情報に基づいて波形データ記憶装置４から波形データ
を読出すためのアドレスを生成するなどの処理を後述の
ように行う。波形データ記憶装置４は音色及び音域（音
高）に対応して異なる波形データを各別の場合に格納し
ておく。更に、波形データ記憶装置４は複数のバンク
（領域）で構成され、バンクの大きさ（記憶容量）は固
定され、且つ音色及び音域（音高）とバンクとを対応さ
せておく。そのため或る楽音を発生させるためにはバン
クメモリ５によりバンクを指定し、次に鍵情報に応じた
読出しアドレス範囲を周波数ナンバ回路６と累算手段７
とにより指定する。そしてバンクメモリ５・周波数ナン
バ回路６と累算手段７とで定めたアドレスにより波形デ
ータ記憶装置４を読出す。読出された波形データは、エ
ンベロープ波形回路８の出力により乗算回路９でエンベ
ロープが付加され、音響回路10によりディジタル−アナ
ログ変換され楽音信号を得る。

［発明が解決しようとする課題］ 第７図の波形データ記憶装置４における１バンクの大
きさは定められ、したがって１バンクを読出すアドレス
ビット数は最大値がシステムにより定められている。若
し、楽音発生器が波形データとして特殊のためなどデー
タ領域を拡大する必要が生じても、アドレスビット数に
制限されて、直ぐ対応することが出来なかった。即ち、
記憶装置の或るバンクを拡大するためにはそのための大
容量の記憶装置を持って来る必要があり、アクセスする
ためのアドレスビット数が増大するから、システムが急
に大規模となる欠点があった。従来どおりの大きさのバ
ンクは対応する楽音発生器が使用するため、たとえその
バンク領域に余裕があっても、他の楽音発生器がそのバ
ンクを使用するようにアドレスビットを増加することが
出来ないからである。

本発明の目的は前述の欠点を改善し、楽音の種類によ
っては周波数精度の違いが聴感上の大きな問題とならな
いことに着目し、記憶装置全体の規模を格別大きくする
ことなく、波形によってアドレスビット数を変更して読
出すことのできる電子楽器を提供することにある。

［課題を解決するための手段］ 第１図は本発明の原理構成を示す図である。第１図に
おいて、３は実行制御回路、４は波形データ記憶装置、
６は周波数ナンバ回路、７は周波数ナンバ累算手段、12
は小数点位置変換回路を示す。

複数の楽音発生器と、複数の鍵を有する鍵盤と所望の
音色を設定する複数の音色選択スイッチ１と、それらを
走査して得られた鍵・音色情報に応じて各種の制御信号
を各楽音発生器に対応させて送出する実行制御回路43
と、鍵情報に応じた周波数ナンバを楽音発生器に対応さ
せて格納させる周波数ナンバ回路と、該周波数ナンバ回
路の出力値を時分割に累算し鍵情報に応じたアドレスを
出力する累算手段とを具備し、前記鍵情報に応じたアド
レスにより予め格納されている波形データ記憶装置４の
データを読出して複数の楽音発生器により所望の楽音を
発生する電子楽器において、本発明は下記の構成として
いる。即ち、 前記鍵情報に応じたアドレスを整数部アドレスと、小
数部アドレスとに分けて、前者を波形データ記憶装置４
に読出しアドレスとして送出する小数点位置変換回路12
を具備し、該小数点位置変換回路12は、実行制御回路３
からの制御信号により制御されて、波形データ記憶装置
４をアクセスするアドレスのビット数を、楽音発生器に
対応させて変更させることで構成する。

［作用］ 第１図における波形データ記憶装置４にはバンクと対
応させて、多量の音色及び音域（音高）に対応した波形
データを予め格納させて置く。必要の場合は複数のバン
クをまとめた大型バンクとして音色及び音域（音高）に
対応した波形データを格納する。実行制御回路３から得
た鍵情報を周波数ナンバ回路６において、周波数ナンバ
とし、次に所望の楽音発生器に対応するように周波数ナ
ンバの累算を累算手段７により行う。その出力を小数点
位置変換回路12に印加して波形データ記憶装置４の読出
アドレスの調整変換を行う。即ち、波形データ記憶装置
４のバンクを個別読出しする場合と、多数のバンクをま
とめて大型バンクとして読出す場合との調整変換を行う
ことである。そのやり方は、アドレスの整数部アドレス
と小数部アドレスとに分けて整数部アドレスを読出アド
レスとして送出するようにし、且つ整数部のアドレスビ
ット数を変更するように処理すれば良い。

このようにして波形データ記憶装置４をアクセスする
ときのアドレスビット数を楽音発生器に対応する所要の
バンクの大きさに変換するから、電子楽器システムの規
模を大きくすることなく、大容量の記憶装置を利用する
ことと同様に音色などに変化のある楽音を得るように動
作させることが出来る。

［実施例］ 第２図は本発明の実施例として第１図のブロック図を
より詳細に示す図である。第２図において、12は小数点
位置変換回路、13は状態メモリ、14は周波数ナンバ調整
器、12−１は小数点位置変換回路12におけるデータ選択
器、12−２は同回路12におけるインバータ、14−１は周
波数ナンバ調整器14におけるデータ選択器、14−２は同
調整器14におけるインバータを示し、他の第１図と同一
の符号は同様のものを示す。第２図における周波数ナン
バ回路６として、ワード数ｎ（n:楽音発生器の数）のメ
モリを使用し、波形データ記憶装置４の空間を多量に使
用する波形と、多量に使用しない波形とを楽音発生器に
定めて周波数ナンバを格納して置く。また状態メモリ13
ま同様にワード数ｎ（n:楽音発生器の数）のメモリと
し、前述の大容量バンクを指定するために信号FSを“H"
とし、小容量バンクのとき信号FSを“L"のように指定し
て置く。

周波数ナンバ調整器14は詳細は後述するが、データ選
択器14−１とインバータ14−２とで形成し、状態メモリ
13より読出した信号FSが印加される。そして波形データ
記憶装置４の１バンクの領域の大きさを変更しても、同
じ周波数ナンバで波形データ記憶装置４に格納している
波形を読出すことが出来るように調整する。

周波数ナンバ累算手段７は公知のようにワード数ｎ
（n:楽音発生器の数）の累算値バッファ７−１と、加算
器７−２とで形成し、周波数ナンバ調整器14により変更
後のアドレスに調整されたアドレスまたは調整されない
アドレスを累算し、波形データ記憶装置４のデータ読出
用のアドレスとしての整数値と、累算結果の端数として
生じた小数値とを出力する。

小数点位置変換回路12は詳細は後述するが、データ選
択器12−１とインバータ12−２とで形成し、この回路に
も状態メモリ13を読出し、周波数ナンバ調整器14に印加
された信号と同様の信号FSに応じて累算手段７の出力の
アドレスの何の位置を小数点とするかを決定して、更に
上位にバンクコード（TC7〜０）を付して波形データ記
憶装置４に対する読出アドレスを決める。データ選択器
12−１の接続によりアドレスを例えば４ビットだけシフ
トして読出アドレスを変更する。

次に第３図は第２図における周波数ナンバ調整器14の
データ選択器14−1,インバータ14−２の具体的構成を示
す図である。第３図Ａに示すデータ選択器14−１は多端
子論理演算回路であって、端子FSからの信号をインバー
タ14−２を介して端子SAに、介さずして端子SBに印加し
ている。FS＝“L"のときA23〜０の入力データがそのま
まY23〜０に出力される。またFS＝“H"のときB23〜０の
入力データがY23〜０に出力される。A,Bの各１ビット端
子データと、SA,SBとの関係は第３図Ｂに示す構成とな
っている。このデータ選択器14−１により端子B23〜20
における入力FAは常に接地電位となるように４ビットシ
フトされている。FSの条件により周波数ナンバメモリの
出力FA23〜０がそのままFB23〜０となったり、1/16にさ
れて出力される。

第４図は小数点位置変換回路12の具体的構成を示す図
である。第４図に示すデータ選択器12−１は第３図に示
すデータ選択器14−１と類似した構成であり、信号FSの
入力についても同様である。なおTC7〜０の信号はバン
クコードメモリを読出したデータである。第３図と同じ
信号FSについて“L"の場合、A23〜０の入力がT23〜０に
出力され、FS＝“H"の場合B23〜０の入力がY23〜０に出
力される。そのためバンクコードメモリを読出したデー
タTC7〜０とアドレス累算手段７の出力アドレスとをFS
の条件により選択することが出来る。選択状況を第５図
に示す。第５図において、TC7〜０はバンクコードを、F
31〜12はアドレス累算手段７の出力を、AB23〜０はデー
タ選択器12−１の出力を示している。即ち、FS＝“L"の
とき小数点がF16とF15との間にあること、換言すればF1
6以上の各ビットがアドレス整数部を意味する。FS＝
“H"のときは小数点がF12とF11との間にあること、換言
すればF12以上の各ビットがアドレス整数部を意味す
る。そのためFS＝“H"のとき波形データを読出した周波
数精度はFS＝“L"のときより或る程度犠牲になる。

次に第６図は波形データ記憶装置４について、バンク
領域を示す図である。第６図においてハッチングを施し
た部分は64kワードのバンク第８番を示している。前述
の信号FS＝“L"のとき64kワード単位の領域を１バンク
としてバンク０〜バンク255設けている記憶装置が、FS
＝“H"のとき1Mワード単位の領域を１バンクとしてバン
ク０〜バンク15の設けている。そのため、64kワード単
位のバンク256個をアドレッシングするときFS＝“L"と
し、1Mワード単位のバンク16個をアドレッシングすると
きFS＝“H"とする。なおこのバンクの大きさを変更して
４ビットシフトすることは、一つの例に過ぎず、他の構
成に変更することも可能である。

［発明の効果］ このようにして本発明によると、楽音波形データの格
納バンクの大きさを大きくする場合と、通常の大きさで
使用する場合とを、切替えて設定・実行することが容易
に出来て、有効に使用できる電子楽器を得ることが出来
る。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明の実施例として第１図をより詳細に示す
図、 第３図は周波数ナンバ調整器を具体的に示す図、 第４図は小数点位置変換回路を具体的に示す図、 第５図は第４図による選択条件を示す図、 第６図は波形データ記憶装置のバンク領域を示す図、 第７図は従来の電子楽器のブロック構成を示す図であ
る。 ３……実行制御回路 ４……波形データ記憶装置 ６……周波数ナンバ回路 ７……周波数ナンバ累算手段 12……小数点位置変換回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の楽音発生器と、 複数の鍵を有する所望の音色を設定する複数の音色選択
   スイッチと、それらを走査して得られた鍵・音色情報に
   応じて各種の制御信号を各楽音発生器に対応させて送出
   する実行制御回路と、鍵情報に応じた周波数ナンバを各
   楽音発生器に対応させて格納する周波数ナンバ回路と、
   該周波数ナンバ回路の出力値を時分割に累算し鍵情報に
   応じたアドレスを出力する累算手段とを具備し、前記鍵
   情報に応じたアドレスにより予め格納されている波形デ
   ータ記憶装置のデータを読み出して、前記複数の楽音発
   生器により所望の楽音を発生する電子楽器において、 前記鍵情報に応じたアドレスを整数部アドレスと小数部
   アドレスとに分けて、 前者を波形データ記憶装置に読出しアドレスとして送出
   するための小数点位置変換回路を具備し、 該小数点位置変換回路は、前記実行制御回路からの制御
   信号により制御されて、 波形データ記憶装置における所望データをアクセスする
   アドレスのビット数を、各楽音発生器に対応させて変換
   させることを特徴とする電子楽器。
2. 【請求項２】鍵情報に応じた周波数ナンバを楽音発生器
   と対応させて格納するメモリと、該メモリを読出した出
   力データを波形データ記憶装置の領域サイズの変更に対
   応できるように調整する回路を具備することを特徴とす
   る特許請求の範囲第１項記載の電子楽器。