JP2587190B2 - システム間チャネルページング機構 - Google Patents
システム間チャネルページング機構Info
- Publication number
- JP2587190B2 JP2587190B2 JP5181216A JP18121693A JP2587190B2 JP 2587190 B2 JP2587190 B2 JP 2587190B2 JP 5181216 A JP5181216 A JP 5181216A JP 18121693 A JP18121693 A JP 18121693A JP 2587190 B2 JP2587190 B2 JP 2587190B2
- Authority
- JP
- Japan
- Prior art keywords
- page chain
- inter
- page
- message
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【0001】
【産業上の利用分野】本発明は、データ処理システムア
ーキテクチャに関し、特に、システム間I/Oチャネルペ
ージング装置に関する。
ーキテクチャに関し、特に、システム間I/Oチャネルペ
ージング装置に関する。
【0002】なお、本明細書の記述は本件出願の優先権
の基礎たる米国特許出願第07/940,606号の明
細書の記載に基づくものであって、当該米国特許出願の
番号を参照することによって当該米国特許出願の明細書
の記載内容が本明細書の一部分を構成するものとする。
の基礎たる米国特許出願第07/940,606号の明
細書の記載に基づくものであって、当該米国特許出願の
番号を参照することによって当該米国特許出願の明細書
の記載内容が本明細書の一部分を構成するものとする。
【0003】
【従来の技術】I/O プロセッサとコンピュータシステム
マルチプロセッサネットワークの間でデータ通信を行う
ためのアプローチとして種々のものが採用されている。
例えば、マルチプロセッサデータ通信アーキテクチャに
対する従来のアプローチとして、共用バス構成を用いる
例がある。この共用バスは共用記憶装置と、制御ブロッ
ク規定と、IDとともに用いられることが多く、また、通
信およびデータを順次保全するためのロックともに用い
られることが多い。しかし、このアプローチでは、広範
囲なI/O チャネル機構は提供されない。
マルチプロセッサネットワークの間でデータ通信を行う
ためのアプローチとして種々のものが採用されている。
例えば、マルチプロセッサデータ通信アーキテクチャに
対する従来のアプローチとして、共用バス構成を用いる
例がある。この共用バスは共用記憶装置と、制御ブロッ
ク規定と、IDとともに用いられることが多く、また、通
信およびデータを順次保全するためのロックともに用い
られることが多い。しかし、このアプローチでは、広範
囲なI/O チャネル機構は提供されない。
【0004】電話局の信号法(signaling) の分野では、
種々のデータ通信アーキテクチャが開発されている。1
つのこのようなシステムでは、プロトコルをエンコード
するデータビットがメッセージセットとして用いられ
る。データビットは現在の通信回線プロトコルの構造体
内に入れて送られる。しかし、標準の電話回線を介して
データ通信を行うシステムは、一般的に、マルチプロセ
ッサ−I/O 装置オペレーション環境のコンテキストでは
適用されない。これら電話通信システムは、複数のI/O
装置と種々のマルチプロセッサとの間に通信をインプリ
メントするために必要なデータ構造とハードウェアが欠
けている。
種々のデータ通信アーキテクチャが開発されている。1
つのこのようなシステムでは、プロトコルをエンコード
するデータビットがメッセージセットとして用いられ
る。データビットは現在の通信回線プロトコルの構造体
内に入れて送られる。しかし、標準の電話回線を介して
データ通信を行うシステムは、一般的に、マルチプロセ
ッサ−I/O 装置オペレーション環境のコンテキストでは
適用されない。これら電話通信システムは、複数のI/O
装置と種々のマルチプロセッサとの間に通信をインプリ
メントするために必要なデータ構造とハードウェアが欠
けている。
【0005】中央処理装置(CPU) と、複数の独立I/O プ
ロセッサとを含むデータ処理システムアーキテクチャが
開発されている。これらのI/O プロセッサは、共通作業
用記憶装置にアクセスするため、バスを介して並列に接
続されている。これらI/O プロセッサは、記憶装置アク
セス制御装置の制御により、作業用記憶装置の特定の領
域にアクセスする。3方向ゲートの集合はその作業用記
憶装置をCPUに接続し、I/O プロセッサに接続する。
これらのシステムはメイルボックス機能を用いてメッセ
ージをCPUとI/O プロセッサの間で送信する。CPU
により命令が特定のI/O プロセッサに送信されると、記
憶読み取りオペレーションにより、適正なメッセージが
電子メイルボックスにロードされる。このシステムによ
り、比較的基本的なメッセージ構造が転送される。比較
的基本的なメッセージ構造は、所定のI/O プロセッサに
対応するチャネル番号と、特定のオペレーションに対応
するファンクションコードとを含む。
ロセッサとを含むデータ処理システムアーキテクチャが
開発されている。これらのI/O プロセッサは、共通作業
用記憶装置にアクセスするため、バスを介して並列に接
続されている。これらI/O プロセッサは、記憶装置アク
セス制御装置の制御により、作業用記憶装置の特定の領
域にアクセスする。3方向ゲートの集合はその作業用記
憶装置をCPUに接続し、I/O プロセッサに接続する。
これらのシステムはメイルボックス機能を用いてメッセ
ージをCPUとI/O プロセッサの間で送信する。CPU
により命令が特定のI/O プロセッサに送信されると、記
憶読み取りオペレーションにより、適正なメッセージが
電子メイルボックスにロードされる。このシステムによ
り、比較的基本的なメッセージ構造が転送される。比較
的基本的なメッセージ構造は、所定のI/O プロセッサに
対応するチャネル番号と、特定のオペレーションに対応
するファンクションコードとを含む。
【0006】マルチプロセッサシステムで用いられる通
信機構は、単一の共用記憶装置のコンテキストでオペレ
ートすることが多い。例えば、慣用的に利用される技法
には、I/O 装置によりアクセスされる主記憶サイクルを
共用しかつ割り振ることが含まれる。これらのシステム
は、ローカル通信セグメントとして知られているデータ
構造を採用することができる。各通信セグメントは特定
のプロセッサに関係し、その通信セグメントは記憶装置
に記憶される。通信セグメントはプロセッサ特定通信に
用いられる。各通信セグメントは制御フラグに割り振ら
れたフィールドを含む。その制御フラグは1つのプロセ
ッサによりセットされ、その後、同一のプロセッサおよ
び/または他のプロセッサにより検査される。この制御
フラグの状態に基づき、1つ以上の機能またはオペレー
ションシーケンスをパフォームすることができる。
信機構は、単一の共用記憶装置のコンテキストでオペレ
ートすることが多い。例えば、慣用的に利用される技法
には、I/O 装置によりアクセスされる主記憶サイクルを
共用しかつ割り振ることが含まれる。これらのシステム
は、ローカル通信セグメントとして知られているデータ
構造を採用することができる。各通信セグメントは特定
のプロセッサに関係し、その通信セグメントは記憶装置
に記憶される。通信セグメントはプロセッサ特定通信に
用いられる。各通信セグメントは制御フラグに割り振ら
れたフィールドを含む。その制御フラグは1つのプロセ
ッサによりセットされ、その後、同一のプロセッサおよ
び/または他のプロセッサにより検査される。この制御
フラグの状態に基づき、1つ以上の機能またはオペレー
ションシーケンスをパフォームすることができる。
【0007】プロセッサ制御ディジタル通信装置を採用
して、通信システムからのメッセージコマンドを、通信
システムプロトコルの一部として受け取る。これらのメ
ッセージはそのプロトコルからストリップされ、そし
て、通信装置内で組み合わされ、通信装置で信号シーケ
ンスを制御する。マルチビットタイムセパレート情報フ
ィールドは、単一ビット信号フィールドとともに用いら
れる。信号フィールドビットを幾つかのフレームに亘っ
てコンパイルして種々のコマンドメッセージを形成す
る。しかし、これらのディジタル通信装置の従来例は、
I/O 命令およびアクションを開始することができない。
して、通信システムからのメッセージコマンドを、通信
システムプロトコルの一部として受け取る。これらのメ
ッセージはそのプロトコルからストリップされ、そし
て、通信装置内で組み合わされ、通信装置で信号シーケ
ンスを制御する。マルチビットタイムセパレート情報フ
ィールドは、単一ビット信号フィールドとともに用いら
れる。信号フィールドビットを幾つかのフレームに亘っ
てコンパイルして種々のコマンドメッセージを形成す
る。しかし、これらのディジタル通信装置の従来例は、
I/O 命令およびアクションを開始することができない。
【0008】I/O チャネル通信への慣用的に利用される
別のアプローチは、タスクハンドラを採用し、I/O 命令
およびアクションを開始する。これらのタスクハンドラ
システムの中には、"Send Message"と呼ばれる機能を提
供するものが僅かにあるが、この機能は、実行されるタ
スクを待ち行列化するという限定された目的をサーブす
る。これら従来の"Send Message"機能は、I/O 命令およ
びアクションを開始することができない。
別のアプローチは、タスクハンドラを採用し、I/O 命令
およびアクションを開始する。これらのタスクハンドラ
システムの中には、"Send Message"と呼ばれる機能を提
供するものが僅かにあるが、この機能は、実行されるタ
スクを待ち行列化するという限定された目的をサーブす
る。これら従来の"Send Message"機能は、I/O 命令およ
びアクションを開始することができない。
【0009】必要なものは、改善されたI/O チャネルシ
ステムがI/O 命令およびアクションを開始することがで
きることである。共用データバスを用いるか否かに依存
しないI/O チャネル機構を、そのアプローチにより、包
括的なシステムに提供すべきである。そのシステムは、
充分なハードウェアと、データ構造を含み、I/O 装置お
よび1つ以上のマルチプロセッサを備えたネットワーク
のコンテキストでオペレーション可能にすべきである。
ステムがI/O 命令およびアクションを開始することがで
きることである。共用データバスを用いるか否かに依存
しないI/O チャネル機構を、そのアプローチにより、包
括的なシステムに提供すべきである。そのシステムは、
充分なハードウェアと、データ構造を含み、I/O 装置お
よび1つ以上のマルチプロセッサを備えたネットワーク
のコンテキストでオペレーション可能にすべきである。
【0010】
【課題を解決するための手段】I/O チャネルに、改善さ
れたシステム間チャネルページング機構を提供する。I/
O チャネルを介して、プロセッサ複合体と共用電子記憶
装置との間で通信が行なわれる。命令パラメータはプロ
セッサ複合体から共用電子記憶装置に転送され、プロセ
ッサ複合体と共用電子記憶装置の間で受け渡さなければ
ならない情報を、命令パラメータを用いて指定する。
れたシステム間チャネルページング機構を提供する。I/
O チャネルを介して、プロセッサ複合体と共用電子記憶
装置との間で通信が行なわれる。命令パラメータはプロ
セッサ複合体から共用電子記憶装置に転送され、プロセ
ッサ複合体と共用電子記憶装置の間で受け渡さなければ
ならない情報を、命令パラメータを用いて指定する。
【0011】"Send Message"命令は、本発明に係る機構
とともに採用される。メッセージ送信命令を発行するこ
とにより、制御ブロックと、データと、メッセージ応答
ブロックのうちの少なくとも1つを転送する。メッセー
ジ送信命令を、同期命令または非同期命令のいずれかと
して指定することができる。同期して実行されたとき
は、中央プロセッサは、メッセージ送信オペレーション
が完了するまで待機する。非同期オペレーションが指定
された場合、中央処理装置はイニシャティブをI/O プロ
セッサに渡す。I/O プロセッサがメッセージ送信オペレ
ーションを制御している間、中央プロセッサの命令スト
リームを進める。
とともに採用される。メッセージ送信命令を発行するこ
とにより、制御ブロックと、データと、メッセージ応答
ブロックのうちの少なくとも1つを転送する。メッセー
ジ送信命令を、同期命令または非同期命令のいずれかと
して指定することができる。同期して実行されたとき
は、中央プロセッサは、メッセージ送信オペレーション
が完了するまで待機する。非同期オペレーションが指定
された場合、中央処理装置はイニシャティブをI/O プロ
セッサに渡す。I/O プロセッサがメッセージ送信オペレ
ーションを制御している間、中央プロセッサの命令スト
リームを進める。
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【0030】本発明に係る好ましい実施例は、ページチ
ェインテーブルの形式でシステム間チャネルをインプリ
メントする。中央プロセッサおよびI/O プロセッサは、
それぞれ、特定の命令を認識する手段を含む。命令を認
識すると直ちに、プロセッサはページチェインテーブル
制御ブロックを記憶装置のハードウェアシステム領域に
構成する。一度、ページチェインテーブルが構成される
と、プロセッサは通知シグナルをシステム間チャネルに
送信する。通知シグナルの受信に応答して、システム間
チャネルはページチェインテーブルワードという1つ以
上のページチェインテーブルエントリを取り出す。そし
て、そのシステム間チャネルはそのテーブルの実行を
(1ワードづつ)開始する。
ェインテーブルの形式でシステム間チャネルをインプリ
メントする。中央プロセッサおよびI/O プロセッサは、
それぞれ、特定の命令を認識する手段を含む。命令を認
識すると直ちに、プロセッサはページチェインテーブル
制御ブロックを記憶装置のハードウェアシステム領域に
構成する。一度、ページチェインテーブルが構成される
と、プロセッサは通知シグナルをシステム間チャネルに
送信する。通知シグナルの受信に応答して、システム間
チャネルはページチェインテーブルワードという1つ以
上のページチェインテーブルエントリを取り出す。そし
て、そのシステム間チャネルはそのテーブルの実行を
(1ワードづつ)開始する。
【0031】本発明に係るページチェインテーブルの例
では、都合の良いことに、1つ以上のチェイニングフラ
グを採用することができる。これらのフラグは、待機期
間が比較的長いと期待される場合、ページテーブルエン
トリ間に切断機能をインプリメントする。この切断機構
は実行ロジックを順次共用することができる。さらに、
その切断機構は2つ以上の命令を受け取ることができる
チャネルパスを提供する。例えば、チャネルパスを設け
て、複数のメッセージ送信命令を受け取る。
では、都合の良いことに、1つ以上のチェイニングフラ
グを採用することができる。これらのフラグは、待機期
間が比較的長いと期待される場合、ページテーブルエン
トリ間に切断機能をインプリメントする。この切断機構
は実行ロジックを順次共用することができる。さらに、
その切断機構は2つ以上の命令を受け取ることができる
チャネルパスを提供する。例えば、チャネルパスを設け
て、複数のメッセージ送信命令を受け取る。
【0032】本発明に係る別の実施例では、メッセージ
送信命令を用いて中央プロセッサとI/O プロセッサとの
協調を確保する。これらのプロセッサのうちの少なくと
も1つが呼び出され、ページインおよびページアウト機
能を実行する。適正な時点で、これらの機能により、制
御ブロックと、データと、メッセージ応答ブロックをそ
れぞれページインまたはページアウトする。しかし、こ
のアプローチでは、中央プロセッサとI/O プロセッサの
オーバヘッドを消費する。
送信命令を用いて中央プロセッサとI/O プロセッサとの
協調を確保する。これらのプロセッサのうちの少なくと
も1つが呼び出され、ページインおよびページアウト機
能を実行する。適正な時点で、これらの機能により、制
御ブロックと、データと、メッセージ応答ブロックをそ
れぞれページインまたはページアウトする。しかし、こ
のアプローチでは、中央プロセッサとI/O プロセッサの
オーバヘッドを消費する。
【0033】本発明に係るさらに別の実施例では、全ハ
ードウェアシーケンサとともにメッセージ送信命令を用
いる。そのシーケンサはメッセージ送信命令により用い
られるパラメータを受け取り、直接実行する。このよう
な全ハードウェアをインプリメントするには、比較的複
雑な制御ロジックと組み合わされる複数状態マシーンを
用いる必要がある。
ードウェアシーケンサとともにメッセージ送信命令を用
いる。そのシーケンサはメッセージ送信命令により用い
られるパラメータを受け取り、直接実行する。このよう
な全ハードウェアをインプリメントするには、比較的複
雑な制御ロジックと組み合わされる複数状態マシーンを
用いる必要がある。
【0034】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【0035】図1は本発明に係る基本的な操作環境を示
す。本発明は、I/O チャネルに対して、改善されたシス
テム間チャネルページング機構100を提供する。シス
テム間チャネルページング機構100は、1つ以上の中
央プロセッサ複合装置114を含む。中央プロセッサ複
合装置114は慣用的な共用電子記憶装置116に接続
されている。
す。本発明は、I/O チャネルに対して、改善されたシス
テム間チャネルページング機構100を提供する。シス
テム間チャネルページング機構100は、1つ以上の中
央プロセッサ複合装置114を含む。中央プロセッサ複
合装置114は慣用的な共用電子記憶装置116に接続
されている。
【0036】各中央プロセッサ複合装置114は、デー
タを入出力する複数のI/O 装置、例えば、システム間チ
ャネルアダプタ260のようなI/O 装置と、記憶装置の
ハードウェアシステム領域261とを含む。記憶装置の
ハードウェアシステム領域261に加えて、主記憶領域
127が供給される。中央プロセッサ複合装置114に
関連するものとして、命令を受信し実行してデータを処
理するI/O プロセッサ108がある。また、複数の中央
プロセッサ110,112,113であって、命令を受
信し実行してデータを処理するものが含まれる。主記憶
領域127と、記憶装置のハードウェアシステム領域2
61と、中央プロセッサ110,112,113と、I/
O プロセッサ108は、全て、システムバス115に接
続されている。
タを入出力する複数のI/O 装置、例えば、システム間チ
ャネルアダプタ260のようなI/O 装置と、記憶装置の
ハードウェアシステム領域261とを含む。記憶装置の
ハードウェアシステム領域261に加えて、主記憶領域
127が供給される。中央プロセッサ複合装置114に
関連するものとして、命令を受信し実行してデータを処
理するI/O プロセッサ108がある。また、複数の中央
プロセッサ110,112,113であって、命令を受
信し実行してデータを処理するものが含まれる。主記憶
領域127と、記憶装置のハードウェアシステム領域2
61と、中央プロセッサ110,112,113と、I/
O プロセッサ108は、全て、システムバス115に接
続されている。
【0037】共用電子記憶装置とシステム間チャネルペ
ージング機構100との間の通信パスは、システム間チ
ャネル102といわれる。システム間チャネル102は
システム間チャネルアダプタ260と、フロントエンド
ロジック回路121と、通信リンク123とを含む。シ
ステム間チャネルアダプタ260は、システムバス11
5とフロントエンドロジック回路121とのインタフェ
ースである。フロントエンドロジック回路121は通信
リンク123を介して伝送および/または受信を行うよ
うになっている。通信リンク123は共用電子記憶装置
116に直接接続されている。共用電子記憶装置116
は、システム間チャネルページング機構100を構成す
るために相互接続された種々の中央プロセッサ複合装置
114により共用されている。このように、システム間
チャネルページング機構100はシステム間チャネル1
02を介して共用電子記憶装置116と通信を行う。
ージング機構100との間の通信パスは、システム間チ
ャネル102といわれる。システム間チャネル102は
システム間チャネルアダプタ260と、フロントエンド
ロジック回路121と、通信リンク123とを含む。シ
ステム間チャネルアダプタ260は、システムバス11
5とフロントエンドロジック回路121とのインタフェ
ースである。フロントエンドロジック回路121は通信
リンク123を介して伝送および/または受信を行うよ
うになっている。通信リンク123は共用電子記憶装置
116に直接接続されている。共用電子記憶装置116
は、システム間チャネルページング機構100を構成す
るために相互接続された種々の中央プロセッサ複合装置
114により共用されている。このように、システム間
チャネルページング機構100はシステム間チャネル1
02を介して共用電子記憶装置116と通信を行う。
【0038】本発明に係るシステム間チャネル102
は、1つ以上のメッセージを送る。そのメッセージはデ
ータの転送を制御する制御ブロックと、データブロック
と、データ転送を示すメッセージ応答ブロックとのうち
の少なくとも1つを含む。そのメッセージは、中央プロ
セッサ複合装置114と共用電子記憶装置116との間
でメッセージを転送するのに必要なパラメータを指定す
る命令の形式のメッセージ転送指定を含む。通信リンク
123は、共用電子記憶装置116が主記憶領域127
と通信を行うことができるパスを提供する。通信リンク
123は、例えば、光ファイバシリアルデータリンクの
形式でもよい。
は、1つ以上のメッセージを送る。そのメッセージはデ
ータの転送を制御する制御ブロックと、データブロック
と、データ転送を示すメッセージ応答ブロックとのうち
の少なくとも1つを含む。そのメッセージは、中央プロ
セッサ複合装置114と共用電子記憶装置116との間
でメッセージを転送するのに必要なパラメータを指定す
る命令の形式のメッセージ転送指定を含む。通信リンク
123は、共用電子記憶装置116が主記憶領域127
と通信を行うことができるパスを提供する。通信リンク
123は、例えば、光ファイバシリアルデータリンクの
形式でもよい。
【0039】"Send message"命令は、本発明に係るシス
テム間チャネルページング機構100とともに採用され
る。命令パラメータは中央プロセッサ複合装置114か
ら共用電子記憶装置116に転送され、中央プロセッサ
複合装置114と共用電子記憶装置116の間で受け渡
しを行なわなければならない情報を指定するために用い
られる。メッセージ送信命令を発行することにより、制
御ブロックと、データと、メッセージ応答ブロックのう
ちの少なくとも1つが転送される。これらのデータ構造
は図2を参照して後程説明する。
テム間チャネルページング機構100とともに採用され
る。命令パラメータは中央プロセッサ複合装置114か
ら共用電子記憶装置116に転送され、中央プロセッサ
複合装置114と共用電子記憶装置116の間で受け渡
しを行なわなければならない情報を指定するために用い
られる。メッセージ送信命令を発行することにより、制
御ブロックと、データと、メッセージ応答ブロックのう
ちの少なくとも1つが転送される。これらのデータ構造
は図2を参照して後程説明する。
【0040】図1を説明する。メッセージ送信命令を、
同期命令または非同期命令のいずれかとして指定するこ
とができる。同期して実行されると、中央プロセッサ複
合装置114内に含むことができる中央プロセッサ11
0は、メッセージ送信オペレーションが完了するまで待
機する。非同期オペレーションが指定された場合は、中
央プロセッサ110はイニシャティブをI/O プロセッサ
に渡す。I/O プロセッサ108はメッセージ送信オペレ
ーションを制御している間、中央プロセッサ110の命
令ストリームを進めることができる。
同期命令または非同期命令のいずれかとして指定するこ
とができる。同期して実行されると、中央プロセッサ複
合装置114内に含むことができる中央プロセッサ11
0は、メッセージ送信オペレーションが完了するまで待
機する。非同期オペレーションが指定された場合は、中
央プロセッサ110はイニシャティブをI/O プロセッサ
に渡す。I/O プロセッサ108はメッセージ送信オペレ
ーションを制御している間、中央プロセッサ110の命
令ストリームを進めることができる。
【0041】メッセージ送信命令を用いることへの1つ
の可能なアプローチは、ページインおよびページアウト
機能を実行するため、中央プロセッサ110とI/O プロ
セッサ108との協調を必要とする。適正な時点で、こ
れらの機能により、制御ブロックと、データと、メッセ
ージ応答ブロックがページインされるか、あるいはペー
ジアウトされる。このアプローチでは設計のトレードオ
フがある。というのは、他のタスクをパフォームするた
め、より効率的に利用することができる中央プロセッサ
110とI/O プロセッサ108のオーバヘッドが、この
アプローチにより消費される。
の可能なアプローチは、ページインおよびページアウト
機能を実行するため、中央プロセッサ110とI/O プロ
セッサ108との協調を必要とする。適正な時点で、こ
れらの機能により、制御ブロックと、データと、メッセ
ージ応答ブロックがページインされるか、あるいはペー
ジアウトされる。このアプローチでは設計のトレードオ
フがある。というのは、他のタスクをパフォームするた
め、より効率的に利用することができる中央プロセッサ
110とI/O プロセッサ108のオーバヘッドが、この
アプローチにより消費される。
【0042】メッセージ送信命令を用いる他の可能な技
法では、全ハードウェアシーケンサ125を採用する。
シーケンサは、メッセージ送信命令により用いられるパ
ラメータを受け取り、直接実行する。シーケンサ125
はシステムバス115に接続されている。このような全
ハードウェアインプリメンテーションは、比較的複雑な
制御ロジックとともに複数状態マシーンを用いる必要が
ある。このようなロジックは変更が良くある。さらに、
そのロジックは、アーキテクチャまたは機能の拡張に対
する柔軟性には限りがある。
法では、全ハードウェアシーケンサ125を採用する。
シーケンサは、メッセージ送信命令により用いられるパ
ラメータを受け取り、直接実行する。シーケンサ125
はシステムバス115に接続されている。このような全
ハードウェアインプリメンテーションは、比較的複雑な
制御ロジックとともに複数状態マシーンを用いる必要が
ある。このようなロジックは変更が良くある。さらに、
そのロジックは、アーキテクチャまたは機能の拡張に対
する柔軟性には限りがある。
【0043】本発明に係る好ましい実施例では、1つ以
上のページチェインテーブルを用いて、システム間チャ
ネルページング機構100がインプリメントされてい
る。このページチェインテーブルの構造は図2を参照し
て後程説明する。さらに、図1を説明する。中央プロセ
ッサ110とI/O プロセッサ108は、それぞれ、メッ
セージ送信命令を認識する手段を含む。メッセージ送信
命令を認識すると直ちに、I/O プロセッサ108および
/または中央プロセッサ110は、ページチェインテー
ブル制御ブロックを記憶装置のハードウェアシステム領
域261に構成する。一度、ページチェインテーブルが
構成されると、I/O プロセッサ108および/または中
央プロセッサ110は、通知シグナルをシステム間チャ
ネルアダプタ260に送信する。通信シグナルを受信す
るとそれに応答して、システム間チャネル102はペー
ジチェインテーブルワードといわれる1つ以上のページ
チェインエントリを取り出す。そして、システム間チャ
ネルアダプタ260は1ワードごとにページチェインテ
ーブルの実行を開始する。
上のページチェインテーブルを用いて、システム間チャ
ネルページング機構100がインプリメントされてい
る。このページチェインテーブルの構造は図2を参照し
て後程説明する。さらに、図1を説明する。中央プロセ
ッサ110とI/O プロセッサ108は、それぞれ、メッ
セージ送信命令を認識する手段を含む。メッセージ送信
命令を認識すると直ちに、I/O プロセッサ108および
/または中央プロセッサ110は、ページチェインテー
ブル制御ブロックを記憶装置のハードウェアシステム領
域261に構成する。一度、ページチェインテーブルが
構成されると、I/O プロセッサ108および/または中
央プロセッサ110は、通知シグナルをシステム間チャ
ネルアダプタ260に送信する。通信シグナルを受信す
るとそれに応答して、システム間チャネル102はペー
ジチェインテーブルワードといわれる1つ以上のページ
チェインエントリを取り出す。そして、システム間チャ
ネルアダプタ260は1ワードごとにページチェインテ
ーブルの実行を開始する。
【0044】本発明に係るページチェインテーブルの例
は、1つ以上のチェイニングフラグを採用することがで
きる方が都合がよい。待機期間が比較的長いと期待され
る場合は、これらのフラグはページテーブルエントリ間
に切断機能をインプリメントする。この切断機構は実行
ロジックを順番に共用することができる。さらに、切断
機構は、2つ以上のメッセージ送信命令を同時に受け取
ることができるシステム間チャネル102パスを提供す
る。
は、1つ以上のチェイニングフラグを採用することがで
きる方が都合がよい。待機期間が比較的長いと期待され
る場合は、これらのフラグはページテーブルエントリ間
に切断機能をインプリメントする。この切断機構は実行
ロジックを順番に共用することができる。さらに、切断
機構は、2つ以上のメッセージ送信命令を同時に受け取
ることができるシステム間チャネル102パスを提供す
る。
【0045】図2はページチェインテーブル200,2
50,251,252,253,254,255,25
6に対するデータ構造と、本発明に係るシステム間チャ
ネルアダプタ260とを示す。図2に示すデータ構造は
2つのチャネル、すなわち、チャネルA(参照番号24
7)とチャネルB(参照番号248)を有するページン
グ機構に対応する。各チャネルは1つ以上のページング
チェインテーブルを含む。例えば、チャネルA(24
7)はページングチェインテーブル200,250,2
51,および252を含む。チャネルB(248)はペ
ージングチェインテーブル253,254,255,お
よび256を含む。これらのページングテーブルは記憶
装置のハードウェアシステム領域261に記憶されてい
る。
50,251,252,253,254,255,25
6に対するデータ構造と、本発明に係るシステム間チャ
ネルアダプタ260とを示す。図2に示すデータ構造は
2つのチャネル、すなわち、チャネルA(参照番号24
7)とチャネルB(参照番号248)を有するページン
グ機構に対応する。各チャネルは1つ以上のページング
チェインテーブルを含む。例えば、チャネルA(24
7)はページングチェインテーブル200,250,2
51,および252を含む。チャネルB(248)はペ
ージングチェインテーブル253,254,255,お
よび256を含む。これらのページングテーブルは記憶
装置のハードウェアシステム領域261に記憶されてい
る。
【0046】ページチェインテーブル200のような各
ページチェインテーブルは、16バイトの第1のクォド
ワード202を含む。第1のクォドワード202は実行
ステータスを保持するために用いられる。メッセージ送
信命令が終了すると、その結果は、中央プロセッサ11
0(図1)および/またはI/O プロセッサ108(図
1)により試験および/またはアクションを行うため、
クォドワード202に記憶される。本発明は特定のビッ
トアサイメントに依存しないことに注意すべきである。
図2に示すビットアサイメントは説明用に過ぎない。
ページチェインテーブルは、16バイトの第1のクォド
ワード202を含む。第1のクォドワード202は実行
ステータスを保持するために用いられる。メッセージ送
信命令が終了すると、その結果は、中央プロセッサ11
0(図1)および/またはI/O プロセッサ108(図
1)により試験および/またはアクションを行うため、
クォドワード202に記憶される。本発明は特定のビッ
トアサイメントに依存しないことに注意すべきである。
図2に示すビットアサイメントは説明用に過ぎない。
【0047】第1クォドワード202に加えて、ページ
チェインテーブル200は1つ以上の別のクォドワード
を含む。これらの別のクォドワードは、以下、ページチ
ェインワード204,206ということにする。1ない
しnのうちの任意の数のページチェインワード204,
206を、本発明に係るシステム間チャネルページング
機構100(図1)により適応させることができる。
チェインテーブル200は1つ以上の別のクォドワード
を含む。これらの別のクォドワードは、以下、ページチ
ェインワード204,206ということにする。1ない
しnのうちの任意の数のページチェインワード204,
206を、本発明に係るシステム間チャネルページング
機構100(図1)により適応させることができる。
【0048】図3は図2に示すページチェインワード2
04,206をインプリメントするために採用されたデ
ータ構造を示す。図2を説明する。ページチェインワー
ド204はそれぞれ16byteだけ含む。byte 0(参照番
号209)は次のように割り振られた8bit を含む。bi
t 0 (参照番号210)はページイン/ページアウトビ
ットである。bit 0 (210)が0という値を有する場
合、このビットはページアウト(書き込み)オペレーシ
ョンを示し、bit 0 (210)が1という値を有する場
合、ページイン(読み出し)オペレーションを示す。bi
t 1 (211)がNO-OP ビットである。このビットが1
である場合、データ転送は行われない。bit 2 ないしbi
t4(それぞれ、212,213,および214)は使用
されていない。
04,206をインプリメントするために採用されたデ
ータ構造を示す。図2を説明する。ページチェインワー
ド204はそれぞれ16byteだけ含む。byte 0(参照番
号209)は次のように割り振られた8bit を含む。bi
t 0 (参照番号210)はページイン/ページアウトビ
ットである。bit 0 (210)が0という値を有する場
合、このビットはページアウト(書き込み)オペレーシ
ョンを示し、bit 0 (210)が1という値を有する場
合、ページイン(読み出し)オペレーションを示す。bi
t 1 (211)がNO-OP ビットである。このビットが1
である場合、データ転送は行われない。bit 2 ないしbi
t4(それぞれ、212,213,および214)は使用
されていない。
【0049】bit 5 ないしbit 7 (それぞれ、215,
216,および217)は、フラグチェインフィールド
220を含む。このフィールドは001, 010, または100
という値を含むことができる。001 という値は「チェイ
ン即時(chain immediate) 」を示す。「チェイン即時」
は、次のページチェインワード206が現ページワード
204を実行した直後に実行されることを示す。
216,および217)は、フラグチェインフィールド
220を含む。このフィールドは001, 010, または100
という値を含むことができる。001 という値は「チェイ
ン即時(chain immediate) 」を示す。「チェイン即時」
は、次のページチェインワード206が現ページワード
204を実行した直後に実行されることを示す。
【0050】フラグチェインフィールド220に対する
010 という値は、「切断」に対応する。「切断」によ
り、現ページチェインワード204を実行した後、ペー
ジチェインテーブル200に対するオペレーションが中
断され切断される。オペレーションは、レジュームシグ
ナルが共用電子記憶装置から受信されるまで、切断され
中断される。レジュームシグナルが発行されると直に、
ページングチェインテーブル200が再活動化される。
010 という値は、「切断」に対応する。「切断」によ
り、現ページチェインワード204を実行した後、ペー
ジチェインテーブル200に対するオペレーションが中
断され切断される。オペレーションは、レジュームシグ
ナルが共用電子記憶装置から受信されるまで、切断され
中断される。レジュームシグナルが発行されると直に、
ページングチェインテーブル200が再活動化される。
【0051】フラグチェインフィールド220に対する
100 という値は、ページチェインテーブル200での所
定のチェインの終りを示す。言い換えると、100 という
フラグチェインフィールド220の値に対応するページ
チェインテーブル200エントリは、そのチェインの中
の最後のページチェインワードである。最後のページチ
ェインワードが実行された後、システム間チャネルアダ
プタ260はステータスレジスタ272の値を、関連す
るページチェインテーブル200の第1のクォドワード
202に記憶する。ステータスレジスタ272の機能
は、システム間チャネルアダプタ260の記述を参照し
て後程詳細に説明する。そして、プログラム制御は中央
プロセッサ260(図1)および/またはI/O プロセッ
サ108(図1)に渡され、システム間チャネルアダプ
タ260がクリアされ、ページチェインテーブル200
の最後のチェインエントリが実行されたことを示す。
100 という値は、ページチェインテーブル200での所
定のチェインの終りを示す。言い換えると、100 という
フラグチェインフィールド220の値に対応するページ
チェインテーブル200エントリは、そのチェインの中
の最後のページチェインワードである。最後のページチ
ェインワードが実行された後、システム間チャネルアダ
プタ260はステータスレジスタ272の値を、関連す
るページチェインテーブル200の第1のクォドワード
202に記憶する。ステータスレジスタ272の機能
は、システム間チャネルアダプタ260の記述を参照し
て後程詳細に説明する。そして、プログラム制御は中央
プロセッサ260(図1)および/またはI/O プロセッ
サ108(図1)に渡され、システム間チャネルアダプ
タ260がクリアされ、ページチェインテーブル200
の最後のチェインエントリが実行されたことを示す。
【0052】ページチェインワード204,206のby
te 1(231)は、カウントフィールド232を含む。
カウントフィールド232は所定のページチェインワー
ド204,206を用いて転送される情報の量を示す。
byte 2およびbyte 3(それぞれ、参照番号234,23
5)はリンク制御データを含む。これらのデータはシス
テム間チャネルアダプタ260(図2)を介してフロン
トエンドロジック回路121(図1)に渡される。フロ
ントエンドロジック回路121はデータの移動を制御す
るものであり、しかも、通信リンク123(図1)との
インタフェースでもある。図3を説明する。byte 4ない
しbyte 10 (それぞれ、参照番号236,237,23
8,239,240,241,および242)は、種々
の専用システムアプリケーションに対して予約されてい
る。
te 1(231)は、カウントフィールド232を含む。
カウントフィールド232は所定のページチェインワー
ド204,206を用いて転送される情報の量を示す。
byte 2およびbyte 3(それぞれ、参照番号234,23
5)はリンク制御データを含む。これらのデータはシス
テム間チャネルアダプタ260(図2)を介してフロン
トエンドロジック回路121(図1)に渡される。フロ
ントエンドロジック回路121はデータの移動を制御す
るものであり、しかも、通信リンク123(図1)との
インタフェースでもある。図3を説明する。byte 4ない
しbyte 10 (それぞれ、参照番号236,237,23
8,239,240,241,および242)は、種々
の専用システムアプリケーションに対して予約されてい
る。
【0053】byte 11 ないしbyte 15 (それぞれ、参照
番号243,244,245,246,および646)
は、取り出しおよび/または記憶情報を含む。記憶情報
は特定の情報が記憶される記憶アドレスを表す。取り出
し情報は伝送を行うために情報を取り出すアドレスを含
む。
番号243,244,245,246,および646)
は、取り出しおよび/または記憶情報を含む。記憶情報
は特定の情報が記憶される記憶アドレスを表す。取り出
し情報は伝送を行うために情報を取り出すアドレスを含
む。
【0054】図2を説明する。システム間チャネルアダ
プタ260とともに採用されるデータ構造を説明する。
システム間チャネルアダプタ260は2つのチャネルパ
スを提供し、第1のパスはチャネルA(247)に対す
るものであり、第2のパスはチャネルB(248)に対
するものである。チャネルパスはそれぞれハードウェア
の4つの操作集合を含む。例えば、チャネルA(24
7)はハードウェア262,263,264,および2
65の操作集合を含む。チャネルBはハードウェア26
6,267,268,および269の操作集合を含む。
そのため、各チャネル247,248は4つまでの異な
るオペレーションを受け取る。
プタ260とともに採用されるデータ構造を説明する。
システム間チャネルアダプタ260は2つのチャネルパ
スを提供し、第1のパスはチャネルA(247)に対す
るものであり、第2のパスはチャネルB(248)に対
するものである。チャネルパスはそれぞれハードウェア
の4つの操作集合を含む。例えば、チャネルA(24
7)はハードウェア262,263,264,および2
65の操作集合を含む。チャネルBはハードウェア26
6,267,268,および269の操作集合を含む。
そのため、各チャネル247,248は4つまでの異な
るオペレーションを受け取る。
【0055】ハードウェアの各操作集合は、記憶装置の
ハードウェアシステム領域261内のページチェインテ
ーブルに関連する。例えば、ハードウェア262の操作
集合はページチェインテーブル200に関連する。ハー
ドウェア263の操作集合はページチェインテーブル2
50に関連する。ハードウェア262,263,26
5,266,267,268,および269は、それぞ
れ、4つのレジスタを含む。第1のレジスタはinitレジ
スタといわれる。initレジスタ270は、記憶装置のハ
ードウェアシステム領域261の対応するページチェイ
ンテーブル200の開始を指すポインタを含む。このin
itレジスタ270は、システム間チャネルアダプタ26
0が初期設定されたとき、固定値にセットされる。
ハードウェアシステム領域261内のページチェインテ
ーブルに関連する。例えば、ハードウェア262の操作
集合はページチェインテーブル200に関連する。ハー
ドウェア263の操作集合はページチェインテーブル2
50に関連する。ハードウェア262,263,26
5,266,267,268,および269は、それぞ
れ、4つのレジスタを含む。第1のレジスタはinitレジ
スタといわれる。initレジスタ270は、記憶装置のハ
ードウェアシステム領域261の対応するページチェイ
ンテーブル200の開始を指すポインタを含む。このin
itレジスタ270は、システム間チャネルアダプタ26
0が初期設定されたとき、固定値にセットされる。
【0056】ハードウェア262,263,264,2
65,266,267,268,269の操作集合によ
り含まれる第2のレジスタは、ptr レジスタ271とい
われる。ptr レジスタ271はページチェインテーブル
200から取り出される次のページチェインワードを指
すポインタを含む。
65,266,267,268,269の操作集合によ
り含まれる第2のレジスタは、ptr レジスタ271とい
われる。ptr レジスタ271はページチェインテーブル
200から取り出される次のページチェインワードを指
すポインタを含む。
【0057】ハードウェア262,263,264,2
65,266,267,268,269の操作集合は、
ステータスレジスタ272と呼ばれる第3のレジスタを
含む。ステータスレジスタ272は、ページチェインテ
ーブル200,250,251,252,253,25
4,255,および256(図2)のページチェインワ
ード204(図3)を実行する間に生じたかもしれない
正常(または、任意の異常)状態に対するレポジトリで
ある。チェインフラグの終りを含むページチェインワー
ドを実行した後、ステータスレジスタ272の値を、関
連するページチェインテーブル200の第1のクォドワ
ード202に記憶することができる。第1のクォドワー
ド202を用いてページチェインテーブル200の実行
ステータスを示すことに注意すべきである。所定のペー
ジチェインが何等かの理由で早まって終了した場合、す
なわち、チェインフラグの終りが存在する時点以前に終
了した場合、ステータスレジスタ272の値は関連する
ページチェインテーブル200の第1のクォドワードに
直に入れらる。
65,266,267,268,269の操作集合は、
ステータスレジスタ272と呼ばれる第3のレジスタを
含む。ステータスレジスタ272は、ページチェインテ
ーブル200,250,251,252,253,25
4,255,および256(図2)のページチェインワ
ード204(図3)を実行する間に生じたかもしれない
正常(または、任意の異常)状態に対するレポジトリで
ある。チェインフラグの終りを含むページチェインワー
ドを実行した後、ステータスレジスタ272の値を、関
連するページチェインテーブル200の第1のクォドワ
ード202に記憶することができる。第1のクォドワー
ド202を用いてページチェインテーブル200の実行
ステータスを示すことに注意すべきである。所定のペー
ジチェインが何等かの理由で早まって終了した場合、す
なわち、チェインフラグの終りが存在する時点以前に終
了した場合、ステータスレジスタ272の値は関連する
ページチェインテーブル200の第1のクォドワードに
直に入れらる。
【0058】ハードウェア262,263,264,2
65,266,267,268,269の操作集合によ
り含まれる第4のレジスタは、事前取り出しレジスタ2
73である。事前取り出しレジスタ273は、ハードウ
ェア262,263,264,265,266,26
7,268,269に対する候補である次のページチェ
インワードを含む。システム間チャネルアダプタ260
は各チャネル247,248に対してページチェインワ
ード実行レジスタ274,275を含む。ページチェイ
ンワード実行レジスタ274,275は、それぞれ、ハ
ードウェア262,263,264,265,266,
267,268,269の4つの操作集合で共用され
る。例えば、ページチェインワード実行レジスタ274
はハードウェア262,263,264,および265
の操作集合により共用される。ページチェインワード実
行レジスタ274は、ハードウェア266,267,2
68,269の操作集合により共用される。
65,266,267,268,269の操作集合によ
り含まれる第4のレジスタは、事前取り出しレジスタ2
73である。事前取り出しレジスタ273は、ハードウ
ェア262,263,264,265,266,26
7,268,269に対する候補である次のページチェ
インワードを含む。システム間チャネルアダプタ260
は各チャネル247,248に対してページチェインワ
ード実行レジスタ274,275を含む。ページチェイ
ンワード実行レジスタ274,275は、それぞれ、ハ
ードウェア262,263,264,265,266,
267,268,269の4つの操作集合で共用され
る。例えば、ページチェインワード実行レジスタ274
はハードウェア262,263,264,および265
の操作集合により共用される。ページチェインワード実
行レジスタ274は、ハードウェア266,267,2
68,269の操作集合により共用される。
【0059】ハードウェア262,263,264,2
65,266,267,268,269の操作集合を、
それぞれ、幾つかの操作モードのうちの任意の1つにエ
ンゲージさせることができる。例えば、1つのこのよう
な操作モードは"EMPTY" である。"EMPTY" はシステム間
チャネルアダプタ260が中央プロセッサ110(図
1)および/またはI/O プロセッサ108(図1)のイ
ニシャティブに対して待機する。別の操作モードは"ACT
IVE"である。このモードでは、実行レジスタ274がハ
ードウェア262,263,264,265の所定の操
作集合により「所有」される。第3のモードは"DISCONN
ECTED"である。このモードでは、システム間チャネルア
ダプタ260が共用電子記憶装置116(図1)からの
応答に対して待機する。このような応答は特定の実行レ
ジスタ274,275の所有に対して再活動化し送信権
をビッド (bid)する試みを表す。
65,266,267,268,269の操作集合を、
それぞれ、幾つかの操作モードのうちの任意の1つにエ
ンゲージさせることができる。例えば、1つのこのよう
な操作モードは"EMPTY" である。"EMPTY" はシステム間
チャネルアダプタ260が中央プロセッサ110(図
1)および/またはI/O プロセッサ108(図1)のイ
ニシャティブに対して待機する。別の操作モードは"ACT
IVE"である。このモードでは、実行レジスタ274がハ
ードウェア262,263,264,265の所定の操
作集合により「所有」される。第3のモードは"DISCONN
ECTED"である。このモードでは、システム間チャネルア
ダプタ260が共用電子記憶装置116(図1)からの
応答に対して待機する。このような応答は特定の実行レ
ジスタ274,275の所有に対して再活動化し送信権
をビッド (bid)する試みを表す。
【0060】実行レジスタ274,275はそれぞれ単
一のアウトバウンドページャ276に対して競合すると
ともに、インバウンドページャ277に対して競合す
る。これらアウトバウンドページャ276とインバウン
ドページャ277に対する競合は、その実行レジスタ2
74,275が同一のページ276,277に対して競
合しているときはいつでも、実行レジスタ274,27
5オペレーションを逐次化させることになることを表
す。
一のアウトバウンドページャ276に対して競合すると
ともに、インバウンドページャ277に対して競合す
る。これらアウトバウンドページャ276とインバウン
ドページャ277に対する競合は、その実行レジスタ2
74,275が同一のページ276,277に対して競
合しているときはいつでも、実行レジスタ274,27
5オペレーションを逐次化させることになることを表
す。
【0061】図2および図3のページチェインワード2
04,206は種々の命令を含むことができる。図4は
送信メッセージ読み取り命令を含む一連のページチェイ
ンワード204,206,208の内容を示す。送信メ
ッセージ読み取り命令が発行されると直に、予備試験が
行われる。この予備試験には、妥当性検査、許可検証、
および/またはパス探索を含む。これらの検査が行われ
た後、中央プロセッサ110(図1)および/またはI/
O プロセッサ108(図1)は、ページチェインワード
204,206,208を、選択されたページチェイン
テーブル200内に構成する。これらのページチェイン
ワード204,206,208は送信メッセージ読み取
り命令を表す。
04,206は種々の命令を含むことができる。図4は
送信メッセージ読み取り命令を含む一連のページチェイ
ンワード204,206,208の内容を示す。送信メ
ッセージ読み取り命令が発行されると直に、予備試験が
行われる。この予備試験には、妥当性検査、許可検証、
および/またはパス探索を含む。これらの検査が行われ
た後、中央プロセッサ110(図1)および/またはI/
O プロセッサ108(図1)は、ページチェインワード
204,206,208を、選択されたページチェイン
テーブル200内に構成する。これらのページチェイン
ワード204,206,208は送信メッセージ読み取
り命令を表す。
【0062】送信メッセージ読み取り命令の第1ページ
チェインワード204は、「ページアウト」フィールド
279を含み、「ページアウト」フィールド279の後
に、DISC(切断)フィールド280と、LCD (リンク制
御データ)フィールド281と、MCB (メッセージ制御
ブロック)フィールド282を含む。MCB (メッセージ
制御ブロック)フィールド282はMCB の記憶アドレス
を含む。第2ページチェインワード206は「ページイ
ン」フィールド283を含み、「ページイン」フィール
ド283の後に、DISCフィールド284と、LCD フィー
ルド285と、DATAフィールド286を含む。DATAフィ
ールド286はそのデータの記憶アドレスを含む。第3
ページチェインワード208は「ページイン」フィール
ド287を含み、「ページイン」フィールド287の後
に、EOC (チェイン終り)フィールド288と、LCD
(リンク制御データ)フィールド888と、MRB (メッ
セージ応答ブロック)フィールド289とを含む。
チェインワード204は、「ページアウト」フィールド
279を含み、「ページアウト」フィールド279の後
に、DISC(切断)フィールド280と、LCD (リンク制
御データ)フィールド281と、MCB (メッセージ制御
ブロック)フィールド282を含む。MCB (メッセージ
制御ブロック)フィールド282はMCB の記憶アドレス
を含む。第2ページチェインワード206は「ページイ
ン」フィールド283を含み、「ページイン」フィール
ド283の後に、DISCフィールド284と、LCD フィー
ルド285と、DATAフィールド286を含む。DATAフィ
ールド286はそのデータの記憶アドレスを含む。第3
ページチェインワード208は「ページイン」フィール
ド287を含み、「ページイン」フィールド287の後
に、EOC (チェイン終り)フィールド288と、LCD
(リンク制御データ)フィールド888と、MRB (メッ
セージ応答ブロック)フィールド289とを含む。
【0063】図5ないし図10は送信メッセージ読み取
り命令に対する操作シーケンスを示すフローチャートで
ある。送信メッセージ読み取り命令はブロック501
(図5)から動作を開始する。ブロック501にて、通
知シグナルを中央プロセッサ110(図1)またはI/O
プロセッサ108からシステム間チャネルアダプタ26
0に伝送する。その通知シグナルは識別コードを含む。
その識別コードは所定のページチェインテーブル20
0,250,251,252,253,254,25
5,または256(図2)を一意的に指定する。ブロッ
ク503(図5)にて、指定されたページチェインテー
ブル200,250,251,252,253,25
4,255,または256(図2)に対応するハードウ
ェア262,263,264,265,266,26
7,268,または269(図2)の操作集合は、第1
ページチェインワードをページチェインテーブルから取
り出し、ページチェインワード事前取り出しレジスタ2
73(図2)に入れる。
り命令に対する操作シーケンスを示すフローチャートで
ある。送信メッセージ読み取り命令はブロック501
(図5)から動作を開始する。ブロック501にて、通
知シグナルを中央プロセッサ110(図1)またはI/O
プロセッサ108からシステム間チャネルアダプタ26
0に伝送する。その通知シグナルは識別コードを含む。
その識別コードは所定のページチェインテーブル20
0,250,251,252,253,254,25
5,または256(図2)を一意的に指定する。ブロッ
ク503(図5)にて、指定されたページチェインテー
ブル200,250,251,252,253,25
4,255,または256(図2)に対応するハードウ
ェア262,263,264,265,266,26
7,268,または269(図2)の操作集合は、第1
ページチェインワードをページチェインテーブルから取
り出し、ページチェインワード事前取り出しレジスタ2
73(図2)に入れる。
【0064】ブロック505にて、ページチェインワー
ド実行レジスタ274,275(図2)が解放される
と、第1ページチェインワードはそのレジスタにゲート
される。ブロック507にて、ページチェインワードの
実行を開始する。ブロック511(図6)にて、送信メ
ッセージ読み取り命令に対応するMCB (メッセージ制御
ブロック)282(図4)は、主記憶領域127から取
り出され、共用電子記憶装置116(図1)に送られ
る。MCB 282は、フロントエトンドロジック回路12
1(図1)を用いて、共用電子記憶装置116に送られ
る。フロントエンドロジック回路121は光ファイバ通
信リンクを含むことができる。
ド実行レジスタ274,275(図2)が解放される
と、第1ページチェインワードはそのレジスタにゲート
される。ブロック507にて、ページチェインワードの
実行を開始する。ブロック511(図6)にて、送信メ
ッセージ読み取り命令に対応するMCB (メッセージ制御
ブロック)282(図4)は、主記憶領域127から取
り出され、共用電子記憶装置116(図1)に送られ
る。MCB 282は、フロントエトンドロジック回路12
1(図1)を用いて、共用電子記憶装置116に送られ
る。フロントエンドロジック回路121は光ファイバ通
信リンクを含むことができる。
【0065】ブロック513にて、第1ページチェイン
ワードが実行レジスタ274,275(図2)に転送さ
れた後、第2ページチェインワードは記憶装置のハード
ウェアシステム領域261(図2)から取り出され、事
前取り出しレジスタ273(図2)に入れられる。この
例では、第1ページチェインワードのDISCフィールド2
80(図4)は、"on"の状態を示す値を含む。ブロック
515(図6)にて、実行レジスタ274,275(図
2)は、第1ページチェインワードが完了すると直に解
放される。ブロック517(図6)にて、共用電子記憶
装置116がMCB を受信し解釈し、しかも、続行可能状
態であることを、共用電子記憶装置116がシグナルす
るまで、第2ページチェインワードは事前取り出しレジ
スタ273(図2)に保留される。
ワードが実行レジスタ274,275(図2)に転送さ
れた後、第2ページチェインワードは記憶装置のハード
ウェアシステム領域261(図2)から取り出され、事
前取り出しレジスタ273(図2)に入れられる。この
例では、第1ページチェインワードのDISCフィールド2
80(図4)は、"on"の状態を示す値を含む。ブロック
515(図6)にて、実行レジスタ274,275(図
2)は、第1ページチェインワードが完了すると直に解
放される。ブロック517(図6)にて、共用電子記憶
装置116がMCB を受信し解釈し、しかも、続行可能状
態であることを、共用電子記憶装置116がシグナルす
るまで、第2ページチェインワードは事前取り出しレジ
スタ273(図2)に保留される。
【0066】ブロック519(図7)にて、共用電子記
憶装置116(図1)はそのデータを通信リンク123
を介してフロントエンドロジック回路121に送信す
る。この時点で、「送信メッセージ読み取り」を開始す
るハードウェア262,263,264,265,26
6,267,268,または269(図2)の操作集合
は、読み取りデータが到達したことを通知する。ブロッ
ク521(図7)にて、このアクションにより、事前取
り出しレジスタ273(図2)のページチェインワード
の保留が解除される。
憶装置116(図1)はそのデータを通信リンク123
を介してフロントエンドロジック回路121に送信す
る。この時点で、「送信メッセージ読み取り」を開始す
るハードウェア262,263,264,265,26
6,267,268,または269(図2)の操作集合
は、読み取りデータが到達したことを通知する。ブロッ
ク521(図7)にて、このアクションにより、事前取
り出しレジスタ273(図2)のページチェインワード
の保留が解除される。
【0067】ブロック523にて、指定されたページチ
ェインテーブル200,250,251,252,25
3,254,255,または256(図2)に対応する
ハードウェア262,263,264,265,26
6,267,268,および/または269(図2)の
操作集合は、実行レジスタ274または275(図2)
の使用に対して競合する。ブロック525(図8)に
て、実行レジスタ(274または275)に対するビッ
ド(bid) が成功すると、ブロック526にて、第2ペー
ジチェインワード206(図4)が実行される。ブロッ
ク527(図8)にて、そのデータは指定された主記憶
領域127(図1)に入れられる。
ェインテーブル200,250,251,252,25
3,254,255,または256(図2)に対応する
ハードウェア262,263,264,265,26
6,267,268,および/または269(図2)の
操作集合は、実行レジスタ274または275(図2)
の使用に対して競合する。ブロック525(図8)に
て、実行レジスタ(274または275)に対するビッ
ド(bid) が成功すると、ブロック526にて、第2ペー
ジチェインワード206(図4)が実行される。ブロッ
ク527(図8)にて、そのデータは指定された主記憶
領域127(図1)に入れられる。
【0068】ブロック528にて、ブロック513−5
27(図5−図8)を参照して記述したサイクルが第3
ページチェインワード208に対して繰り返される。ブ
ロック528にて、第3ページチェインワードが記憶装
置のハードウェアシステム領域261(図2)から取り
出され、事前取り出しレジスタ273に入れられる。第
2ページチェインワード206(図2)が"on"状態を示
すDISCフィールドを有するので、そのサイクルが繰り返
される。よって、ブロック528(図8)にて、一度、
第3ページチェインワード208が取り出されると、ブ
ロック529にて、オペレーションが中断され、期待さ
れるMRB フィールド289(図4)の受信が保留され
る。一度、第2ページチェインワード206(図4)が
完了すると、ブロック529(図8)にて、実行レジス
タ274または275(図2)が解放される。
27(図5−図8)を参照して記述したサイクルが第3
ページチェインワード208に対して繰り返される。ブ
ロック528にて、第3ページチェインワードが記憶装
置のハードウェアシステム領域261(図2)から取り
出され、事前取り出しレジスタ273に入れられる。第
2ページチェインワード206(図2)が"on"状態を示
すDISCフィールドを有するので、そのサイクルが繰り返
される。よって、ブロック528(図8)にて、一度、
第3ページチェインワード208が取り出されると、ブ
ロック529にて、オペレーションが中断され、期待さ
れるMRB フィールド289(図4)の受信が保留され
る。一度、第2ページチェインワード206(図4)が
完了すると、ブロック529(図8)にて、実行レジス
タ274または275(図2)が解放される。
【0069】第3ページチェインワード208は、共用
電子記憶装置116(図1)が続行可能になるまで(図
8)、事前取り出しレジスタ273(図2)に保留され
る。ブロック531にて、一度、続行可能になると、共
用電子記憶装置116(図1)はMRB (メッセージ応答
ブロック)289(図4)を作成し、そのMRB をフロン
トエンドロジック回路121(図1)に送信する。次
に、ブロック532にて、ハードウェア262,26
3,264,265,266,267,268,および
/または269(図2)の操作集合が保留解除される。
ブロック533(図9)にて、ハードウェアの操作集合
が実行レジスタ274または275(図2)の使用に対
して競合する。
電子記憶装置116(図1)が続行可能になるまで(図
8)、事前取り出しレジスタ273(図2)に保留され
る。ブロック531にて、一度、続行可能になると、共
用電子記憶装置116(図1)はMRB (メッセージ応答
ブロック)289(図4)を作成し、そのMRB をフロン
トエンドロジック回路121(図1)に送信する。次
に、ブロック532にて、ハードウェア262,26
3,264,265,266,267,268,および
/または269(図2)の操作集合が保留解除される。
ブロック533(図9)にて、ハードウェアの操作集合
が実行レジスタ274または275(図2)の使用に対
して競合する。
【0070】ブロック540にて、実行レジスタ274
または275(図2)に対するビッドが成功すると、ブ
ロック541(図9)にて、第3ページチェインワード
208(図4)が実行レジスタにゲートされる。そし
て、ブロック543(図10)にて、MRB 289が専用
の主記憶場所に移動される。第3ページチェインワード
208には、"on"というチェイン終り(EOC) フィールド
288(図4)の値があるので、ブロック545にて、
ステータスレジスタ272(図2)はページチェインテ
ーブルのステータスフィールド202(図2)にストア
される。ブロック547にて、ハードウェア262,2
63,264,265,266,267,268,およ
び/または269の操作集合がクリアされ、ブロック5
49にて、中央プロセッサ110(図1)および/また
はI/O プロセッサ108(図1)がシグナルされ、その
命令が完了したことを示す。
または275(図2)に対するビッドが成功すると、ブ
ロック541(図9)にて、第3ページチェインワード
208(図4)が実行レジスタにゲートされる。そし
て、ブロック543(図10)にて、MRB 289が専用
の主記憶場所に移動される。第3ページチェインワード
208には、"on"というチェイン終り(EOC) フィールド
288(図4)の値があるので、ブロック545にて、
ステータスレジスタ272(図2)はページチェインテ
ーブルのステータスフィールド202(図2)にストア
される。ブロック547にて、ハードウェア262,2
63,264,265,266,267,268,およ
び/または269の操作集合がクリアされ、ブロック5
49にて、中央プロセッサ110(図1)および/また
はI/O プロセッサ108(図1)がシグナルされ、その
命令が完了したことを示す。
【0071】送信メッセージ読み取り命令によりパフォ
ームされる操作順序は、図5ないし図10を参照して記
述したようになり、送信メッセージ書き込み命令の場合
にパフォームされる操作順序と同様である。しかし、送
信メッセージ読み取り命令の場合は、第1ページチェイ
ンワード204(図4)のDISC280のフィールドが、
予め定めた値を含むCIフラグフィールドと置換される。
第1ページチェインワード204が実行されると直に、
CIフラグフィールドの予め定めた値により、事前に取り
出した第2ページチェインワード206(図2)は、直
に、ページチェインワード実行レジスタ(274または
275)に移動する。この時点では、切断は生じない。
第2ページチェインワード206はデータを主記憶領域
127(図1)から取り出し、そのデータを共用電子記
憶装置116(図1)に伝送するため、通信リンク12
3(図1)に渡す。第2ページチェインワード206
(図4)には"on"というDISCフィールド284値がない
ので、送信メッセージ書き込みオペレーションの残り
は、図5ないし図10で記述した送信メッセージ読み取
りオペレーションの残りと同一である。
ームされる操作順序は、図5ないし図10を参照して記
述したようになり、送信メッセージ書き込み命令の場合
にパフォームされる操作順序と同様である。しかし、送
信メッセージ読み取り命令の場合は、第1ページチェイ
ンワード204(図4)のDISC280のフィールドが、
予め定めた値を含むCIフラグフィールドと置換される。
第1ページチェインワード204が実行されると直に、
CIフラグフィールドの予め定めた値により、事前に取り
出した第2ページチェインワード206(図2)は、直
に、ページチェインワード実行レジスタ(274または
275)に移動する。この時点では、切断は生じない。
第2ページチェインワード206はデータを主記憶領域
127(図1)から取り出し、そのデータを共用電子記
憶装置116(図1)に伝送するため、通信リンク12
3(図1)に渡す。第2ページチェインワード206
(図4)には"on"というDISCフィールド284値がない
ので、送信メッセージ書き込みオペレーションの残り
は、図5ないし図10で記述した送信メッセージ読み取
りオペレーションの残りと同一である。
【0072】以上、本発明の種々の実施例を説明した
が、本発明の精神および範囲を逸脱することなく、種々
の変更および修正を行うことができることは当然であ
る。例えば、図2および図3のデータ構造はシステム間
チャネルページング機構の好ましい一実施例を示す。こ
のデータ構造の他の変形例として、ハードウェアの操作
集合を多かれ少くなかれ利用するような例も可能であ
る。同様に、種々のレジスタおよび/またはページャ共
用を採用することも可能である。システム間ページング
チャネル機構は、図2ないし図4とともに記述したシー
ケンス以外のシーケンスで構成されるページチェインワ
ードをハンドルすることになる。唯一の要件は、データ
リンク接続両端の操作規定が一致することである。
が、本発明の精神および範囲を逸脱することなく、種々
の変更および修正を行うことができることは当然であ
る。例えば、図2および図3のデータ構造はシステム間
チャネルページング機構の好ましい一実施例を示す。こ
のデータ構造の他の変形例として、ハードウェアの操作
集合を多かれ少くなかれ利用するような例も可能であ
る。同様に、種々のレジスタおよび/またはページャ共
用を採用することも可能である。システム間ページング
チャネル機構は、図2ないし図4とともに記述したシー
ケンス以外のシーケンスで構成されるページチェインワ
ードをハンドルすることになる。唯一の要件は、データ
リンク接続両端の操作規定が一致することである。
【0073】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、改善されたシステム間チャ
ネルページング機構をI/O チャネルに提供することがで
きる。
上記のように構成したので、改善されたシステム間チャ
ネルページング機構をI/O チャネルに提供することがで
きる。
【0074】
【図1】本発明に係る基本的な操作環境を示すブロック
図である。
図である。
【図2】本発明に係るページチェインテーブルに対する
データ構造を示すブロック図である。
データ構造を示すブロック図である。
【図3】図2に示すページチェインワードをインプリメ
ントするために採用されたデータ構造を示す図である。
ントするために採用されたデータ構造を示す図である。
【図4】送信メッセージ読み取り命令を含む一連のペー
ジチェインワードの内容を示す図である。
ジチェインワードの内容を示す図である。
【図5】送信メッセージ読み取り命令に対する操作手順
を示すフローチャートである。
を示すフローチャートである。
【図6】送信メッセージ読み取り命令に対する操作手順
(図5の続き)を示すフローチャートである。
(図5の続き)を示すフローチャートである。
【図7】送信メッセージ読み取り命令に対する操作手順
(図6の続き)を示すフローチャートである。
(図6の続き)を示すフローチャートである。
【図8】送信メッセージ読み取り命令に対する操作手順
(図7の続き)を示すフローチャートである。
(図7の続き)を示すフローチャートである。
【図9】送信メッセージ読み取り命令に対する操作手順
(図8の続き)を示すフローチャートである。
(図8の続き)を示すフローチャートである。
【図10】送信メッセージ読み取り命令に対する操作手
順(図9の続き)を示すフローチャートである。
順(図9の続き)を示すフローチャートである。
100 システム間チャネルページング機構 102 システム間チャネル 108 I/O プロセッサ 110,112,113 中央プロセッサ 114 中央プロセッサ複合装置 115 システムバス 116 共用電子記憶装置 123 通信リンク 125 全ハードウェアシーケンサ 260 システム間チャネルアダプタ 261 記憶装置のハードウェアシステム領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マスー ジョーゼフ ミッチェル, ジ ュニア アメリカ合衆国 13760 ニューヨーク 州 エンディコット リッジフィールド ロード 298 (72)発明者 ウィリアム ロバート テイラー アメリカ合衆国 ミネソタ州 ロチェス ター 20ティエイチ アベニュ 1902 アパートメント ディ (56)参考文献 特開 昭61−13359(JP,A) 特開 昭58−10225(JP,A) 特開 平3−252856(JP,A) 特開 昭64−10320(JP,A)
Claims (3)
- 【請求項1】 主記憶領域および複数のエントリを有す
るページチェインテーブルを記憶するハードウェアシス
テム領域を含む記憶手段、複数のプロセッサ、並びに前
記記憶手段および前記複数のプロセッサを接続するシス
テムバスをそれぞれ備える複数の中央プロセッサ複合装
置と、 該複数の中央プロセッサ複合装置によって共用される共
用電子記憶手段と、 該共用電子記憶手段および前記複数の中央プロセッサ複
合装置の間でメッセージを転送するシステム間チャネル
手段とを具備し、 前記ページチェインテーブルはメッセージ送信命令を認
識したプロセッサにより作成され、そのエントリは前記
メッセージ送信命令を実行するためのパラメータを含
み、 前記メッセージはデータ転送を制御するための制御ブロ
ック、データブロック、およびデータ転送を示すメッセ
ージ応答ブロックのうちの少なくとも1つを含み、 前記システム間チャネル手段は、前記システムバスに接
続されたシステム間チャネルアダプタ、および該システ
ム間チャネルアダプタを前記共用電子記憶手段に接続す
るための回路を含み、 前記システム間チャネルアダプタは、各ページチェイン
テーブルに関連するハードウェア機構、および該ハード
ウェア機構に取り出されたページチェインテーブルエン
トリを実行するための実行手段を含むシステム間チャネ
ルページング機構。 - 【請求項2】 請求項1において、前記メッセージ送信
命令を認識したプロセッサは、前記ページチェインテー
ブルの作成を完了すると前記システム間チャネルアダプ
タに通知シグナルを送るシステム間チャネルページング
機構。 - 【請求項3】 請求項1または2において、前記パラメ
ータは、後続エントリの取り出しを続けるか終了するか
を含むフラグを含むシステム間チャネルページング機
構。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US94060692A | 1992-09-04 | 1992-09-04 | |
US940606 | 1992-09-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06168213A JPH06168213A (ja) | 1994-06-14 |
JP2587190B2 true JP2587190B2 (ja) | 1997-03-05 |
Family
ID=25475140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5181216A Expired - Lifetime JP2587190B2 (ja) | 1992-09-04 | 1993-07-22 | システム間チャネルページング機構 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5410655A (ja) |
JP (1) | JP2587190B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5584009A (en) * | 1993-10-18 | 1996-12-10 | Cyrix Corporation | System and method of retiring store data from a write buffer |
US6247093B1 (en) * | 1995-09-01 | 2001-06-12 | Hitachi, Ltd. | Data processing apparatus for executing synchronous instructions prior to executing asynchronous instructions |
EP0803803B1 (en) * | 1996-04-26 | 2008-10-01 | Texas Instruments Incorporated | Method of configuring a data packet transfer device |
US6128689A (en) * | 1997-04-14 | 2000-10-03 | Hms Fieldbus Systems Ab | System for exchanging data through data memory area of common memory in synchronous and asynchronous modes |
US5944797A (en) * | 1997-05-28 | 1999-08-31 | International Business Machines Corporation | Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link |
US5802354A (en) * | 1997-06-09 | 1998-09-01 | International Business Machines Corporation | Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to a test datesource |
US5923890A (en) * | 1997-07-30 | 1999-07-13 | International Business Machines Corporation | Method and apparatus for optimizing the handling of synchronous requests to a coupling facility in a sysplex configuration |
US6704766B1 (en) | 1997-09-10 | 2004-03-09 | International Business Machines Corporation | Method and apparatus for dynamically controlling the execution of a request handler on a processor resource |
US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
US7146566B1 (en) | 1999-12-14 | 2006-12-05 | International Business Machines Corporation | Method and system for multiformat presentation |
US7741661B2 (en) * | 2002-08-14 | 2010-06-22 | Advanced Analogic Technologies, Inc. | Isolation and termination structures for semiconductor die |
US7240182B2 (en) * | 2004-09-16 | 2007-07-03 | International Business Machines Corporation | System and method for providing a persistent function server |
US10120818B2 (en) | 2015-10-01 | 2018-11-06 | International Business Machines Corporation | Synchronous input/output command |
US10063376B2 (en) | 2015-10-01 | 2018-08-28 | International Business Machines Corporation | Access control and security for synchronous input/output links |
US9898227B2 (en) | 2016-04-27 | 2018-02-20 | International Business Machines Corporation | Synchronous input/output virtualization |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4177513A (en) * | 1977-07-08 | 1979-12-04 | International Business Machines Corporation | Task handling apparatus for a computer system |
US4402046A (en) * | 1978-12-21 | 1983-08-30 | Intel Corporation | Interprocessor communication system |
JPS5810225A (ja) * | 1981-07-13 | 1983-01-20 | Nec Corp | 入出力制御方式 |
US4777595A (en) * | 1982-05-07 | 1988-10-11 | Digital Equipment Corporation | Apparatus for transferring blocks of information from one node to a second node in a computer network |
US4512016A (en) * | 1983-02-04 | 1985-04-16 | At&T Information Systems Inc. | Digital communication station signaling control |
IT1206331B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Architettura di sistema di elaborazione dati. |
US4881164A (en) * | 1983-12-30 | 1989-11-14 | International Business Machines Corporation | Multi-microprocessor for controlling shared memory |
CA1228677A (en) * | 1984-06-21 | 1987-10-27 | Cray Research, Inc. | Peripheral interface system |
US5123101A (en) * | 1986-11-12 | 1992-06-16 | Xerox Corporation | Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss |
JPS6410320A (en) * | 1987-07-03 | 1989-01-13 | Nec Corp | I/o load dispersion system for secondary memory file |
JPS6450152A (en) * | 1987-08-20 | 1989-02-27 | Fujitsu Ltd | Communication controller |
US5218684A (en) * | 1987-09-04 | 1993-06-08 | Digital Equipment Corporation | Memory configuration system |
JPH02310664A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 共有メモリを用いた通信方式 |
JPH03252856A (ja) * | 1990-03-02 | 1991-11-12 | Mitsubishi Electric Corp | プログラムの処理方式 |
-
1993
- 1993-07-22 JP JP5181216A patent/JP2587190B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-13 US US08/305,502 patent/US5410655A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5410655A (en) | 1995-04-25 |
JPH06168213A (ja) | 1994-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2587190B2 (ja) | システム間チャネルページング機構 | |
EP0563623B1 (en) | Communicating messages between processors and a coupling facility | |
JP3280759B2 (ja) | 入力/出力制御装置および方法 | |
US4860244A (en) | Buffer system for input/output portion of digital data processing system | |
US4419728A (en) | Channel interface circuit providing virtual channel number translation and direct memory access | |
KR920004402B1 (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
CA1247249A (en) | System bus means for inter-processor communication | |
JPS6024499B2 (ja) | 分散型多重デ−タ処理装置システム | |
US5845145A (en) | System for generating and sending a critical-world-first data response packet by creating response packet having data ordered in the order best matching the desired order | |
US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
US5745727A (en) | Linked caches memory for storing units of information | |
US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
EP0546354B1 (en) | Interprocessor communication system and method for multiprocessor circuitry | |
US5206935A (en) | Apparatus and method for fast i/o data transfer in an intelligent cell | |
JP2859178B2 (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
EP0376003A2 (en) | Multiprocessing system with interprocessor communications facility | |
KR950004249B1 (ko) | 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) | |
JPH04156655A (ja) | マルチプロセッサシステム | |
JPH064464A (ja) | 周辺装置アクセス装置 | |
JPH0675796A (ja) | パリティエラー記録装置 | |
WO1996033466A1 (en) | Performing input/output operations in a multiprocessor system | |
EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
EP1380954B1 (en) | Computer system and data processing method | |
JP2971119B2 (ja) | 複数プロセッサシステムにおける高速データ転送方式 | |
JPH064437A (ja) | エラー表示機能付きファーストインファーストアウトバッファ及びそれを使用した読出し装置の制御方法 |