JP2566652B2 - ドットライン型記録器 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ローファーグラム等のように時間と共に変
化するデータ、例えばソーナで測定した海底波形等のよ
うなデータを、ドットライン方式で記録紙上に記録する
ドットライン型記録器、特にそのキャラクタ印字方式に
関するものである。

（従来の技術） 従来、このような分野の技術としては、例えば第２図
のようなものがあった。以下、その構成を図を用いて説
明する。

第２図は、従来のドットライン型記録器の一構成例を
示す概略のブロック図である。

このドットライン型記録器は、ローファーグラム等の
ように時間と共に変化するデータDAを記録紙１に印字し
ている途中で、コメント文等のキャラクタCHを印字する
ことができる記録器である。この記録器は、図示しない
制御回路等に接続されたインタフェース２を備え、その
インタフェース２から出力される入力データDi、データ
出力制御信号DAC、キャラクタ選択信号CHS及びキャラク
タ出力制御信号CHCの内、その入力データDi及びデータ
出力制御信号DACにはデータメモリ３が接続されると共
に、キャラクタ選択信号CHS及びキャラクタ出力制御信
号CHCにはキャラクタメモリ４が接続されている。

キャラクタ出力制御信号CHCはインバータ５で反転さ
れ、その反転信号と、データメモリ３から出力されるデ
ータDAとが、ANDゲート６に接続されている。キャラク
タメモリ４から出力されるキャラクタCHと、ANDゲート
６の出力とは、ORゲート７を介してヘッド駆動回路８に
接続され、そのヘッド駆動回路８の出力側が、ドットラ
イン型のプリントヘッド９に接続されている。プリント
ヘッド９により印字される記録紙１は、紙送りローラ10
により、第２図の矢印方向に送られる。

第３図は、第２図の印字状態を示す図であり、この図
を参照しつつ第２図の動作を説明する。

図示しない制御回路等からインタフェース２を介して
送られてきたローファーグラム等の入力データDiは、デ
ータメモリ３に記憶される。インタフェース２からデー
タ出力制御信号DACが入力されると、データメモリ３に
記憶されたデータDAが出力され、そのデータDAがANDゲ
ート６及びORゲート７を介してヘッド駆動回路８に送ら
れる。すると、ヘッド駆動回路８によってプリントヘッ
ド９が動作し、第３図に示すように、記録紙１上にデー
タDAが横方向のライン状に逐次印字されていく。

データDAの印字中において、インタフェース２からキ
ャラクタ選択信号CHS及びキャラクタ出力制御信号CHCが
キャラクタメモリ４に入力されると、キャラクタ選択信
号CHSにより、キャラクタメモリ４に記憶されたキャラ
クタのフォント（字母）が選択され、キャラクタ出力制
御信号CHCによってそのキャラクタメモリ４から、例え
ば“ABC"のキャラクタCHが出力される。

ここで、インタフェース２から供給されるキャラクタ
出力制御信号CHCがインバータ５で反転され、そのイン
バータ５の出力によってANDゲート６がオフ状態になる
ため、データメモリ３から出力されたデータDAが、その
ANDゲート６でカットされる。そのため、キャラクタメ
モリ４から出力されたキャラクタCHは、ORゲート７を介
してヘッド駆動回路８に送られるので、そのヘッド駆動
回路８の出力によってプリントヘッド９が動作し、第３
図に示すように、キャラクタ“ABC"が記録紙１上に印字
される。

このように、データDAを記録紙１上に印字している途
中で、コメント文等のキャラクタCHを印字することがで
きる。

（発明が解決しようとする課題） しかしながら、上記構成の記録器では、ドットライン
方式を採用しているので、ローファーグラム等のように
時間と共に変化するデータDAを高精度に印字することが
可能であるが、キャラクタCHを印字すると、ANDゲート
６によってデータDAの出力が禁止されるので、キャラク
タCHを印字したラインにおいて空白箇所1aが生じ、その
空白箇所1aにおいてデータDAの記録が白ぬけしてしま
い、データDAの記録精度が低下するという問題があり、
これを比較的簡単な回路構成で、かつ印字速度を低下さ
せることなく解決することが困難であった。

本発明は、前記従来技術が持っていた課題として、キ
ャラクタの印字によってそのラインに空白箇所が生じて
データが白ぬけしてしまうという点について、比較的簡
単な回路構成で、かつ印字速度を低下させることなく解
決したドットライン型記録器を提供するものである。

（課題を解決するための手段） 本発明は、前記課題を解決するために、ドットライン
型記録器において、記録紙上に印字すべきデータを記憶
し、データ出力制御信号に応答して該記憶データを出力
するデータメモリと、キャラクタ符号が含まれたキャラ
クタ選択信号を記憶し、該キャラクタ符号を、前記記録
紙上に印字すべきキャラクタに変換した後に、キャラク
タ出力制御信号に応答して該キャラクタを出力するキャ
ラクタメモリと、前記キャラクタ選択信号中に挿入され
た特定符号と予め設定された設定符号とを比較し、両符
号の一致時に一致信号を出力し、両符号の不一致時に不
一致信号を出力するキャラクタ比較器と、前記一致信号
に基づき前記キャラクタ出力制御信号を遮断して第１の
信号を出力し、前記不一致信号に基づき前記キャラクタ
出力制御信号を導通させて第２の信号を出力する出力制
御回路とを、備えている。さらに、前記第１の信号に基
づき導通状態となって前記データメモリの出力データを
通過させ、前記第２の信号に基づき遮断状態となって前
記データメモリの出力データの通過を遮断する第１のゲ
ート回路と、前記第１のゲート回路が導通状態の時には
該第１のゲート回路の出力データを通過させ、前記第１
のゲート回路が遮断状態の時には前記キャラクタメモリ
の出力キャラクタを通過させる第２のゲート回路と、前
記第２のゲート回路の出力信号に応答してドットライン
型のプリントヘッドを駆動し、前記データメモリの出力
データ及び前記キャラクタメモリの出力キャラクタを前
記記録紙の同一ライン上に逐次印字させるヘッド駆動回
路とが、設けられている。

（作 用） 本発明によれば、以上のようにドットライン型記録器
を構成したので、キャラクタ選択信号中に、印字すべき
キャラクタ符号とは別のナルキャラクタ（null charact
er,意味の欠如符号）等の特定符号を挿入すると共に、
この特定符号に対応する設定符号を予めキャラクタ比較
器に設定しておけば、このキャラクタ比較器は、キャラ
クタ選択信号が入力された場合、該キャラクタ選択信号
中の特定符号と予め設定された設定符号とを比較し、両
符号の一致時に一致信号を出力し、両符号の不一致時に
不一致信号を出力する。一致信号が出力されると、出力
制御回路では、キャラクタ出力制御信号が入力されてい
ることを条件に、前記一致信号に基づき第１の信号を出
力して第１のゲート回路を導通状態にする。このよう
に、キャラクタ選択信号中の特定符号がキャラクタ比較
器によって選択された場合には、該キャラクタ比較器か
ら出力される一致信号により、データメモリの出力禁止
状態が解除され、キャラクタ印字ラインにおける該キャ
ラクタ印字領域外においてデータの印字が連続して行わ
れ、キャラクタ印字によるラインの白ぬけがなくなる。
従って、前記課題を解決できるのである。

（実施例） 第１図は、本発明の実施例を示すドットライン型記録
器の概略の構成ブロック図である。

このドットライン型記録器は、サーマル（感熱）方式
の記録器を示すもので、紙送りローラ20等によって第１
図の矢印方向に移動する感熱記録紙あるいは熱転写型記
録紙のような記録紙21上に、ローファーグラム等のよう
に時間と共に変化するデータDAを印字すると共に、数
字、英文字、特殊文字等のキャラクタCHを印字するもの
である。

この記録器は、図示しないインタフェース等から入力
される入力データDi、カウンタ制御信号DAC1、読出し信
号DAC2及び書込み信号WT1を入力するデータメモリ30
と、同じく図示しないインタフーェス等から入力される
キャラクタ選択信号CHC、キャラクタ出力制御信号CHC
1、カウンタ制御信号CHC2、書込み信号WT2、読出し信号
RD及びカウンタ制御信号CTを入力するキャラクタメモリ
40と、前記キャラクタ選択信号CHCを入力するキャラク
タ比較器50とを、備えている。

データメモリ30は、カウンタ制御信号DAC1によりアド
レスを発生するアドレスカウンタ31と、書込み信号WT1
及び読出し信号DAC2を入力してアドレスカウンタ31から
出力されるアドレスに従い入力データDiの記憶あるいは
記憶されたデータDAの出力を行うランダム・アクセス・
メモリ（以下、RAMという）32とを、備えている。ここ
で、カウンタ制御信号DAC1及び読出し信号DAC2は、デー
タ出力制御信号を構成している。

キャラクタメモリ40は、カウンタ制御信号CHC2を入力
してアドレスを出力するアドレスカウンタ41を備え、そ
のアドレスカウンタ41の出力側には、RAM42を介してリ
ード・オンリ・メモリ（以下、ROMという）43が接続さ
れ、さらにそのROM43の出力側とカウンタ44の出力側と
がセレクタ45に接続されている。

RAM42は、書込み信号WT2の入力時に、アドレスカウン
タ41から出力されるアドレスに従って、キャラクタ選択
信号CHCを記憶し、さらに読出し信号RDの入力時に、ア
ドレスカウンタ41のアドレスに基づき、記憶したキャラ
クタ選択信号CHCをROM43へ出力する回路である。ROM43
は、キャラクタのフォント等を記憶しており、RAM42か
ら出力されたキャラクタ選択信号CHCにより、所定のフ
ォントを選択してセレクタ45へ出力するメモリである。

カウンタ44は、カウンタ制御信号CTにより計数動作を
行う機能を有し、アップカウンタ等で構成されている。
セレクタ45は、ROM43から出力されるパラレル信号をカ
ウンタ44の出力により、シリアル信号であるキャラクタ
CHに変換するためのパラレル／シリアル変換機能を有
し、キャラクタ出力制御信号CHC1により、変換したキャ
ラクタCHを出力する回路である。

キャラクタ比較器50は、設定符号として例えばナル符
号を設定するスイッチ51を備え、そのスイッチ51にコン
パレータ52が接続されている。コンパレータ52は、キャ
ラクタ選択信号CHC中に挿入された特定符号（例えばソ
ナル符号）と、スイッチ51で設定されたナル符号とを比
較し、両符号が一致した時には一致信号S52を出力し、
両符号が不一致の時には不一致信号（即ち、一致信号S5
2の反転信号）を出力する機能を有している。

キャラクタ比較器50の出力側には、信号反転用のイン
バータ60が接続され、そのインバータ60の出力側とキャ
ラクタ出力制御信号CHC1とが、出力制御回路である例え
ばNANDゲート61の入力側に接続されている。NANDゲート
61の出力側とデータメモリ30の出力側とは、第１のゲー
ト回路である例えばANDゲート62に接続され、さらにそ
のANDゲート62の出力側とキャラクタメモリ40の出力側
とが、第２のゲート回路である例えばORゲート63とヘッ
ド駆動回路64とを介してプリントヘッド65に接続されて
いる。プリントヘッド65は、例えばライン型のサーマル
ヘッドで構成されている。

第４図は、第１図の印字状態を示す図であり、この図
を参照しつつ第１図の動作を説明する。

キャラクタ選択信号CHC中には印字すべきキャラクタ
符号の他に、特定符号として例えばナル符号が予め挿入
されている。そのため、そのナル符号に対応して、キャ
ラクタ比較器50中のスイッチ51により、設定符号として
予めナル符号を設定しておく。

図示しないインタフェース等から、入力データDi等の
印字に必要な種々の信号が供給されると、データメモリ
30において、カウンタ制御信号DAC1によってアドレスカ
ウンタ31がRAMアドレスを発生し、読出し信号DAC2を入
力したRAM32がアドレスカウンタ31のアドレスに従って
入力データDiを記憶する。

次に、読出し信号DAC2がRAM32に入力されると、アド
レスカウンタ31から出力されるアドレスに従って、その
RAM32に記憶されたデータDAが出力される。データDAはA
NDゲート62、及びORゲート63を介してヘッド駆動回路64
に送られ、そのヘッド駆動回路64の出力により、プリン
トヘッド65が動作して第４図に示すように、データDAが
横方向のライン状に、記録紙21上に印字されていく。

図示しないインタフーェス等からキャラクタ選択信号
CHC等が供給されると、カウンタ制御信号CHC2に基づ
き、アドレスカウンタ41からRAMアドレスが出力され、
書込み信号WT2に基づきRAM42が、アドレスカウンタ41か
らのアドレスに従ってキャラクタ選択信号CHCを記憶す
る。

次に、読出し信号RDがRAM42に入力されると、そのRAM
42はアドレスカウンタ41から出力されるアドレスに従っ
て、記憶したキャラクタ選択信号CHCを読出してそれをR
OM43に与える。すると、ROM43に記憶された所定のフォ
ントが読出されて、セレクタ45側へ送られる。そして、
カウンタ制御信号CTによってカウンタ44が計数動作し、
そのカウンタ44の出力により、ROM43から出力されたパ
ラレルなフォントがセレクタ45でシリアル信号であるキ
ャラクタCHに変換される。セレクタ45は、キャラクタ出
力制御信号CHC1により、変換したキャラクタCHを出力し
てORゲート63側へ送る。

第４図に示すように、キャラクタ選択信号CHC及びキ
ャラクタ出力制御信号CHC1がキャラクタメモリ40に供給
される時は、キャラクタCHとして例えば“ABC"の印字位
置となる。このキャラクタCHの印字位置において、キャ
ラクタ選択信号CHC中のナル符号がコンパレータ52に入
力されると、コンパレータ52ではスイッチ51で設定され
たナル符号と一致するので、“H"レベルの一致信号S52
を出力する。すると、その一致信号S52は、インバータ6
0で反転されてNANDゲート61に与えられるため、“H"レ
ベルのキャラクタ出力制御信号CHC1の入力にもかかわら
ず、そのNANDゲート61から“H"レベルの第１の信号が出
力されてANDゲート62がオフ状態となる。そのため、RAM
32から出力されたデータDAが、ANDゲート62を通り、OR
ゲート63を介してヘッド駆動回路64に与えられ、そのヘ
ッド駆動回路64の出力により、プリントヘッド65が動作
して第４図に示すキャラクタCHと同一ライン上で、ナル
キャラクタNCH、つまりデータDAが印字されることにな
る。

ここで、キャラクタ選択信号CHC中の表示すべきキャ
ラクタ符号がコンパレータ52に入力されると、そのコン
パレータ52から“L"レベルの不一致信号が出力される。
そのため、その“L"レベルがインバータ62で反転され、
NANDゲート61から“L"レベルの第２の信号が出力される
ため、ANDゲート62がオフ状態となる。そして、キャラ
クタ出力制御信号CHC1により、セレクタ45からキャラク
タCHが出力され、そのキャラクタCHがORゲート63を介し
てヘッド駆動回路64に与えられる。ヘッド駆動回路64
は、その出力によりプリントヘッド65を動作させ、第４
図に示すように、例えば“ABC"のようなキャラクタCHを
記録紙21上に印字する。

本実施例では、次のような利点を有している。

従来の第２図の記録器では、キャラクタ出力制御信号
CHCが供給された時に、ANDゲート６をオフ状態にしてデ
ータDAの印字を禁止している。これに対して本実施例で
は、キャラクタ選択信号CHCをキャラクタ比較器50中の
コンパレータ52に入力し、そのコンパレータ52により、
キャラクタ選択信号CHC中の例えばナル符号が選択され
た場合には、そのコンパレータ52から出力される一致信
号S52の出力により、インバータ60及びNANDゲート61を
介してANDゲート62をオン状態にして、RAM32からのデー
タDAの出力禁止状態を解除するようにしている。そのた
め、その解除状態において、つまりキャラクタCHの表示
の不要な位置において、ナルキャラクタNCHがセットさ
れる。このナルキャラクタNCHは、意味の欠如した符号
であるから、そのナルキャラクタNCHの箇所には、RAM32
から出力されるデータDAが印字されることになる。従っ
て、比較的簡単な回路構成で、必要なキャラクタCHのみ
を印字することが可能となるので、従来のようなキャラ
クタ印字によるデータDAの白ぬけをなくし、データDAを
連続して記録紙21上に印刷することができ、それによっ
て記録精度の向上及び印字速度の高速化を図ることがで
きる。

なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。

（ｉ） データメモリ30やキャラクタメモリ40は、他の
メモリ回路で構成してもよい。

（ii） キャラクタ比較器50は、その内のコンパレータ
52を、例えば否定排他的論理和ゲート等で構成する等、
種々の回路で構成できる。

（iii） NANDゲート61は、他のゲート回路や、あるい
はフリップフロップ回路等のような他の出力制御回路で
構成してもよい。同様に、ANDゲート62やORゲート63
は、他のゲート回路等で構成することも可能である。

（iv） プリントヘッド65は、放電破壊方式やレーザビ
ーム方式等の種々の印字ヘッドで構成することが可能で
ある。

（発明の効果） 以上詳細に説明したように、本発明によれば、キャラ
クタ選択信号をキャラクタ比較器に入力し、そのキャラ
クタ選択信号中の特定符号がそのキャラクタ比較器によ
って選択された場合には、該キャラクタ比較器から出力
される一致信号に基づき、出力制御回路によってデータ
メモリの出力禁止状態を解除するようにしたので、比較
的簡単な回路構成で、必要なキャラクタのみを記録紙上
に印字することができ、キャラクタ印字による該キャラ
クタ印字ラインの白ぬけをなくし、本来のデータ記録も
連続して印字できる。従って、データの記録精度が向上
し、時間と共に変化する種々のデータを高速かつ的確に
記録することが可能となる。

【図面の簡単な説明】 第１図は本発明の実施例を示すドットライン型記録器の
概略の構成ブロック図、第２図は従来のドットライン型
記録器の概略の構成ブロック図、第３図は第２図の印字
状態を示す図、第４図は第１図の印字状態を示す図であ
る。 21……記録紙、30……データメモリ、40……キャラクタ
メモリ、50……キャラクタ比較器、61……NANDゲート、
62……ANDゲート、63……ORゲート、64……ヘッド駆動
回路、65……プリントヘッド、CHC……キャラクタ選択
信号、CH……キャラクタ、CHC1……キャラクタ出力制御
信号、CHC2……カウンタ制御信号、DA……データ、DAC1
……カウンタ制御信号、DAC2……読出し信号、RD……読
出し信号、Di……入力データ、NCH……ナルキャラク
タ、S52……一致信号。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−243327（ＪＰ，Ａ) 特開 昭56−33780（ＪＰ，Ａ) 特開 昭55−52969（ＪＰ，Ａ) 特開 昭63−108229（ＪＰ，Ａ) 特公 平１−21443（ＪＰ，Ｂ２) 特公 昭63−39606（ＪＰ，Ｂ２)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】記録紙上に印字すべきデータを記憶し、デ
   ータ出力制御信号に応答して該記憶データを出力するデ
   ータメモリと、 キャラクタ符号が含まれたキャラクタ選択信号を記憶
   し、該キャラクタ符号を、前記記録紙上に印字すべきキ
   ャラクタに変換した後に、キャラクタ出力制御信号に応
   答して該キャラクタを出力するキャラクタメモリと、 前記キャラクタ選択信号中に挿入された特定符号と予め
   設定された設定符号とを比較し、両符号の一致時に一致
   信号を出力し、両符号の不一致時に不一致信号を出力す
   るキャラクタ比較器と、 前記一致信号に基づき前記キャラクタ出力制御信号を遮
   断して第１の信号を出力し、前記不一致信号に基づき前
   記キャラクタ出力制御信号を導通させて第２の信号を出
   力する出力制御回路と、 前記第１の信号に基づき導通状態となって前記データメ
   モリの出力データを通過させ、前記第２の信号に基づき
   遮断状態となって前記データメモリの出力データの通過
   を遮断する第１のゲート回路と、 前記第１のゲート回路が導通状態の時には該第１のゲー
   ト回路の出力データを通過させ、前記第１のゲート回路
   が遮断状態の時には前記キャラクタメモリの出力キャラ
   クタを通過させる第２のゲート回路と、 前記第２のゲート回路の出力信号に応答してドットライ
   ン型のプリントヘッドを駆動し、前記データメモリの出
   力データ及び前記キャラクタメモリの出力キャラクタを
   前記記録紙の同一ライン上に逐次印字させるヘッド駆動
   回路とを、 備えたことを特徴とするドットライン型記録器。