[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2566459B2 - エラスティックバッファ回路 - Google Patents

エラスティックバッファ回路

Info

Publication number
JP2566459B2
JP2566459B2 JP1115732A JP11573289A JP2566459B2 JP 2566459 B2 JP2566459 B2 JP 2566459B2 JP 1115732 A JP1115732 A JP 1115732A JP 11573289 A JP11573289 A JP 11573289A JP 2566459 B2 JP2566459 B2 JP 2566459B2
Authority
JP
Japan
Prior art keywords
signal
circuit
clock
clock signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1115732A
Other languages
English (en)
Other versions
JPH02294123A (ja
Inventor
篤彦 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP1115732A priority Critical patent/JP2566459B2/ja
Priority to CA002016255A priority patent/CA2016255C/en
Priority to US07/520,667 priority patent/US5077761A/en
Publication of JPH02294123A publication Critical patent/JPH02294123A/ja
Application granted granted Critical
Publication of JP2566459B2 publication Critical patent/JP2566459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Relay Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割多元接続（TDMA）方式の衛星通信受信
装置に用いられるエラスティックバッファ回路に関す
る。
〔従来の技術〕
TDMA方式の衛星通信受信装置には、衛星からのバース
ト状データ信号と地上通信系とのタイミングを調整する
ためにエラスティックバッファ回路が用いられる。
第２図は従来のエラスティックバッファ回路の一例の
ブロック図である。同期符号検出回路１は復調器から受
信バースト信号10及び受信再生クロック信号11を受信
し、受信バースト信号10に含まれるバースト同期符号を
検出して検出信号12を出力する。データ記憶回路２はこ
の検出信号12を受け、バースト同期符号に続いて送られ
てくるデータ信号の記憶を開始する。データ記憶回路２
に記憶されたデータ信号は、地上通信系からの読出し開
始信号13によって読出しが開始され、読出しクロック信
号14により出力データ信号15として出力される。なお、
遅延回路３は同期符号検出回路１における時間遅延を補
償するために設けられている。
〔発明が解決しようとする課題〕
上述した従来のエラスティックバッファ回路では、デ
ータ記憶回路２への書込みクロック信号として復調器か
らの受信再生クロック信号11を使用しているため、衛星
からの受信電波が弱くてクロック信号が欠落するクロッ
クスリップ現象が発生すると、データ信号の書込みが実
施されない。従って、クロック信号が回復して次の書込
みが行われるときに、データ記憶回路２上のデータ信号
の書込み位置がずれ、クロックスリップ発生以降のすべ
てのデータがビットずれのため誤りとなりバースト誤り
を引き起こす欠点がある。
本発明の目的は、クロックスリップが発生してもバー
スト誤りを発生しないエラスティックバッファ回路を提
供することである。
〔課題を解決するための手段〕
本発明のエラスティックバッファ回路は、受信バース
ト信号中のバースト同期符号を検出し検出信号を出力す
る同期符号検出回路と、前記検出信号により動作を開始
し前記バースト同期符号に続くデータ信号を一時記憶す
るデータ記憶回路とを有し、時分割多元接続方式の衛星
通信系と地上通信系との間のタイミング調整を行うエラ
スティックバッファ回路において、受信クロック周波数
のＮ倍（Ｎ≧２の整数）の周波数のクロック信号を発生
する安定な発振器と、この発振器の周波数をＮ分周し前
記検出信号で位相が決定される第２のクロック信号を発
生するクロック再生回路とを備え、前記第２のクロック
信号を前記データ記憶回路の書込みクロック信号として
前記データ信号を記憶するよう構成されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図は本発明の一実施例のブロック図である。
本実施例のエラスティックバッファ回路は、同期符号
検出回路１と、データ記憶回路２と、遅延回路３と、受
信クロック周波数のＮ倍の周波数のクロック信号16を発
生する安定な発振器４と、発振器４の出力をＮ分周し同
期符号検出回路１からの検出信号12により分周位相が決
定される第２のクロック信号17を発生するクロック再生
回路５と、遅延回路３からのデータ信号を第２クロック
信号17でリタイミングする位相同期回路６とを備え、デ
ータ記憶回路２は第２のクロック信号17を書込みクロッ
ク信号としてデータ信号を記憶するように構成されてい
る。
発振器４で発生したＮ倍周波数のクロック信号16をク
ロック再生回路５でＮ分周すると、受信再生クロック信
号11と同一周波数のクロック信号を発生するが、その位
相はＮ通りあって確定しない。そこで同期符号検出回路
１からの検出信号12を基準として位相を決定する。これ
によりＮ通りの位相のうち、例えば検出信号12の立上り
直後の位相の第２クロック信号17が発生される。データ
記憶回路２はこの第２のクロック信号17によりデータ信
号を記憶する。
位相同期回路６は、データ記憶回路２における書込み
動作が確実に行われるよう、遅延回路３の出力のデータ
信号のタイミングを再調整する回路であり、Ｎが大きい
場合には無くても差し支えない。
以上の構成によれば、受信電波の減衰によりクロック
スリップが発生しても、書込みクロックが欠落すること
がないので、その時点のデータ信号は誤りとなるかもし
れないが、次のデータ信号の書込み位置がずれることは
ないのでバースト誤りは発生しない。
〔発明の効果〕
以上詳細に説明したように、本発明は、受信クロック
周波数のＮ倍の安定な発振器の出力を分周して連続した
第２のクロック信号を発生させ、この第２のクロック信
号でデータ信号の書込みを行うため、受信再生クロック
信号にクロックスリップが発生しても、ビットずれを生
ずることがないので、バースト誤りが発生しないという
効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図、第２図は従来
のエラスティックバッファ回路の一例のブロック図であ
る。 １……同期符号検出回路、２……データ記憶回路、３…
…遅延回路、４……発振器、５……クロック再生回路、
６……位相同期回路。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】受信バースト信号中のバースト同期符号を
    検出し検出信号を出力する同期符号検出回路と、前記検
    出信号により動作を開始し前記バースト同期符号に続く
    データ信号を一時記憶するデータ記憶回路とを有し、時
    分割多元接続方式の衛星通信系と地上通信系との間のタ
    イミング調整を行うエラスティックバッファ回路におい
    て、受信クロック周波数のＮ倍（Ｎ≧２の整数）の周波
    数のクロック信号を発生する安定な発振器と、この発振
    器の周波数をＮ分周し前記検出信号で位相が決定される
    第２のクロック信号を発生するクロック再生回路とを備
    え、前記第２のクロック信号を前記データ記憶回路の書
    込みクロック信号として前記データ信号を記憶すること
    を特徴とするエラスティックバッファ回路。
JP1115732A 1989-05-08 1989-05-08 エラスティックバッファ回路 Expired - Fee Related JP2566459B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1115732A JP2566459B2 (ja) 1989-05-08 1989-05-08 エラスティックバッファ回路
CA002016255A CA2016255C (en) 1989-05-08 1990-05-08 Elastic buffer circuit
US07/520,667 US5077761A (en) 1989-05-08 1990-05-08 Elastic buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1115732A JP2566459B2 (ja) 1989-05-08 1989-05-08 エラスティックバッファ回路

Publications (2)

Publication Number Publication Date
JPH02294123A JPH02294123A (ja) 1990-12-05
JP2566459B2 true JP2566459B2 (ja) 1996-12-25

Family

ID=14669725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1115732A Expired - Fee Related JP2566459B2 (ja) 1989-05-08 1989-05-08 エラスティックバッファ回路

Country Status (3)

Country Link
US (1) US5077761A (ja)
JP (1) JP2566459B2 (ja)
CA (1) CA2016255C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669798B1 (fr) * 1990-11-23 1994-09-16 Lmt Radio Professionelle Dispositif pour la transmission d'informations synchrones par un reseau asynchrone, notamment un reseau atm.
JPH04286233A (ja) * 1991-03-14 1992-10-12 Nec Corp スタッフ同期回路
SE470502B (sv) * 1992-10-26 1994-06-06 Ericsson Telefon Ab L M Förfarande och anordning för att minimera en faslägesskillnad mellan två dataströmmar före omkoppling
US5602880A (en) * 1993-06-02 1997-02-11 Alcatel Network Systems Method and system for minimizing resynchronization delays in digital microwave radio systems
KR0177733B1 (ko) * 1994-08-26 1999-05-15 정장호 데이타 전송장치의 클럭동기 회로
US5640523A (en) * 1994-09-02 1997-06-17 Cypress Semiconductor Corporation Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US5757872A (en) * 1994-11-30 1998-05-26 Lucent Technologies Inc. Clock recovery circuit
US6298073B1 (en) * 1998-06-26 2001-10-02 Lefever Ronald Stanton Method using elastic buffering for equalizing transmission delays in a non-earth-synchronous multiple satellite data transmission system
EP1419651B1 (en) * 2001-06-05 2017-01-04 LG Electronics, Inc. Wireless receiving apparatus and method
JP3798292B2 (ja) * 2001-10-31 2006-07-19 富士通株式会社 データ同期化回路及び通信インターフェース回路
US7123675B2 (en) * 2002-09-25 2006-10-17 Lucent Technologies Inc. Clock, data and time recovery using bit-resolved timing registers
US7372928B1 (en) 2002-11-15 2008-05-13 Cypress Semiconductor Corporation Method and system of cycle slip framing in a deserializer
US7154249B2 (en) * 2005-02-17 2006-12-26 Teleflex Canada Incorporated Energy discharge apparatus
US7685454B2 (en) * 2006-07-12 2010-03-23 Agere Systems Inc. Signal buffering and retiming circuit for multiple memories
US10084492B2 (en) 2014-05-05 2018-09-25 Raytheon Company Method and system for non-persistent real-time encryption key distribution
US9674804B2 (en) * 2014-12-29 2017-06-06 Hughes Network Systems, Llc Apparatus and method for synchronizing communication between systems with different clock rates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1195899A (en) * 1967-11-21 1970-06-24 Mini Of Technology Improvements in or relating to Synchronising Arrangements in Digital Communications Systems.
US3809820A (en) * 1973-04-03 1974-05-07 Us Navy Multi-channel asynchronous to synchronous converter
US4270183A (en) * 1977-02-11 1981-05-26 Lockheed Aircraft Corp. Data dejittering apparatus
US4596026A (en) * 1983-05-09 1986-06-17 Raytheon Company Asynchronous data clock generator
US4757521A (en) * 1984-05-17 1988-07-12 Tie/Communications, Inc. Synchronization method and apparatus for a telephone switching system
US4718074A (en) * 1986-03-25 1988-01-05 Sotas, Inc. Dejitterizer method and apparatus
US4791488A (en) * 1987-08-12 1988-12-13 Rca Licensing Corporation Line-locked clock signal generation system
US4885758A (en) * 1988-06-06 1989-12-05 Hayes Microcomputer Products, Inc. Speed correction and stop bit control circuit for data communications device

Also Published As

Publication number Publication date
CA2016255A1 (en) 1990-11-09
US5077761A (en) 1991-12-31
CA2016255C (en) 1994-07-26
JPH02294123A (ja) 1990-12-05

Similar Documents

Publication Publication Date Title
JP2566459B2 (ja) エラスティックバッファ回路
US4339817A (en) Clock recovery circuit for burst communications systems
US4669000A (en) Synchronizing circuit
US6845490B2 (en) Clock switching circuitry for jitter reduction
JPH063894B2 (ja) 非同期デ−タ変換回路
JPS639785B2 (ja)
US5937021A (en) Digital phase-locked loop for clock recovery
JP2594742B2 (ja) クロック乗せ換え回路
JPS603251B2 (ja) 同期方式
JP2802143B2 (ja) ビット同期回路
JP3097737B2 (ja) バーストクロック対応メモリ回路
JP2538779B2 (ja) 速度変換回路
JP2616112B2 (ja) 移動通信基地局受信装置
JPH09284253A (ja) バースト通信同期方法及び装置
JPS6247030B2 (ja)
JPH0272735A (ja) データ復調器
JPH0732381B2 (ja) プレジオクロナスバッファ装置
JPH076079A (ja) エラスティックメモリ回路
JPH05234266A (ja) クロックスキュー補正回路
JPS6343025B2 (ja)
JPH084225B2 (ja) 復調回路
JPH08331189A (ja) クロック位相同期回路
JPH0472931A (ja) シンボルタイミング抽出回路
JPH0964854A (ja) ヒットレス切替装置
JPH071884B2 (ja) スタツフ同期方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees