JP2565514B2 - Solid-state imaging device - Google Patents
Solid-state imaging deviceInfo
- Publication number
- JP2565514B2 JP2565514B2 JP62243421A JP24342187A JP2565514B2 JP 2565514 B2 JP2565514 B2 JP 2565514B2 JP 62243421 A JP62243421 A JP 62243421A JP 24342187 A JP24342187 A JP 24342187A JP 2565514 B2 JP2565514 B2 JP 2565514B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- solid
- horizontal
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体光電変換素子を用いる固体撮像装
置に係わり、詳しくは半導体光電変換素子と種々の周辺
回路を同一半導体基板に構成する固体撮像装置に関す
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device using a semiconductor photoelectric conversion element, and more particularly to a solid-state image pickup in which a semiconductor photoelectric conversion element and various peripheral circuits are formed on the same semiconductor substrate. Regarding the device.
従来、半導体光電変換素子を用いる固体撮像装置は電
子スチールカメラ,ファクシミリ,ホームビデオカメ
ラ,放送用カメラ等に広く開発され適用されている。こ
の固体撮像装置には、CCD,BBD等の電荷転送素子或いはM
OSトランジスタ等が広く用いられている。また、近年、
前記固体撮像装置の欠点である信号電荷転送時に電荷洩
れがあること、光検出感度が低いこと等の種々の問題点
を解決するものとして静電誘導トランジスタ(SIT;Sta
tic Induction Transistor:以下、SITと略称する)を
用いた固体撮像装置が、例えば特開昭55年第15229号公
報その他で数多く提案されている。Conventionally, solid-state imaging devices using semiconductor photoelectric conversion elements have been widely developed and applied to electronic still cameras, facsimiles, home video cameras, broadcasting cameras and the like. This solid-state imaging device includes a charge transfer device such as CCD, BBD or M
OS transistors are widely used. In recent years,
The solid-state imaging device that there is a leakage charge is at the signal charge transfer disadvantages of static induction transistors as to solve various problems such that the light detection sensitivity is low (SIT; S ta
tic I nduction T ransistor: below the solid-state imaging device using an abbreviated as SIT) has been proposed, for example, JP-1955 No. 15229 discloses other.
前記種々の固体撮像装置においては、この装置を駆動
させるシフトレジスタ等から成る走査回路,クロック発
生回路等の周辺回路を用いるが、素子自体の欠陥や周辺
回路の動作時にノイズ等が発生するために、又は効率的
な動作や製作を容易にするための種々の提案がなされて
いる。固体撮像装置においては、被写体に関係なく画面
中に固定的にノイズが現われるが、このようなノイズは
固定ノイズと呼ばれている。固定ノイズには受光素子を
構成する半導体装置(以下、素子という)のきず,欠陥
によるノイズ、パターンの不揃いによるノイズ、スイッ
チングノイズなどがあるが、これらを総称して固定パタ
ーンノイズ(Fixed Pattern Noise:以下、FPNと略称
する)と呼ばれている。このようなFPNは、素子の欠
陥,各受光セルパターンの不揃い、各受光セル内に設け
られている増幅素子のオフセット電圧等に起因して生ず
るものである。通常、このFPNを除去するためには、FPN
除去回路や微細化加工の精度向上などによって軽減させ
ることが試みられている。一方、前記素子の外部で発生
するノイズには、駆動パルスや周期信号を発生させるク
ロック・ジェネレータの内部のカウンタで発生する分周
雑音等がある。このようなノイズ等を対策するために開
発された技術の一例としては、テレビジョン学会報告
(昭和60年2月27日 TEHS101−4 E D 839)で自走駆動
法等が提案されている。この自走駆動法は、電子スチー
ルカメラのように高密度実装が要求される場合は、前記
クロック・ジェネレータ等の外部回路で発生するノイズ
が固体撮像装置および信号ラインへの流れ込みを実装技
術のみではで防止するのは困難である事に着目して開発
されたものである。そこで、この自走駆動法では、固体
撮像装置自体のシフトレジスタを駆動信号発生の一部に
利用し、外部に構成したシフトレジスタまたはパルスカ
ウンタを帰掃期間のみ動作するようにして固体撮像装置
が有効画面内を走査している期間は分周雑音が入らない
ようにした方式である。In the above-mentioned various solid-state image pickup devices, peripheral circuits such as a scanning circuit and a clock generating circuit, which are configured to drive the device, are used. However, since defects of the elements themselves or noises are generated during the operation of the peripheral circuits. , Or various proposals have been made to facilitate efficient operation and production. In the solid-state imaging device, noise appears fixedly in the screen regardless of the subject, and such noise is called fixed noise. The semiconductor device constituting a light receiving element on the fixed noise (hereinafter, element hereinafter) Nokizu, noise due to defects, noise due to irregular pattern, but there is a switching noise, fixed pattern noise are collectively these (F ixed P attern N oise: below, are referred to as referred to as FPN). Such an FPN is caused by a defect of an element, an unevenness of each light receiving cell pattern, an offset voltage of an amplifying element provided in each light receiving cell, and the like. Usually, to remove this FPN,
Attempts have been made to reduce this by improving the precision of the removal circuit and miniaturization processing. On the other hand, noise generated outside the element includes frequency dividing noise generated in a counter inside a clock generator that generates a drive pulse and a periodic signal. As an example of a technique developed to prevent such noise, a self-propelled driving method and the like have been proposed in a report by the Television Society (TEHS101-4 ED 839 of February 27, 1985). In this self-propelled driving method, when high-density mounting is required as in an electronic still camera, noise generated in an external circuit such as the clock generator flows into the solid-state image pickup device and the signal line. It was developed by focusing on the fact that it is difficult to prevent it. Therefore, in this self-propelled driving method, the shift register of the solid-state imaging device itself is used as a part of the drive signal generation, and the shift register or the pulse counter externally configured is operated only during the sweep period, and the solid-state imaging device is operated. This is a method in which frequency division noise does not enter during the period of scanning within the effective screen.
更に、CCDカメラ用撮像装置が、テレビジョン学会全
国大会予稿集(1987年)で提案されている。第4図はこ
のCCDカメラ用撮像装置の概略を示す回路構成図であ
る。同図において、パルス発生回路101からの基準クロ
ックパルスは、同期信号発生回路を集積化したIC(以
下、同期信号発生ICという)102と基本クロック発生用
のCCD駆動タイミング回路を集積化したIC(以下、駆動
タイミングICという)103に送出される。周期信号発生I
C102は、基準クロックパルスを基に、CCD104の水平レジ
スタ駆動周波数の2倍の周波数を選んであって前記基準
クロックパルスを分周し、このICに内蔵している垂直カ
ウンタで水平カウンタの出力を分周する。この分周され
た同期信号はCCD104に接続されたビデオ信号プロセッサ
105に送られる。一方、駆動タイミングIC103は、基準ク
ロックパルスを基に、前記同期信号発生IC102からの垂
直駆動パルスと水平駆動パルスに応じてCCD駆動パルス
を発生し、駆動回路106を介してCCD104を駆動走査す
る。このCCDカメラ用撮像装置においては、同期信号発
生IC102及び駆動タイミングIC103には各種パルスを発生
させるためにカウンタが設けられており、このカウンタ
をカウントダウン時などに起因してノイズが発生する場
合がある。このために、駆動タイミングIC102内のカウ
ンタの動作をブランキング期間内に設定することで実効
動作期間にノイズが飛び込まれないようにしている。Furthermore, an imaging device for a CCD camera has been proposed in the National Conference of the Television Society of Japan (1987). FIG. 4 is a circuit configuration diagram showing an outline of the image pickup device for the CCD camera. In the figure, a reference clock pulse from the pulse generation circuit 101 is an IC (hereinafter referred to as a synchronization signal generation IC) 102 in which a synchronization signal generation circuit is integrated and an IC (in which a CCD drive timing circuit for basic clock generation is integrated ( Hereinafter, it is sent to the drive timing IC) 103. Periodic signal generation I
The C102 selects a frequency twice the horizontal register drive frequency of the CCD104 based on the reference clock pulse, divides the reference clock pulse, and outputs the output of the horizontal counter with the vertical counter built in this IC. Divide. This frequency-divided sync signal is a video signal processor connected to the CCD104.
Sent to 105. On the other hand, the drive timing IC 103 generates a CCD drive pulse according to the vertical drive pulse and the horizontal drive pulse from the sync signal generation IC 102 based on the reference clock pulse, and drives and scans the CCD 104 via the drive circuit 106. In this CCD camera imaging device, a counter is provided in the synchronization signal generation IC 102 and the drive timing IC 103 to generate various pulses, and noise may occur due to the countdown of the counter. . Therefore, by setting the operation of the counter in the drive timing IC 102 within the blanking period, noise is prevented from entering the effective operating period.
従来の固体撮像装置においては、素子に構成するCCD,
MOS型トランジスタ等から成る光電変換部を駆動する外
部周辺回路は、駆動クロックパルスを発生するクロック
・ジェネレータ、同期信号発生IC,駆動タイミングIC等
があるが、いずれも前記素子の周辺に外付けされるもの
であって、別チップに構成されているため、実装する際
にノイズ防止や入力信号のなまり防止等をするために
は、高度な実装技術を必要とする。また、各種の駆動回
路等には多数の出力バッファを設けなければならず、回
路構成が複雑となり高密度の集積化や微細化の支障とな
っている。更に、固体撮像装置を動作させるために、ま
た、外部周辺回路からのノイズの混入を防止するために
微妙で複雑なタイミング信号で入力する必要があり回路
構成やパルス制御に多くの問題がある。In the conventional solid-state imaging device, the CCD
The external peripheral circuit that drives the photoelectric conversion unit composed of MOS transistors includes a clock generator that generates a drive clock pulse, a sync signal generation IC, a drive timing IC, etc. Since it is configured on a separate chip, a high level mounting technique is required to prevent noise and blunt the input signal when mounting. Further, various drive circuits and the like must be provided with a large number of output buffers, which complicates the circuit configuration and hinders high-density integration and miniaturization. Further, in order to operate the solid-state imaging device and to prevent noise from being mixed in from an external peripheral circuit, it is necessary to input with a delicate and complicated timing signal, and there are many problems in the circuit configuration and pulse control.
この発明の目的とするところは、このような従来の固
体撮像装置の不具合点に着目してなされたもので、撮像
部,水平・垂直走査回路及び水平クロック発生回路等を
同一半導体基板に構成し、高度な実装技術や複雑な回路
構成及び複雑なパルス制御を必要としない固体撮像装置
を提供するものである。The object of the present invention is to pay attention to the drawbacks of the conventional solid-state image pickup device, and the image pickup unit, the horizontal / vertical scanning circuit, the horizontal clock generation circuit, and the like are formed on the same semiconductor substrate. The present invention provides a solid-state imaging device that does not require sophisticated packaging technology, complicated circuit configuration, and complicated pulse control.
第1図は、この発明による固体撮像装置の基本的な回
路構成図を示し、この固体撮像装置1は入力信号
(FDX)を入力されるカウンタ回路2,垂直走査回路3,光
電変換素子を行及び列にマトリックス状に配置した撮像
部4,基準クロック信号(FCK)が入力される水平クロッ
ク発生回路5及び水平走査回路6で構成され、これらの
回路は同一半導体基板に作製されている。カウンタ回路
2は基準クロック信号(FCK)に基づき入力信号(FDX)
の変化が発生した時点でカウント動作を開始し、垂直走
査回路3と水平走査回路6にそれぞれ垂直クロック信号
(VCK),垂直入力パルス信号(VIN)及び水平入力パル
ス信号(HIN)を出力する。一方、水平クロック発生回
路5は基準クロック信号(FCK)に基づいて、水平クロ
ック信号(HCK)を水平走査回路6に出力する。前記水
平走査回路6は水平入力パルス信号(HIN)が入力され
ると信号が水平クロック信号(Hck)のタイミングに合
わせて順送りされ、水平出力パルス信号(HOUT)はカウ
ンタ回路2に帰還され、再びカウントされて水平走査回
路6に水平入力パルス信号(HIN)を送る。このよう
に、一度、水平入力パルス信号(HIN)が発生されると
自走する構成となっている。FIG. 1 shows a basic circuit configuration diagram of a solid-state image pickup device according to the present invention. This solid-state image pickup device 1 includes a counter circuit 2 to which an input signal (F DX ) is input, a vertical scanning circuit 3, and a photoelectric conversion element. It is composed of an imaging unit 4 arranged in a matrix in rows and columns, a horizontal clock generation circuit 5 to which a reference clock signal (F CK ) is input, and a horizontal scanning circuit 6, and these circuits are manufactured on the same semiconductor substrate. . The counter circuit 2 receives the input signal (F DX ) based on the reference clock signal (F CK ).
The count operation is started when the change occurs, and the vertical scanning circuit 3 and the horizontal scanning circuit 6 receive the vertical clock signal (V CK ), the vertical input pulse signal (V IN ), and the horizontal input pulse signal (H IN ), respectively. Output. On the other hand, the horizontal clock generation circuit 5 outputs the horizontal clock signal (H CK ) to the horizontal scanning circuit 6 based on the reference clock signal (F CK ). When the horizontal input pulse signal (H IN ) is input to the horizontal scanning circuit 6, the signal is sequentially fed in accordance with the timing of the horizontal clock signal (H ck ), and the horizontal output pulse signal (H OUT ) is fed back to the counter circuit 2. Then, it is counted again and the horizontal input pulse signal (H IN ) is sent to the horizontal scanning circuit 6. In this way, once the horizontal input pulse signal (H IN ) is generated, it is self-propelled.
以上のように、垂直走査回路3は垂直クロック信号
(VCK)と垂直入力パルス信号(VIN)によって、また、
水平走査回路6は水平クロック信号(HCK)と水平入力
パルス信号(HIN)により駆動パルス信号を受けて撮像
部4の光電変換素子を駆動走査する。As described above, the vertical scanning circuit 3 receives the vertical clock signal (V CK ) and the vertical input pulse signal (V IN ),
The horizontal scanning circuit 6 receives a drive pulse signal according to the horizontal clock signal (H CK ) and the horizontal input pulse signal (H IN ) to drive and scan the photoelectric conversion element of the image pickup unit 4.
この発明による固体撮像装置の基本構成を適用した一
実施例について説明する。第2図A,B及びCに示す固体
撮像装置は、本願人がテレビジョン学会全国大会(1986
年)で提案したゲート蓄積型MOSフォトトランジスタ・
イメージセンサの1画素の断面図,回路構成図及びゲー
ト選択タイミングの信号波形図をそれぞれに示す。この
ゲート蓄積型MOSフォトトランジスタ・イメージセンサ
は画素毎に増幅機能を有し、且つ非破壊読み出しが可能
であり、以下その動作原理からCMD(Charge Modulati
ng Device;CMDと略称する)と呼ばれている。本願人
は、同様なCMDを用いた固体撮像装置を特開昭60年第140
752号公報,特開昭60年第206063号公報等によって種々
の提案をしている。An embodiment to which the basic configuration of the solid-state imaging device according to the present invention is applied will be described. The solid-state imaging device shown in FIGS.
Year) proposed gate storage type MOS phototransistor
A cross-sectional view of one pixel of the image sensor, a circuit configuration diagram, and a signal waveform diagram of gate selection timing are shown respectively. It has a gate accumulation type MOS phototransistor image sensor amplification function for each pixel, and non-destructive reading is possible, following the operation principle thereof CMD (C harge M odulati
It is referred to as abbreviated as CMD); ng D evice. The applicant of the present invention has disclosed a solid-state imaging device using the same CMD in Japanese Patent Laid-Open No.
Various proposals have been made based on Japanese Patent No. 752, Japanese Patent Laid-Open No. 206063 of Sho 60, and the like.
第2図A〜Cにおいて、画素となるCMD31は、ソース3
2,ゲート33及び全画素共通のドレイン34を同心円状に配
置した平面構造となっている。各画素のゲート部は共通
のゲート選択ライン35で水平方向に接続され、ソース部
は共通のソース選択ライン36で垂直方向に接続されてい
る。受光及び読み出し時のCMDはバルク・チャネルMOSト
ランジスタとして動作する。In FIGS. 2A to 2C, the pixel CMD31 is the source 3
2, a gate 33 and a drain 34 common to all pixels are arranged concentrically to form a planar structure. The gate portion of each pixel is connected in the horizontal direction by a common gate selection line 35, and the source portion is connected in the vertical direction by a common source selection line 36. When receiving and reading light, CMD operates as a bulk channel MOS transistor.
撮像部41はCMDを光電変換素子として用いた画素(1
トランジスタ/セル)を行,行ライン上にマトリックス
状に配列して構成され、この撮像部41の周辺にMOSトラ
ンジスタ等から成る後述する垂直,水平走査回路を設け
る。垂直シフトレジスタ42からの出力を受けたレベル・
ミックス回路43は非選択時には、CMDの電流がカットオ
フするレベル(V1)を発生して、選択時には入射光量に
応じたソース電流が流れ読み出しレベル(V2)を発生す
る。選択状態になったゲート選択ライン35は、その直後
の水平帰線期間内にCMDのゲート直下を電子の蓄積状態
にして反転層の電荷をリセットする。他方、水平シフト
レジスタ44は、クロックパルス信号のタイミングに従っ
て、対応する水平選択用MOSトランジスタ45を順次にオ
ンする。この結果、垂直シフトレジスタ42で選択され、
ゲート選択ライン35に接続されている。CMDの画素の
内、水平シフトレジスタ44で選択された列の画素のソー
ス電流がビデオライン55を介して負荷抵抗(RL)に読み
出し、電圧変化として出力される。The image pickup unit 41 uses pixels (1) that use CMD as a photoelectric conversion element.
Transistors / cells) are arranged in a matrix on rows and row lines, and a vertical and horizontal scanning circuit, which will be described later, and is composed of MOS transistors and the like is provided around the image pickup section 41. The level that received the output from the vertical shift register 42
The mix circuit 43 generates a level (V 1 ) at which the current of the CMD is cut off when not selected, and a source current corresponding to the amount of incident light flows when selected to generate a read level (V 2 ). The gate selection line 35 in the selected state resets the charge in the inversion layer by making the region immediately below the gate of CMD an electron storage state within the horizontal blanking period immediately after that. On the other hand, the horizontal shift register 44 sequentially turns on the corresponding horizontal selection MOS transistor 45 in accordance with the timing of the clock pulse signal. As a result, it is selected by the vertical shift register 42,
Connected to gate select line 35. Among the pixels of CMD, the source current of the pixel in the column selected by the horizontal shift register 44 is read out to the load resistance ( RL ) via the video line 55 and output as a voltage change.
第3図は、本願人が既に提案した前記CMDを光電変換
素子として適用する固体撮像装置にこの発明を用いた実
施例の回路構成図を示す。この発明による固体撮像装置
を用いる機器には、例えば電子スチールカメラ,ホーム
ビデオカメラ,放送用カメラ,ファクシミリ及び工業用
又は医療用電子スコープ(内視鏡)等がある。これらの
機器においては、固体撮像装置からのビデオ信号をテレ
ビジョン映像信号等として取扱う為の各種回路や基準ク
ロック信号を発生するクロック発生回路等が設けられて
いる。第3図に示す固体撮像装置21において、テレビジ
ョン画面のAフィールド,Bフィールドに応じたフィール
ド,インデックス信号である入力信号(FDX)は駆動パ
ルス信号を発生するカウンタ回路22に入力される。この
カウンタ回路22では、入力信号(FDX)の変化、すなわ
ち予じめ設定したテレビジョン画面のA,Bフィールドに
対応づけたHレベル又はLレベルの変化を検知して基準
クロック信号(FCK)を基に、水平入力パルス信号
(HIN),垂直入力クロック信号(VCK1,VCK2),垂直入
力パルス信号(VIN)及びフィールド選択信号(FA/FB)
を出力する。前記水平入力パルス信号(HIN)はシフト
レジスタ等で構成される水平走査回路23に入力され、垂
直入力パルス信号(VCK1,VCK2)は、同様にシフトレジ
スタ等で構成される垂直走査回路24に入力される。FIG. 3 shows a circuit configuration diagram of an embodiment in which the present invention is applied to a solid-state image pickup device to which the CMD already proposed by the present applicant is applied as a photoelectric conversion element. Examples of equipment using the solid-state imaging device according to the present invention include electronic still cameras, home video cameras, broadcasting cameras, facsimiles, and industrial or medical electronic scopes (endoscopes). These devices are provided with various circuits for handling a video signal from the solid-state imaging device as a television video signal, a clock generation circuit for generating a reference clock signal, and the like. In the solid-state imaging device 21 shown in FIG. 3, a field corresponding to the A field and B field of the television screen, and an input signal (F DX ) which is an index signal are input to a counter circuit 22 which generates a drive pulse signal. The counter circuit 22 detects a change in the input signal (F DX ), that is, a change in the H level or the L level corresponding to the A and B fields of the television screen set in advance, and detects the reference clock signal (F CK). ), The horizontal input pulse signal (H IN ), vertical input clock signal (V CK1 , V CK2 ), vertical input pulse signal (V IN ), and field selection signal (FA / FB)
Is output. The horizontal input pulse signal (H IN ) is input to the horizontal scanning circuit 23 including a shift register and the like, and the vertical input pulse signals (V CK1 and V CK2 ) also include a vertical scanning circuit including a shift register and the like. Entered in 24.
前記フィールド選択回路24は、前記入力信号(FDX)
の変化に応じてフィールドを選択するようになってい
る。なお、41は前記光電変換素子として、CMDで構成し
た撮像部である。The field selection circuit 24 uses the input signal (F DX )
The field is selected according to the change of. Reference numeral 41 is an image pickup unit composed of CMD as the photoelectric conversion element.
前記入力信号(FDX)の変化が発生した時点より、カ
ウンタ回路22はカウントを開始して適当な時間を経過し
た後に水平入力パルス信号(HIN)と垂直パルス信号(V
IN)を発生させてそれぞれ水平走査回路25と垂直走査回
路23に送る。After the change of the input signal (F DX ) occurs, the counter circuit 22 starts counting, and after a suitable time has elapsed, the horizontal input pulse signal (H IN ) and the vertical pulse signal (V IN
IN ) is generated and sent to the horizontal scanning circuit 25 and the vertical scanning circuit 23, respectively.
更に、基準クロック信号(FCK)を基に水平クロック
発生回路26は、水平クロック信号(HCK1,HCK2)を送出
し、また、垂直クロック信号(VCK1,VCK2)はカウンタ
回路22内において、カウントの数に基づいて適宜な波形
として送出し、垂直走査回路23に送られる。Further, the horizontal clock generation circuit 26 sends out horizontal clock signals (H CK1 , H CK2 ) based on the reference clock signal (F CK ) and the vertical clock signals (V CK1 , V CK2 ) are stored in the counter circuit 22. At, the waveform is sent out as an appropriate waveform based on the number of counts and sent to the vertical scanning circuit 23.
次に、水平走査側においては、カウンタ回路22より水
平入力パルス(HIN)が発生されると、水平走査回路25
により順送りされ、この水平走査回路25は水平出力パル
ス信号(HOUT)をカウンタ回路22に帰還する。このよう
に、水平走査回路25とカウンタ回路22でリングカウンタ
を構成し、このカウンタ回路22のカウント数を利用して
垂直方向の必要な信号を得ている。このカウンタ回路22
は水平出力パルス信号(HOUT)が入力され、適当な時間
カウントされた後、再び水平入力パルス信号(HIN)が
発生されるように設定されている。従って、水平走査側
では、一度この水平入力パルス信号(HIN)が発生され
れば自走する回路構成になっている。Next, on the horizontal scanning side, when a horizontal input pulse (H IN ) is generated from the counter circuit 22, the horizontal scanning circuit 25
The horizontal scanning circuit 25 feeds back the horizontal output pulse signal (H OUT ) to the counter circuit 22. In this way, the horizontal scanning circuit 25 and the counter circuit 22 constitute a ring counter, and the required number in the vertical direction is obtained by utilizing the count number of the counter circuit 22. This counter circuit 22
Is set so that the horizontal output pulse signal (H OUT ) is input, the horizontal input pulse signal (H IN ) is generated again after counting an appropriate time. Therefore, on the horizontal scanning side, once the horizontal input pulse signal (H IN ) is generated, the circuit is self-propelled.
また、垂直走査側においては、前記のようにして発生
した垂直入力パルス信号(VIN)を垂直走査回路23に転
送し、転送終了の後、次の入力信号(FDX)の変化があ
るまで待機状態となっている。On the vertical scanning side, the vertical input pulse signal (V IN ) generated as described above is transferred to the vertical scanning circuit 23, and after the transfer ends, until the next input signal (F DX ) changes. It is in a standby state.
この発明による固体撮像装置は前記の実施例に限定さ
れるものではなく、幾多の変更或いは変形ができるもの
である。例えば、撮像部を構成する光電変換素子として
は、フォトダイオード,MOS型トランジスタを組合わせた
素子,MOS型フォトトランジスタ素子、MOSキャパシタを
用いた素子,CCD,BBD及びSITで構成してもよい。特に、
X−Yアドレス読み出し方式の光電変換素子には好適で
ある。The solid-state image pickup device according to the present invention is not limited to the above-described embodiment, but various changes and modifications can be made. For example, the photoelectric conversion element forming the image pickup unit may be composed of a photodiode, an element combining a MOS transistor, a MOS phototransistor element, an element using a MOS capacitor, CCD, BBD and SIT. In particular,
It is suitable for a photoelectric conversion element of an XY address reading system.
また、この固体撮像装置は、内部にカウンタを設けて
あるので、所望するタイミングで種々のパルス信号を発
生させることが出来るので撮像部の駆動が容易にでき
る。更に、この固体撮像装置を前述の各種カメラに適用
する場合において、カメラヘッド部とカメラ制御部を結
ぶ配線が飛躍的に減少させることができるので、カメラ
本体の実装密度が向上し広範囲な応用が可能となる。In addition, since this solid-state imaging device has a counter provided therein, various pulse signals can be generated at desired timings, so that the imaging unit can be easily driven. Furthermore, when this solid-state imaging device is applied to the various cameras described above, the wiring connecting the camera head section and the camera control section can be dramatically reduced, so that the mounting density of the camera body is improved and a wide range of applications is possible. It will be possible.
この発明による固体撮像装置は、撮像部,垂直・水平
走査回路,水平クロック発生回路及びカウンタ回路を同
一の半導体基板に構成するためにノイズ防止や入力信号
のなまり防止等を対策する高度な実装技術を必要としな
い。また、従来のように外部周辺回路として各種の駆動
回路を用いることによる多数の出力バッファを必要とす
るものに比べ、極めて簡潔な回路構成とすることができ
る。また、従来のものは、この外部周辺回路からのノイ
ズを防止するために微妙で複雑なタイミング信号で入力
しなければならないが、この発明では水平クロック発生
回路とカウンタ回路でタイミング信号を出して簡略化
し、また、水平方向のパルス信号を垂直方向の必要な信
号を発生させてタイミング信号の生成の利用ができる。
この発明では高度な実装技術を必要せずノイズ等を除去
でき、複雑なタイミング信号を用いないため駆動制御や
回路構成が簡単となる等の特長をもつ固体撮像装置を提
供することができる。In the solid-state image pickup device according to the present invention, since the image pickup section, the vertical / horizontal scanning circuit, the horizontal clock generation circuit, and the counter circuit are formed on the same semiconductor substrate, advanced mounting technology for preventing noise and blunting of an input signal is taken. Does not need Further, the circuit configuration can be made extremely simple as compared with the conventional one which requires a large number of output buffers by using various drive circuits as the external peripheral circuits. Further, in the conventional device, in order to prevent the noise from the external peripheral circuit, a delicate and complicated timing signal must be input, but in the present invention, the horizontal clock generation circuit and the counter circuit output the timing signal to simplify the operation. In addition, the horizontal pulse signal can be used to generate a timing signal by generating a required vertical signal.
According to the present invention, it is possible to provide a solid-state imaging device having features such that noise and the like can be removed without requiring a high-level mounting technique and drive control and a circuit configuration are simplified because a complicated timing signal is not used.
第1図は、この発明による固体撮像装置の基本回路構成
図、 第2図A,B及びCは、本願人が既に提案した固体撮像装
置の断面図、回路構成図及び信号波形図、 第3図は、この発明の一実施例の回路構成図、 第4図は、従来の固体撮像装置の回路構成図をそれぞれ
に示す。 1,21……固体撮像措置、 2,22……カウンタ回路、 3,23……垂直走査回路、4,41……撮像部、 5,26……水平クロック発生回路、 6,25……水平走査回路FIG. 1 is a basic circuit configuration diagram of a solid-state image pickup device according to the present invention, and FIGS. 2A, 2B and 2C are sectional views, circuit configuration diagrams and signal waveform diagrams of the solid-state image pickup device already proposed by the present applicant. FIG. 4 is a circuit configuration diagram of an embodiment of the present invention, and FIG. 4 is a circuit configuration diagram of a conventional solid-state imaging device. 1,21 ...... Solid-state imaging device, 2,22 …… Counter circuit, 3,23 …… Vertical scanning circuit, 4,41 …… Imaging unit, 5,26 …… Horizontal clock generation circuit, 6,25 …… Horizontal Scanning circuit
Claims (3)
け垂直及び水平走査回路で駆動走査する固体撮像装置に
おいて、入力信号と基準クロック信号で作動するカウン
タ回路と、このカウンタ回路からの駆動パルス信号で作
動する垂直走査回路と、前記基準クロック信号で作動す
る水平クロック発生回路と、この水平クロック回路で作
動し前記カウンタ回路からの駆動パルス信号を受けて走
査を開始する水平走査回路と、前記カウンタ回路と水平
走査回路との間に設けた帰還ループと、前記垂直走査回
路と水平走査回路によって駆動走査される撮像部とを備
えて同一の半導体基板に形成したことを特徴とする固体
撮像装置。1. A solid-state image pickup device in which semiconductor photoelectric conversion elements are arranged in a matrix and driven and scanned by vertical and horizontal scanning circuits. A counter circuit which operates by an input signal and a reference clock signal, and a drive pulse signal from the counter circuit are used. A vertical scanning circuit that operates, a horizontal clock generation circuit that operates by the reference clock signal, a horizontal scanning circuit that operates by the horizontal clock circuit and starts scanning by receiving a drive pulse signal from the counter circuit, and the counter circuit And a horizontal scanning circuit, and a feedback loop provided between the vertical scanning circuit and the horizontal scanning circuit. The solid-state imaging device is formed on the same semiconductor substrate.
ンジスタで構成したことを特徴とする特許請求の範囲第
1項記載の固体撮像装置。2. The solid-state image pickup device according to claim 1, wherein the image pickup portion is composed of a gate storage type MOS phototransistor.
水平走査回路からの出力信号を受けて作動するカウンタ
回路とを備えリングカウンタを構成することを特徴とす
る特許請求の範囲第1項記載の固体撮像装置。3. The feedback loop constitutes a ring counter, comprising a horizontal scanning circuit and a counter circuit which operates by receiving an output signal from the horizontal scanning circuit. The solid-state imaging device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62243421A JP2565514B2 (en) | 1987-09-28 | 1987-09-28 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62243421A JP2565514B2 (en) | 1987-09-28 | 1987-09-28 | Solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6486677A JPS6486677A (en) | 1989-03-31 |
JP2565514B2 true JP2565514B2 (en) | 1996-12-18 |
Family
ID=17103620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62243421A Expired - Lifetime JP2565514B2 (en) | 1987-09-28 | 1987-09-28 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2565514B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0458460B1 (en) * | 1990-04-23 | 1999-06-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
US20110034769A1 (en) | 1997-10-06 | 2011-02-10 | Micro-Imaging Solutions Llc | Reduced area imaging device incorporated within wireless endoscopic devices |
RU2253060C2 (en) | 2000-10-30 | 2005-05-27 | Сугацуне Когио Ко., Лтд | Rotatable damper |
JP5371463B2 (en) | 2008-02-28 | 2013-12-18 | キヤノン株式会社 | IMAGING DEVICE, IMAGING SYSTEM, AND IMAGING DEVICE CONTROL METHOD |
-
1987
- 1987-09-28 JP JP62243421A patent/JP2565514B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6486677A (en) | 1989-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159577B2 (en) | Solid-state imaging apparatus with decoders for controlling reset switches | |
EP0120678B1 (en) | Color solid-state image sensor | |
US5705837A (en) | Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out | |
US20010043276A1 (en) | Imaging device including thinned read out mode and all pixel read out mode | |
JPH0417509B2 (en) | ||
US4626916A (en) | Solid state image pickup device | |
US4338634A (en) | Frame-rate converting film scanner with two-dimensional solid state image sensing array | |
JP2565514B2 (en) | Solid-state imaging device | |
JP2001008109A (en) | Solid state image pickup element, its driving method and camera system | |
US5796432A (en) | Method of and apparatus for solid state imaging device | |
US6847401B1 (en) | Solid-state image pickup device for producing thinned image | |
JP2773787B2 (en) | Driving method of solid-state imaging device and solid-state imaging device | |
Nomoto et al. | A 4 M-Pixel CMD image sensor with block and skip access capability | |
JP2004023282A (en) | Scanning circuit | |
JP2915483B2 (en) | Photoelectric conversion device | |
JPH10285467A (en) | Image-pickup device | |
JPS6038987A (en) | Charge transfer image pickup device | |
JP4285828B2 (en) | Driving method of solid-state imaging device | |
JPH0595515A (en) | Solid-state image pickup element | |
JPH0591416A (en) | Solid-state image pickup device and its driving method | |
JP3046097B2 (en) | Driving method of solid-state imaging device and imaging device | |
JPS6378679A (en) | Image pickup device | |
JPH10200819A (en) | Solid-state image pickup device, and its driving method and camera | |
JP2666398B2 (en) | Solid-state imaging device and driving method thereof | |
JPH05227486A (en) | Solid state image pickup device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |