JP2560915B2 - 液晶表示パネル駆動回路 - Google Patents
液晶表示パネル駆動回路Info
- Publication number
- JP2560915B2 JP2560915B2 JP2335363A JP33536390A JP2560915B2 JP 2560915 B2 JP2560915 B2 JP 2560915B2 JP 2335363 A JP2335363 A JP 2335363A JP 33536390 A JP33536390 A JP 33536390A JP 2560915 B2 JP2560915 B2 JP 2560915B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample timing
- input
- timing signal
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示パネル駆動回路の制御方式に関す
るものである。
るものである。
第６図は従来の液晶表示パネル駆動回路を示す回路図
である。図において、（１）は制御信号発生回路、（2
a），（2b）……（2i）は液晶表示パネルの行電極、（3
a），（3b），（3c）……（3m）は液晶表示パネルの列
電極、（4a），（4b）……（4i）は行電極駆動回路、
（5a），（5b），（5c）……（5m）は列電極駆動回路、
（６）は表示データ信号、（７）はクロック信号、
（８）は表示データスタート信号、（９）は行走査クロ
ック信号、（10）は行走査スタート信号、（11a），（1
1b），（11c）……（11m）は列電極駆動回路のデータ入
力、（12a），（12b），（12c）……（12m）は列電極駆
動回路のクロック入力、（13a），（13b），（13c）…
…（13m）は列電極駆動回路の表示データサンプルタイ
ミング信号入力、（14a），（14b），（14c）……（14
m）は列電極駆動回路の、次段へ送出する表示データサ
ンプルタイミング出力、（15a），（15b），（15c）…
…（15m）は列電極駆動回路の行走査クロック入力であ
る。
である。図において、（１）は制御信号発生回路、（2
a），（2b）……（2i）は液晶表示パネルの行電極、（3
a），（3b），（3c）……（3m）は液晶表示パネルの列
電極、（4a），（4b）……（4i）は行電極駆動回路、
（5a），（5b），（5c）……（5m）は列電極駆動回路、
（６）は表示データ信号、（７）はクロック信号、
（８）は表示データスタート信号、（９）は行走査クロ
ック信号、（10）は行走査スタート信号、（11a），（1
1b），（11c）……（11m）は列電極駆動回路のデータ入
力、（12a），（12b），（12c）……（12m）は列電極駆
動回路のクロック入力、（13a），（13b），（13c）…
…（13m）は列電極駆動回路の表示データサンプルタイ
ミング信号入力、（14a），（14b），（14c）……（14
m）は列電極駆動回路の、次段へ送出する表示データサ
ンプルタイミング出力、（15a），（15b），（15c）…
…（15m）は列電極駆動回路の行走査クロック入力であ
る。
（16a），（16b），（16c）……（16m）は列電極駆動
回路の列電極駆動出力であり、それぞれ列電極（3a），
（3b）……（3m）と接続される。
回路の列電極駆動出力であり、それぞれ列電極（3a），
（3b）……（3m）と接続される。
（17a），（17b）……（17i）は行電極駆動回路の行
駆動タイミング入力、（18a），（18b）……（18i）は
行電極駆動回路の次段へ送出する行駆動タイミング出
力、（19a），（19b）……（19i）は行電極駆動回路の
行走査クロック入力である。
駆動タイミング入力、（18a），（18b）……（18i）は
行電極駆動回路の次段へ送出する行駆動タイミング出
力、（19a），（19b）……（19i）は行電極駆動回路の
行走査クロック入力である。
（20a），（20b）……（20i）は行電極駆動回路の行
電極駆動出力であり、それぞれ行電極（2a），（2b）…
…（2i）と接続される。
電極駆動出力であり、それぞれ行電極（2a），（2b）…
…（2i）と接続される。
第７図は第６図における列電極駆動回路の構成図であ
り、図において、（21）は表示データサンプルタイミン
グ信号出力（14）を表示データサンプルタイミング信号
入力（13）に対してクロック（７）の１同期期間遅延さ
せる遅延回路であり、これは一般にはディジタル回路で
構成する。（22）はクロック信号入力（12）と表示デー
タサンプルタイミング信号入力（13）との論理積をとる
AND回路、（23）はAND回路（22）の出力によってデータ
入力（11）をラッチするデータラッチ回路、（24）はデ
ータラッチ回路（23）の出力を行走査クロック入力（1
5）でラッチする出力ラッチ回路、（25）は出力ラッチ
回路（24）の出力を列駆動電圧に変換する電圧変換回路
である。
り、図において、（21）は表示データサンプルタイミン
グ信号出力（14）を表示データサンプルタイミング信号
入力（13）に対してクロック（７）の１同期期間遅延さ
せる遅延回路であり、これは一般にはディジタル回路で
構成する。（22）はクロック信号入力（12）と表示デー
タサンプルタイミング信号入力（13）との論理積をとる
AND回路、（23）はAND回路（22）の出力によってデータ
入力（11）をラッチするデータラッチ回路、（24）はデ
ータラッチ回路（23）の出力を行走査クロック入力（1
5）でラッチする出力ラッチ回路、（25）は出力ラッチ
回路（24）の出力を列駆動電圧に変換する電圧変換回路
である。
第８図は第６図における行電極駆動回路の構成図であ
り、図において、（26）は行駆動タイミング出力（18）
を行駆動タイミング入力（17）に対して列走査クロック
（19）の１同期期間遅延させる遅延回路であり、一般に
はディジタル回路で構成される。
り、図において、（26）は行駆動タイミング出力（18）
を行駆動タイミング入力（17）に対して列走査クロック
（19）の１同期期間遅延させる遅延回路であり、一般に
はディジタル回路で構成される。
（27）は、行駆動タイミング入力（17）を行走査クロ
ック入力（19）でラッチするラッチ回路、（28）はラッ
チ回路（27）の出力を行駆動電圧に変換する電圧変換回
路である。
ック入力（19）でラッチするラッチ回路、（28）はラッ
チ回路（27）の出力を行駆動電圧に変換する電圧変換回
路である。
次に動作について説明する。
液晶表示は、パネル上の特定の行電極１つのみに大電
位、他のすべての行電極に小電位を与え、一方で、列電
極に表示／非表示に対応する電位を出力し、これを各表
示列毎にくり返すことにより、表示が実現される。
位、他のすべての行電極に小電位を与え、一方で、列電
極に表示／非表示に対応する電位を出力し、これを各表
示列毎にくり返すことにより、表示が実現される。
このために、第６図の回路は以下に示すように動作す
る。
る。
列方向の制御として、制御信号発生回路（１）より表
示データスタート信号（８）、および一連の表示データ
信号（６），クロック信号（７），行走査クロック信号
（９）が出力される。この波形の詳細を第９図に示す。
示データスタート信号（８）、および一連の表示データ
信号（６），クロック信号（７），行走査クロック信号
（９）が出力される。この波形の詳細を第９図に示す。
表示データスタート信号（８）は、クロック信号
（７）の最初の１クロックと同期して出力され、これが
各列電極駆動回路（5a），（5b），（5c）……（5m）を
順に通っていくたびに、１クロック同期期間ずつ遅れて
いき、結果として、第９図の（13a），（13b）……（13
m）に示すような表示データサンプルタイミング入力
が、列電極駆動回路（5a），（5b），（5c）……（5m）
に入力される。
（７）の最初の１クロックと同期して出力され、これが
各列電極駆動回路（5a），（5b），（5c）……（5m）を
順に通っていくたびに、１クロック同期期間ずつ遅れて
いき、結果として、第９図の（13a），（13b）……（13
m）に示すような表示データサンプルタイミング入力
が、列電極駆動回路（5a），（5b），（5c）……（5m）
に入力される。
この表示データサンプルタイミング入力は、列電極駆
動回路内でクロック信号（７）とANDをとって表示デー
タ信号をラッチする。
動回路内でクロック信号（７）とANDをとって表示デー
タ信号をラッチする。
従って、列電極駆動回路（5a），（5b），（5c）……
（5m）は制御信号発生回路（１）より、クロックに同期
して順に送り出される表示データ信号（6a），（6b），
（6c）……（6m）をラッチすることになる。
（5m）は制御信号発生回路（１）より、クロックに同期
して順に送り出される表示データ信号（6a），（6b），
（6c）……（6m）をラッチすることになる。
このラッチされた信号は最後に行走査クロック（９）
により列電極駆動回路の出力ラッチ回路（24）より出力
され、電圧変換回路（25）で電圧変換され、液晶表示パ
ネルの列電極を駆動するこの動作が、行走査クロック１
同期毎にくり返される。
により列電極駆動回路の出力ラッチ回路（24）より出力
され、電圧変換回路（25）で電圧変換され、液晶表示パ
ネルの列電極を駆動するこの動作が、行走査クロック１
同期毎にくり返される。
行方向の制御としては、制御信号発生回路（１）よ
り、行走査クロック信号（９）および、行走査スタート
信号（10）が出力される。この波形の詳細は、第10図に
示す。
り、行走査クロック信号（９）および、行走査スタート
信号（10）が出力される。この波形の詳細は、第10図に
示す。
行走査スタート記号（10）は行走査クロック記号
（９）と同期して出力され、これが各行電極駆動回路
（4a），（4b）……（4i）を順に通っていく毎に、１走
査クロック同期の期間ずつ遅れていく。
（９）と同期して出力され、これが各行電極駆動回路
（4a），（4b）……（4i）を順に通っていく毎に、１走
査クロック同期の期間ずつ遅れていく。
そして、各行電極駆動回路（4a），（4b）……（4i）
には順に行駆動タイミング入力が入ることになり、従っ
て１走査クロック毎に順番に行電極（2a），（2b）……
（2i）が駆動されることになる。
には順に行駆動タイミング入力が入ることになり、従っ
て１走査クロック毎に順番に行電極（2a），（2b）……
（2i）が駆動されることになる。
従来の液晶表示パネル駆動回路は以上のように構成さ
れているので、なるべく少ない数の制御信号線によって
制御が可能である。
れているので、なるべく少ない数の制御信号線によって
制御が可能である。
ところが、近年、集積回路製造技術の向上により、液
晶表示パネル駆動回路が１チップのICの中に取りこまれ
るようになるとき、従来の構成では、特に表示パネルの
行数や列数の異なるもの、あるいは同じ行・列数であっ
ても接続電極の異なったものに対しての対応の柔軟性に
欠け、場合によっては、集積回路の再設計を必要とする
ことがあるなどの問題点があった。
晶表示パネル駆動回路が１チップのICの中に取りこまれ
るようになるとき、従来の構成では、特に表示パネルの
行数や列数の異なるもの、あるいは同じ行・列数であっ
ても接続電極の異なったものに対しての対応の柔軟性に
欠け、場合によっては、集積回路の再設計を必要とする
ことがあるなどの問題点があった。
本発明は上記のような問題点を解消するためになされ
たものであり、様々な仕様の液晶表示パネルに柔軟に対
応可能な液晶表示パネル駆動回路を得ることを目的とす
る。
たものであり、様々な仕様の液晶表示パネルに柔軟に対
応可能な液晶表示パネル駆動回路を得ることを目的とす
る。
本発明による液晶表示パネル駆動回路は、表示データ
サンプルタイミング信号入力ノードに入力される表示デ
ータサンプルタイミング信号をクロック信号の所定周期
分遅延させて表示データサンプルタイミング信号出力ノ
ードに出力し、表示モードサンプルタイミング信号入力
ノードに入力される表示データサンプルタイミング信号
をクロック信号の所定周期分遅延させて表示モードサン
プルタイミング信号出力ノードに出力し、クロック入力
ノードに入力されるクロック信号と表示データサンプル
タイミング信号入力ノードに入力される表示データサン
プルタイミング信号とに従ってデータ入力ノードに入力
されるバス信号における表示データ信号をラッチすると
ともに、クロック入力ノードに入力されるクロック信号
と表示モードサンプルタイミング信号入力トードに入力
される表示モードサンプルタイミング信号とに従ってデ
ータ入力ノードに入力されるバス信号における表示モー
ド信号をラッチし、ラッチされたバス信号における表示
モード信号に基づき、かつ、ラッチされたバス信号にお
ける表示データ信号に基づいて行電極駆動用電圧又は列
電極駆動用電圧を駆動出力ノードに出力する電極駆動回
路を複数段備え、初段の電極駆動回路の表示データサン
プルタイミング信号入力ノード及び表示モードサンプル
タイミング信号入力ノードに表示データスタート信号及
び表示モードサンプルスタート信号が表示データサンプ
ルタイミング信号及び表示モードサンプルタイミング信
号として入力され、２段目以降の表示データサンプルタ
イミング信号入力ノード及び表示モードサンプルタイミ
ング信号入力ノードが前段の電極駆動回路の表示データ
サンプルタイミング信号出力ノード及び表示モードサン
プルタイミング信号出力ノードに接続されるものであ
る。
サンプルタイミング信号入力ノードに入力される表示デ
ータサンプルタイミング信号をクロック信号の所定周期
分遅延させて表示データサンプルタイミング信号出力ノ
ードに出力し、表示モードサンプルタイミング信号入力
ノードに入力される表示データサンプルタイミング信号
をクロック信号の所定周期分遅延させて表示モードサン
プルタイミング信号出力ノードに出力し、クロック入力
ノードに入力されるクロック信号と表示データサンプル
タイミング信号入力ノードに入力される表示データサン
プルタイミング信号とに従ってデータ入力ノードに入力
されるバス信号における表示データ信号をラッチすると
ともに、クロック入力ノードに入力されるクロック信号
と表示モードサンプルタイミング信号入力トードに入力
される表示モードサンプルタイミング信号とに従ってデ
ータ入力ノードに入力されるバス信号における表示モー
ド信号をラッチし、ラッチされたバス信号における表示
モード信号に基づき、かつ、ラッチされたバス信号にお
ける表示データ信号に基づいて行電極駆動用電圧又は列
電極駆動用電圧を駆動出力ノードに出力する電極駆動回
路を複数段備え、初段の電極駆動回路の表示データサン
プルタイミング信号入力ノード及び表示モードサンプル
タイミング信号入力ノードに表示データスタート信号及
び表示モードサンプルスタート信号が表示データサンプ
ルタイミング信号及び表示モードサンプルタイミング信
号として入力され、２段目以降の表示データサンプルタ
イミング信号入力ノード及び表示モードサンプルタイミ
ング信号入力ノードが前段の電極駆動回路の表示データ
サンプルタイミング信号出力ノード及び表示モードサン
プルタイミング信号出力ノードに接続されるものであ
る。
この発明においては、表示データ信号と行電極駆動モ
ード又は列電極駆動モードのいずれかを示す表示モード
信号とが時分割多重化されてバス信号として電極駆動回
路に入力され、電極駆動回路がクロック信号と表示デー
タサンプルタイミング信号とに従ってバス信号における
表示データ信号をラッチするとともに、クロック信号と
表示モードサンプルタイミング信号とに従ってバス信号
における表示モード信号をラッチし、ラッチされた表示
モード信号及び表示データ信号に基づいて行電極駆動用
電圧又は列電極駆動用電圧を駆動出力ノードに出力し、
少ない数の制御信号線にてランダムに電極駆動回路を行
電極駆動回路又は列電極駆動回路に設定可能ならしめ
る。
ード又は列電極駆動モードのいずれかを示す表示モード
信号とが時分割多重化されてバス信号として電極駆動回
路に入力され、電極駆動回路がクロック信号と表示デー
タサンプルタイミング信号とに従ってバス信号における
表示データ信号をラッチするとともに、クロック信号と
表示モードサンプルタイミング信号とに従ってバス信号
における表示モード信号をラッチし、ラッチされた表示
モード信号及び表示データ信号に基づいて行電極駆動用
電圧又は列電極駆動用電圧を駆動出力ノードに出力し、
少ない数の制御信号線にてランダムに電極駆動回路を行
電極駆動回路又は列電極駆動回路に設定可能ならしめ
る。
本発明を図に基づいて説明する。
第１図は本発明の一実施例による液晶表示パネル駆動
回路を示す回路図であり、図において、（１）は制御信
号発生回路、（2a），（2b）……（2i）は液晶表示パネ
ルの行電極、（3a），（3b）……（3m）は液晶表示パネ
ルの列電極、（29a），（29b）……（29i），（29j），
（29k）……（29n）は電極駆動回路、（６）はバス信
号、（７）はクロック信号、（８）は表示データスター
ト信号、（９）は行走査クロック信号、（11a），（11
b）……（11i），（11j），（11k）……（11n）は電極
駆動回路のバス入力ノード、（12a）、（12b）……（12
i）、（12j）、（12k）……（12n）は電極駆動回路のク
ロック入力ノード、（13a）、（13b）……（13i）、（1
3j）、（13k）……（13n）は電極駆動回路の表示データ
サンプルタイミング信号入力ノード、（14a）、（14b）
……（14i）、（14j）、（14k）……（14n）は電極駆動
回路の次段へ送出する表示データサンプルタイミング信
号出力ノード、（15a）、（15b）……（15i）、（15
j）、（15k）……（15n）は電極駆動回路の行走査クロ
ック入力ノードである。
回路を示す回路図であり、図において、（１）は制御信
号発生回路、（2a），（2b）……（2i）は液晶表示パネ
ルの行電極、（3a），（3b）……（3m）は液晶表示パネ
ルの列電極、（29a），（29b）……（29i），（29j），
（29k）……（29n）は電極駆動回路、（６）はバス信
号、（７）はクロック信号、（８）は表示データスター
ト信号、（９）は行走査クロック信号、（11a），（11
b）……（11i），（11j），（11k）……（11n）は電極
駆動回路のバス入力ノード、（12a）、（12b）……（12
i）、（12j）、（12k）……（12n）は電極駆動回路のク
ロック入力ノード、（13a）、（13b）……（13i）、（1
3j）、（13k）……（13n）は電極駆動回路の表示データ
サンプルタイミング信号入力ノード、（14a）、（14b）
……（14i）、（14j）、（14k）……（14n）は電極駆動
回路の次段へ送出する表示データサンプルタイミング信
号出力ノード、（15a）、（15b）……（15i）、（15
j）、（15k）……（15n）は電極駆動回路の行走査クロ
ック入力ノードである。
（30）は制御信号発生回路（１）より出力される表示
モードサンプルスタート信号、（31a），（31b）……
（31i），（31j），（31k）……（31n）は電極駆動回路
の表示モードサンプルタイミング信号入力ノード、（32
a），（32b）……（32i），（32j），（32k）……（32
n）は電極駆動回路の次段へ送出する表示モードサンプ
ルタイミング信号出力ノードである。
モードサンプルスタート信号、（31a），（31b）……
（31i），（31j），（31k）……（31n）は電極駆動回路
の表示モードサンプルタイミング信号入力ノード、（32
a），（32b）……（32i），（32j），（32k）……（32
n）は電極駆動回路の次段へ送出する表示モードサンプ
ルタイミング信号出力ノードである。
（16a），（16b）……（16i），（16j），（16k）…
…（16n）は電極駆動回路の駆動出力ノードであるが、
このうち（16a），（16b）……（16i）は行電極（2
a），（2b）……（2i）に接続されており、（16j），
（16k）……（16n）は列電極（3a），（3b）……（3m）
に接続されている。
…（16n）は電極駆動回路の駆動出力ノードであるが、
このうち（16a），（16b）……（16i）は行電極（2
a），（2b）……（2i）に接続されており、（16j），
（16k）……（16n）は列電極（3a），（3b）……（3m）
に接続されている。
第１図中の電極駆動回路（29a），（29b）……（29
i），（29j），（29k）……（29n）の各構成を第２図に
示す。
i），（29j），（29k）……（29n）の各構成を第２図に
示す。
図において、（21）は表示データサンプルタイミング
信号出力ノード（14）を表示データサンプルタイミング
信号入力ノード（13）に対してクロック（７）の２周期
遅延させる遅延回路であり、又（33）は表示モードサン
プルタイミング信号出力ノード（32）を、表示モードサ
ンプルタイミング信号入力ノード（31）に対してクロッ
ク（７）の２周期遅延させる遅延回路である。
信号出力ノード（14）を表示データサンプルタイミング
信号入力ノード（13）に対してクロック（７）の２周期
遅延させる遅延回路であり、又（33）は表示モードサン
プルタイミング信号出力ノード（32）を、表示モードサ
ンプルタイミング信号入力ノード（31）に対してクロッ
ク（７）の２周期遅延させる遅延回路である。
これらの遅延回路（21），（33）は一般的にはディジ
タル回路で構成される。
タル回路で構成される。
（22）はクロック信号と表示データサンプルタイミン
グ信号との論理積をとるAND回路、（23）はAND回路（2
2）の出力によりバス信号における表示データ信号をラ
ッチするデータラッチ回路、（24）はデータラッチ回路
（23）の出力を行走査クロック信号でラッチする出力ラ
ッチ回路である。
グ信号との論理積をとるAND回路、（23）はAND回路（2
2）の出力によりバス信号における表示データ信号をラ
ッチするデータラッチ回路、（24）はデータラッチ回路
（23）の出力を行走査クロック信号でラッチする出力ラ
ッチ回路である。
（34）はクロック信号と表示モードサンプルタイミン
グ信号との論理積をとるAND回路、（35）はAND回路（3
4）の出力によりバス信号における表示モード信号をラ
ッチするモードラッチ回路、（36）はモードラッチ回路
（35）の出力を行走査クロック信号でラッチするモード
制御信号保持回路である。
グ信号との論理積をとるAND回路、（35）はAND回路（3
4）の出力によりバス信号における表示モード信号をラ
ッチするモードラッチ回路、（36）はモードラッチ回路
（35）の出力を行走査クロック信号でラッチするモード
制御信号保持回路である。
（37）は出力ラッチ回路（24）の出力を駆動電圧に変
換する電圧変換回路である。
換する電圧変換回路である。
電圧変換回路のモード切替は、電圧変換回路（37）に
供給される電源電圧をモード制御信号保持回路（36）の
出力である‘H'/‘L'に応じて切りかえ、行電極駆動モ
ード／列電極駆動モードに切りかえることができる。
供給される電源電圧をモード制御信号保持回路（36）の
出力である‘H'/‘L'に応じて切りかえ、行電極駆動モ
ード／列電極駆動モードに切りかえることができる。
次に動作について説明する。
制御信号発生回路（１）より表示データスタート信号
（８）、表示モードサンプルスタート信号（30）およ
び、一連のバス信号（６），クロック信号（７），行走
査クロック信号（９）が出力される。この波形詳細を第
３図に示す。
（８）、表示モードサンプルスタート信号（30）およ
び、一連のバス信号（６），クロック信号（７），行走
査クロック信号（９）が出力される。この波形詳細を第
３図に示す。
表示データスタート信号（８）はクロック信号（７）
の２クロック目と同期して出力され、これが各電極駆動
回路（29a），（29b）……（29i），（29j），（29k）
……（29n）を順に通過する毎に、２クロック同期期間
ずつ遅れていき、結果として、第３図（13a）、（13b）
……（13i）、（13j）、（13k）……（13n）に示すよう
な表示データサンプルタイミング入力が、各電極駆動回
路（29a），（29b）……（29i），（29j），（29k）…
…（29n）に入力される。
の２クロック目と同期して出力され、これが各電極駆動
回路（29a），（29b）……（29i），（29j），（29k）
……（29n）を順に通過する毎に、２クロック同期期間
ずつ遅れていき、結果として、第３図（13a）、（13b）
……（13i）、（13j）、（13k）……（13n）に示すよう
な表示データサンプルタイミング入力が、各電極駆動回
路（29a），（29b）……（29i），（29j），（29k）…
…（29n）に入力される。
また、表示モードサンプルスタート信号（30）はクロ
ック信号（７）の１クロック目と同期して出力され、こ
れが各電極駆動回路（29a），（29b）……（29i），（2
9j），（29k）……（29n）を順に通過する毎に２クロッ
ク周期，期間ずつ遅れていき、結果として、第３図の
（31a），（31b）……（31i），（31j），（31k）……
（31n）に示すような表示モードサンプルタイミング入
力が、各電極駆動回路（29a），（29b）……（29i），
（29j），（29k）……（29n）に入力される。
ック信号（７）の１クロック目と同期して出力され、こ
れが各電極駆動回路（29a），（29b）……（29i），（2
9j），（29k）……（29n）を順に通過する毎に２クロッ
ク周期，期間ずつ遅れていき、結果として、第３図の
（31a），（31b）……（31i），（31j），（31k）……
（31n）に示すような表示モードサンプルタイミング入
力が、各電極駆動回路（29a），（29b）……（29i），
（29j），（29k）……（29n）に入力される。
制御信号発生回路（１）はバス信号（６）としてクロ
ック信号（７）に同期して交互に表示モード信号，表示
データ信号を出力する。
ック信号（７）に同期して交互に表示モード信号，表示
データ信号を出力する。
このとき、各電極駆動回路（29a），（29b）……（29
i），（29j），（29k）……（29n）は、表示モードサン
プルタイミング入力信号（31a），（31b）……（31
i），（31j），（31k）……（31n）とクロック信号
（７）とをANDをとって表示モード信号をラッチし、表
示データサンプルタイミング入力信号（13a）、（13b）
……（13i）、（13j）、（13k）……（13n）とクロック
信号（７）とをANDをとって表示データ信号をラッチす
るので、バス上の表示モード信号（38a），（38b）……
（38i），（38j），（38k）……（38n），表示データ信
号（6a），（6b）……（6i），（6j），（6k）……（6
n）が、それぞれ対応する電極駆動回路（29a），（29
b）……（29i），（29j），（29k）……（29n）にラッ
チされる。
i），（29j），（29k）……（29n）は、表示モードサン
プルタイミング入力信号（31a），（31b）……（31
i），（31j），（31k）……（31n）とクロック信号
（７）とをANDをとって表示モード信号をラッチし、表
示データサンプルタイミング入力信号（13a）、（13b）
……（13i）、（13j）、（13k）……（13n）とクロック
信号（７）とをANDをとって表示データ信号をラッチす
るので、バス上の表示モード信号（38a），（38b）……
（38i），（38j），（38k）……（38n），表示データ信
号（6a），（6b）……（6i），（6j），（6k）……（6
n）が、それぞれ対応する電極駆動回路（29a），（29
b）……（29i），（29j），（29k）……（29n）にラッ
チされる。
制御信号発生回路（１）より出力されるバス信号
（６）における表示モード信号として、行電極に接続さ
れる電極駆動回路（29a），（29b）……（29i）に対応
するものは、すべて行電極駆動モードに対応するＨ信
号、列電極に接続される電極駆動回路（29j），（29k）
……（29n）に対応するものは、すべて列電極モードに
対応するＬ信号を出し、行電極出力のうち適当な一出力
のみをアクティブするように表示データ信号（6a），
（6b）……（6i）のうち１つだけをＨにプログラムする
ことにより、第１図の回路は従来の第６図の回路と等価
な動作を実行させることが可能である。
（６）における表示モード信号として、行電極に接続さ
れる電極駆動回路（29a），（29b）……（29i）に対応
するものは、すべて行電極駆動モードに対応するＨ信
号、列電極に接続される電極駆動回路（29j），（29k）
……（29n）に対応するものは、すべて列電極モードに
対応するＬ信号を出し、行電極出力のうち適当な一出力
のみをアクティブするように表示データ信号（6a），
（6b）……（6i）のうち１つだけをＨにプログラムする
ことにより、第１図の回路は従来の第６図の回路と等価
な動作を実行させることが可能である。
その上本実施例による液晶パネル駆動回路は、従来の
ものと異なり、制御信号発生回路（１）のプログラム変
更等の手段でバス信号（６）における表示モード信号の
割り付けを変更することにより各電極駆動回路（29
a），（29b）……（29i），（29j），（29k）……（29
n）を自由に行／列電極駆動回路として切りかえること
が出来る。
ものと異なり、制御信号発生回路（１）のプログラム変
更等の手段でバス信号（６）における表示モード信号の
割り付けを変更することにより各電極駆動回路（29
a），（29b）……（29i），（29j），（29k）……（29
n）を自由に行／列電極駆動回路として切りかえること
が出来る。
例として第４図の如く、電極駆動回路（29a）を列駆
動回路、（29b）……（29I），（29j）を行駆動回路、
（29k）……（29n）を列駆動回路として用いる場合につ
いて説明する。
動回路、（29b）……（29I），（29j）を行駆動回路、
（29k）……（29n）を列駆動回路として用いる場合につ
いて説明する。
この場合には、第５図に示すように、制御信号発生回
路（１）のプログラム変更等により、制御信号発生回路
（１）より出力されるバス信号（６）における表示モー
ド信号として、電極駆動回路（29a）に対する表示モー
ド信号を列電極駆動モードに対応する‘L'信号、電極駆
動回路（29b）……（29i），（29j）に対する表示モー
ド信号を行電極駆動モードに対応する‘H'信号、電極駆
動回路（29k）……（29n）に対応する表示モード信号を
列電極駆動モードに対応する‘L'信号に設定すれば、第
４図の行／列構成に対応できる。
路（１）のプログラム変更等により、制御信号発生回路
（１）より出力されるバス信号（６）における表示モー
ド信号として、電極駆動回路（29a）に対する表示モー
ド信号を列電極駆動モードに対応する‘L'信号、電極駆
動回路（29b）……（29i），（29j）に対する表示モー
ド信号を行電極駆動モードに対応する‘H'信号、電極駆
動回路（29k）……（29n）に対応する表示モード信号を
列電極駆動モードに対応する‘L'信号に設定すれば、第
４図の行／列構成に対応できる。
上記の例は電極駆動回路において行駆動／列駆動する
ものを移動した例であるが、同じ手法により行駆動する
回路数、列駆動する回路数の割りあて数を変更すること
も可能であることは自明である。
ものを移動した例であるが、同じ手法により行駆動する
回路数、列駆動する回路数の割りあて数を変更すること
も可能であることは自明である。
この行／列電極駆動回路の切りかえには、各電極駆動
回路および各駆動回路相互の配線の変更は一切必要とし
ない。この点は特に、一度製造された後には一切回路配
置，配線の物理的な移動が不可能な集積回路上に液晶表
示パネル駆動回路を組みこむ場合、特に有用である。
回路および各駆動回路相互の配線の変更は一切必要とし
ない。この点は特に、一度製造された後には一切回路配
置，配線の物理的な移動が不可能な集積回路上に液晶表
示パネル駆動回路を組みこむ場合、特に有用である。
なお前記実施例では、バス信号線を１本、クロックを
１種類とした場合の例を示したが、バス信号数の複数
化、クロックの多相化等を行うことも可能である。
１種類とした場合の例を示したが、バス信号数の複数
化、クロックの多相化等を行うことも可能である。
以上のように、本発明によれば、液晶表示パネルを駆
動する各行電極・列電極に接続されるすべての電極駆動
回路に対して、表示データ信号と行電極駆動モード又は
列電極駆動モードのいずれかを示す表示モード信号とが
時分割多重化されたバス信号を入力するものとし、か
つ、電極駆動回路を、クロック信号と表示データサンプ
ルタイミング信号とに従ってバス信号における表示デー
タ信号をラッチするとともに、クロック信号と表示モー
ドサンプルタイミング信号とに従ってバス信号における
表示モード信号をラッチし、ラッチされた表示モード信
号及び表示データ信号に基づいて行電極駆動用電圧又は
列電極駆動用電圧を駆動出力ノードに出力するものとし
たので、少ない数の制御信号線にてランダムに電極駆動
回路を行電極駆動回路又は列電極駆動回路に設定可能に
でき、電極駆動回路の行又は列電極駆動回路の切り替え
を、各電極駆動回路及び各電極駆動回路相互間の配線の
変更を必要とせず、集積回路化に適した液晶表示パネル
駆動回路が得られる効果がある。
動する各行電極・列電極に接続されるすべての電極駆動
回路に対して、表示データ信号と行電極駆動モード又は
列電極駆動モードのいずれかを示す表示モード信号とが
時分割多重化されたバス信号を入力するものとし、か
つ、電極駆動回路を、クロック信号と表示データサンプ
ルタイミング信号とに従ってバス信号における表示デー
タ信号をラッチするとともに、クロック信号と表示モー
ドサンプルタイミング信号とに従ってバス信号における
表示モード信号をラッチし、ラッチされた表示モード信
号及び表示データ信号に基づいて行電極駆動用電圧又は
列電極駆動用電圧を駆動出力ノードに出力するものとし
たので、少ない数の制御信号線にてランダムに電極駆動
回路を行電極駆動回路又は列電極駆動回路に設定可能に
でき、電極駆動回路の行又は列電極駆動回路の切り替え
を、各電極駆動回路及び各電極駆動回路相互間の配線の
変更を必要とせず、集積回路化に適した液晶表示パネル
駆動回路が得られる効果がある。
第１図は本発明の一実施例による液晶表示パネル駆動回
路を示す回路図、第２図は第１図内の電極駆動回路の構
成図、第３図は第１図の回路における各信号の波形を示
す図、第４図は第１図による液晶表示パネル駆動回路に
おいて行・列を駆動する電極駆動回路の配置を移動した
例を示す図、第５図は第４図の回路における各信号の波
形を示す図、第６図は従来の液晶表示パネル駆動回路を
示す回路図、第７図は第６図における列電極駆動回路の
構成図、第８図は第６図における行電極駆動回路の構成
図、第９図は第６図の回路における列電極駆動関係の各
信号の波形を示す図、第10図は第６図の回路における行
電極駆動関係の各信号の波形を示す図である。 図において、（１）は制御信号発生回路、（2a），（2
b）……（2i）は液晶表示パネルの行電極、（3a），（3
b），（3c）……（3m）は液晶表示パネルの列電極、
（４），（4a），（4b）……（4i）は行電極駆動回路、
（５），（5a），（5b）……（5m）は列電極駆動回路、
（６）はバス信号、（７）はクロック信号、（８）は表
示データスタート信号、（９）は行走査クロック信号、
（10）は行走査スタート信号、（11），（11a），（11
b）……（11n）は電極駆動回路のデータ入力、（12），
（12a），（12b）……（12n）は電極駆動回路のクロッ
ク入力、（13），（13a），（13b）……（13n）は電極
駆動回路の表示データサンプルタイミング入力、（1
4），（14a），（14b）……（14n）は電極駆動回路の次
段へ送出する表示データサンプルタイミング出力、（1
5），（15a），（15b）……（15n）は電極駆動回路の行
走査クロック入力、（16），（16a），（16b）……（16
n）は電極駆動回路の電極駆動出力、（17），（17a），
（17b）……（17i）は行電極駆動回路の行駆動タイミン
グ入力、（18），（18a），（18b）……（18n）は行電
極駆動回路の次段へ送出する行駆動タイミング出力、
（19），（19a），（19b）……（19i）は行電極駆動回
路の行走査クロック入力、（20），（20a），（20b）…
…（20i）は行電極駆動回路の行電極駆動出力、（21）
は表示データサンプルタイミング信号出力を入力に対し
て遅延させる遅延回路、（22）はクロック信号入力と表
示データサンプルタイミング信号入力との論理積をとる
AND回路、（23）はAND回路の出力によってデータ入力を
ラッチするデータラッチ回路、（24）はデータラッチ回
路の出力を行走査クロック入力でラッチする出力ラッチ
回路、（25）は出力ラッチ回路の出力を列駆動電圧に変
換する電圧回路、（26）は行駆動タイミング出力を行駆
動タイミング入力に対して遅延させる遅延回路、（27）
は行駆動タイミング入力を行走査クロック入力でラッチ
するラッチ回路、（28）ラッチ回路の出力を行駆動電圧
に変換する電圧変換回路、（29），（29a），（29b）…
…（29n）は電極駆動回路、（30）は表示モードサンプ
ルスタート信号、（31），（31a），（31b）……（31
n）は電極駆動回路の表示モードサンプルタイミング信
号入力、（32），（32a），（32b）……（32n）は電極
駆動回路の次段へ送出する表示モードサンプルタイミン
グ信号出力、（33）は表示モードサンプルタイミング出
力を表示モードサンプルタイミング入力に対して遅延さ
せる遅延回路、（34）はクロック信号入力と表示モード
サンプルタイミング信号入力との論理積をとるAND回
路、（35）はAND回路の出力によりバス入力をラッチす
るモードラッチ回路、（36）はモードラッチ回路の出力
を行走査クロック入力でラッチするモード制御信号保持
回路、（37）は出力ラッチ回路の出力を駆動電圧に変換
する電圧変換回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
路を示す回路図、第２図は第１図内の電極駆動回路の構
成図、第３図は第１図の回路における各信号の波形を示
す図、第４図は第１図による液晶表示パネル駆動回路に
おいて行・列を駆動する電極駆動回路の配置を移動した
例を示す図、第５図は第４図の回路における各信号の波
形を示す図、第６図は従来の液晶表示パネル駆動回路を
示す回路図、第７図は第６図における列電極駆動回路の
構成図、第８図は第６図における行電極駆動回路の構成
図、第９図は第６図の回路における列電極駆動関係の各
信号の波形を示す図、第10図は第６図の回路における行
電極駆動関係の各信号の波形を示す図である。 図において、（１）は制御信号発生回路、（2a），（2
b）……（2i）は液晶表示パネルの行電極、（3a），（3
b），（3c）……（3m）は液晶表示パネルの列電極、
（４），（4a），（4b）……（4i）は行電極駆動回路、
（５），（5a），（5b）……（5m）は列電極駆動回路、
（６）はバス信号、（７）はクロック信号、（８）は表
示データスタート信号、（９）は行走査クロック信号、
（10）は行走査スタート信号、（11），（11a），（11
b）……（11n）は電極駆動回路のデータ入力、（12），
（12a），（12b）……（12n）は電極駆動回路のクロッ
ク入力、（13），（13a），（13b）……（13n）は電極
駆動回路の表示データサンプルタイミング入力、（1
4），（14a），（14b）……（14n）は電極駆動回路の次
段へ送出する表示データサンプルタイミング出力、（1
5），（15a），（15b）……（15n）は電極駆動回路の行
走査クロック入力、（16），（16a），（16b）……（16
n）は電極駆動回路の電極駆動出力、（17），（17a），
（17b）……（17i）は行電極駆動回路の行駆動タイミン
グ入力、（18），（18a），（18b）……（18n）は行電
極駆動回路の次段へ送出する行駆動タイミング出力、
（19），（19a），（19b）……（19i）は行電極駆動回
路の行走査クロック入力、（20），（20a），（20b）…
…（20i）は行電極駆動回路の行電極駆動出力、（21）
は表示データサンプルタイミング信号出力を入力に対し
て遅延させる遅延回路、（22）はクロック信号入力と表
示データサンプルタイミング信号入力との論理積をとる
AND回路、（23）はAND回路の出力によってデータ入力を
ラッチするデータラッチ回路、（24）はデータラッチ回
路の出力を行走査クロック入力でラッチする出力ラッチ
回路、（25）は出力ラッチ回路の出力を列駆動電圧に変
換する電圧回路、（26）は行駆動タイミング出力を行駆
動タイミング入力に対して遅延させる遅延回路、（27）
は行駆動タイミング入力を行走査クロック入力でラッチ
するラッチ回路、（28）ラッチ回路の出力を行駆動電圧
に変換する電圧変換回路、（29），（29a），（29b）…
…（29n）は電極駆動回路、（30）は表示モードサンプ
ルスタート信号、（31），（31a），（31b）……（31
n）は電極駆動回路の表示モードサンプルタイミング信
号入力、（32），（32a），（32b）……（32n）は電極
駆動回路の次段へ送出する表示モードサンプルタイミン
グ信号出力、（33）は表示モードサンプルタイミング出
力を表示モードサンプルタイミング入力に対して遅延さ
せる遅延回路、（34）はクロック信号入力と表示モード
サンプルタイミング信号入力との論理積をとるAND回
路、（35）はAND回路の出力によりバス入力をラッチす
るモードラッチ回路、（36）はモードラッチ回路の出力
を行走査クロック入力でラッチするモード制御信号保持
回路、（37）は出力ラッチ回路の出力を駆動電圧に変換
する電圧変換回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】クロツク信号が入力されるクロック入力ノ
ードと、表示データ信号と行電極駆動モード又は列電極
駆動モードのいずれかを示す表示モード信号とが上記ク
ロック信号に同期して交互に時分割多重化されたバス信
号が入力されるデータ入力ノードと、表示データサンプ
ルタイミング信号入力ノードと、表示モードサンプルタ
イミング信号入力ノードと、表示データサンプルタイミ
ング信号出力ノードと、表示モードサンプルタイミング
信号出力ノードと、駆動出力ノードとを有し、表示デー
タサンプルタイミング信号入力ノードに入力される表示
データサンプルタイミング信号を上記クロック信号の所
定周期分遅延させて表示データサンプルタイミング信号
出力ノードに出力し、上記表示モードサンプルタイミン
グ信号入力ノードに入力される表示モードサンプルタイ
ミング信号を上記クロック信号の所定周期分遅延させて
表示モードサンプルタイミング信号出力ノードに出力
し、上記クロック入力ノードに入力されるクロック信号
と上記表示データサンプルタイミング信号入力ノードに
入力される表示データサンプルタイミング信号とに従っ
て上記データ入力ノードに入力されるバス信号における
表示データ信号をラッチするとともに、上記クロック入
力ノードに入力されるクロック信号と上記表示モードサ
ンプルタイミング信号入力ノードに入力される表示モー
ドサンプルタイミング信号とに従って上記データ入力ノ
ードに入力されるバス信号における表示モード信号をラ
ッチし、ラッチされたバス信号における表示モード信号
に基づき、かつ、ラッチされたバス信号における表示デ
ータ信号に基づいて行電極駆動用電圧又は列電極駆動用
電圧を上記駆動出力ノードに出力する電極駆動回路を複
数段備え、初段の電極駆動回路の表示データサンプルタ
イミング信号入力ノードに表示データスタート信号が表
示データサンプルタイミング信号として入力されるとと
もに表示モードサンプルタイミング信号入力ノードに上
記表示データスタート信号とは異なる表示モードサンプ
ルスタート信号が表示モードサンプルタイミング信号と
して入力され、２段目以降の電極駆動回路の表示データ
サンプルタイミング信号入力ノードが前段の電極駆動回
路の表示データサンプルタイミング信号出力ノードに接
続されるとともに２段目以降の電極駆動回路の表示モー
ドサンプルタイミング信号入力ノードが前段の電極駆動
回路の表示モードサンプルタイミング信号出力ノードに
接続される液晶表示パネル駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335363A JP2560915B2 (ja) | 1990-11-28 | 1990-11-28 | 液晶表示パネル駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2335363A JP2560915B2 (ja) | 1990-11-28 | 1990-11-28 | 液晶表示パネル駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04198984A JPH04198984A (ja) | 1992-07-20 |
| JP2560915B2 true JP2560915B2 (ja) | 1996-12-04 |
Family
ID=18287694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2335363A Expired - Fee Related JP2560915B2 (ja) | 1990-11-28 | 1990-11-28 | 液晶表示パネル駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560915B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3648838B2 (ja) * | 1996-04-23 | 2005-05-18 | ソニー株式会社 | 映像表示装置 |
| JP3982249B2 (ja) * | 2001-12-11 | 2007-09-26 | 株式会社日立製作所 | 表示装置 |
| JP4535806B2 (ja) * | 2004-08-20 | 2010-09-01 | Ｏｋｉセミコンダクタ株式会社 | 液晶表示ドライバ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123881A (ja) * | 1988-11-02 | 1990-05-11 | Mitsubishi Electric Corp | 映像信号処理装置 |
| JPH02212886A (ja) * | 1989-02-14 | 1990-08-24 | Seiko Epson Corp | 液晶駆動回路 |
-
1990
- 1990-11-28 JP JP2335363A patent/JP2560915B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123881A (ja) * | 1988-11-02 | 1990-05-11 | Mitsubishi Electric Corp | 映像信号処理装置 |
| JPH02212886A (ja) * | 1989-02-14 | 1990-08-24 | Seiko Epson Corp | 液晶駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04198984A (ja) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911434B2 (en) | Level converter circuit, display device and portable terminal device | |
| KR0176986B1 (ko) | 데이타 구동기 | |
| CN104966480B (zh) | 阵列基板行驱动电路单元、驱动电路和显示面板 | |
| JP2862592B2 (ja) | ディスプレイ装置 | |
| US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
| JPH01150197A (ja) | マトリクス型液晶表示装置の列電極駆動回路 | |
| CN100573645C (zh) | 一种可产生延迟驱动信号的驱动电路 | |
| JPH01258066A (ja) | データ処理回路のための転置メモリ | |
| JP2560915B2 (ja) | 液晶表示パネル駆動回路 | |
| CN106991955A (zh) | 扫描驱动电路、显示面板以及驱动方法 | |
| JPH03198087A (ja) | 表示装置の列電極駆動回路 | |
| KR890008745A (ko) | 화상 표시장치 | |
| JPH09163245A (ja) | 固体撮像装置 | |
| JPH0628423B2 (ja) | 画像表示装置 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JP2002040483A (ja) | 液晶表示装置 | |
| KR100542689B1 (ko) | 박막 트랜지스터 액정표시소자의 게이트 드라이버 | |
| JP2002132203A (ja) | パネル駆動用半導体回路装置 | |
| JP2847887B2 (ja) | プログラマブルスキャナ | |
| KR920007932Y1 (ko) | 칼라 lcd 구동용 데이타신호 샘플링회로 | |
| JPH06167947A (ja) | 液晶素子等の駆動方法とその駆動回路及び表示装置 | |
| JP2523190Y2 (ja) | 電話機用ｉｃのキー入力切り替え回路 | |
| JP2570259B2 (ja) | 多出力ドライバ | |
| JP3353130B2 (ja) | 液晶パネルの駆動回路および液晶パネルの駆動方法 | |
| JPH07155320A (ja) | 超音波診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |