[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2024524907A - 部分的にエッチングされた構造の非共形不動態化のためのｉｎ－ｓｉｔｕの炭化水素系層 - Google Patents

部分的にエッチングされた構造の非共形不動態化のためのｉｎ－ｓｉｔｕの炭化水素系層 Download PDF

Info

Publication number
JP2024524907A
JP2024524907A JP2023577293A JP2023577293A JP2024524907A JP 2024524907 A JP2024524907 A JP 2024524907A JP 2023577293 A JP2023577293 A JP 2023577293A JP 2023577293 A JP2023577293 A JP 2023577293A JP 2024524907 A JP2024524907 A JP 2024524907A
Authority
JP
Japan
Prior art keywords
region
etching
carbon
mask
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023577293A
Other languages
English (en)
Inventor
ハドソン・エリック
レディ・カプ・シリシュ
プセンコヴィラカム・ラゲシュ
デシュムク・シャシャンク
クマル・プラバート
プラバカラ・ゴパラダス
ユン・ソクミン
チャン・シン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2024524907A publication Critical patent/JP2024524907A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

【解決手段】スタックの第２の領域に対して第１の領域に少なくとも１つのフィーチャを選択的にエッチングするための方法が提供される。第１の領域に少なくとも１つの部分フィーチャを形成するために、第１の領域は、第２の領域に対して選択的にエッチングされ、少なくとも１つの部分フィーチャは、第２の領域の表面に対して深さを有する。ｉｎ－ｓｉｔｕでフッ素を含まない非共形炭素含有マスクが第１の領域および第２の領域の上に堆積され、炭素含有マスクは、第１の厚さである第１の領域に対して第２の厚さで第２の領域上に選択的に堆積され、第２の厚さは、第１の厚さよりも大きい。第１の領域は、ｉｎ－ｓｉｔｕでさらにエッチングされ、少なくとも１つの部分フィーチャをエッチングし、炭素含有マスクは、第２の領域に対するエッチングマスクとして作用する。【選択図】図１

Description

関連出願の相互参照
本出願は、２０２１年６月１５日に出願された米国出願第６３／２１０，８０７号の優先権の利益を主張し、上記の開示は、あらゆる目的で参照により本明細書に組み込まれる。
ここで提供される背景の説明は、本開示の内容を概ね提示することを目的とする。この背景技術のセクションで説明されている情報、ならびに出願の時点で先行技術として別途みなされ得ない説明の態様は、明示または暗示を問わず、本開示に対抗する先行技術として認められない。
本開示は、半導体ウエハ上に半導体デバイスを形成する方法に関する。より具体的には、本開示は、非共形（ｎｏｎ－ｃｏｎｆｏｒｍａｌ）不動態化の使用による材料の選択的エッチングに関する。
半導体デバイスの最小のフィーチャ寸法は、ムーアの法則に従って絶えず縮小されている。半導体ウエハ上のマスキング層内に小さなフィーチャをエッチングすることは、困難な場合がある。これらのフィーチャの１つは、第１の金属層と、ゲートおよびソース／ドレイン（Ｓ／Ｄ）を有するケイ素層との間のコンタクトである。
コンタクトのホールまたはトレンチが、下にあるゲートおよびＳ／Ｄに対して非常に正確に載置されることが望ましい。現在のフォトリソグラフィツールは、コンタクトの載置要件を部分的にしか満たすことができない。したがって、コンタクトエッチングにより、ゲートの周囲のスペーサが露出してしまう場合がある。そのような露出は、多くの場合、スペース材料の角部の損失を引き起こし、結果として電気漏れが生じる。
ゲートキャップ層のエッチングに関して、キャップの不動態化と開口部（例えば、コンタクトホール）の臨界寸法（ＣＤ）の減少との間のトレードオフにより、最終的なＣＤが目標を下回るか、またはＣＤが小さすぎるか閉じられている領域におけるコンタクトのエッチングが不完全になる場合がある。
現在の技術は、フルオロカーボン（ＦＣ）、典型的にはヘキサフルオロ－１，３－ブタジエン（Ｃ4Ｆ6）および／またはハイドロフルオロカーボン（ＨＦＣ）、典型的にはフルオロメタン（ＣＨ3Ｆ）前駆体に基づく堆積層を介した不動態化に依存しており、場合によっては他の反応剤と混合される。これにより、中程度の密度およびかなりのフッ素含有量を有するポリマーが生成され、その結果、キャップ層を不動態化する際の膜の有効性が低下する。特に、高エネルギーのイオンがエッチングまたは原子層エッチング（ＡＬＥ）活性化ステップ中に不動態化膜に衝突すると、不動態化中のフッ素が結合しなくなり、キャップ窒化物と反応しやすくなり、したがってキャップのエッチングを促進する可能性がある。
上記を達成するために、本開示の目的に従って、スタックの第２の領域に対して第１の領域に少なくとも１つのフィーチャを選択的にエッチングするための方法が提供される。第１の領域に少なくとも１つの部分フィーチャを形成するために、第１の領域は、第２の領域に対して選択的にエッチングされ、少なくとも１つの部分フィーチャは、第２の領域の表面に対して深さを有する。ｉｎ－ｓｉｔｕでフッ素を含まない非共形炭素含有マスク（ｆｌｕｏｒｉｎｅ－ｆｒｅｅ， ｎｏｎ－ｃｏｎｆｏｒｍａｌ， ｃａｒｂｏｎ－ｃｏｎｔａｉｎｉｎｇ ｍａｓｋ）が第１の領域および第２の領域の上に堆積され、炭素含有マスクは、第１の厚さである第１の領域に対して第２の厚さで第２の領域上に選択的に堆積され、第２の厚さは、第１の厚さよりも大きい。第１の領域は、ｉｎ－ｓｉｔｕでさらにエッチングされ、少なくとも１つの部分フィーチャをエッチングし、炭素含有マスクは、第２の領域に対するエッチングマスクとして作用する。
別の明示では、スタックの第２の領域に対して第１の領域に少なくとも１つのフィーチャを選択的にエッチングするための装置が提供される。プロセッサが提供される。命令を記憶する非一時的メモリは、プロセッサによって実行可能である。命令は、プロセッサによって実行されると、第１の領域に少なくとも１つの部分フィーチャを形成するために、第２の領域に対して第１の領域を選択的にエッチングし、少なくとも１つの部分フィーチャは、第２の領域の表面に対して深さを有し、第１の領域および第２の領域の上にフッ素を含まない非共形炭素含有マスクをｉｎ－ｓｉｔｕで堆積し、炭素含有マスクは、第１の厚さである第１の領域に対して第２の厚さで第２の領域上に選択的に堆積され、第２の厚さは、第１の厚さよりも大きいことと、第１の領域をｉｎ－ｓｉｔｕでさらにエッチングし、少なくとも１つの部分フィーチャをエッチングすることであって、炭素含有マスクは、第２の領域に対するエッチングマスクとして作用することとを含むステップを実施する。
別の明示では、スタックの窒化物領域に対して酸化物領域に少なくとも１つのフィーチャを選択的にエッチングするための方法が提供される。窒化物領域および酸化物領域を有するスタック構造が、リアクタチャンバに提供される。ＣＯガスが、６０Ｗ未満のバイアスでリアクタチャンバに追加される。炭素系マスクが、窒化物領域上のマスクが酸化物領域上よりも高い速度で堆積されるように選択的に堆積され、酸化物領域よりも厚い層を窒化物領域上に形成する。ｉｎ－ｓｉｔｕでエッチングがスタック上で実施され、それによって酸化物領域をエッチングして酸化物領域にフィーチャを形成する。
本開示のこれらおよび他の特徴は、詳細な説明において以下の図と併せて以下でより詳細に説明される。
本開示は、限定としてではなく例として添付の図面の図に示されており、図において同様の参照番号は同様の要素を指す。
図１は、一実施形態の高レベルフロー図である。
図２Ａは、一実施形態に従って処理されたスタック構造の概略断面図である。 図２Ｂは、一実施形態に従って処理されたスタック構造の概略断面図である。 図２Ｃは、一実施形態に従って処理されたスタック構造の概略断面図である。 図２Ｄは、一実施形態に従って処理されたスタック構造の概略断面図である。
図３は、別の実施形態の詳細なフローチャートである。
図４は、別の実施形態に従って処理された構造の概略断面図である。
図５は、別の実施形態の高レベルフローチャートである。
図６Ａは、一実施形態に従って処理されたスタック構造の概略断面図である。 図６Ｂは、一実施形態に従って処理されたスタック構造の概略断面図である。 図６Ｃは、一実施形態に従って処理されたスタック構造の概略断面図である。 図６Ｄは、一実施形態に従って処理されたスタック構造の概略断面図である。
図７は、一実施形態で使用することができるエッチングチャンバの概略図である。
図８は、一実施形態を実践する際に使用することができるコンピュータシステムの概略図である。
次に、本開示は、添付の図面に示されるそのいくつかの例示的な実施形態を参照して詳細に説明される。以下の説明では、本開示の完全な理解を提供するために、多数の具体的な詳細が記載されている。しかし、本開示がこれらの具体的な詳細の一部または全部がなくても実践することができることは、当業者には明らかであろう。他の例では、本開示を不必要に曖昧にしないように、周知のプロセスステップおよび／または構造は詳細に説明されていない。
本開示の技術の一態様は、部分エッチング後にエッチングツール内でｉｎ－ｓｉｔｕで堆積される非共形の緻密な炭素層または膜であり、これによりフィーチャ（例えば、開口部）の臨界寸法（ＣＤ）の減少を最小限に抑える非常に薄い膜によるキャップ層の不動態化が可能になる。一実施形態では、炭素層の堆積は、炭化水素前駆体を使用してフッ素を含まない炭素層を生成するプラズマ強化化学気相堆積（ＰＥＣＶＤ）プロセスを介して実施される。炭素層の堆積は、エッチング前のスタック堆積によってではなく、エッチングプロセス中にｉｎ－ｓｉｔｕで形成される。したがって、エッチングおよびカーボンＰＥＣＶＤ堆積プロセスは、同じプロセスの実行中に同じリアクタ内で実施される。
本明細書に開示されるプロセスは、半導体ウエハ上のマスキング層内に小さなフィーチャをエッチングするのに特に有用であり、特に、第１の金属層と、ゲートおよびソース／ドレイン（Ｓ／Ｄ）を有するケイ素層との間のコンタクトをエッチングするのに有用である。
そのようなフィーチャは、典型的には、自己整合コンタクト（ＳＡＣ）と呼ばれるプロセスによって準備される。現在のＳＡＣエッチングプロセスは、一連の酸化物原子層エッチング（ＡＬＥ）ステップを利用して、キーとなる重要な結果：（１）キャップ材料（典型的にはＳｉＮまたは低ｋのＳｉＯＮライナ）の損失を最小限に抑え、コンタクトとゲートとの間の漏れ／短絡を回避すること、および（２）コンタクト内の酸化物の堅牢かつ完全なエッチングをもたらすのに十分な大きさのＣＤを維持し、非常に低いコンタクト抵抗の故障率（典型的には＜１／１ｅ８）を確実にすること、の間のトレードオフを管理する。実際には、このトレードオフは、キャップ層がカットマスクの異なる周囲レイアウトを有するためにさらに複雑であり、すべてが上記の結果に影響を与えるシェーディング条件の範囲が生じる。典型的には、影が濃いエリアは不動態化が少なく、過度のキャップ損失が起こりやすく、影が少ないエリアは不動態化が多く、小さなＣＤ／不完全なエッチングが起こりやすい。この負荷効果は、上記のトレードオフを回避するためにプロセスウィンドウをさらに制限する。
本技術の一実施形態は、ｉｎ－ｓｉｔｕのＰＥＣＶＤ炭素系不動態膜を導入することによって現在の問題に対処する。そのような実施形態では、非共形カーボンＰＥＣＶＤ堆積は、酸化物コンタクトが少なくとも２０ｎｍだけ凹状にされたとき、部分エッチング後に実施される。その後のコンタクト内の酸化物のエッチングは、小さなＣＤおよび／または不完全なエッチングの問題を引き起こすことなく、キャップ窒化物の効果的な不動態化を提供する炭素膜で行われる。この場合、酸化物の最初の凹部は、キャップ層表面に対して酸化物のエッチングフロントでより大きなシェーディングを生み出す。これにより、酸化物のエッチングフロントよりもキャップ層上により多くの炭素堆積が可能となり、エッチングフロントでの炭素堆積による望ましくないエッチストップが回避される。
別の実施形態は、酸化物領域に対して窒化物領域のｉｎ－ｓｉｔｕ不動態化のための選択的堆積プロセスであり、炭素系膜またはマスクは、酸化物領域よりもはるかに高い速度で窒化物領域上に選択的に堆積される。一実施形態では、選択的堆積プロセスは、小さなＣＤのＳＡＣエッチングのために酸化物領域（例えば、ＳｉＯ2を含む）の一部を除去することを目的としたエッチングの一部として実施され得る。この実施形態では、選択的堆積プロセスは、エッチングチャンバ内の環境と共に２つの領域間の特有の材料性質を利用して、炭素系マスクの選択的堆積を行う。
理解を容易にするために、図１は、一実施形態の高レベルフロー図である。第１および第２の領域を有するスタック構造２００が提供される（ステップ１０４）。図２Ａは、層２３０内に交互の第１の領域２０４および第２の領域２０８を有するスタック構造２００の一部の概略断面図である。一実施形態では、層２３０は、最終的に第１の領域２０４内にコンタクトを形成し、第２の領域２０８内にゲートを形成する層を含む。この例では、第１の領域２０４は、酸化ケイ素などの安定な酸化物を含む酸化物領域を含み、第２の領域２０８は、低酸素領域を含む。一実施形態では、低酸素領域は、例えば、ＳｉＮ、酸窒化ケイ素（ＳｉＯＮ）、酸炭窒化ケイ素（ＳｉＯＣＮ）、酸窒化ケイ素（ＳｉＯＮ）、酸炭化ケイ素（ＳｉＯＣ）、炭窒化ケイ素（ＳｉＣＮ）、有機酸化ケイ素（ＳｉＯＣＨｘ）（バックエンドオブライン（ＢＥＯＬ）低ｋ）、炭化ケイ素（ＳｉＣ）などの材料を有する低酸素ケイ素含有領域をさらに含むことができる。他の実施形態では、低酸素ケイ素含有領域の代わりに他の低酸素領域が使用されてもよい。例えば、シリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム（Ｇｅ）、元素金属、または金属窒化物は、低酸素領域を形成することができ、かつ保護することができ、それによりＳｉＯ2がこれらの材料に関して選択的にエッチングされ得る。低酸素領域は、酸化ケイ素よりも酸素濃度が低い。
図２Ａ～図２Ｄに示す実施形態の幾何学的形状は、簡略化された形で提示されており、そこに開示される要素に関する具体的な詳細（例えば、ゲートまたはコンタクト構造／幾何学的形状）は、明確にするために省略されていることを理解されたい。例えば、様々な実施形態において、第２の領域２０８は、均質な材料で構成されるのではなく、層２３０の表面２１６を形成する低酸素含有材料（例えば、窒化物）を含むキャップ層（図示せず）、ならびに第２の領域２０８の側面における窒化物スペーサ（図示せず）によって包含された多数の材料または領域から形成され、第１の領域２０４と第２の領域２０８との間にバッファを形成する。
マスク２１２が、層２３０の表面２１６の上に形成される。一実施形態では、マスク２１２は、パターニングされたフォトレジストのフォトリソグラフィマスクを含む。図２Ａ～図２Ｄに示すように、マスク２１２は、多数の交互の第１の領域２０４および第２の領域２０８を広く露出するように構成され得る。
スタック構造２００が提供された後、フォトリソグラフィマスク２１２によって覆われていない第１の領域２０４の１つまたは複数にフィーチャを部分的にエッチングする選択的部分エッチングが実施される（ステップ１０８）。第２の領域２０８は、第１の領域２０４よりもエッチングがはるかに少ない。図２Ｂは、選択的部分エッチング（ステップ１０８）が完了した後のスタック構造２００の断面図である。この例では、フォトリソグラフィマスク２１２によって覆われていない第１の領域２０４が部分的にエッチングされ、層２３０の表面の下の第１の深さｄ1まで部分フィーチャ２２０、特にトレンチまたは凹部を形成する。一実施形態では、深さｄ1は、少なくとも２０ｎｍである。
この実施形態では、フィーチャ２２０（例えば、トレンチまたはホール）は、１０ｎｍ未満の臨界寸法（ＣＤ）または幅を有する。様々な実施形態において、フィーチャ２２０は、６～１５ｎｍの幅を有する。したがって、部分エッチング（ステップ１０８）後のフィーチャ２２０の深さ対幅のアスペクト比は、一般に、少なくとも２：１となる。様々な実施形態において、第１の領域２０４にエッチングされるフィーチャ２２０の最終的な深さ対幅のアスペクト比は、少なくとも６：１である。例えば、フィーチャ２２０は、深さ対幅のアスペクト比を有し、６：１～１２：１以上である。
一実施形態では、各第１の領域２０４は、半導体処理チャンバ、特に図７に提供されるエッチングチャンバ７００などの誘電体エッチングチャンバ内で原子層エッチング（ＡＬＥ）プロセスを使用して選択的にエッチングされる。この実施形態では、ＡＬＥは、ヘキサフルオロ－１，３－ブタジエン（Ｃ4Ｆ6）の反応剤ガスを供給する。Ｃ4Ｆ6は、第１の（例えば、酸化ケイ素）領域２０４（および、存在する場合には自然酸化ケイ素層）の上にポリマー堆積層を形成する。反応剤ガスがパージされ、アルゴン（Ａｒ）の活性化ガスが供給される。Ａｒは堆積層を活性化し、堆積されたフッ素が第１の領域２０４における（部分）フィーチャ２２０を選択的にエッチングするようにする。所望に応じて、選択的堆積ステップおよび選択的エッチングステップのＡＬＥプロセスは、第１の深さｄ1が達成されるまで複数のサイクルにわたって繰り返すことができる。しかし、ステップ１０４の選択性が高くないため、第２の領域２０８の一部もエッチングで除去される可能性がある。したがって、このエッチングは、プロセスにおける次のステップに好ましい所望の幾何学的形状（例えば、フィーチャ２２０のアスペクト比）を確立する部分エッチングとしてのみ使用される。
一例では、５～５００ｍＴｏｒｒのチャンバ圧力が提供される。エッチングガスは、１～２００標準立方センチメートル毎分（ｓｃｃｍ）の六フッ化タングステン（ＷＦ6）、１～３００ｓｃｃｍのジフルオロメタン（ＣＨ2Ｆ2）、１～２００ｓｃｃｍの酸素、および５０～１０００ｓｃｃｍのＡｒを含む。エッチングを形成するために、ガスおよび２０～１０００Ｗの変圧器結合プラズマ（ＴＣＰ）バイアスが提供される。別の実施形態では、エッチングガスは、Ｃ4Ｆ6を含み得る。
いくつかの実施形態では、エッチングガスは、酸素含有成分をさらに含む。いくつかの実施形態では、酸素含有成分は、酸素（Ｏ2）、オゾン（Ｏ3）、二酸化炭素（ＣＯ2）、一酸化炭素（ＣＯ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ2）、亜酸化窒素（Ｎ2Ｏ）、二酸化硫黄（ＳＯ2）、三酸化硫黄（ＳＯ3）、水（Ｈ2Ｏ）、過酸化物（Ｈ2Ｏ2）、および硫化カルボニル（ＣＯＳ）の少なくとも１つを含む。様々な実施形態において、エッチングガスは、不活性ガスをさらに含む。いくつかの実施形態では、不活性ガスは、窒素、ヘリウム、アルゴン、およびネオンからなる群から選択される。様々な実施形態において、プラズマが、５～５００ミリトルの圧力において３０～５００ワットの電力で形成される。
選択的部分フィーチャエッチングが完了した後（ステップ１０８）、堆積ステップ（ステップ１１２）が部分エッチングステップ１０８の処理に使用されるのと同じチャンバ内でｉｎ－ｓｉｔｕで実施され、スタック構造２００の非マスク領域の上にフッ素を含まない炭素含有非共形マスク２２４（ハードマスクとも呼ばれる）を形成する。図２Ｃに見られるように、非共形マスク２２４は、第２の領域２０８に対して第１の領域２０４の上に異なるように配置された層を含み、第２の領域に対するエッチングマスクとして作用する。特に、ハードマスク２２４は、凹状の第１の領域２０４のエッチングされたフィーチャ２２０に堆積される厚さｔ1よりも大幅に大きい第２の厚さｔ2で第２の領域２０８上に選択的に堆積される。ハードマスク２２４の非共形性は、主に幾何学的形状と相関しており、すなわち、層２３０の層表面２１６における堆積のレベルまたは厚さと比較すると、層表面２１６／非凹状の第２の領域２０８に対してエッチングフロント（フィーチャ２２０）におけるシェーディングが大きいため、フィーチャ２２０（例えば、トレンチ、凹部など）内には堆積がほとんどまたは全く発生しない。一実施形態では、トレンチまたはフィーチャ２２０における厚さｔ1は、０ｎｍ～４ｎｍの範囲である。別の実施形態では、フィーチャ２２０におけるマスク２２４の厚さｔ1は、１ｎｍ～２ｎｍの範囲である。対応して、表面２１６／第２の領域２０８におけるマスク２２４の厚さｔ2は、１ｎｍ～４ｎｍの範囲である。
一実施形態では、非共形マスク２２４は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）プロセスを使用して適用されるｉｎ－ｓｉｔｕの炭素系不動態化膜を含む。典型的なフッ素系前駆体（例えば、フルオロカーボン（ＦＣ、典型的にはＣ4Ｆ6）および／またはハイドロフルオロカーボン（ＨＦＣ、典型的にはＣＨ３Ｆ））ではなく、ステップ１１２のＰＥＣＶＤプロセスは、炭化水素を利用して非共形マスク２２４を生成し、すなわち、ＰＥＣＶＤプロセスで使用されるガスは、フッ素もハロゲンも含まない。例示的なＨＣ前駆体には、Ｃ2Ｈ2（アセチレン）、Ｃ2Ｈ4（エチレン）、Ｃ3Ｈ6（プロピレン）などが挙げられ得る。堆積されたマスク２２４は、後続のエッチングプロセスに耐える高密度の炭素系膜を含む。いくつかの実施形態では、マスク２２４は、炭化水素（ＨＣ）を含む。様々な実施形態において、炭化水素含有層は、純粋な炭化水素層であってもよい。
一実施形態では、ＰＥＣＶＤ非共形堆積ステップ１１２は、典型的なエッチングリアクタ／チャンバと適合する条件下で実施される。例えば、一実施形態では、非共形堆積ステップ１１２は、マスク２２４が０℃～２５０℃のウエハ温度で堆積されるように実施される。他の実施形態では、マスク２２４は、６０℃～１８０℃のウエハ温度で堆積される。さらなる実施形態では、マスク２２４は、８０℃～１４０℃のウエハ温度で堆積される。加えて、一実施形態では、堆積ステップ１１２は、マスク２２４が５ｍＴｏｒｒ～５００ｍＴｏｒｒのチャンバ圧力で堆積されるように実施される。他の実施形態では、マスク２２４は、２００ｍＴｏｒｒ未満のチャンバ圧力で堆積される。
堆積ステップ１１２が完了すると、スタック構造２００のさらなるエッチングがステップ１０８および１１２と同じチャンバ内でｉｎ－ｓｉｔｕにおいてエッチングステップ１１６で実施され、層表面２１６に関して追加の深さをトレンチまたはフィーチャ２２０に追加する。図２Ｄに見られるように、エッチングステップ１１６後の層表面２１６に関するトレンチまたはフィーチャ２２０の深さは、深さｄ2まで増加する。一実施形態では、深さｄ2は、フィーチャ２２０に望ましい最終的な深さであり、例えば、スタック構造２００の少なくとも一部に構成されるフィン電界効果トランジスタ（ＦｉｎＦＥＴ）におけるフィン（図示せず）に達するのに望ましい深さである。一実施形態では、さらなるエッチングステップ１１６は、上で詳述したステップ１０８と同様のＡＬＥプロセスを介して実施される。
ステップ１１２で堆積されたマスク２２４は誘電体エッチングプロセスに対して耐性があるため、第２の領域２０８の上のより厚い炭素膜は、小さなＣＤおよび／または不完全なエッチングに関する問題を引き起こすことなく、第２の領域２０８の効果的な不動態化を提供する。この場合、フィーチャ２２０におけるマスク２２４のゼロまたは小さな厚さが迅速に除去され、それによりフィーチャ２２０がさらに選択的にエッチングされる一方、第２の領域は、より厚いマスク２２４のカバーの下で実質的にエッチングされないままである。第２の領域２０８の角部２２８は、エッチングプロセスに対して特に敏感である。典型的には、角部２２８の大幅な丸みまたは面取りは、コンタクトエッチングプロセスの結果として生じる。しかし、図２Ｃに詳述されている炭素系非共形マスク２２４を用いると、そのような丸みは、第２の領域２０８の適切な不動態化の結果として最小限に抑えられ、かつ／または回避される。
炭素系非共形マスク２２４は、以下の理由により従来のＦＣまたはＨＦＣのｉｎ－ｓｉｔｕの不動態化膜よりも優れている：（１）より高い膜密度により単位厚さ当たりのイオンの減衰が増大し、第２の領域２０８をイオン誘起エッチング反応からより良好に保護する、および（２）フッ素含有量が低いかゼロであるため、エッチング（ＡＬＥ）プロセスに固有の第２の領域２０８の望ましくないエッチングを促進する傾向がある潜在的なフッ素源が除去される。
一実施形態では、さらなるエッチングステップ１１６後に達成される深さは十分であり、すなわち、達成される深さｄ2＝ｄfinalである。例えば、スタック構造２００の一実施形態では、トレンチまたはフィーチャ２２０の深さは、（図示されていない後続の処理ステップにおいて）金属材料で充填されたとき、スタック構造２００における適切なフィーチャによるコンタクトを形成するような深さである。様々な実施形態において、さらなるエッチングステップ１１６後の第２の領域２０８におけるマスク２２４もまた、第２の領域２０８の材料を実質的に除去することなく、深さｄ2に達した時点でエッチングまたは除去される。そのような実施形態では、堆積ステップ１１２中に堆積される第２の領域２０８における厚さｔ2は、材料がさらなるエッチングステップ１１６後に全くまたはほとんど残らないように調節され得る。他の実施形態では、追加の後処理ステップ（例えば、ウェット洗浄、アッシング、または同様のプロセス）を使用して、残留する非共形マスク２２４を除去することが可能である。一実施形態では、アンモニア（ＮＨ3）および過酸化水素（Ｈ2Ｏ2）の水溶液を使用して、残っている非共形マスク２２４を選択的に除去する。別の実施形態では、エッチングステップ１１６後、ｉｎ－ｓｉｔｕのＯ2系プラズマストリップが同じリアクタ内で実施され、残っている非共形マスク２２４を選択的に除去する。別の実施形態では、エッチングステップ１１６後、ポリマーストリップが、典型的な酸化または還元ストリップ化学物質および条件を使用して異なるリアクタ内で実施されてもよい。
別の実施形態では、さらなるエッチングステップ１１６後の深さは、十分ではない（例えば、ｄ2≠ｄfinal）。そのような場合、堆積ステップ１１２およびさらなるエッチングステップ１１６は、深さｄfinalが達成されるまで反復的にサイクルされてもよい。図３に示されるように、第１および第２の領域を有するスタック構造２００が提供される（ステップ３０４）。スタック構造２００が提供された後、フォトリソグラフィマスク２１２によって覆われていない第１の領域２０４の１つまたは複数にフィーチャ２２０を部分的にエッチングする選択的部分エッチングが実施される（ステップ３０８）。堆積ステップ（ステップ３１２）が、部分エッチングステップ３０８の処理に使用されるのと同じチャンバ内でｉｎ－ｓｉｔｕで実施され、スタック構造２００の非マスク領域の上にフッ素を含まない炭素含有非共形マスク２２４を形成する。次に、スタック構造２００のさらなるエッチングが、ステップ３０８および３１２と同じチャンバ内でｉｎ－ｓｉｔｕにおいてステップ３１６で実施され、層表面２１６に関して追加の深さをトレンチまたはフィーチャ２２０に追加する。ステップ３２０において、所望の深さに達したかどうかが決定される。達していない場合（例えば、ｄ2≠ｄfinal）、最終的な深さが達成されるまで（例えば、ｄ2＝ｄfinal）、ステップ３１２および３１６が繰り返される。ステップ３２０における決定は、センサを介して、またはステップ３１６におけるさらなるエッチングの深さが再現可能および／もしくは予測可能である場合には自動的に行われてもよい。
本説明、ならびに図１、図２Ａ～図２Ｄ、および図３に示すプロセスステップの目的のために、ｉｎ－ｓｉｔｕは、すべてのプロセス（例えば、部分エッチング、マスク堆積、さらなるエッチング）が、同じ基板支持体上の同じチャンバ内で同じガス供給下で行われることを意味すると定義される。
図４は、交互の第１の領域４０４および第２の領域４０８を有するスタック構造４００の一部の概略断面図であり、マスク４１２は、はるかに少ない部分だけ表面４１６を露出している。この実施形態では、１つの第２の領域４０８の１つの角部４２８のみが露出され、最終的に第１の領域４０４内にコンタクトを形成し、第２の領域４０８内に対応するゲートを形成する。
図５は、酸化物よりもはるかに高い速度で窒化物領域上に炭素系膜またはマスクを選択的に堆積する、酸化物領域に対して窒化物領域のｉｎ－ｓｉｔｕ不動態化に用いられる別の実施形態のハイレベルフロー図である。窒化物領域および酸化物領域を有するスタック構造が提供される（ステップ５０４）。図６Ａは、半導体処理またはリアクタチャンバ６３２（例えば、容量結合された小ギャップエッチングリアクタチャンバ）内に配置された層６３０内に交互の酸化物領域６０４および窒化物領域６０８を有するスタック構造６００の一部の概略断面図である。一実施形態では、層６３０は、最終的に酸化物領域６０４内にコンタクトを形成し、第２の領域６０８内にゲートを形成する層を含む。この例では、酸化物領域６０４は、酸化ケイ素（ＳｉＯ）または二酸化ケイ素（ＳｉＯ2）などの安定した酸化物を含む。一実施形態では、窒化物領域６０８の材料は、例えば、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、酸炭窒化ケイ素（ＳｉＯＣＮ）、酸窒化ケイ素（ＳｉＯＮ）、炭窒化ケイ素（ＳｉＣＮ）、または同様の材料を含んでもよい。
マスク６１２が、層６３０の表面６１６の上に形成される。一実施形態では、マスク２１２は、パターニングされたフォトレジストのフォトリソグラフィマスクを含む。図６Ａ～図６Ｄに示すように、マスク６１２は、図４に示すように多数の交互の酸化物領域６０４および窒化物領域６０８、または１つの領域もしくは領域の角部だけを露出するように構成され得る。
選択的堆積（ＰＥＣＶＤ）プロセスは、小さなＣＤのＳＡＣエッチングのためにＳｉＯ2を除去することを目的としたエッチングの一部として実施され得る。この実施形態では、選択的堆積プロセスは、エッチングチャンバ内の環境と共に窒化物領域と酸化物領域との間の特有の材料性質を利用して、非共形炭素系マスクを生成する。
スタック構造６００が提供された後、ＣＯガス（任意選択でＨ2と混合される）がリアクタチャンバ６３２に追加され（ステップ５０８）、バイアスはかなり低く保たれる（例えば、１５ワット（Ｗ）、２メガヘルツ（ＭＨｚ）電力）。一実施形態では、「低バイアス」は、６０Ｗ未満のバイアスを意味し、より具体的には、２（メガヘルツ）ＭＨｚ～４００（キロヘルツ）ｋＨｚの周波数で６０Ｗ～１０Ｗの範囲のバイアスを意味する。図６Ｂは、ＣＯおよびＨ2ガスがリアクタチャンバ６３２に追加されているスタック構造６００の概略断面図である。
ＣＯガスがリアクタチャンバ６３２内に存在する状態で、炭素系非共形マスク６２４が非マスク領域上に選択的に堆積され（ステップ５１２）、それにより窒化物領域６０８上のマスクは酸化物領域６０４上よりもはるかに高い速度で堆積され、酸化物領域６０４よりも厚い層を窒化物領域６０８上に形成する。図６Ｃは、マスク６２４の堆積後のスタック構造６００の概略断面図である。窒化物領域６０８上のマスク６２４のより厚い犠牲層を介したこの不動態化は、ターゲット酸化物領域６０４のエッチングを妨げることなく、窒化物領域６０８のその後のエッチングを低減する。
炭素系非共形マスク６２４が所定の位置にある状態で、エッチング（ステップ５１６）がスタック構造６００上でｉｎ－ｓｉｔｕで実施され、マスク６２４を除去して酸化物領域６０４をエッチングし、酸化物領域６０４にフィーチャ６２０（例えば、トレンチ）を形成する。図６Ｄは、エッチングステップ５１６が実施された後のスタック構造６００の概略断面図である。
一実施形態では、堆積されたマスク６２４は、以下の所望の能力を有するように調節することができる：（１）一連のフィーチャに対するキャップレベルでの負荷が最小限であり、および（２）窒化物領域６０８を保護するために、堆積されたマスク６２４がエッチングプロセスに対して最適な耐性を有する。
上で詳述したｉｎ－ｓｉｔｕ選択的堆積プロセスは特にＳＡＣに適しているが、ｉｎ－ｓｉｔｕ選択的不動態化について説明された能力は、高いエッチング選択性が望まれる他の用途にも価値を有し得る。例えば、ｉｎ－ｓｉｔｕ選択的堆積プロセスは、ＳｉＯ2ターゲットエッチング膜の上にＳｉＮマスクを用いた任意の用途に使用されてもよい。また、ｉｎ－ｓｉｔｕ選択的堆積プロセスは、ＳｉＮ対ＳｉＯ2上の炭素系膜のエリア選択的堆積として、また場合によっては他の材料に対して選択的に実施することが可能である。ｉｎ－ｓｉｔｕ選択的堆積プロセスはまた、ＳｉＮではなくＳｉＯ2上でのエリア選択的堆積を可能にする保護犠牲膜として使用されてもよい。
図７は、一実施形態で使用することができるエッチングリアクタの概略図である。１つまたは複数の実施形態では、エッチングチャンバ７００は、チャンバ壁７５２によって取り囲まれたプラズマ処理チャンバ７４９内に、ガス入口および静電チャック（ＥＳＣ）７３４を設けるシャワーヘッドの形態のガス分配プレート７０６を備える。プラズマ処理チャンバ７４９内では、ウエハまたはスタック構造２００がＥＳＣ７３４の上に位置決めされ、エッジリング７３６がスタック構造を囲む。ＥＳＣ７３４は、ＥＳＣ源７４８からバイアスを提供することができる。エッチングガス源７１０が、ガス分配プレート７０６を通してプラズマ処理チャンバ７４９に接続される。エッチングガス源７１０は、改質ガス源および活性化ガス源であってもよい。ＥＳＣ温度コントローラ７５０が、チラー７１４に接続される。この実施形態では、チラー７１４は、冷却剤をＥＳＣ７３４内またはその近くのチャネル７１２に供給する。高周波（ＲＦ）源７３０が、ＲＦ電力を下部電極および／または上部電極に供給する。この実施形態では、下部電極はＥＳＣ７３４であり、上部電極はガス分配プレート７０６である。例示的な実施形態では、４００ｋＨｚ、６０ＭＨｚ、および任意選択で２ＭＨｚ、２７ＭＨｚの電源が、ＲＦ源７３０およびＥＳＣ源７４８を構成する。この実施形態では、上部電極は接地される。この実施形態では、１つの発生器が周波数ごとに設けられる。他の実施形態では、発生器は別々のＲＦ源内にあってもよく、または別々のＲＦ発生器が異なる電極に接続されてもよい。例えば、上部電極は、異なるＲＦ源に接続された内側電極および外側電極を有することが可能である。ＲＦ源および電極の他の配置が、他の実施形態で使用されてもよい。
コントローラ７３５が、ＲＦ源７３０、ＥＳＣ源７４８、排気ポンプ７２０、およびエッチングガス源７１０に制御可能に接続される。そのようなエッチングチャンバの一例は、カリフォルニア州フリーモントのＬａｍ Ｒｅｓｅａｒｃｈ社によって製造されるＥｘｅｌａｎ Ｆｌｅｘ（商標）またはＦｌｅｘ ＧＬ（登録商標）エッチングシステムである。この実施形態では、エッチングチャンバ７００は、容量結合プラズマエネルギーを提供する。プロセスチャンバは、ＣＣＰ（容量結合プラズマ）リアクタまたはＩＣＰ（誘導結合プラズマ）リアクタであり得る。他の実施形態は、誘電体および導電性エッチングチャンバまたは堆積チャンバなどの他のタイプのプラズマ処理チャンバを使用してもよい。
高流量ライナ７６０がプラズマ処理チャンバ７４９内に設けられ、ガス源からのガスを閉じ込め、ガス源７１０から排気ポンプ７２０に至るガスの制御された流れを維持するスロット７０２を有する。
一実施形態におけるコントローラ７３５の一例を提供するために、図８は、実施形態で使用されるコントローラ７３５を実装するのに適したコンピュータシステム８００を示す高レベルブロック図である。コンピュータシステムは、集積回路、プリント回路基板、および小型ハンドヘルドデバイスから巨大なスーパーコンピュータに及ぶまで、多くの物理的形態を有し得る。コンピュータシステム８００は、１つまたは複数のプロセッサ８０２を含み、さらに、電子ディスプレイデバイス８０４（グラフィックス、テキスト、および他のデータを表示するため）、メインメモリ８０６（例えば、ランダムアクセスメモリ（ＲＡＭ））、記憶デバイス８０８（例えば、ハードディスクドライブ）、リムーバブル記憶デバイス８１０（例えば、光ディスクドライブ）、ユーザインターフェースデバイス８１２（例えば、キーボード、タッチスクリーン、キーパッド、マウス、または他のポインティングデバイスなど）、および通信インターフェース８１４（例えば、無線ネットワークインターフェース）を含むことができる。一実施形態では、メインメモリ８０６は、１つまたは複数のプロセッサ８０２上で実行可能な命令を記憶するための非一時的メモリを備える。通信インターフェース８１４は、リンクを介してコンピュータシステム８００と外部デバイスとの間でソフトウェアおよびデータを転送することを可能にする。システムはまた、前述のデバイス／モジュールに接続された通信インフラストラクチャ８１６（例えば、通信バス、クロスオーバーバー、またはネットワーク）を含むことが可能である。
通信インターフェース８１４を介して転送される情報は、信号を運ぶ通信リンクを介して、通信インターフェース８１４によって受信することが可能な電子信号、電磁信号、光信号、もしくは他の信号などの信号の形態であってもよく、ワイヤもしくはケーブル、光ファイバ、電話回線、携帯電話リンク、無線周波数リンク、および／または他の通信チャネルを使用して実装されてもよい。そのような通信インターフェースを用いて、１つまたは複数のプロセッサ８０２は、上述の方法ステップを実施する過程でネットワークから情報を受信するか、または情報をネットワークに出力し得ることが考えられる。さらに、方法の実施形態は、プロセッサ上でのみ実行することができ、または処理の一部を共有するリモートプロセッサと連携してインターネットなどのネットワークを介して実行することができる。
「非一時的コンピュータ可読媒体」という用語は、一般に、メインメモリ、二次メモリ、リムーバブルストレージ、および記憶デバイス、例えばハードディスク、フラッシュメモリ、ディスクドライブメモリ、ＣＤ－ＲＯＭ、および他の形式の永続メモリなどの媒体を指すために使用され、搬送波または信号などの一時的な主題を包含すると解釈されないものとする。コンピュータコードの例には、コンパイラによって生成されるものなどのマシンコード、およびインタプリタを使用してコンピュータによって実行される高レベルコードを含むファイルが挙げられる。コンピュータ可読媒体はまた、搬送波に組み込まれ、プロセッサによって実行可能な一連の命令を表すコンピュータデータ信号によって送信されるコンピュータコードであってもよい。
本開示をいくつかの例示的な実施形態に関して説明してきたが、本開示の範囲内に含まれる変更、修正、置換、および様々な代替均等物が存在する。本開示の方法および装置を実装する多くの代替の方法が存在することにも留意されたい。したがって、以下の添付の特許請求の範囲は、本開示の真の精神および範囲内に含まれるすべてのそのような変更、修正、置換、および様々な代替均等物を含むものとして解釈されることを意図している。

Claims (24)

  1. スタックの第２の領域に対して第１の領域に少なくとも１つのフィーチャを選択的にエッチングするための方法であって、
    ａ）前記第１の領域に少なくとも１つの部分フィーチャを形成するために前記第２の領域に対して前記第１の領域を選択的にエッチングし、前記少なくとも１つの部分フィーチャは、前記第２の領域の表面に対して深さを有し、
    ｂ）前記第１の領域および前記第２の領域の上にフッ素を含まない非共形炭素含有マスクをｉｎ－ｓｉｔｕで堆積させ、前記炭素含有マスクは、第１の厚さである前記第１の領域に対して第２の厚さで前記第２の領域上に選択的に堆積され、前記第２の厚さは、前記第１の厚さよりも大きく、
    ｃ）前記少なくとも１つの部分フィーチャをエッチングするために前記第１の領域をｉｎ－ｓｉｔｕでさらにエッチングすること、を備え、前記炭素含有マスクは、前記第２の領域に対するエッチングマスクとして作用する、方法。
  2. 請求項１に記載の方法であって、
    前記第１の領域は、酸化ケイ素領域を備え、前記第２の領域は、低酸素領域を備える、方法。
  3. 請求項２に記載の方法であって、
    前記第２の領域は、窒化ケイ素領域を備える、方法。
  4. 請求項１に記載の方法であって、
    前記第１の領域を選択的にエッチングすることは、少なくとも１つの部分フィーチャを少なくとも２０ｎｍの深さまでエッチングすることを備える、方法。
  5. 請求項１に記載の方法であって、
    前記炭素含有マスクは、炭化水素を備える、方法。
  6. 請求項５に記載の方法であって、
    前記炭素含有マスクは、プラズマ強化化学気相堆積（ＰＥＣＶＤ）によって堆積される、方法。
  7. 請求項６に記載の方法であって、
    前記さらにエッチングすることは、原子層エッチングすることである、方法。
  8. 請求項７に記載の方法であって、
    ステップｂおよびｃを繰り返すことをさらに備える、方法。
  9. 請求項１に記載の方法であって、
    前記炭素含有マスクは、２０℃～２５０℃の温度で堆積される、方法。
  10. 請求項１に記載の方法であって、
    前記さらにエッチングすることは、原子層エッチングすることである、方法。
  11. 請求項１に記載の方法であって、
    ステップｂおよびｃを繰り返すことをさらに備える、方法。
  12. 請求項１に記載の方法であって、
    前記炭素含有マスクをアッシングすることをさらに備える、方法。
  13. 請求項１に記載の方法であって、
    前記第１の領域における前記少なくとも１つの部分フィーチャは、前記スタックの凹状領域を形成し、前記スタックの残りの部分は、前記スタックの非凹状領域を形成し、前記第１の領域および前記第２の領域の上にフッ素を含まない非共形炭素含有マスクをｉｎ－ｓｉｔｕで堆積させることは、幾何学的形状に基づいて前記凹状領域に対して前記非凹状領域上に選択的に堆積させることを備える、方法。
  14. スタックの第２の領域に対して第１の領域に少なくとも１つのフィーチャを選択的にエッチングするための装置であって、
    （ａ）プロセッサと、
    （ｂ）前記プロセッサによって実行可能な命令を記憶する非一時的メモリと
    を備え、
    （ｃ）前記命令は、前記プロセッサによって実行されると、
    ｉ）前記第１の領域に少なくとも１つの部分フィーチャを形成するために前記第２の領域に対して前記第１の領域を選択的にエッチングするステップと、前記少なくとも１つの部分フィーチャは、前記第２の領域の表面に対して深さを有し、
    ｉｉ）前記第１の領域および前記第２の領域の上にフッ素を含まない非共形炭素含有マスクをｉｎ－ｓｉｔｕで堆積させるステップと、前記炭素含有マスクは、第１の厚さである前記第１の領域に対して第２の厚さで前記第２の領域上に選択的に堆積され、前記第２の厚さは、前記第１の厚さよりも大きく、
    ｉｉｉ）前記少なくとも１つの部分フィーチャをエッチングするために前記第１の領域をｉｎ－ｓｉｔｕでさらにエッチングするステップと実施し、前記炭素含有マスクは、前記第２の領域に対するエッチングマスクとして作用する
    装置。
  15. 請求項１４に記載の装置であって、
    前記第１の領域は、酸化ケイ素領域を備え、前記第２の領域は、低酸素領域を備える、装置。
  16. 請求項１５に記載の装置であって、
    前記第２の領域は、窒化ケイ素領域を備える、装置。
  17. 請求項１４に記載の装置であって、
    前記第１の領域を選択的にエッチングすることは、少なくとも１つの部分フィーチャを少なくとも２０ｎｍの深さまでエッチングすることを備える、装置。
  18. 請求項１４に記載の装置であって、
    前記炭素含有マスクは、炭化水素を備える、装置。
  19. 請求項１８に記載の装置であって、
    前記炭素含有マスクは、プラズマ強化化学気相堆積（ＰＥＣＶＤ）によって堆積される、装置。
  20. 請求項１９に記載の装置であって、
    前記さらにエッチングするステップは、原子層エッチングするステップである、装置。
  21. スタックの窒化物領域に対して酸化物領域に少なくとも１つのフィーチャを選択的にエッチングするための方法であって、
    リアクタチャンバに窒化物領域および酸化物領域を有するスタック構造を提供し、
    ６０Ｗ未満のバイアスで前記リアクタチャンバにＣＯガスを追加し、
    炭素系マスクを、前記窒化物領域上の前記マスクが前記酸化物領域上の前記マスクよりも高い速度で堆積されるように選択的に堆積し、前記酸化物領域よりも厚い層を前記窒化物領域上に形成し、
    前記スタック上でｉｎ－ｓｉｔｕでエッチングを実施し、それによって前記酸化物領域をエッチングして前記酸化物領域にフィーチャを形成すること、を備える、方法。
  22. 請求項２１に記載の方法であって、
    前記酸化物領域は、ＳｉＯ2を含む、方法。
  23. 請求項２１に記載の方法であって、
    前記窒化物領域は、ＳｉＮを含む、方法。
  24. 請求項２１に記載の方法であって、
    Ｈ2ガスは、前記リアクタチャンバ内で前記ＣＯガスと混合される、方法。
JP2023577293A 2021-06-15 2022-06-13 部分的にエッチングされた構造の非共形不動態化のためのｉｎ－ｓｉｔｕの炭化水素系層 Pending JP2024524907A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163210807P 2021-06-15 2021-06-15
US63/210,807 2021-06-15
PCT/US2022/033292 WO2022266007A1 (en) 2021-06-15 2022-06-13 In-situ hydrocarbon-based layer for non-conformal passivation of partially etched structures

Publications (1)

Publication Number Publication Date
JP2024524907A true JP2024524907A (ja) 2024-07-09

Family

ID=84526644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023577293A Pending JP2024524907A (ja) 2021-06-15 2022-06-13 部分的にエッチングされた構造の非共形不動態化のためのｉｎ－ｓｉｔｕの炭化水素系層

Country Status (4)

Country Link
US (1) US20230268192A1 (ja)
JP (1) JP2024524907A (ja)
KR (1) KR20240021091A (ja)
WO (1) WO2022266007A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202314852A (zh) * 2021-07-02 2023-04-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205226B1 (en) * 2005-02-24 2007-04-17 Lam Research Corporation Sacrificial layer for protection during trench etch
US9633867B2 (en) * 2015-01-05 2017-04-25 Lam Research Corporation Method and apparatus for anisotropic tungsten etching
FR3041119B1 (fr) * 2015-09-11 2017-09-29 Commissariat Energie Atomique Procede de gravure selective d’un copolymere a blocs
KR20210117344A (ko) * 2019-02-14 2021-09-28 램 리써치 코포레이션 희생 마스크 (sacrificial mask) 를 사용하는 선택적인 에칭
KR20210136143A (ko) * 2019-04-05 2021-11-16 도쿄엘렉트론가부시키가이샤 고도로 선택적인 실리콘 산화물/실리콘 질화물 에칭을 위한 에칭 가스 성분과 패시베이션 가스 성분의 독립적 제어
US10937659B2 (en) * 2019-04-09 2021-03-02 Tokyo Electron Limited Method of anisotropically etching adjacent lines with multi-color selectivity
US11201229B2 (en) * 2019-10-18 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with metal gate stack
KR20210047808A (ko) * 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법

Also Published As

Publication number Publication date
KR20240021091A (ko) 2024-02-16
US20230268192A1 (en) 2023-08-24
WO2022266007A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
TWI758404B (zh) 氫活化原子層蝕刻
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
TWI774742B (zh) 矽氮化物之原子層蝕刻
US11302519B2 (en) Method of patterning a low-k dielectric film
EP2074648B1 (en) De-fluoridation process
TWI455203B (zh) 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
US12020944B2 (en) Method for etching an etch layer
JP2009200459A (ja) 硫黄系エッチャントを用いた炭素質層のプラズマエッチング
TWI763778B (zh) 介層接觸窗蝕刻
US20230118701A1 (en) Selective etch using deposition of a metalloid or metal containing hardmask
KR20150131165A (ko) 초-콘포말한 탄소 막 증착
US10658194B2 (en) Silicon-based deposition for semiconductor processing
US10453751B2 (en) Tone inversion method and structure for selective contact via patterning
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
US11501975B2 (en) Substrate processing method and substrate processing apparatus
US11450532B2 (en) Deposition of self assembled monolayer for enabling selective deposition and etch
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US20230268192A1 (en) In-situ hydrocarbon-based layer for non-conformal passivation of partially etched structures
US20250014909A1 (en) Selective etch using fluorocarbon-based deposition of a metalloid or metal
US12033864B2 (en) Substrate processing method and substrate processing apparatus
KR20230039559A (ko) 리세스된 금속 에칭 방법들